KR101292229B1 - 화합물 반도체 및 그 제조방법 - Google Patents
화합물 반도체 및 그 제조방법 Download PDFInfo
- Publication number
- KR101292229B1 KR101292229B1 KR1020120001580A KR20120001580A KR101292229B1 KR 101292229 B1 KR101292229 B1 KR 101292229B1 KR 1020120001580 A KR1020120001580 A KR 1020120001580A KR 20120001580 A KR20120001580 A KR 20120001580A KR 101292229 B1 KR101292229 B1 KR 101292229B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ratio
- semiconductor
- stabilization
- compound semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 150000001875 compounds Chemical class 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 10
- 230000006641 stabilisation Effects 0.000 claims description 77
- 238000011105 stabilization Methods 0.000 claims description 77
- 238000002347 injection Methods 0.000 claims description 40
- 239000007924 injection Substances 0.000 claims description 40
- 229910052733 gallium Inorganic materials 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 230000000087 stabilizing effect Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
화합물 반도체 및 그 제조방법에 관한 것으로, 기판과, 기판 위에 형성되고 AlN을 포함하는 버퍼층과, 버퍼층 위에 형성되는 화합물 반도체에 있어서, 적어도 하나의 AlGaN을 포함하는 변형 제어층(strain controlling layer)과, 변형 제어층 위에 직접 형성되는 반도체층을 포함하고, 변형 제어층의 Al 비율은 버퍼층에 인접한 영역보다 반도체층에 인접한 영역이 더 크고, 변형 제어층의 Ga 비율은 버퍼층에 인접한 영역보다 반도체층에 인접한 영역이 더 작을 수 있다.
Description
본 발명은 화합물 반도체 및 그 제조방법에 관한 것이다.
일반적으로, 질화물계 화합물 반도체를 이용한 소자는 직접 천이성 등과 같은 화합물 반도체 재료가 본질적으로 가지는 특성에 의해, 고내압 소자 및 고속 소자로서 유망한 전자 소자이다.
특히, 질화물계 화합물 반도체를 사용하는 전계 효과 트랜지스터는 높은 절연 내압 특성을 가지고, 고온의 환경하에서도 동작하는 고체 소자로서 주목받고 있다.
이러한 반도체 소자는 GaN, AlGaN, AlInGaN 등의 GaN계 화합물 반도체층을 사용할 수 있고, 사파이어 기판 또는 실리콘 기판을 사용할 수 있다.
그리고, 기판과 반도체층은 격자 상수의 차이가 크기 때문에, 이를 보완하기 위해, 기판과 반도체층 사이에 버퍼층을 형성할 수 있다.
여기서, 버퍼층은 GaN층과 AlN층이 교대로 적층된 구조로 이루어질 수 있다.
하지만, 다층 구조의 버퍼층은 GaN층과 AlN층과의 결정 계면에서 왜곡이 발생하여 버퍼층 위에 형성되는 반도체층의 결정성을 저하시키는 원인 되고 있다.
또한, 버퍼층 위에 형성되는 반도체층의 변형(strain)으로 인하여 반도체층의 가장자리에 크랙(crack)이 발생할 수도 있다.
따라서, 기판과 반도체층 사이의 격자 상수를 줄여 전위(dislocation)를 억제하고, 변형을 제어함으로써, 화합물 반도체의 가장자리에 발생하는 크랙을 방지할 수 있는 새로운 기술이 요구되고 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 기판과 반도체층 사이에 변형 제어층(strain controlling layer)을 형성함으로써, 전위를 억제하고, 변형(strain)을 제어할 수 있는 화합물 반도체 및 그 제조방법을 제공하고자 한다.
본 발명에 따른 화합물 반도체는, 기판과, 기판 위에 형성되고 AlN을 포함하는 버퍼층과, 버퍼층 위에 형성되는 화합물 반도체에 있어서, 적어도 하나의 AlGaN을 포함하는 변형 제어층(strain controlling layer)과, 변형 제어층 위에 직접 형성되는 반도체층을 포함하고, 변형 제어층의 Al 비율은 버퍼층에 인접한 영역보다 반도체층에 인접한 영역이 더 크고, 변형 제어층의 Ga 비율은 버퍼층에 인접한 영역보다 반도체층에 인접한 영역이 더 작을 수 있다.
그리고, 반도체층은 버퍼층보다 격자 상수가 더 클 수 있으며, 반도체층은 GaN, InN, ZnO 중 적어도 어느 하나를 포함할 수 있다.
이어, 변형 제어층은 AlxGa1-xN (x = 1 - 0)일 수 있다.
여기서, 변형 제어층은, 버퍼층에 인접하는 하부층, 반도체층에 인접하는 상부층, 및 하부층과 상부층 사이에 형성되는 중간층을 포함하고, 하부층과 중간층 사이에는 제 1 안정화층이 형성되고, 중간층과 상부층 사이에는 제 2 안정화층이 형성될 수 있다.
이때, 제 1, 제 2 안정화층은 Al 또는 Ga의 비율이 일정할 수 있다.
그리고, 제 1 안정화층에 포함되는 Al 양은 하부층에 포함되는 Al 양의 최대치이고, 제 2 안정화층에 포함되는 Al 양은 중간층에 포함되는 Al 양의 최대치일 수 있다.
다음, 제 1, 제 2 안정화층은 Al 또는 Ga의 비율이 0일 수도 있다.
여기서, 제 1 안정화층은 Al 또는 Ga의 비율이 일정하고, 제 2 안정화층은 Al 또는 Ga의 비율이 0이거나, 또는 제 1 안정화층은 Al 또는 Ga의 비율이 0이고, 제 2 안정화층은 Al 또는 Ga의 비율이 일정할 수 있다.
이어, 중간층의 Al 비율은 하부층의 Al 비율보다 더 크고, 상부층의 Al 비율보다 더 작을 수 있거나, 또는, 중간층의 Al 비율은 하부층의 Al 비율 및 상부층의 Al 비율보다 더 클 수 있다.
또한, 중간층의 Al 비율은 제 1 안정화층에 인접한 영역에서 제 2 안정화층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수 있다.
그리고, 하부층의 Al 비율은 버퍼층에 인접한 영역에서 제 1 안정화층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수 있다.
다음, 상부층의 Al 비율은 제 2 안정화층에 인접한 영역에서 반도체층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수 있다.
이어, 하부층, 중간층, 및 상부층은 버퍼층에서 반도체층 방향으로 갈수록 Al 비율이 점차적으로 증가하고, 하부층, 중간층, 및 상부층 중 적어도 어느 한 층은 Al의 증가 비율이 다를 수 있다.
또한, 하부층, 중간층, 상부층 중 적어도 어느 한 층의 Al 비율은 버퍼층에서 반도체층 방향으로 단계적으로 증가할 수도 있다.
그리고, 제 1 안정화층의 두께와 제 2 안정화층의 두께는 서로 다를 수 있다.
여기서, 제 1 안정화층의 두께는 제 2 안정화층의 두께보다 더 얇을 수 있다.
본 발명에 따른 화합물 반도체 제조방법은, 기판 위에 AlN을 포함하는 버퍼층을 형성하는 단계와, 버퍼층 위에 화합물 반도체를 성장하는 방법에 있어서, Al 비율을 단계적으로 증가시켜 AlGaN을 포함하는 변형 제어층을 형성하는 단계와, 변형 제어층 위에 직접 반도체층을 형성하는 단계를 적어도 하나 이상 포함할 수 있다.
여기서, 변형 제어층을 형성하는 단계는, Al을 제 1 비율로 점차적으로 증가시켜 주입하는 단계와, 제 1 비율로 주입된 Al의 최대량을 일정 시간 동안 유지하여 안정화시키는 단계와, Al을 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입하는 단계와, 제 2 비율로 주입된 Al의 최대량을 일정 시간 동안 유지하여 안정화시키는 단계와, Al을 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함할 수 있다.
또한, 변형 제어층을 형성하는 단계는, Al을 제 1 비율로 점차적으로 증가시켜 주입하는 단계와, Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계와, Al을 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입하는 단계와, Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계와, Al을 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함할 수 있다.
이어, 변형 제어층을 형성하는 단계는, Al을 제 1 비율로 일정 시간 동안 일정하게 주입하는 단계와, Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계와, Al을 제 1 비율보다 더 큰 제 2 비율로 일정 시간 동안 일정하게 주입하는 단계와, Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계와, Al을 제 1 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함할 수 있다.
여기서, 제 3 비율은 제 2 비율보다 더 작을 수 있다.
본 발명은 기판과 반도체층 사이에 변형 제어층(strain controlling layer)을 형성함으로써, 각 층간에 발생하는 열팽창 계수와 격자 상수의 차이를 감소시켜 전위를 억제함과 동시에, 변형(strain)을 제어할 수 있다.
따라서, 크랙(crack) 없이, 품질이 향상된 화합물 반도체를 생산할 수 있다.
도 1은 본 발명 제 1 실시예에 따른 화합물 반도체를 보여주는 단면도
도 2는 본 발명 제 2 실시예에 따른 화합물 반도체를 보여주는 단면도
도 3은 변형 제어층에 의해 발생하는 응력을 보여주는 단면도
도 4는 도 1의 변형 제어층을 상세히 보여주는 단면도
도 5a 내지 도 5d는 변형 제어층의 Al 주입량을 보여주는 제 1 실시예
도 6a 및 도 6b는 변형 제어층의 Al 주입량을 보여주는 제 2 실시예
도 7a 내지 도 7f는 변형 제어층의 Al 주입량을 보여주는 제 3 실시예
도 8a 내지 도 8d는 변형 제어층의 Al 주입량을 보여주는 제 4 실시예
도 9a 내지 도 9g는 변형 제어층의 Al 주입량을 보여주는 제 5 실시예
도 10a 내지 도 10c는 제 1, 제 2 안정화층의 두께를 비교한 단면도
도 11은 변형 제어층에 따른 반도체층의 곡률 제어를 보여주는 그래프
도 12는 본 발명에 따른 화합물 반도체 제조 공정을 보여주는 공정흐름도
도 13은 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 1 실시예
도 14는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 2 실시예
도 15는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 3 실시예
도 2는 본 발명 제 2 실시예에 따른 화합물 반도체를 보여주는 단면도
도 3은 변형 제어층에 의해 발생하는 응력을 보여주는 단면도
도 4는 도 1의 변형 제어층을 상세히 보여주는 단면도
도 5a 내지 도 5d는 변형 제어층의 Al 주입량을 보여주는 제 1 실시예
도 6a 및 도 6b는 변형 제어층의 Al 주입량을 보여주는 제 2 실시예
도 7a 내지 도 7f는 변형 제어층의 Al 주입량을 보여주는 제 3 실시예
도 8a 내지 도 8d는 변형 제어층의 Al 주입량을 보여주는 제 4 실시예
도 9a 내지 도 9g는 변형 제어층의 Al 주입량을 보여주는 제 5 실시예
도 10a 내지 도 10c는 제 1, 제 2 안정화층의 두께를 비교한 단면도
도 11은 변형 제어층에 따른 반도체층의 곡률 제어를 보여주는 그래프
도 12는 본 발명에 따른 화합물 반도체 제조 공정을 보여주는 공정흐름도
도 13은 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 1 실시예
도 14는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 2 실시예
도 15는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 3 실시예
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 본 발명 제 1 실시예에 따른 화합물 반도체를 보여주는 단면도이다.
도 1에 도시된 바와 같이, 화합물 반도체는 기판(10), 버퍼층(20), 변형 제어층(strain controlling layer)(30), 반도체층(40)을 포함할 수 있다.
여기서, 기판(10)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다.
또한, 기판(10)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있는데, 예를 들면, 기판(10)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.
경우에 따라서, 기판(10)은 상부 표면에 요철 패턴이 형성될 수도 있지만, 이에 대해 한정되지는 않는다.
그리고, 기판(10)은, 경우에 따라 습식 세척 과정을 거쳐 표면의 불순물을 제거할 수도 있다.
이와 같이, 준비된 기판(10) 위에는 반도체층(40)이 성장될 수 있는데, 기판(10) 위에 반도체층(40)을 직접 성장시킬 경우, 기판(10)과 반도체층(40) 사이의 격자 정수 부정합 및 열팽창 계수의 차에 의해, 관통 전위(dislocation)와 같은 결정 결함이 발생할 수도 있다.
따라서, 기판(10)과 반도체층(40) 사이에 버퍼층(20) 및 변형 제어층(30)을 추가로 형성할 수 있다.
여기서, 버퍼층(20)은, 3족-5족 화합물 반도체로 형성될 수 있는데, 예를 들면, AlN을 포함할 수 있다.
경우에 따라서, 버퍼층(20)은 GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 어느 하나를 포함할 수도 있다.
그리고, 버퍼층(20) 위에는 화합물 반도체가 형성될 수 있는데, 화합물 반도체로서, AlGaN을 포함하는 변형 제어층(strain controlling layer)(30)이 형성될 수 있다.
변형 제어층(30)은 버퍼층(20) 바로 위에 형성될 수도 있고, 경우에 따라, 화합물 반도체인 다른 층 위에 형성될 수도 있다.
여기서, 변형 제어층(30)의 Al 비율은 버퍼층(20)에 인접한 영역보다 반도체층(40)에 인접한 영역이 더 크고, 변형 제어층(30)의 Ga 비율은 버퍼층(20)에 인접한 영역보다 반도체층(40)에 인접한 영역이 더 작을 수 있다.
예를 들면, 변형 제어층(30)은 AlxGa1-xN (x = 1 - 0)일 수 있다.
이어, 변형 제어층(30) 위에는 반도체층(40)이 직접 형성될 수 있지만, 이에 한정되지는 않는다.
여기서, 반도체층(40)은 버퍼층(20)보다 격자 상수가 더 큰 물질로 이루어질 수 있다.
예를 들면, 반도체층은 GaN, InN, ZnO 중 적어도 어느 하나일 수 있다.
또한, 반도체층(40)은, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있지만, 이에 대해 한정되지는 않는다.
이와 같이, 버퍼층(20)과 반도체층(40) 사이에 변형 제어층(30)을 형성하는 이유는, 각 층간에 발생하는 열팽창 계수와 격자 상수의 차이를 감소시켜 전위를 억제함과 동시에, 변형(strain)을 제어할 수 있기 때문이다.
즉, 본 발명의 변형 제어층(30)은 버퍼층(20)에 인접한 영역에서 Al 비율을 높이고, 반도체층(40)에 인접한 영역에서 Al 비율을 상대적으로 낮춤으로써, 각 층간의 계면에서 발생하는 압축 응력(compressive stress) 또는 인장 응력(tensile stress)을 정밀하게 제어할 수 있다.
도 2는 본 발명 제 2 실시예에 따른 화합물 반도체를 보여주는 단면도이다.
도 2에 도시된 바와 같이, 화합물 반도체는 기판(10), 제 1 버퍼층(20a), 변형 제어층(strain controlling layer)(30), 제 2 버퍼층(20b), 반도체층(40)을 포함할 수 있다.
즉, 본 발명 제 2 실시예는 변형 제어층(30)과 반도체층(40) 사이에 제 2 버퍼층(20b)을 더 추가로 형성한다는 점에서 본 발명 제 1 실시예와 차이가 있다.
여기서, 제 1 버퍼층(20a)과 제 2 버퍼층(20b)은 서로 동일한 물질로 형성될 수도 있지만, 경우에 따라 서로 다른 물질로 형성될 수도 있다.
이처럼, 본 발명 제 2 실시예는 본 발명 제 1 실시예와 거의 구조가 유사하므로, 상세한 설명은 생략한다.
도 3은 변형 제어층에 의해 발생하는 응력을 보여주는 단면도이다.
도 3에 도시된 바와 같이, 버퍼층(20)과 반도체층(40) 사이에 변형 제어층(30)을 형성함으로써, 반도체층(40)의 변형(strain)을 제어할 수 있다.
만일, 버퍼층(20)과 반도체층(40) 사이에 변형 제어층(30)이 없다면, 버퍼층(20)보다 반도체층(40)의 격자 상수가 더 크므로, 반도체층(40)에는 변형이 나타나 가장자리 영역에 크랙이 발생할 것이다.
따라서, 버퍼층(20)과 반도체층(40) 사이에 변형 제어층(30)을 배치하면, 변형 제어층(30)과 버퍼층(20) 사이의 계면에서는 압축 응력이 나타나고, 변형 제어층(30)과 반도체층(40) 사이의 계면에서는 인장 응역이 나타날 수 있다.
그 이유는 변형 제어층(30)에서, 버퍼층(20)에 인접한 영역의 Al 비율이 높고, 반도체층(40)에 인접한 영역의 Al 비율이 상대적으로 낮기 때문이다.
이와 같이, 변형 제어층(30)을 통해, 버퍼층(20)과 반도체층(40) 사이의 응력을 제어함으로써, 반도체층(40)에 영향을 미치는 변형(strain)을 제어할 수 있어, 반도체층(40)의 크랙을 억제할 수 있다.
도 4는 도 1의 변형 제어층을 상세히 보여주는 단면도이다.
도 4에 도시된 바와 같이, 버퍼층(20)과 반도체층(40) 사이에 형성되는 변형 제어층(30)은, 하부층(31), 상부층(35), 중간층(33), 제 1, 제 2 안정화층(37, 39)을 포함할 수 있다.
여기서, 하부층(31)은 버퍼층(20)에 인접하여 배치되고, 상부층(35)은 반도체층(40)에 인접하여 배치되며, 중간층(33)은 하부층(31)과 상부층(35) 사이에 배치될 수 있다.
또한, 제 1 안정화층(37)은 하부층(31)과 중간층(33) 사이에 배치되고, 제 2 안정화층(39)은 중간층(33)과 상부층(35) 사이에 배치될 수 있다.
여기서, 제 1, 제 2 안정화층(37, 38)은 Al 또는 Ga의 비율이 일정할 수 있는데, 제 1 안정화층(37)에 포함되는 Al 양은 하부층(31)에 포함되는 Al 양의 최대치일 수 있고, 제 2 안정화층(39)에 포함되는 Al 양은 중간층(33)에 포함되는 Al 양의 최대치일 수 있다.
경우에 따라서, 제 1, 제 2 안정화층(37, 39)은 Al 또는 Ga의 비율이 0일 수도 있다.
또 다른 경우로서, 제 1 안정화층(37)은 Al 또는 Ga의 비율이 일정하고, 제 2 안정화층(39)은 Al 또는 Ga의 비율이 0일 수 있다.
또는, 제 1 안정화층(37)은 Al 또는 Ga의 비율이 0이고, 제 2 안정화층(39)은 Al 또는 Ga의 비율이 일정할 수도 있다.
그리고, 중간층(33)의 Al 비율은 하부층(31)의 Al 비율보다 더 크고, 상부층(35)의 Al 비율보다 더 작을 수 있다.
경우에 따라서, 중간층(33)의 Al 비율은 하부층(31)의 Al 비율 및 상부층(35)의 Al 비율보다 더 클 수도 있다.
또한, 중간층(33)의 Al 비율은 제 1 안정화층(37)에 인접한 영역에서 제 2 안정화층(39)에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수도 있다.
이어, 하부층(31)의 Al 비율은 버퍼층(20)에 인접한 영역에서 제 1 안정화층(37)에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수 있다.
다음, 상부층(35)의 Al 비율은 제 2 안정화층(39)에 인접한 영역에서 반도체층(40)에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정할 수 있다.
그리고, 변형 제어층(30)의 하부층(31), 중간층(33), 및 상부층(35)은 버퍼층(20)에서 반도체층(40) 방향으로 갈수록 Al 비율이 점차적으로 증가할 수 있는데, 하부층(31), 중간층(33), 및 상부층(35) 중 적어도 어느 한 층은 Al의 증가 비율이 다를 수 있다.
경우에 따라서, 변형 제어층(30)의 하부층(31), 중간층(33), 및 상부층(35) 중 적어도 어느 한 층의 Al 비율은 버퍼층(20)에서 반도체층(40) 방향으로 단계적으로 증가할 수도 있다.
도 5a 내지 도 5d는 변형 제어층의 Al 주입량을 보여주는 제 1 실시예이다.
도 5a 내지 도 5d에 도시된 바와 같이, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있다.
그리고, 도 5a와 같이, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 일정할 수 있고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 일정할 수 있다.
여기서, 제 1 안정화층(37)에 포함되는 Al 주입량은 하부층(31)에 포함되는 Al 주입량의 최대치일 수 있고, 제 2 안정화층(39)에 포함되는 Al 주입량은 중간층(33)에 포함되는 Al 주입량의 최대치일 수 있다.
이어, 도 5b와 같이, 제 1, 제 2 안정화층(37, 39)은 Al 주입량이 0일 수도 있다.
즉, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 계속 0이고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 계속 0일 수 있다.
다음, 도 5c와 같이, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 하부층(31)에 포함되는 Al 주입량의 최대치만큼 계속 일정할 수 있고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 계속 0일 수 있다.
또한, 도 5d와 같이, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 계속 0일 수 있고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 중간층(33)에 포함되는 Al 주입량의 최대치만큼 계속 일정할 수 있다.
도 6a 및 도 6b는 변형 제어층의 Al 주입량을 보여주는 제 2 실시예이다.
도 6a 및 도 6b에 도시된 바와 같이, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 일정할 수 있다.
그리고, 제 1, 제 2 안정화층(37, 39)은 Al 주입량이 0일 수도 있다.
즉, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 계속 0이고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 계속 0일 수 있다.
또한, 도 6a와 같이, 중간층(33)은 Al 주입량이 하부층(31)의 Al 주입량보다 더 많고, 상부층(35)의 Al 주입량보다 더 적을 수 있다.
여기서, 상부층(35)의 Al 주입량은 하부층(31)의 Al 주입량보다 더 많을 수 있다.
이어, 도 6b와 같이, 중간층(33)은 Al 주입량이 하부층(31)의 Al 주입량보다 더 많고, 상부층(35)의 Al 주입량보다도 더 많을 수 있다.
이때, 상부층(35)의 Al 주입량은 하부층(31)의 Al 주입량보다 더 많을 수 있다.
도 7a 내지 도 7f는 변형 제어층의 Al 주입량을 보여주는 제 3 실시예이다.
도 7a 내지 도 7f에 도시된 바와 같이, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35) 중 적어도 어느 하나는 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수도 있고, Al 주입량이 계속 일정할 수도 있다.
여기서, 제 1 안정화층(37)은 하부층(31)에서 중간층(33)으로 갈수록, Al 주입량이 계속 0이고, 제 2 안정화층(37)은 중간층(33)에서 상부층(35)으로 갈수록, Al 주입량이 계속 0일 수 있다.
예를 들면, 도 7a와 같이, 변형 제어층의 하부층(31)과 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있고, 변형 제어층의 중간층(33)은 Al 주입량이 계속 일정할 수 있다.
그리고, 도 7b와 같이, 변형 제어층의 중간층(33)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있고, 변형 제어층의 하부층(31)과 상부층(35)은 Al 주입량이 계속 일정할 수 있다.
다음, 도 7c와 같이, 변형 제어층의 중간층(33)과 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 계속 일정할 수 있고, 변형 제어층의 하부층(31)은 Al 주입량이 점차적으로 증가할 수 있다.
이어, 도 7d와 같이, 변형 제어층의 하부층(31)과 중간층(33)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있고, 변형 제어층의 상부층(35)은 Al 주입량이 계속 일정할 수 있다.
또한, 도 7e와 같이, 변형 제어층의 하부층(31)과 중간층(33)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 계속 일정할 수 있고, 변형 제어층의 상부층(35)은 Al 주입량이 점차적으로 증가할 수 있다.
그리고, 도 7f와 같이, 변형 제어층의 중간층(33)과 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있고, 변형 제어층의 하부층(31)은 Al 주입량이 계속 일정할 수 있다.
도 8a 내지 도 8d는 변형 제어층의 Al 주입량을 보여주는 제 4 실시예이다.
도 8a 내지 도 8d에 도시된 바와 같이, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있다.
여기서, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35)은 Al의 증가 비율이 서로 동일할 수 있다.
하지만, 경우에 따라, 하부층(31), 중간층(33), 및 상부층(35) 중 적어도 어느 한 층은 Al의 증가 비율이 서로 다를 수도 있다.
예를 들면, 도 8a와 같이, 하부층(31)은 Al 주입량의 증가율이 중간층(33) 및 상부층(35)보다 더 낮을 수 있고, 중간층(33)은 Al 주입량의 증가율이 하부층(31)보다 더 높고 상부층(35)보다 더 낮을 수 있으며, 상부층(35)은 Al 주입량의 증가율이 하부층(31) 및 중간층(33)보다 더 높을 수 있다.
이어, 도 8b와 같이, 하부층(31)은 Al 주입량의 증가율이 중간층(33) 및 상부층(35)보다 더 높을 수 있고, 중간층(33)은 Al 주입량의 증가율이 하부층(31)보다 더 낮고 상부층(35)보다 더 높을 수 있으며, 상부층(35)은 Al 주입량의 증가율이 하부층(31) 및 중간층(33)보다 더 낮을 수 있다.
그리고, 도 8c와 같이, 하부층(31)은 Al 주입량의 증가율이 중간층(33)보다 높고 상부층(35)과 동일할 수 있고, 중간층(33)은 Al 주입량의 증가율이 하부층(31) 및 상부층(35)보다 더 낮을 수 있으며, 상부층(35)은 Al 주입량의 증가율이 하부층(31)과 동일하고 중간층(33)보다 더 높을 수 있다.
다음, 도 8d와 같이, 하부층(31)은 Al 주입량의 증가율이 중간층(33)보다 낮고 상부층(35)과 동일할 수 있고, 중간층(33)은 Al 주입량의 증가율이 하부층(31) 및 상부층(35)보다 더 높을 수 있으며, 상부층(35)은 Al 주입량의 증가율이 하부층(31)과 동일하고 중간층(33)보다 더 낮을 수 있다.
도 9a 내지 도 9g는 변형 제어층의 Al 주입량을 보여주는 제 5 실시예이다.
도 9a 내지 도 9g에 도시된 바와 같이, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35)은 버퍼층에서 반도체층 방향으로 갈수록, 즉 일정 시간이 지날수록, Al 주입량이 점차적으로 증가할 수 있다.
여기서, 변형 제어층의 하부층(31), 중간층(33), 및 상부층(35) 중 적어도 어느 한 층의 Al 비율은 버퍼층에서 반도체층 방향으로 갈수록, 단계적으로 증가할 수 있다.
예를 들면, 도 9a와 같이, 하부층(31)은 Al 주입량이 리니어(linear)하게 증가하고, 중간층(33)은 Al 주입량이 단계(step)적으로 증가하며, 상부층(35)은 Al 주입량이 리니어하게 증가할 수 있다.
그리고, 도 9b와 같이, 하부층(31)은 Al 주입량이 단계(step)적으로 증가하고, 중간층(33) 및 상부층(35)은 Al 주입량이 리니어(linear)하게 증가할 수 있다.
또한, 도 9c와 같이, 하부층(31) 및 중간층(33)은 Al 주입량이 리니어(linear)하게 증가하고, 상부층(35)은 Al 주입량이 단계(step)적으로 증가할 수 있다.
이어, 도 9d와 같이, 하부층(31) 및 중간층(33)은 Al 주입량이 단계(step)적으로 증가하고, 상부층(35)은 Al 주입량이 리니어(linear)하게 증가할 수 있다.
다음, 도 9e와 같이, 하부층(31)은 Al 주입량이 리니어(linear)하게 증가하고, 중간층(33) 및 상부층(35)은 Al 주입량이 단계(step)적으로 증가할 수 있다.
그리고, 도 9f와 같이, 하부층(31)은 Al 주입량이 단계적으로 증가하고, 중간층(33)은 Al 주입량이 리니어하게 증가하며, 상부층(35)은 Al 주입량이 단계적으로 증가할 수 있다.
이어, 도 9g와 같이, 하부층(31), 중간층(33) 및 상부층(35)은 모두 Al 주입량이 단계(step)적으로 증가할 수 있다.
도 10a 내지 도 10c는 제 1, 제 2 안정화층의 두께를 비교한 단면도이다.
도 10a 내지 도 10c에 도시된 바와 같이, 변형 제어층(30)은 하부층(31), 상부층(35), 중간층(33), 제 1, 제 2 안정화층(37, 39)을 포함할 수 있다.
여기서, 중간층(33)은 하부층(31)과 상부층(35) 사이에 배치되고, 제 1 안정화층(37)은 하부층(31)과 중간층(33) 사이에 배치되며, 제 2 안정화층(39)은 중간층(33)과 상부층(35) 사이에 배치될 수 있다.
이때, 제 1 안정화층(37)의 두께와 제 2 안정화층(39)의 두께는 서로 동일할 수도 있지만, 경우에 따라 서로 다를 수도 있다.
예를 들면, 도 10a와 같이, 하부층(31)과 중간층(33) 사이에 배치되는 제 1 안정화층(37)의 두께 t1은 중간층(33)과 상부층(35) 사이에 배치되는 제 2 안정화층(39)의 두께 t2와 서로 동일할 수 있다.
또한, 도 10b와 같이, 하부층(31)과 중간층(33) 사이에 배치되는 제 1 안정화층(37)의 두께 t1은 중간층(33)과 상부층(35) 사이에 배치되는 제 2 안정화층(39)의 두께 t2보다 더 두꺼울 수도 있다.
이어, 도 10c와 같이, 하부층(31)과 중간층(33) 사이에 배치되는 제 1 안정화층(37)의 두께 t1은 중간층(33)과 상부층(35) 사이에 배치되는 제 2 안정화층(39)의 두께 t2보다 더 얇을 수도 있다.
이와 같이, 제 1 안정화층(37)의 두께 t1와 제 2 안정화층(39)의 두께 t2를 서로 다르게 형성함으로써, 반도체층의 변형(strain), 곡률(curvature), 응력(stress) 등을 효과적으로 정밀하게 제어할 수 있기 때문이다.
도 11은 변형 제어층에 따른 반도체층의 곡률 제어를 보여주는 그래프이다.
도 11에 도시된 바와 같이, 기판과 반도체층 사이에 변형 제어층을 형성함으로써, 반도체층에 강한 압축 응력을 발생시켜, 기판과 반도체층 사이의 열팽창 계수 및 격자 상수의 차이로 인한 변형을 상쇄시킬 수 있으므로, 크랙이 없는 반도체층을 형성할 수 있다.
이처럼, 본 발명의 변형 제어층은 버퍼층에 인접한 영역에서 Al 비율을 높이고, 반도체층에 인접한 영역에서 Al 비율을 상대적으로 낮춤으로써, 각 층간의 계면에서 발생하는 압축 응력(compressive stress) 또는 인장 응력(tensile stress)을 정밀하게 제어할 수 있다.
따라서, 본 발명의 변형 제어층은 각 층간에 발생하는 열팽창 계수와 격자 상수의 차이를 감소시키는 역할과 동시에, 변형(strain) 및 곡률(curvature)을 제어하는 역할도 수행할 수 있다.
도 12는 본 발명에 따른 화합물 반도체 제조 공정을 보여주는 공정흐름도로서, 도 1을 참조하여 설명하면 다음과 같다.
도 12에 도시된 바와 같이, 먼저, 기판(10)을 준비한다.(S10)
여기서, 기판(10)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.
이어, 기판(10) 위에 AlN을 포함하는 버퍼층(20)을 형성한다.(S20)
여기서, 버퍼층(20)은, 3족-5족 화합물 반도체로 형성될 수 있는데, 예를 들면, AlN을 포함할 수 있다.
경우에 따라서, 버퍼층(20)은 GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 어느 하나를 포함할 수도 있다.
그리고, 버퍼층(20) 위에는 Al 비율을 단계적으로 증가시켜 AlGaN을 포함하는 변형 제어층(strain controlling layer)(30)을 형성한다.(S30)
여기서, 변형 제어층(30)의 Al 비율은 버퍼층(20)에 인접한 영역보다 반도체층(40)에 인접한 영역이 더 크고, 변형 제어층(30)의 Ga 비율은 버퍼층(20)에 인접한 영역보다 반도체층(40)에 인접한 영역이 더 작을 수 있다.
예를 들면, 변형 제어층(30)은 AlxGa1-xN (x = 1 - 0)일 수 있다.
다음, 변형 제어층(30) 위에는 반도체층(40)이 형성될 수 있다.(S40)
여기서, 반도체층(40)은 버퍼층(20)보다 격자 상수가 더 큰 물질로 이루어질 수 있다.
예를 들면, 반도체층은 GaN, InN, ZnO 중 적어도 어느 하나일 수 있다.
또한, 반도체층(40)은, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있지만, 이에 대해 한정되지는 않는다.
이와 같이, 본 발명의 변형 제어층(30)은 버퍼층(20)에 인접한 영역에서 Al 비율을 높이고, 반도체층(40)에 인접한 영역에서 Al 비율을 상대적으로 낮출 수 있도록, Al 주입량을 다양한 방법을 제어할 수 있다.
도 13은 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 1 실시예이다.
도 13에 도시된 바와 같이, 변형 제어층 형성시, 먼저, Al을 제 1 시간 동안, 제 1 비율로 점차적으로 증가시켜 주입할 수 있다.(S31)
이어, 제 1 비율로 주입된 Al의 최대량을 제 2 시간 동안 유지하여 안정화시킨다.(S33)
그리고, Al을 제 3 시간 동안, 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입한다.(S35)
다음, 제 2 비율로 주입된 Al의 최대량을 제 4 시간 동안 유지하여 안정화시킨다.(S37)
이어, Al을 제 5 시간 동안, 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입한다.(S39)
여기서, 제 2 시간과 제 4 시간은 서로 동일할 수도 있고, 서로 다를 수도 있다.
또한, 제 1, 제 3, 제 5 시간은 서로 동일할 수도 있지만, 경우에 따라 제 1, 제 3, 제 5 시간 중 적어도 어느 시간은 서로 다를 수도 있다.
이와 같이, 상기 5 단계(S31 - S39)의 Al 주입 공정을 통해, 변형 제어층이 형성될 수 있는데, 경우에 따라서는 5 단계를 1회 이상 반복하여 변형 제어층을 형성할 수도 있다.
도 14는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 2 실시예이다.
도 14에 도시된 바와 같이, 변형 제어층 형성시, 먼저, Al을 제 1 시간 동안, 제 1 비율로 점차적으로 증가시켜 주입할 수 있다.(S51)
이어, Al 주입을 제 2 시간 동안 차단하여 안정화시킨다.(S53)
그리고, Al을 제 3 시간 동안, 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입한다.(S55)
다음, Al 주입을 제 4 시간 동안 차단하여 안정화시킨다.(S57)
이어, Al을 제 5 시간 동안, 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입한다.(S59)
여기서, 제 2 시간과 제 4 시간은 서로 동일할 수도 있고, 서로 다를 수도 있다.
또한, 제 1, 제 3, 제 5 시간은 서로 동일할 수도 있지만, 경우에 따라 제 1, 제 3, 제 5 시간 중 적어도 어느 시간은 서로 다를 수도 있다.
이와 같이, 상기 5 단계(S31 - S39)의 Al 주입 공정을 통해, 변형 제어층이 형성될 수 있는데, 경우에 따라서는 5 단계를 1회 이상 반복하여 변형 제어층을 형성할 수도 있다.
도 15는 변형 제어층의 Al 주입량을 제어하는 방법을 보여주는 제 3 실시예이다.
도 15에 도시된 바와 같이, 변형 제어층 형성시, 먼저, Al을 제 1 시간 동안, 제 1 비율로 일정하게 주입할 수 있다.(S61)
이어, Al 주입을 제 2 시간 동안 차단하여 안정화시킨다.(S63)
그리고, Al을 제 3 시간 동안, 제 1 비율보다 더 큰 제 2 비율로 일정하게 주입한다.(S65)
다음, Al 주입을 제 4 시간 동안 차단하여 안정화시킨다.(S67)
이어, Al을 제 5 시간 동안, 제 2 비율보다 더 큰 제 3 비율로 일정하게 주입한다.(S69)
여기서, 제 2 시간과 제 4 시간은 서로 동일할 수도 있고, 서로 다를 수도 있다.
또한, 제 1, 제 3, 제 5 시간은 서로 동일할 수도 있지만, 경우에 따라 제 1, 제 3, 제 5 시간 중 적어도 어느 시간은 서로 다를 수도 있다.
그리고, Al을 제 5 시간 동안, 제 2 비율보다 더 큰 제 3 비율로 일정하게 주입하는 S69 단계는, 경우에 따라서, Al을 제 2 비율보다 더 작은 제 3 비율로 일정하게 주입할 수도 있다.
이와 같이, 상기 5 단계(S31 - S39)의 Al 주입 공정을 통해, 변형 제어층이 형성될 수 있는데, 경우에 따라서는 5 단계를 1회 이상 반복하여 변형 제어층을 형성할 수도 있다.
지금까지 설명한 바와 같이, 본 발명은 기판과 반도체층 사이에 변형 제어층(strain controlling layer)을 형성함으로써, 각 층간에 발생하는 열팽창 계수와 격자 상수의 차이를 감소시켜 전위를 억제함과 동시에, 변형(strain)을 제어할 수 있다.
따라서, 크랙(crack) 없이, 품질이 향상된 화합물 반도체를 생산할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판 20: 버퍼층
30: 변형 제어층 40: 반도체층
30: 변형 제어층 40: 반도체층
Claims (23)
- 기판;
기판 위에 형성되고, AlN을 포함하는 버퍼층;
상기 버퍼층 위에 형성되는 화합물 반도체에 있어서,
적어도 하나의 AlGaN을 포함하는 변형 제어층(strain controlling layer); 그리고,
상기 변형 제어층 위에 직접 형성되는 반도체층을 포함하고,
상기 변형 제어층의 Al 비율은 상기 버퍼층에 인접한 영역보다 상기 반도체층에 인접한 영역이 더 크고,
상기 변형 제어층의 Ga 비율은 상기 버퍼층에 인접한 영역보다 상기 반도체층에 인접한 영역이 더 작은 화합물 반도체. - 제 1 항에 있어서, 상기 반도체층은 상기 버퍼층보다 격자 상수가 더 큰 화합물 반도체.
- 제 1 항에 있어서, 상기 반도체층은 GaN, InN, ZnO 중 적어도 어느 하나를 포함하는 화합물 반도체.
- 제 1 항에 있어서, 상기 변형 제어층은 AlxGa1-xN (x = 1 - 0)인 화합물 반도체.
- 제 1 항에 있어서, 상기 변형 제어층은,
상기 버퍼층에 인접하는 하부층, 상기 반도체층에 인접하는 상부층, 및 상기 하부층과 상부층 사이에 형성되는 중간층을 포함하고,
상기 하부층과 중간층 사이에는 제 1 안정화층이 형성되고, 상기 중간층과 상부층 사이에는 제 2 안정화층이 형성되는 화합물 반도체. - 제 5 항에 있어서, 상기 제 1, 제 2 안정화층은 Al 또는 Ga의 비율이 일정한 화합물 반도체.
- 제 6 항에 있어서, 상기 제 1 안정화층에 포함되는 Al 양은 상기 하부층에 포함되는 Al 양의 최대치이고, 상기 제 2 안정화층에 포함되는 Al 양은 상기 중간층에 포함되는 Al 양의 최대치인 화합물 반도체.
- 제 5 항에 있어서, 상기 제 1, 제 2 안정화층은 Al 또는 Ga의 비율이 0인 화합물 반도체.
- 제 5 항에 있어서, 상기 제 1 안정화층은 Al 또는 Ga의 비율이 일정하고, 상기 제 2 안정화층은 Al 또는 Ga의 비율이 0이거나, 또는 상기 제 1 안정화층은 Al 또는 Ga의 비율이 0이고, 상기 제 2 안정화층은 Al 또는 Ga의 비율이 일정한 화합물 반도체.
- 제 5 항에 있어서, 상기 중간층의 Al 비율은 상기 하부층의 Al 비율보다 더 크고, 상기 상부층의 Al 비율보다 더 작은 화합물 반도체.
- 제 5 항에 있어서, 상기 중간층의 Al 비율은 상기 하부층의 Al 비율 및 상기 상부층의 Al 비율보다 더 큰 화합물 반도체.
- 제 5 항에 있어서, 상기 중간층의 Al 비율은 상기 제 1 안정화층에 인접한 영역에서 상기 제 2 안정화층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정한 화합물 반도체.
- 제 5 항에 있어서, 상기 하부층의 Al 비율은 상기 버퍼층에 인접한 영역에서 상기 제 1 안정화층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정한 화합물 반도체.
- 제 5 항에 있어서, 상기 상부층의 Al 비율은 상기 제 2 안정화층에 인접한 영역에서 상기 반도체층에 인접한 영역으로 갈수록 점차적으로 증가하거나 또는 일정한 화합물 반도체.
- 제 5 항에 있어서, 상기 하부층, 중간층, 및 상부층은 상기 버퍼층에서 상기 반도체층 방향으로 갈수록 Al 비율이 점차적으로 증가하고, 상기 하부층, 중간층, 및 상부층 중 적어도 어느 한 층은 상기 Al의 증가 비율이 다른 화합물 반도체.
- 제 5 항에 있어서, 상기 하부층, 중간층, 상부층 중 적어도 어느 한 층의 Al 비율은 상기 버퍼층에서 상기 반도체층 방향으로 단계적으로 증가하는 화합물 반도체.
- 제 5 항에 있어서, 상기 제 1 안정화층의 두께와 상기 제 2 안정화층의 두께는 서로 다른 화합물 반도체.
- 제 17 항에 있어서, 상기 제 1 안정화층의 두께는 상기 제 2 안정화층의 두께보다 더 얇은 화합물 반도체.
- 기판 위에 AlN을 포함하는 버퍼층을 형성하는 단계;
상기 버퍼층 위에 화합물 반도체를 성장하는 방법에 있어서,
Al 비율을 단계적으로 증가시켜 AlGaN을 포함하는 변형 제어층을 형성하는 단계; 그리고,
상기 변형 제어층 위에 직접 반도체층을 형성하는 단계를 적어도 하나 이상 포함하는 화합물 반도체 제조방법. - 제 19 항에 있어서, 상기 변형 제어층을 형성하는 단계는,
상기 Al을 제 1 비율로 점차적으로 증가시켜 주입하는 단계;
상기 제 1 비율로 주입된 Al의 최대량을 일정 시간 동안 유지하여 안정화시키는 단계;
상기 Al을 상기 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입하는 단계;
상기 제 2 비율로 주입된 Al의 최대량을 일정 시간 동안 유지하여 안정화시키는 단계; 그리고,
상기 Al을 상기 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함하는 화합물 반도체 제조방법. - 제 19 항에 있어서, 상기 변형 제어층을 형성하는 단계는,
상기 Al을 제 1 비율로 점차적으로 증가시켜 주입하는 단계;
상기 Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계;
상기 Al을 상기 제 1 비율보다 더 큰 제 2 비율로 점차적으로 증가시켜 주입하는 단계;
상기 Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계; 그리고,
상기 Al을 상기 제 2 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함하는 화합물 반도체 제조방법. - 제 19 항에 있어서, 상기 변형 제어층을 형성하는 단계는,
상기 Al을 제 1 비율로 일정 시간 동안 일정하게 주입하는 단계;
상기 Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계;
상기 Al을 상기 제 1 비율보다 더 큰 제 2 비율로 일정 시간 동안 일정하게 주입하는 단계;
상기 Al의 주입을 일정 시간 동안 차단하여 안정화시키는 단계; 그리고,
상기 Al을 상기 제 1 비율보다 더 큰 제 3 비율로 점차적으로 증가시켜 주입하는 단계를 포함하는 화합물 반도체 제조방법. - 제 22 항에 있어서, 상기 제 3 비율은 상기 제 2 비율보다 더 작은 화합물 반도체 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120001580A KR101292229B1 (ko) | 2012-01-05 | 2012-01-05 | 화합물 반도체 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120001580A KR101292229B1 (ko) | 2012-01-05 | 2012-01-05 | 화합물 반도체 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130080651A KR20130080651A (ko) | 2013-07-15 |
| KR101292229B1 true KR101292229B1 (ko) | 2013-08-02 |
Family
ID=48992695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120001580A KR101292229B1 (ko) | 2012-01-05 | 2012-01-05 | 화합물 반도체 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101292229B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9362448B2 (en) | 2014-09-05 | 2016-06-07 | Samsung Electronics Co., Ltd. | Nanostructure semiconductor light emitting device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235492A (ja) * | 2003-01-31 | 2004-08-19 | Sharp Corp | 酸化物半導体発光素子 |
| KR100661708B1 (ko) * | 2004-10-19 | 2006-12-26 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| KR100864609B1 (ko) * | 2007-07-04 | 2008-10-22 | 우리엘에스티 주식회사 | 화합물 반도체를 이용한 발광소자 |
-
2012
- 2012-01-05 KR KR1020120001580A patent/KR101292229B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235492A (ja) * | 2003-01-31 | 2004-08-19 | Sharp Corp | 酸化物半導体発光素子 |
| KR100661708B1 (ko) * | 2004-10-19 | 2006-12-26 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| KR100864609B1 (ko) * | 2007-07-04 | 2008-10-22 | 우리엘에스티 주식회사 | 화합물 반도체를 이용한 발광소자 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9362448B2 (en) | 2014-09-05 | 2016-06-07 | Samsung Electronics Co., Ltd. | Nanostructure semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130080651A (ko) | 2013-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9090993B2 (en) | Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate | |
| TWI606587B (zh) | 碳摻雜半導體元件 | |
| US8785943B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer | |
| US8247796B2 (en) | Semiconductor device | |
| US8946723B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
| US8471265B2 (en) | Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof | |
| US8633569B1 (en) | AlN inter-layers in III-N material grown on REO/silicon substrate | |
| US8969880B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
| JP6220982B2 (ja) | 窒化物半導体積層体の製造方法 | |
| KR101899742B1 (ko) | 버퍼 층 스택 상에 iii-v 형의 활성 반도체 층을 포함하는 반도체 구조물 및 반도체 구조물의 제조 방법 | |
| JP2007258406A (ja) | 半導体装置 | |
| US8872308B2 (en) | AlN cap grown on GaN/REO/silicon substrate structure | |
| US8823025B1 (en) | III-N material grown on AIO/AIN buffer on Si substrate | |
| CN112687732B (zh) | 半导体薄膜结构以及包括其的电子器件 | |
| KR101292229B1 (ko) | 화합물 반도체 및 그 제조방법 | |
| JP6815278B2 (ja) | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法 | |
| KR101972045B1 (ko) | 헤테로 구조 반도체 소자 | |
| KR101152989B1 (ko) | 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자 | |
| US20160118486A1 (en) | Semiconductor device | |
| JP2016058539A (ja) | 高電子移動度トランジスタの製造方法 | |
| JP7054730B2 (ja) | 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法 | |
| JP7479707B2 (ja) | Ｉｉｉ－ｎ系半導体構造物及びその製造方法 | |
| US8779437B2 (en) | Wafer, crystal growth method, and semiconductor device | |
| JP6486510B2 (ja) | 窒化物半導体積層物及び窒化物半導体装置 | |
| KR20200018418A (ko) | 반도체 구조, 및 반도체 구조를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 7 |