KR102227771B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102227771B1
KR102227771B1 KR1020140110721A KR20140110721A KR102227771B1 KR 102227771 B1 KR102227771 B1 KR 102227771B1 KR 1020140110721 A KR1020140110721 A KR 1020140110721A KR 20140110721 A KR20140110721 A KR 20140110721A KR 102227771 B1 KR102227771 B1 KR 102227771B1
Authority
KR
South Korea
Prior art keywords
region
light emitting
nano
emitting device
indium composition
Prior art date
Application number
KR1020140110721A
Other languages
English (en)
Other versions
KR20160025063A (ko
Inventor
김정섭
서연우
이동건
정병규
천대명
최수정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140110721A priority Critical patent/KR102227771B1/ko
Priority to US14/833,832 priority patent/US9406839B2/en
Publication of KR20160025063A publication Critical patent/KR20160025063A/ko
Priority to US15/190,406 priority patent/US9748438B2/en
Application granted granted Critical
Publication of KR102227771B1 publication Critical patent/KR102227771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/232—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings specially adapted for generating an essentially omnidirectional light distribution, e.g. with a glass bulb
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며, 상기 복수의 나노 발광구조물은 각각, 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 표면에 배치되며 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되는 양자우물을 갖는 활성층과, 상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하고, 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 갖는 나노구조 반도체 발광소자를 제공할 수 있다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 구조물을 이용한 반도체 발광소자의 개발되고 있다. 나노 구조물을 이용한 반도체 발광소자(이하, '나노 구조 반도체 발광소자'라 함)는, 결정성이 크게 개선될 뿐만 아니라, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광효율을 크게 향상시킬 수 있다. 성장과정에서 활성층 내에서의 인듐 인입(indium incorporation)이 잘 이루어지지 않으므로, 장파장의 방출광을 얻기 어려운 문제가 있어 왔다.
당 기술분야에서는 내부 효율을 개선하고 방출파장을 장파장화할 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며, 상기 복수의 나노 발광구조물은 각각, 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 표면에 배치되며 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되는 양자우물을 갖는 활성층과, 상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하고, 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 갖는 나노구조 반도체 발광소자를 제공할 수 있다.
상기 제1 영역의 두께는 상기 양자우물의 두께의 15% 내지 90% 범위일 수 있다.
상기 제1 영역과 상기 제2 영역은 서로 다른 두께방향에 따른 인듐 조성비의 변화율을 가질 수 있다. 이 경우에, 상기 제1 영역에서의 상기 인듐 조성비의 변화율은 상기 제2 영역에서의 상기 인듐 조성비의 변화율보다 클 수 있다.
상기 제1 영역은 상기 제2 영역 사이에 위치할 수 있다. 이 경우에, 상기 제1 영역의 양측에 배치된 제2 영역은 서로 다른 두께 방향에 따른 인듐변화율을 가질 수 있다.
상기 제1 영역의 인듐 조성비는 상기 제2 영역의 상기 인듐 조성비보다 5%보다 클 수 있다.
상기 양자우물은 Inx1Ga1-x1N(x2<x1<1)으로 이루어진 복수의 양자우물이며, 상기 활성층은 상기 복수의 양자우물과 교대로 배치되며 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 복수의 양자장벽을 더 포함할 수 있다. 예를 들어, 상기 복수의 양자장벽은 GaN으로 이루어질 수 있다.
상기 활성층의 방출광은 480㎚이상의 파장을 가질 수 있다.
본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치되며, 각각, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 표면에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하고, 상기 활성층은 인듐이 함유된 복수의 양자우물과 복수의 양자장벽이 교대로 적층된 구조를 가지며, 상기 양자우물 중 적어도 하나는 제1 인듐 조성비를 갖는 제1 영역과 상기 제1 인듐 조성비보다 작은 제2 인듐 조성비를 갖는 제2 영역으로 구분되며, 상기 양자우물 내에서 두께 방향에 따른 인듐 조성비 변화율은 상기 제1 및 제2 영역 사이에서 변경되는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공할 수 있다.
본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치되며, 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 복수의 나노 발광구조물은 나노 코어의 표면적과 나노 코어 간의 피치 중 적어도 하나가 상이한 n개의 그룹(n은 2 이상인 정수)으로 구분되고, 상기 각 그룹의 활성층은 서로 다른 파장의 광을 방출하는 양자우물을 가지며, 상기 양자우물은 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되며, 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 갖고, 상기 제1 영역과 상기 제2 영역은 서로 다른 두께방향에 따른 인듐 조성비의 변화율을 갖는 나노구조 반도체 발광소자를 제공할 수 있다.
상기 양자우물에서 상기 제1 영역은 상기 제2 영역 사이에 위치하며, 상기 제1 영역의 두께는 상기 양자우물의 두께의 15% 내지 90% 범위일 수 있다.
상기 제1 영역에서의 상기 인듐 조성비의 변화율은 상기 제2 영역에서의 상기 인듐 조성비의 변화율보다 클 수 있다.
상기 n개의 그룹은 적어도 제1 그룹 및 제2 그룹을 포함하고, 상기 제1 그룹의 활성층은 제1 파장의 광을 방출하며, 상기 제2 그룹의 활성층은 상기 제1 파장보다 긴 제2 파장의 광을 방출하고, 상기 제2 그룹의 양자우물은 상기 제1 그룹의 양자우물의 두께보다 큰 두께를 가질 수 있다.
이 경우에, 상기 제2 그룹의 양자우물의 제1 영역은 상기 제1 그룹의 양자우물의 제1 영역보다 큰 두께를 가질 수 있다. 상기 제2 그룹의 양자우물의 제1 영역은 1㎚ 이하의 두께를 가질 수 있다.
상기 n개의 그룹은 제3 그룹을 더 포함하며, 상기 제3 그룹의 활성층은 상기 제2 파장보다 긴 제3 파장의 광을 방출하는 양자우물을 가지며, 상기 제1 내지 제3 그룹의 활성층들로부터 방출되는 광이 조합되어 백색광을 제공할 수 있다.
상기 제1 그룹에 속하는 활성층의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일수 있다.
상기 제1 내지 제3 그룹의 나노 코어는 서로 다른 피치를 가질 수 있다.
본 발명의 일 실시예는, 제1 및 제2 전극구조를 갖는 패키지 기판과, 상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된 상술된 나노구조 반도체 발광소자들 중 어느 하나를 포함하는 발광소자 패키지를 제공할 수 있다.
본 발명의 일 실시예는, 상술된 나노구조 반도체 발광소자 중 어느 하나와, 상기 나노구조 반도체 발광소자를 구동하도록 구성된 구동부와, 상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치를 제공할 수 있다.
본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층을 마련하는 단계과, 상기 베이스층 상에 서로 이격되도록 제1 도전형 질화물 반도체로 이루어진 나노 코어를 형성하는 단계와, 상기 나노 코어의 표면에 양자우물을 갖는 활성층과 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계를 포함하며, 상기 양자우물은 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되며, 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 갖는 나노구조 반도체 발광소자 제조방법을 제공할 수 있다.
상기 양자우물에서의 인듐 조성비 변화율은 성장온도를 변경함으로써 얻어질 수 있다.
이 경우에, 상기 양자우물의 성장 과정에서, 일정한 양의 인듐 소스가 공급될 수 있다.
상기 제1 영역은 제1 성장온도에서 성장되며, 상기 제2 영역은 제1 성장온도보다 높은 제2 성장온도에서 성장될 수 있다.
이 경우에, 상기 양자우물은, 상기 제2 성장온도에서 상기 제2 영역을 성장시키고, 상기 제2 성장온도를 상기 제1 성장온도로 하강시켜 상기 제1 영역을 성장하고, 상기 제1 성장온도를 상승시켜 상기 제2 영역을 성장시킴으로써 얻어질 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이다.
도2는 도1에 도시된 나노구조 반도체 발광소자를 나타내는 측단면도이다.
도3은 도1 및 도2에 도시된 나노구조 반도체 발광소자의 적층구조(X1-X1')를 나타내는 개략도이다.
도4는 도1에 도시된 나노구조 반도체 발광소자에 도입된 활성층의 두께 방향에 따른 인듐 조성비를 나타내는 그래프이다.
도5는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 개략적으로 나타내는 사시도이다.
도6은 도5에 도시된 나노구조 반도체 발광소자를 X2-X2'로 절개하여 본 측단면도이다.
도7은 도5에 채용될 수 있는 마스크의 개구 패턴을 예시하는 평면도이다.
도8a 내지 도8c는 도5에 채용된 각 그룹에 도입된 활성층의 두께 방향에 따른 인듐 조성비를 나타내는 그래프이다.
도9는 본 발명의 일 실시예에 따른 나노 반도체 발광소자를 나타내는 측단면도이다.
도10a 및 도10b는 비교예1에 따른 나노구조 발광소자의 청색 및 녹색 활성층의 두께 방향에 따른 인듐 조성비를 나타내는 그래프이다.
도11a 및 도11b는 개선예1에 따른 나노구조 발광소자의 청색 및 녹색 활성층의 두께 방향에 따른 인듐 조성비를 나타내는 그래프이다.
도12는 개선예2 및 비교예2에 따른 나노구조 발광소자의 청색 및 녹색 활성층의 포토루미넨스 측정결과를 나타나는 그래프이다.
도13a 및 도13b는 각각 본 발명의 일 실시예에 채용가능한 양자우물의 성장공정을 설명하기 위한 성장온도 및 주요 소스가스의 타임차트이다.
도14는 도13a 및 도13b에 따른 양자우물의 인듐변화율을 예시하는 그래프이다.
도15는 실험3의 결과로서, 높은 인듐 조성 영역의 두께에 따른 내부효율 및 파장변화정도를 나타내는 그래프이다.
도16은 실험4의 결과로서, 나노 로드의 피치에 따른 방출 파장의 변화를 나타태는 그래프이다.
도17a 내지 도17c는 각각 양자우물의 다양한 예에 따른 인듐 변화율을 나타내는 그래프이다.
도18a 및 도18b는 각각 양자우물의 다양한 예에 따른 인듐 변화율을 나타내는 그래프이다.
도19 내지 도25는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조공정을 설명하기 위한 단면도이다.
도26a 및 도26b는 도20에 채용된 마스크의 개구 형상을 나타내는 측단면도이다.
도27a 및 도27b는 도22 및 도23의 공정에서 적용될 수 있는 열처리공정 또는 재성장공정을 설명하기 위한 모식도이다.
도28 내지 도31은 본 발명의 다른 실시예(마스크 구조 변경)에 따른 나노구조 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도32는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 나타내는 단면도이다.
도33 및 도34는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도35는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도36은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이며, 도2는 도1에 도시된 나노구조 반도체 발광소자를 나타내는 측단면도이다.
도2와 함께 도1을 참조하면, 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 배치된 다수의 나노 발광구조물(15)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 베이스층(12)이 배치된 상면을 갖는 기판(11)을 포함할 수 있다. 상기 기판(11)의 상면에는 요철(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 베이스층(12)은 제1 도전형 질화물 반도체층을 포함하며, 상기 나노 발광구조물(15)의 성장면을 제공할 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, Si와 같은 n형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(12)은 n형 GaN일 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노 코어(15a)) 성장을 위한 개구를 갖는 절연막(13)가 형성될 수 있다. 상기 개구에 의해 노출된 상기 베이스층(12) 영역에 나노 코어(15a)가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a)를 성장하기 위한 마스크로서 사용될 수 있다. 예를 들어, 상기 절연막(13)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 육각기둥 구조를 갖는 메인부(M)와 상기 메인부(M) 상에 위치한 상단부(T)를 포함할 수 있다. 상기 나노 발광구조물(15)의 메인부(M)는 동일한 결정면인 측면들을 가지며, 상기 나노 발광구조물(15)의 상단부(T)는 상기 나노 발광구조물(15)의 측면들의 결정면과 다른 결정면을 가질 수 있다. 상기 나노 발광구조물(15)의 상단부(T)는 육각 피라미드형상을 가질 수 있다. 이러한 구조의 구분은 실제로 나노 코어(15a)에 의해 결정될 수 있으며, 나노 코어(15a)를 메인부(M)와 상단부(T)로 구분하여 이해할 수도 있다.
상기 나노 발광구조물(15)은 제1 도전형 질화물 반도체로 이루어진 나노 코어(15a)와, 상기 나노 코어(15a)의 표면에 순차적으로 배치되며 활성층(15b) 및 제2 도전형 질화물 반도체층(15c)을 가질 수 있다.
도3은 도1 및 도2의 X1-X1'을 절개한 확대도로서, 나노 발광구조물의 적층구조를 나타낸다.
상기 나노 코어(15a)는 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체를 포함할 수 있다. 예를 들어, 상기 나노 코어(15a)는 n형 GaN일 수 있다.
제2 도전형 질화물 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체를 포함할 수 있다. 필요에 따라 복수의 층으로 구성될 수 있다. 상기 제2 도전형 질화물 반도체층(15c)은 전자차단층(EBL)으로 제공되는 p형 AlGaN층(15c')과 저농도 p형 GaN층(15c")과 고농도 p형 GaN층(15c'")을 포함할 수 있다. p형 AlGaN층(15c') 및 고농도 p형 GaN층(15c'")은 각각 전자차단층(EBL) 및 콘택층으로 제공될 수 있다.
도3에 도시된 바와 같이, 본 실시예에 채용된 활성층(15b)은 복수의 양자우물(15b')과 복수의 양자장벽(15b")이 교대로 적층된 다중양자우물구조일 수 있다. 상기 양자우물(15b')은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어질 수 있으며, 상기 양자장벽(15b")은 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어질 수 있다. 예를 들어, 양자장벽(15b")은 GaN일 수 있다.
상기 양자우물(15b')은 두께 방향에 따른 서로 다른 인듐 조성비를 갖는 복수의 영역을 갖도록 구성될 수 있다. 본 실시예에 채용된 양자우물(15b')은 상대적으로 인듐조성비가 높은 제1 영역(QW1)과 상대적으로 인듐조성비가 낮은 제2 영역(QW2)으로 구분될 수 있다. 상기 제1 영역(QW1)은 상기 제2 영역(QW2)에 사이에 위치할 수 있다.
도4는 본 실시예에 채용가능한 양자우물(15b')의 두께방향에 따른 인듐조성비를 나타내는 그래프이다.
도4에 도시된 바와 같이, 상기 양자장벽(15b") 사이에 위치한 양자우물(15b')은 다른 조성비(Xa,Xb)를 갖는 2개의 영역(제1 및 제2 영역)을 가질 수 있다. 상기 제1 영역(QW1)의 인듐조성비(Xa)는 상기 제2 영역(QW2)의 인듐 조성비(Xb)보다 클 수 있다. 이와 같이, 하나의 양자우물(15b') 내에서 인듐 조성비를 달리 구성함으로써 발광효율을 향상시킬 수 있다. 이에 한정되지는 않으나, 상기 제1 영역(QW1)의 인듐조성비(Xa)는 적어도 상기 제2 영역(QW2)의 인듐 조성비(Xb)보다 5% 이상일 수 있다.
이러한 양자우물(15b')은 국부적으로 인듐 조성비가 다르므로, 밴드갭이 다른 영역을 갖지만, 비교적 단일한 피크 파장의 광을 방출할 수 있다. 본 실시예에 따른 양자우물은 장파장광을 구현하는데 유리하게 사용될 수 있다(실험예1 등 참조). 도4에는, 양자우물(15b') 내의 인듐 조성비가 두께 방향에 따라 일정한 것으로 예시되어 있으나, 실제로 인듐 조성비는 두께 방향에 따라 변화(증가 또는 감소)되는 것으로 나타날 수 있으며, 이 경우에 상기 제1 및 제2 영역(QW1,QW2)은 서로 다른 두께방향에 따른 인듐 조성비의 변화율에 의해 구분될 수 있다. 이에 대해서는 도17 및 도18에서 상세히 설명하기로 한다.
상기 제1 영역(QW1)에 의한 개선효과는 상기 제1 영역(QW1)의 두께(t)에 따라 변경될 수 있다. 상기 제1 영역(QW1)의 두께(t)는 양자우물(15b')의 전체두께(d)에 대비하여, 15%∼90%일 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 접속된 콘택 전극(16)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(16)은 투광성을 갖는 전도성 물질로 이루어질 수 있다. 이러한 콘택 전극은 나노 발광구조물 측(기판측과 반대인 방향)으로의 광방출을 보장할 수 있다. 이에 한정되지는 않으나, 상기 콘택 전극(16)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide),In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다.
상기 콘택 전극(16)은 투광성 물질에 한정되지 않으며, 필요에 따라 반사 전극 구조를 가질 수 있다. 예를 들어, 상기 콘택 전극(16)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 이러한 반사성 전극구조를 채용하여 플립칩 구조로 구현될 수 있다.
상기 나노 발광구조물(15)의 상면에 형성된 절연성 보호층(18)이 형성될 수 있다. 이러한 절연성 보호층(18)은 상기 나노 발광구조물(15)을 보호하기 위한 페시베이션일 수 있다. 또한, 절연성 보호층(18)은 나노 발광구조물(15)로부터 생성된 광이 추출되도록 광투과성을 갖는 물질로 이루어질 수 있다. 이 경우에, 상기 절연성 보호층(18)은 적절한 굴절률을 갖는 물질을 선택하여 광추출 효율을 향상시킬 수도 있다.
본 실시형태와 같이, 콘택 전극(16)을 형성한 후에, 복수의 나노 발광구조물 사이의 공간을 상기 절연성 보호층(18)으로 충전할 수 있다. 이러한 절연성 보호층(18)으로는 SiO2 또는 SiNx과 같은 절연물질이 사용될 수 있다. 예를 들어, 상기 절연성 보호층(18)으로는, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
물론, 절연성 보호층(18)이 나노 발광구조물(15) 사이의 공간을 충전하는 수단으로 채용되는 것으로 본 발명이 한정되는 것은 아니다. 예를 들어, 다른 형태에서, 나노 발광구조물(15) 사이의 공간은 콘택 전극(16)과 같은 전극 요소(예, 반사성 전극물질)에 의해 충전될 수도 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다. 전극 배열은 이에 한정되지 않으며, 사용환경에 따라 다양한 다른 전극배열을 가질 수 있다.
본 실시예에 채용된 양자우물은 다양한 형태의 나노 구조 반도체 발광소자에 채용될 수 있다. 도5에는 3개의 그룹의 나노 발광구조물을 갖는 다파장 반도체 발광소자가 예시되어 있으며, 도6은 도5에 도시된 나노구조 반도체 발광소자를 X2-X2'로 절개하여 본 측단면도이다.
도5에 도시된 나노구조 반도체 발광소자(30)는, 제1 도전형 반도체 물질로 이루어진 베이스층(32)과 상기 베이스층(32) 상에 배치된 다수의 나노 발광구조물(35-1,35-2,35-3)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(30)는 상기 베이스층(32)이 배치된 상면을 갖는 기판(31)을 포함할 수 있다. 상기 기판(31)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(31)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN일 수 있다.
상기 베이스층(32)은 상기 나노 발광구조물(35-1,35-2,35-3)의 성장면을 제공할 수 있다. 상기 베이스층(32)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(32)은 Si와 같은 n형 불순물로 도프된 GaN일 수 있다.
도6에 도시된 바와 같이, 상기 절연막(33)은 나노 코어(35a)를 성장하기 위한 복수의 개구(O)를 갖는다. 상기 절연막(33)은 반도체 공정에 사용될 수 있는 SiO2 또는 SiNx와 같은 절연물질일 수 있다. 도7에는 본 실시예 채용될 수 있는 마스크로서 절연막(33)이 도시되어 있다. 상기 절연막(33)은 동일한 폭(W)을 갖는 개구(O)가 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 서로 다른 피치(P1<P2<P3)로 형성될 수 있다.
상기 나노 발광구조물(35-1,35-2,35-3)은 제1 도전형 반도체로 이루어진 나노 코어(35a)와, 상기 나노 코어(35a-1,35a-2,35a-3)의 표면에 순차적으로 형성된 활성층(35b-1,35b-2,35b-3) 및 제2 도전형 반도체층(35c-1,35c-2,35c-3)을 가질 수 있다.
상기 나노 코어(35a)는 각 영역(Ⅰ,Ⅱ,Ⅲ)별로 다른 피치(P1<P2<P3)로 배열되되 서로 동일한 크기(특히, 직경(D))을 가질 수 있다. 도7에 도시된 절연막(33)을 몰드 마스크로 이용할 경우(도20 및 21 참조)에 이용하여 성장될 경우에, 서로 다른 피치(P1<P2<P3)를 갖더라도, 동일한 폭(W)을 갖는 개구를 이용하여 성장되므로, 각 그룹의 나노 코어(35a)는 거의 동일한 직경(D)을 가질 수 있다(다만, 경우에 따라 높이 차이를 다소 존재할 수 있음). 상기 나노 코어(35a)는 상기 베이스층(32)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(35a-1,35a-2,35a-3)는 n형 GaN일 수 있다.
상기 활성층(35b-1,35b-2,35b-3)은 복수의 양자우물과 복수의 양자장벽이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 활성층(35b-1,35b-2,35b-3)은 GaN/InGaN인 다중양자우물 구조를 가질 수 있다. 이와 달리, 다른 예에서는 상기 활성층(35b-1,35b-2,35b-3)은 단일 양자우물(SQW)을 가질 수도 있다.
본 실시예에 채용된 나노 발광구조물(35-1,35-2,35-3)은 나노 코어(35a)의 피치(P1,P2,P3)에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다.
상기 제1 내지 제3 그룹의 나노 발광구조물(35-1,35-2,35-3)은 상기 베이스층(32)의 상면을 분할한 3개의 영역(Ⅰ,Ⅱ,Ⅲ)에 각각 배치될 수 있다. 본 실시예에서는, 3개의 분리된 영역(Ⅰ,Ⅱ,Ⅲ)은 나란히 배열된 것으로 예시되었으나, 이에 한정되지 않으며 다양한 배치와 다양한 면적으로 구현될 수 있다.
본 실시예에서, 각 그룹의 활성층(35b-1,35b-2,35b-3)은 서로 다른 파장의 광을 방출하도록, 서로 다른 두께의 양자우물을 가질 수 있다. 일반적으로, 양자우물의 두께는 성장공정조건(온도, 압력 및 소스 유량 등)에 의해 조절될 수 있으나, 동일한 성장조건에서 피치를 이용하여 다른 두께의 양자우물을 얻을 수 있다. 본 실시예에서, 모든 그룹의 나노 코어(35a)에 활성층(35b-1,35b-2,35b-3)(특히, 양자우물)을 동일한 성장조건에서 성장하더라도, 피치(P1,P2,P3)가 상이한 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 활성층이 서로 다른 두께(A1<A2<A3)로 성장될 수 있다. 이와 같이, 나노 코어의 피치(P1<P2<P3)가 클수록 활성층(A1<A2<A3)의 두께, 즉 양자우물의 두께는 크다.
또한, 본 실시예에서 양자우물 형성시에는 인듐 공급(또는 인입조건)을 달리하여, 두께 방향으로 서로 다른 인듐 조성비를 갖는 영역들을 분포시킬 수 있다. 각 그룹의 활성층 형성시에 동일한 공정으로 수행되므로, 두께방향에 따라 유사한 인듐 조성비를 가질 수 있다.
도8a 내지 도 8c에는 각 그룹의 활성층(특히, 양자우물)에서의 인듐 조성비 분포를 나타낸다.
도8a 내지 도 8c에 도시된 바와 같이, 세 그룹의 양자우물(35b'-1,35b'-2,35b'-3)뿐만 아니라 양자장벽(35b"-1,35b"-2,35b"-3)도 피치의 차이에 의해 서로 다른 두께를 가질 수 있다. 세 그룹의 양자우물(35b'-1,35b'-2,35b'-3)은 각각 상대적으로 높은 인듐 조성비(b1,b2,b3)를 갖는 제1 영역(QW1,QW1',QW1")과, 그 양측에 위치하며 상대적으로 낮은 인듐 조성비(a1,a2,a3)를 갖는 제2 영역(QW2,QW2',QW2")을 포함할 수 있다.
실제 공정에서, 동일한 성장 조건에서 양자우물(35b'-1,35b'-2,35b'-3)을 성장하더라도, 세 그룹의 양자우물(35b'-1,35b'-2,35b'-3)은 피치의 차이에 의해 서로 다른 두께(d1<d2<d3)를 가지며, 이와 유사하게, 세 그룹의 제1 영역(QW1,QW1',QW1")도 서로 다른 두께(t1<t2<t3)를 가질 수 있다.
한편, 피치에 따라 양자우물의 두께가 다르게 성장되는 경우에, 상대적으로 큰 두께의 양자우물은 상대적으로 작은 두께의 양자우물보다 큰 인듐함량을 가질 수 있다. 본 실시예에서 마찬가지로, 도8a 내지 도 8c에 도시된 바와 같이, 동일한 성장 조건에서 양자우물(35b'-1,35b'-2,35b'-3)을 성장하더라도, 제1 영역(QW1,QW1',QW1")은 서로 다른 인듐 조성비(a1<a2<a3)를 가지며, 이와 유사하게, 제2 영역(QW2,QW2',QW2")도 서로 다른 인듐 조성비(b1<b2<b3)를 가질 수 있다. 다만, 본 실시예에서 양자장벽(35b"-1,35b"-2,35b"-3)은 GaN으로 채용되므로, 피치에 따른 성장두께의 차이만 있을 뿐이며, 인듐 조성비의 변화가 나타나지 않을 수 있다.
이러한 경향으로 인해, 제2 그룹의 나노 발광구조물(35-2)은 제1 그룹의 나노 발광구조물(35-1)보다 장파장의 광을 방출할 수 있으며, 제3 그룹의 나노 발광구조물(35-3)은 제2 그룹의 나노 발광구조물(35-2)보다 장파장의 광을 방출할 수 있다. 이와 같이, 각 그룹에서 서로 다른 파장의 광을 방출하는 다파장 발광소자를 구현할 수 있다. 나아가, 이러한 다파장 발광소자는 백색광 발광 소자로 구현될 수 있다. 예를 들어, 상기 제1 내지 제3 그룹의 활성층(35b-1,35b-2,35b-3)은 청색, 녹색 및 적색 대역의 광을 방출하도록 설계될 수 있다. 상기 제1 그룹에 속하는 활성층(35b-1)의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(35b-2)의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(35b-3)의 방출파장은 약 570㎚ ∼ 약 630㎚ 범위일 수 있다.
특히, 본 실시예에 채용된, 각 그룹의 나노 발광구조물(35-1,35-2,35-3)은 서로 다른 파장의 광을 방출할 수 있으며, 양자우물(35b'-1,35b'-2,35b'-3) 내에서 서로 다른 인듐 조성비 분포를 갖도록 구현함으로써 피치가 큰 그룹에서 상대적으로 큰 장파장화을 구현할 수 있다. 이러한 장파장화 효과는 각 그룹 간의 방출 파장의 차이를 더욱 증가시킬 수 있다. 즉, 각 그룹의 피치만을 조절하여 얻어지는 그룹간의 방출 파장의 차이보다 큰 방출파장의 차이를 확보할 수 있다. 그 결과, 백색광을 얻기 위한 파장 조건을 만족하는 광을 방출할 수 있다.
상기 제2 도전형 반도체층(35c-1,35c-2,35c-3)은 p형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 특정 예에서, 상기 제2 도전형 반도체층(35c-1,35c-2,35c-3)은 p형 AlGaN 전자차단층과 p형 GaN층을 포함할 수 있다. 상기 제2 도전형 반도체층(35c-1,35c-2,35c-3)도 각 영역(Ⅰ,Ⅱ,Ⅲ)별로 피치 차이(P1<P2<P3)로 인해 실제로 다른 두께를 가질 수 있다.
본 실시예에서 채용되는 콘택 전극(36)은 상기 제2 도전형 반도체층(35c)과 오믹콘택을 실현할 수 있는 오믹컨택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 상기 콘택 전극(36)은 투명한 전도성 물질로 이루어질 수 있다. 이에 한정되지 않으나, 상기 콘택 전극(36)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다.
상기 나노구조 반도체 발광소자(30)는 제1 및 제2 전극(39a,39b)을 포함할 수 있다. 상기 제1 전극(39a)은 상기 베이스층(32)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(39b)은 상기 콘택 전극(36)이 연장되어 노출된 영역에 배치될 수 있다.
도5 및 도6에 도시된 나노구조 반도체 발광소자에서는, 각 그룹의 양자우물은 서로 다른 인듐 조성비를 갖는 복수의 영역을 가지므로, 높은 발광 효율을 확보할 수 있을 뿐만 아니라, 각 그룹에서 얻어지는 활성층의 방출광이 충분한 파장의 차이를 얻을 수 있으므로, 백색광 발광소자와 같은 다양한 다파장 소자를 구현하는데 유익하게 사용될 수 있다.
도5 및 도6에 도시된 반도체 발광소자는, 나노 코어의 배열 간격과 관련된 나노 코어 간의 피치를 달리하여 활성층의 두께, 즉 양자우물의 두께를 조절하는 예이다. 다른 예에서는, 각 그룹에서, 나노 코어의 크기에 관련된 요소, 즉 나노 코어의 직경(Dn) 및 높이(Hn) 중 적어도 하나를 다르게 조절하거나, 이와 함께 피치(Pn)를 다르게 조절함으로써, 동일한 성장공정에서 서로 다른 방출파장을 갖는 활성층을 얻을 수도 있다. 이러한 실시예는 도9를 참조하여 설명될 수 있다.
도9에 도시된 나노구조 반도체 발광소자(50)는, 도6에 도시된 실시예와 유사하게, 제1 도전형 반도체 물질로 이루어진 베이스층(52)과 상기 베이스층(52) 상에 배치된 다수의 나노 발광구조물(55-1,55-2,55-3)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(50)는 상기 베이스층(52)이 배치된 상면을 갖는 기판(51)을 포함할 수 있다. 상기 베이스층(52)은 상기 나노 발광구조물(55-1,55-2,55-3)의 성장면을 제공할 수 있다. 상기 절연막(53)은 나노 코어(55a-1,55a-2,55a-3)를 성장하기 위한 복수의 개구(O1,O2,O3)를 갖는다. 본 실시예에서, 상기 복수의 개구(O1,O2,O3)는 각 그룹별로 다른 폭(w1>w2>w3)을 가질 수 있다.
본 실시예에 채용된 나노 발광구조물(55-1,55-2,25-3)은 나노 코어(55a-1,55a-2,55a-3)의 크기에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다. 상기 제1 내지 제3 그룹의 나노 발광구조물(55-1,55-2,55-3)은 상기 베이스층(52)의 상면을 분할한 3개의 영역(Ⅰ,Ⅱ,Ⅲ)에 각각 배치될 수 있다. 도9에 도시된 바와 같이, 상기 제1 내지 제3 그룹의 나노 코어(55a-1,55a-2,55a-3)는 서로 다른 직경(D1>D2>D3)과 서로 다른 높이(H1>H2>H3)를 갖도록 형성될 수 있다.
각 그룹의 나노 코어(55a-1,55a-2,55a-3) 표면에 활성층(55b-1,55b-2,55b-3) 및 제2 도전형 반도체층(55c-1,55c-2,55c-3)이 형성될 수 있다. 상기 각 그룹의 활성층(55b-1,55b-2,55b-3)은 도8a 내지 도8c에서 설명된 바와 같이, 인듐 조성비를 서로 다른 복수의 영역을 구분된 양자우물을 채용할 수 있다. 이와 관련하여, 특별히 반대되는 설명이 없는 한, 앞선 실시예에서 설명된 사항이 본 실시예의 설명에 결합될 수 있다.
본 실시예에서, 각 그룹의 활성층(55b-1,55b-2,55b-3)은 서로 다른 파장의 광을 방출하도록, 서로 다른 양자우물 두께를 가질 수 있다. 도9에 도시된 바와 같이, 상기 각 그룹에 속하는 나노 코어(55a-1,55a-2,55a-3)의 직경(Dn) 및 높이(Hn)를 달리 설정하여 동일한 성장공정에서도 양자우물을 다른 두께로 성장시킬 수 있다. 나노 코어(55a-1,55a-2,55a-3)가 직경 및 높이가 클수록 그 나노 코어(55a-1,55a-2,55a-3)의 표면에서 성장되는 활성층(55b-1,55b-2,55b-3)은 더 작은 두께를 가질 수 있다(A1<A2<A3). 예를 들어, 상기 제2 그룹의 활성층(55b-2)의 양자우물의 두께는 상기 제1 그룹의 활성층(55b-1)의 양자우물의 두께보다 크며, 상기 제3 그룹의 활성층(55b-3)의 양자우물의 두께보다 작을 수 있다.
이와 같이, 피치를 다르게 조절하는 앞선 실시예와 유사하게, 동일한 공정조건에 의해 성장되더라도, 각 그룹에 속하는 활성층(55b-1,55b-2,55b-3)은 서로 다른 두께와 서로 다른 인듐 조성비를 갖는 양자우물을 가질 수 있다. 그 결과, 각 그룹에 속하는 활성층(55b-1,55b-2,55b-3)은 다른 파장의 광을 방출하고, 그 광의 조합을 통해서 나노구조 반도체 발광소자(50)는 최종적으로 백색광을 제공할 수 있다.
본 실시예에 따른 작용과 효과를 확인하기 위해서, 동일한 성장공정으로 성장된 서로 다른 파장의 광을 갖는 2개의 활성층들을 이용한 실험을 실시하였다.
실험1 (시뮬레이션): 청색 및 녹색 활성층(나노 코어의 피치 이용)
우선, 비교예1로서 나노구조 반도체 발광소자를 설계하였다. 비교예1에 따른 나노구조 반도체 발광소자는, 피치 조건을 달리하여 각각 청색 광(피크파장: 약 441㎚)과 녹색 광(피크 파장: 약 516㎚)을 방출하는 2개의 그룹의 나노 발광 구조물을 설계하였다. 동일한 공정 조건에서 성장된 각 그룹의 활성층은 도10에 도시된 바와 같이, 두께 방향에 따른 인듐 조성비 분포가 나타났다.
개선예1로서, 양자우물의 인듐 조성비에 스텝 구조를 갖도록 설계하되, 청색광의 피크 파장이 비교예1의 청색광 피크 파장에 가장 근접한 값을 갖도록 구현하였다. 이러한 청색광을 구현하기 위한 동일한 공정조건을 적용하여, 다른 나노 발광구조물에서 얻어지는 녹색 활성층의 특성을 산출하였다(피치조건은 비교예1과 동일함). 그 결과, 각 그룹의 활성층은 도11에 도시된 바와 같이, 인듐 조성비 분포를 나타낼 수 있었으며,양자우물에서 스텝 형상의 조성분포가 구현될 수 있었다.
이와 같이 얻어진 비교예1 및 개선예1에 대해서, 구동전압, 내부효율 및 파장 차이를 산출하였으며, 그 결과를 아래의 표1에 나타내었다.
구분 그룹별 피크파장
(㎚)		 양자우물 구조
(두께,In조성)		 구동전압
(@100mA)		 내부효율 파장차이
(㎚)
비교예1
 청색 그룹 441 3㎚, 20% 3 54% 75
녹색 그룹 516 6㎚, 30% 2.88 35%
개선예1
 청색 그룹 438 1/1/1㎚, 14%/24% 2.96 59% 92
녹색 그룹 530 2/2/2㎚, 21%/36% 2.82 47%
표1에 나타난 바와 같이, 도11에 도시된 인듐 조성비 분포를 갖는 개선예1에서, 구동전압이 개선될 뿐만 아니라, 내부 효율도 크게 증가하는 것을 확인할 수 있었다. 특히, 청색 광의 파장 조건과 피치 조건의 동일할 때에, 도11에 도시된 바와 같이, 서로 다른 인듐 조성비를 갖는 복수의 영역을 갖는 양자우물을 도입함으로써 동일한 조건에서 성장되는 녹색 파장광의 피크 파장을 더욱 장파장화시킬 수 있다. 그 결과, 비교예1에서는 청색광과 녹색광의 피크파장 차이가 75㎚에 불과하였으나, 개선예1에서는 그 파장차이가 92㎚로 크게 증가하였다.
이와 같이, 나노 코어의 피치나 크기를 이용하여 다파장 발광소자를 제조할 때에, 양자우물의 인듐 조성비 분포를 다르게 설계함으로써 내부 효율뿐만 아니라 큰 파장 차이를 확보할 수 있으므로, 백색광 구현을 다파장 발광소자 제조에 유익하게 사용될 수 있다.
실험2 : 양자우물 내의 인듐 조성비 조절
상기한 실험1과 유사한 방식으로, 2개의 샘플(개선예2, 비교예2)을 실제 제조하였다. 각 샘플의 나노 발광구조물은 서로 다른 방출 파장을 갖는 2개의 그룹(청색광 및 녹색광)으로 구분되며, 2개의 그룹의 나노 발광구조물은 나노 코어의 피치를 달리하여 구현하였다(단, 샘플간의 피치조건은 동일함).
비교예2와 개선예2의 양자우물은 서로 다른 인듐 조성비 분포를 갖도록 온도 조건을 달리하여 성장시켰다. 구체적으로, 비교예2에서는 동일한 양자우물 내에서 거의 일정한 인듐 조성비를 갖도록 동일한 온도(WT)에서 각 양자우물을 4㎚의 두께로 성장하였으며, 개선예2는 양자우물이 서로 다른 인듐 조성비를 갖는 영역으로 구분되도록 상대적으로 높은 성장온도(WT+5℃)에서 구현하다가 성장온도를 낮추고(WT-10℃), 다시 이전 높은 온도(WT+5℃)로 상승시켰다. 각 온도 구간에서 양자우물은 1.6/0.8/1.6(㎚)의 두께로 성장되었다. 본 실험에서, 소스 공급 조건과 온도 차이 등은 두 샘플에서의 청색광의 피크 파장(448㎚)이 거의 일치하는 조건을 맞추었다.
이렇게 제조된 샘플의 각 파장을 측정하였으며, 그 차이를 표2과 도12에 나타내었다. 도12와 함께, 아래 표2을 참조하면, 동일한 청색 파장과 동일한 피치 조건을 갖는 비교예2에 비해, 개선예2에서 녹색을 더욱 장파장화시킬 수 있으므로, 청색과 녹색의 파장차이가 8㎚ 더 크게 확보된다는 것을 확인할 수 있었다.
구분 양자우물 성장온도조건(성장두께:㎚) 청색 녹색 파장차이
비교예2 WT (4) 448㎚ 511㎚ 63
개선예2 WT+5℃(1.6)/WT-10℃(0.8)/WT+5℃(1.6) 448㎚ 519㎚ 71
또한, 본 실험을 통해서, 성장온도를 이용하여 인듐조성비를 달리함으로써 양자우물 내에 인듐조성비가 서로 다른 영역들을 갖도록 구현할 수 있다. 구체적으로, 인듐은 휘발성이 강하므로, 양자우물 내의 인듐 인입율은 온도에 크게 의존할 수 있다. 따라서, 동일한 성장조건에서 온도만을 낮춤으로써 인듐 인입율을 증가시킬 수 있으며 그 결과, 해당 구간에서 상대적으로 큰 인듐 조성비를 갖는 영역을 얻을 수 있다. 도13a 및 도13b는 각각 본 발명의 일 실시예에 채용가능한 양자우물의 성장공정을 설명하기 위한 성장온도 및 주요 소스가스의 타임차트이다.
도13a와 도13b를 참조하면, GaN 양자장벽 성장구간(0∼S1)에서는, NH3와 함께, TMG을 일정한 유량으로 공급하고 비교적 높은 성장온도(BT)를 유지한다. 이어, 양자우물 성장구간(S1∼S8)에서는 TMG의 유량을 감소시키고 TMIn의 일정량 공급한다. 본 실시예와 같이, 양자우물 내에서 상대적으로 높은 인듐조성비 영역(도14의 "S3-S6")을 얻기 위해서 온도를 이용할 수 있다.
구체적으로, 도13b에 도시된 바와 같이, 양자우물 성장구간(S1∼S8)에서, 소스 공급량을 일정하게 유지하면서, 도13a에 도시된 바와 같이, 양자우물의 성장을 시작하는 구간(S1∼S2)에서 성장온도를 WT1으로 낮추고, S3까지 WT1을 유지하다가 인듐 조성비를 높이기 위해서 S4끼지 성장온도를 WT2로 낮추고 S5까지 일정하게 유지한다. 이어 다시 S6까지 WT1로 온도를 상승시킨 후에 S7까지 일정하게 유지하다가 다시 양자장벽을 성장하기 위해서 S8까지 WB로 온도를 상승시킨다.
이러한 성장온도의 변화를 통해서, 도14에 도시된 양자우물의 인듐조성비 분포를 얻을 수 있다. 높은 인듐 조성비(a)를 갖는 제1 영역(S3-S6)은 낮은 인듐 조성비(b)를 갖는 제2 영역(S1-S3,S6-S8) 사이에 위치한 형태를 가질 수 있다.
또한, 실제로 도14에 도시된 바와 같이, 인듐 조성비 분포는 일정한 기울기로 변화하는 형태를 가질 수 있다. 온도의 증감과 같은 공정조건의 변화에 따라 시간이 소요되므로, 영역을 구분하는 인듐 조성비 기준을 두께 방향에 따른 인듐 조성비 변화율로 표현할 수 있다. 이러한 변화율로 표현할 경우에, 각 영역의 구분은 도14에 도시된 바와 같이, 일정하게 분포하는 구간일 수도 있으나, 두 영역의 변화율이 상이하여 변화율이 변화하는 지점으로 나타날 수도 있다. 이에 대해서는 도17 및 도18을 참조하여 설명하기로 한다.
실험3 (시뮬레이션): 양자우물 내의 제1 영역의 두께 조건
단파장에 해당하는 그룹의 나노 발광구조물에서, 양자우물을 인듐조성비가 높은 영역과 낮은 영역의 차이를 10%로 설정하고, 440㎚의 피크 파장을 방출하도록 설계하고, 440양자우물이 동일한 피크 파장을 갖도록
단파장에 해당되는 440㎚의 광을 방출하는 InGaN 양자우물 구조에서 전체 두께(d)를 1.5㎚로 일정하게 유지하면서, 인듐 조성비가 높은 영역(+10%)의 두께(t)를 갖는 샘플로 다양하게 설계하였다(표3). 이 때에, 장파장에 해당하는 그룹의 나노 코어는 피치와 직경 및 높이를 달리 설정하여 단파장의 나노 코어에 비해 양자우물의 두께를 4배 증가시키고 In의 조성은 각 5%가 증가되는 조건으로 하여 단파장의 양자우물에서의 t/d의 변화에 따라, 인듐조성비가 높은 영역과 낮은 영역의 인듐 조성비(A(%)/B(%))를 아래의 표3과 같이 얻어졌다.
구분 t(㎚) t/d*100(%) A(%)/B(%)
1 0 100 25/-
2 1.3 87 27/17
3 1 67 29/19
4 0.5 33 31/21
5 0.25 17 33/23
6 0.1 7 35/25
장파장의 양자우물의 전체 두께와, 그 양자우물에서의 높은 인듐 조성비 영역의 두께가 표1(단파장의 양자우물)의 값의 각각 4배가 되고, 인듐조성비가 각각 약 5%로 증가할 때에, 두 양자우물의 방출광의 파장차이(㎚)와 두 양자우물의 내부 효율의 합(a.u.)은 도15의 그래프에 나타난 바와 같다.
도15에 나타난 바와 같이, 내부효율 측면에서는, 양자우물의 전체 두께에 대한 높은 인듐조성비 영역의 두께의 비율(t/d*100)가 10%를 초과하면서 증가하고 20% 이상일 때에 90%이상의 높은 효율을 갖는다. 한편, 파장차이 측면에서는, 높은 인듐조성비가 존재하지 않는 영역과 대비하여 대체로 증가하였으나, 두께비율이 10% 지점에서는 그 효과가 다소 적은 것으로 관찰되었다. 본 실험결과, 큰 내부 효율 증가과 충분한 파장차이를 확보하기 위해서, 전체 양자우물 두께 중 높은 인듐 조성비 영역의 두께 비율을 15∼90%로 설정할 수 있다.
실험4 : 발광면적의 개선
비교예3에 따른 다파장 발광소자를 제조하였다. 구체적으로, 제1 그룹(청색영역)의 나노 코어 피치와 제2 그룹(녹색 영역)의 나노 코어의 피치를 각각 1.1㎛, 2.0㎛으로 달리하여, 동일한 성장조건에서 제1 그룹의 나노 코어에서는 440㎚ 파장광을 방출하는 활성층을, 제2 그룹의 나노 코어에서는 517㎚ 파장광을 방출하는 활성층을 형성하였다. 여기에 채용된 양자우물은 단일한 인듐 조성비를 갖도록 구현하였다.
비교예3과 동일한 조건으로, 개선예3에 따른 다파장 발광소자를 제조하되, 양자우물에 높은 농도 영역을 실험3의 결과 중 두께 비율 33%인 조건을 만족하도록 형성하였다. 그 결과, 도16에 도시된 바와 같이, 각 그룹에 측정된 피크 파장과 나노 코어의 피치의 관계로 나타내었다.
개선예3과 비교예3의 청색 영역의 파장은 동일하지만, 개선예3의 녹색 영역의 파장은 약 20㎚ 장파장화된 것을 확인할 수 있다. 이러한 장파장화 효과를 최종 파장 조건을 동일하게 구현함으로써 발광면적의 개선효과로 환원시킬 수 있다. 즉, 개선예3의 녹색 영역의 파장을 비교예3의 녹색 영역의 파장 수준으로 구현할 때에, 피치를 2.0㎛에서 1.82㎛로 감소시킬 수 있으며, 발광 면적은 피치 제곱에 반비례하므로, 발광면적을 20.8% 증가시킬 수 있다.
이와 같이, 양자우물에서의 높은 인듐 조성비 영역을 도입함으로써 장파장 영역에서 동일한 파장을 구현할 때에 장파장 영역의 발광면적 증가효과를 기대할 수 있다.
한편, 장파장 영역에서, 높은 인듐조성비 영역의 두께를 매우 제한적으로 형성함으로써 단파장 영역에서는 인듐조성비의 스텝 분포가 나타나지 않게 구현할 수도 잇다. 예를 들어, 장파장 영역에서 양자우물의 두께를 1㎚ 이하로 설정할 경우에,성장속도가 단파장 영역에서는 상대적으로 느리기 때문에 단파장 영역의 나노 코어의 표면에서는 인듐 조성비가 높은 구간에서 소스 공급이 충분하지 않아 성장이 잘 일어나지 않고, 실제 단파장 영역에서의 인듐 조성비의 불균일한 분포는 거의 나타나지 않을 수 있다.
앞서 설명한 바와 같이, 본 실시예에 따른 양자우물에서의 인듐 조성비의 분포는 직각 형상의 스텝 분포(도4 참조)보다는 일정한 기울기를 갖는 변화율로 표현될 수 있다. 또한, 이러한 분포는 인듐 조성비를 조절하는 공정인자(예, 성장온도, 인듐소스유량)의 변화량 및 속도에 따라 다양한 형태를 가질 수 있다. 도17a 내지 도17c와 도18a 및 도18b는 양자우물 내의 인듐 조성비 분포의 다양한 예를 나타낸다.
도17a 내지 도17c를 참조하면, 양자 우물은 서로 인듐 조성비가 다른 제1 및 제2 영역(QW1,QW2)을 갖는다. 상기 제1 영역(QW1)은 상기 제2 영역(QW2)의 인듐조성비와 차이(ΔXa,ΔXb,ΔXc)를 가지며, 이러한 조성비 차이(ΔXa,ΔXb,ΔXc)는 상기 제1 및 제2 영역(QW1,QW2)의 가장 높은 인듐 조성비의 차이로 정의될 수 있다. 이에 한정되지 않으나, 상기 제1 영역(QW1)의 두께(ta,tb,tc)는 양자우물의 전체 두께(da,db,dc)에 대해 약 15∼90%일 수 있다.
본 실시예에 채용가능한 인듐 조성비 분포는 각 예와 같이 다양한 형태를 가질 수 있다. 제1 및 제2 영역의 변화율(a1,a2)은 서로 다를 수 있다. 도17a에 도시된 바와 같이, 제1 영역의 변화율(a1)은 제2 영역의 변화율(a2)보다 높을 수 있다. 예를 들어, 이러한 분포는 제1 영역(QW1)의 성장시에 높은 성장온도로 상승시키므로 인듐 인입이 빠르게 증가하기 때문에 얻어지는 결과로 이해할 수 있다. 도17a는 상기 제1 및 제2 영역(QW1,QW2) 사이에 다소 플랫한 부분(P)이 존재할 수 있다. 이는 온도하강 또는 상승 후에 안정화되어 인듐 인입이 일정하여 발생된 구간으로 이해할 수 있다. 물론, 공정 조건에 따라, 도17b와 같이, 제1 영역의 변화율(b1)과 제2 영역의 변화율(b2)이 서로 다르며, 플랫한 부분 없이 연결될 수 있다. 한편, 도17c에 도시된 바와 같이, 제1 및 제2 영역 내에서의 변화율(C1,C2)이 변화하여 일정한 곡선형태로 나타날 수 있다. 이러한 분포는 인듐 인입율의 점진적인 변화로 이해할 수 있으나, 경우에 따라 분석장비의 분해능에 의해서도 나타날 수 있다.
상술된 예들에서는 인듐 조성비가 낮은 제2 영역 사이에 인듐 조성비가 높은 제1 영역이 위치하고, 인듐 조성비 분포가 비교적인 대칭구조를 갖는 형태를 예시하였으나, 제1 영역이 양자장벽에 인접하여 위치하는 등 비대칭인 인듐조성비 분포를 가질 수 있다. 도18a 및 도18b는 이러한 예를 나타낸다.
앞선 예와 유사하게, 도18a 및 도18b에 나타난 바와 같이, 각 양자우물 내에 인듐 조성비가 높은 제1 영역(QW1)은 인듐 조성비가 낮은 제2 영역(QW2)이 존재한다. 두 영역의 조성비 차이(ΔXd,ΔXe)는 상기 제1 및 제2 영역(QW1,QW2)의 가장 높은 인듐 조성비의 차이로 정의될 수 있다.
도18a에 도시된 바와 같이, 제1 및 제2 영역(QW1,QW2)의 변화율은 증가부분(d1,d2)과 감소부분(d1',d2')에서 서로 다를 수 있다. 예를 들어, 온도의 감소속도보다 증가속도를 빠르게 할 경우에 이러한 분포가 얻어질 수 있다. 나아가, 도18b와 같이, 제1 및 제2 영역의 변화율(e1,e2)이 온도를 감소시키는 구간에서만 구분되고, 증가시키는 구간에서 구별되지 않고 일정한 변화율(e1')로 나타날 수 있다. 이러한 분포에서도 의도적으로 일부 구간(즉, 제1 영역(QW1))에서 인듐조성비를 증가시킨 것으로 이해할 수 있다. 도18b에 도시된 제1 영역(QW1)이 일측의 양자장벽과 거의 인접한 비대칭 형태로 볼 수 있다. 본 예들에서도, 이에 한정되지 않으나, 상기 제1 영역(QW1)의 두께(td,te)는 양자우물의 전체 두께(dd,de)에 대해 약 15∼90%일 수 있다.
본 실시예에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도19 내지 도25는 나노구조 반도체 발광소자의 제조방법의 일 예로서, 마스크를 몰드구조로 이용하여 나노 코어를 충전시키는 방식으로 성장시키는 공정을 나타낸다.
도19에 도시된 바와 같이, 상기 기판(31) 상에 제1 도전형 반도체를 성장시켜 베이스층(32)을 제공할 수 있다.
상기 베이스층(32)은 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)으로 구분된 상면을 가지며, 각 영역(Ⅰ,Ⅱ,Ⅲ)에는 서로 다른 파장의 광을 방출하는 복수의 나노 발광구조물이 배치될 수 있다. 본 실시예에서, 이러한 나노 발광구조물은 나노 코어의 피치를 조절하여 형성될 수 있다. 각 영역은 각 그룹의 나노 발광구조물의 발광효율이나 분포수를 고려하여 백색 광이 얻어질 수 있도록 서로 다른 면적을 갖거나 다른 형상으로 제공될 수 있다.
상기 베이스층(32) 성장 전에 상기 기판(31) 상에 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함해 다층막 구조가 추가로 형성될 수 있다. 상기 다층막 구조에는 상기 베이스층(32)으로부터 상기 버퍼층쪽으로의 전류 누설을 막고, 상기 베이스층(32)의 결정 품질 향상을 위한 언도핑 GaN층 및 AlGaN층 또는 이들 층의 조합으로 구성된 중간층들이 포함된다.
이어, 도20에 도시된 바와 같이, 상기 베이스층(32) 상에 복수의 개구(O)를 가지며 식각정지층을 포함하는 마스크(33)를 형성한다.
본 예에 채용된 마스크(33)는 상기 베이스층(32) 상에 형성된 제1 물질층(33a)과, 상기 제1 물질층(33a) 상에 형성되며 상기 제1 물질층(33a)의 식각률보다 큰 식각률을 갖는 제2 물질층(33b)을 포함할 수 있다.
상기 제1 물질층(33a)은 상기 식각 정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(33a)은 상기 제2 물질층(33b)의 식각조건에서 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(33a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(33b)도 절연 물질일 수 있다.
상기 절연막(33)은 동일한 폭(W)을 갖는 개구(O)가 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 서로 다른 피치(P1<P2<P3)로 형성되어 있다. 예를 들어, 제1 영역(Ⅰ)의 개구 패턴은 제1 피치(P1)로 배열되고, 제2 영역(Ⅱ)의 개구 패턴은 상기 제1 피치(P1)보다 큰 제2 피치(P2)로 배열된다. 또한, 제3 영역(Ⅲ)의 개구 패턴은 상기 제2 피치(P2)보다 큰 제3 피치(P3)로 배열된다.
본 실시예에서, 상기 제1 및 제2 물질층(33a,33b)은 원하는 식각률 차이를 얻기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 상기 제1 물질층(33a)은 SiN계 물질이며, 상기 제2 물질층(33b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 상기 제2 물질층(33b)을 또는 제1 및 제2 물질층(33a,33b) 모두를 다공성 구조의 물질로 채용하여 그 공극률의 차이를 조절하여 제1 및 제2 물질층(33a,33b)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 물질층(33a,33b)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 물질층(33a)은 제1 공극률을 갖는 SiO2이며, 제2 물질층(33b)은 제1 물질층(33a)과 동일한 SiO2로 이루어지되 상기 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 상기 제2 물질층(33b)이 식각되는 조건에서 상기 제1 물질층(33a)은 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 가질 수 있다.
상기 제1 및 제2 물질층(33a,33b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(33a)에 의한 식각 정지 레벨은 상기 베이스층(32) 표면으로부터 상기 마스크(33)의 전체 높이를 고려하여 설계될 수 있다. 상기 제1 및 제2 물질층(33a,33b)을 순차적으로 베이스층(32) 상에 형성한 후에, 복수의 개구(O)를 형성하여 상기 베이스층(32) 영역을 노출시킬 수 있다. 상기 개구(O)의 형성은 상기 마스크층(33) 상부에 포토레지스트를 형성하고, 이를 이용한 리소그래피 및 습식/건식 에칭 공정으로 수행될 수 있다. 각 개구(O)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 베이스층(32)의 표면을 노출하는 개구(O)는 이에 한정되지는 않으나, 그 폭(W)이 600㎚이하, 나아가 50∼500㎚이하일 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 3:1 이상, 나아가 10:1 이상일 수 있다.
일반적으로, 딥 에칭 공정은 건식식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 이러한 건식 식각은 습식 식각과 비교하여 미세구조를 기하학적 제한 없이 정밀한 가공을 진행할 수 있다. 상기 마스크(33)의 산화막 에칭에는 CF 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 에천트가 이용될 수 있다.
이러한 개구(O)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 개구의 평면형상은 원형 및 육각형뿐만 아니라, 다각형, 사각형, 타원형과 같이 다양하게 구현될 수 있다. 도20에 도시된 개구(O)는 직경(또는 폭)이 일정한 로드(rod)형상으로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 이러한 예로서, 도26a 및 도26b에 다른 형상의 개구를 갖는 마스크가 도시되어 있다. 도26a의 경우에, 제1 및 제2 물질층(43a,43b)로 이루어진 마스크(43)는 상부로 갈수록 단면적이 증가하는 형상의 기둥구조의 개구(O)를 가지며, 도26b의 경우에는, 제1 및 제2 물질층(43a',43b')으로 이루어진 마스크(43')는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(O)를 가질 수 있다.
다음으로, 도21에 도시된 바와 같이, 상기 각 영역의 개구(O)가 충전되도록 상기 베이스층(32)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(35a)를 형성할 수 있다.
상기 나노 코어(35a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 상기 베이스층(32)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(32)과 상기 나노 코어(35a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(35a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(33)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(O)의 형상에 대응되는 나노 코어(35a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(33)에 의해 상기 개구(O)에 노출된 베이스층(32) 영역에 선택적으로 성장되면서, 상기 개구(O)를 충전하게 되고, 충전되는 질화물 단결정은 그 개구(O)의 형상에 대응되는 형상을 가질 수 있다. 따라서, 각 영역에 형성된 나노 코어(35a)는 서로 다른 피치(P1<P2<P3)로 배열되었음에도 불구하고, 동일한 크기(직경과 높이)로 형성될 수 있다.
이어, 도22에 도시된 바와 같이, 상기 복수의 나노 코어(35a)의 측면이 부분적으로 노출되도록 상기 식각정지층인 제1 물질층(33a)까지 상기 마스크(33)를 제거한다.
본 실시예에서는, 상기 제2 물질층(33b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(33b)만을 제거하고 상기 제1 물질층(33a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(33a)은 후속 성장공정에서는 활성층(35b) 및 제2 도전형 반도체층(35c)이 상기 베이스층(32)과 접속되는 것을 방지할 수 있다.
이어, 도23에 도시된 바와 같이, 상기 나노 코어(35a)의 성장을 완료하고 상기 마스크의 상층(33b)을 제거한 후에, 나노 코어(35a)의 표면을 일정한 조건에서 열처리하거나 재성장공정을 수행하여 나노 코어(35a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다. 이러한 공정은 도27a 및 도27b를 참조하여 설명할 수 있다.
도27a 및 도27b는 각각 도22 및 도23의 공정에서 적용될 수 있는 열처리공정또는 재성장공정을 설명하기 위한 모식도이다. 도27a는 도22에서 얻어진 나노 코어(35a)로 이해할 수 있다. 상기 나노 코어(35a)는 개구(O)의 형상에 따라 정해지는 결정면을 갖는다. 개구(O)의 형상에 따라 차이는 있으나, 대체로 이렇게 얻어진 나노 코어(35a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥인 로드형상일 경우에, 도27a에 도시된 바와 같이, 나노 코어(35a)의 측면은 특정한 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(35a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 도27b와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 600℃이상, 특정 예에서는 800∼1200℃에서 수초 내지 수십분(1초∼60분) 실행할 수 있다. 이와 달리, 나노 코어 성장조건과 유사한 MOCVD 공정을 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
본 열처리 공정은 기판 온도가 600℃보다 낮으면 나노 코어의 결정 성장 및 재배열이 어려워 열처리 효과를 기대하기 힘들며, 1200℃보다 높으면 GaN 결정면으로부터 질소(N)가 증발하여 결정 품질이 저하될 수 있다. 또한, 1초보다 짧은 시간에서는 충분한 열처리 효과를 기대하기 어려우며, 수십분, 예를 들어 60분보다 긴 시간 동안의 열처리는 제조 공정의 효율을 저하시킬 수 있다.
재성장공정일 경우에, 나노 코어(35a)의 성장공정과 유사한 조건을 수행될 수 있다. 예를 들어, 이러한 재성장공정은 마스크를 제거한 후에, 나노 코어(35a)의 표면에 n형 GaN을 성장하기 위한 MOCVD 공정을 재개함으로써 수행될 수 있다.
특정 예에서, 상기 사파이어 기판의 C(0001)면(실리콘기판일 경우에 (111)면)상에 성장시킨 경우에, 도27a에 도시된 원기둥 형상인 나노 코어(35a)를 상술된 적정한 온도 범위에서 열처리하거나 재성장 공정을 실행함으로써 불안정한 결정면인 곡면(측면)은 안정적인 결정면인 비극성면(m면)을 갖는 육각형 결정 기둥(도27b의 35a')으로 전환될 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정또는 재성장 공정에 의해 실현될 수 있다.
구체적으로, 재성장공정일 경우에 도27a에 도시된 바와 같이, 나노 코어(35a')의 성장공정과 유사하게 MOCVD 챔버 내에서 TMGa과 NH3와 같은 소스가스를 공급하여 나노 코어(35a)의 표면에서 반응시킴으로써 안정적인 결정면을 형성될 수 있다. 이러한 재성장으로 인하여, 재성장된 나노 코어(35a')의 폭이 재성장 전의 나노 코어(35a')의 폭보다 다소 커질 수 있다(도27a 및 도27b 참조).
이와 같이, 마스크 제거 후에, 열처리 공정 및/또는 재성장공정을 도입함으로써, 나노 코어의 결정성을 향상시키는데 기여할 수 있다. 즉, 이러한 추가적인 공정을 통해 마스크 제거 후 나노 코어의 표면에 존재하는 비균일성(예, 결함(defect) 등)을 제거할 뿐만 아니라 내부 결정의 재배열을 통해서 결정의 안정성을 크게 향상시킬 수 있다. 특정 예에서는, 이러한 열처리 공정은 마스크를 제거한 후 챔버 안에서 나노 코어의 성장공정과 유사한 조건으로 실행될 수 있다.
이어, 도24에 도시된 바와 같이, 복수의 나노 코어(35a')의 표면에 활성층(35b-1,35b-2,35b-3)을 성장시킬 수 있다.
본 공정은 나노 코어의 성장공정 및 재성장공정과 유사하게, 모든 영역(Ⅰ,Ⅱ,Ⅲ)에 배치된 나노 코어(35a')에 동일한 조건으로 실행될 수 있다. 즉, 동일한 챔버 내에서 동일한 온도와 압력 조건에서 동일한 소스 유량을 공급하여 수행될 수 있다. 동일한 공정 조건에도 불구하고, 상기 나노 코어(35a')의 피치가 각 영역에 따라 상이하므로, 상기 나노 코어(35a')의 표면에 성장되는 층, 특히 활성층(35b-1,35b-2,35b-3)은 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 다른 활성층의 두께(A1<A2<A3)를 가질 수 있다. 또한, 각 영역의 양자우물의 두께가 달라지므로, 그 양자우물의 조성(예, 인듐조성비)이 상이해질 수 있다. 그 결과, 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 얻어진 활성층(35b-1,35b-2,35b-3)은 다른 파장의 광을 방출할 수 있다.
예를 들어, 가장 작은 제1 피치(P1)를 갖는 제1 영역의 활성층(35b-1)은 얇은 양자우물이 형성되고 청색과 같은 단파장의 광을 방출할 수 있으며, 가장 큰 제3 피치(P3)를 갖는 제3 영역의 활성층(35b-3)은 두꺼운 양자우물이 형성되고 적색과 같은 장파장의 광을 방출할 수 있다. 또한, 중간의 제2 피치(P2)를 갖는 제2 영역의 활성층(35b-2)은 녹색과 같은 그 사이의 파장의 광을 방출할 수 있다.
본 실시예에 채용된 활성층(35b-1,35b-2,35b-3)은 복수의 양자우물(35b')과 복수의 양자장벽(35b")이 교대로 적층된 다중양자우물구조일 수 있다. 상기 양자우물(35b')은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어질 수 있으며, 상기 양자장벽(35b")은 Inx2Ga1-x2N(0≤x2<x1)으로 이루어질 수 있다. 예를 들어, 양자장벽(35b")은 GaN일 수 있다. 상기 양자우물(35b')은 두께 방향에 따른 서로 다른 인듐 조성비를 갖는 복수의 영역을 갖도록 구성될 수 있다. 본 실시예에 채용된 양자우물(35b')은 상대적으로 인듐조성비가 높은 제1 영역(QW1)과 상대적으로 인듐조성비가 낮은 제2 영역(QW2)으로 구분될 수 있다. 상기 제1 영역(QW1)은 상기 제2 영역(QW2)에 사이에 위치할 수 있다.
이어, 도25에 도시된 바와 같이, 상기 활성층(35b-1,35b-2,35b-3) 상에 제2 도전형 반도체층(35c-1,35c-2,35c-3)을 성장시킬 수 있다.
본 공정을 통해서, 나노 발광구조물(35)은 제1 도전형 반도체가 나노 코어(35a')를 감싸는 쉘층을 완성할 수 있다. 상기 제2 도전형 반도체층(35c-1,35c-2,35c-3)은 p형 AlxInyGa1 -x- yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체를 포함할 수 있다. 필요에 따라 복수의 층으로 구성될 수 있다. 상기 제2 도전형 반도체층(35c)은 도3에 도시된 예와 같이 전자차단층(EBL)으로 제공되는 p형 AlGaN층과 저농도 p형 GaN층과 고농도 p형 GaN층을 포함할 수 있다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
예를 들어, 베이스층으로부터 순차적으로 형성된 제1 내지 제3 물질층을 갖는 마스크의 경우에는, 상기 제2 물질층은 식각 정지층으로서, 상기 제1 및 제3 물질층과 다른 물질로 이루어진다. 필요에 따라, 상기 제1 및 제3 물질층은 동일한 물질로 이루어질 수 있다.
상기 제3 물질층의 식각조건에서 적어도 상기 제2 물질층은 제3 물질층의 식각률보다 낮은 식각률을 가지므로, 식각정지층으로 작용할 수 있다. 적어도 상기 제1 물질층은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 또는 제3 물질층도 절연 물질일 수 있다.
본 실시예에서 채용될 수 있는 다양한 세부공정으로서, 도26a에 도시된 마스크를 이용하여 전류차단 중간층의 형성과 재성장 공정을 수행하는 나노 코어 형성과정을 도28 내지 도31을 참조하여 설명하기로 한다.
도28에 도시된 바와 같이, 마스크(43)를 이용하여 베이스층(42) 상에 나노 코어(45a)를 성장시킬 수 있다. 상기 마스크(43)는 아래로 갈수록 좁아지는 폭의 개구를 갖는다. 상기 나노 코어(45a)는 상기 개구의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(45a)의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(45a)의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이어, 도29에 도시된 바와 같이, 상기 나노 코어(45a)의 상단에 고저항요소인 전류차단 중간층(44)을 형성할 수 있다.
상기 나노 코어(45a)를 원하는 높이로 형성한 후에, 상기 마스크(43)를 그대로 둔 채로 상기 나노 코어(45a)의 상단 표면에 전류차단 중간층(44)을 형성할 수 있다. 이와 같이, 마스크(43)를 그대로 이용함으로써 별도의 마스크를 형성하는 공정 없이, 나노 코어(45a)의 원하는 영역(상단의 표면)에 전류차단 중간층(44)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(44)은 고의적으로 도프되지 않거나 상기 나노 코어(45a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(45a)가 n형 GaN일 경우에, 상기 전류억제 중간층(44)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(45a)와 전류억제 중간층(44)을 연속적으로 형성할 수 있다. 예를 들어, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우 전류억제 중간층(44)의 두께(tc)는 약 200㎚ ∼ 약 300㎚일 수 있으며, 이러한 전류억제 중간층(44)은 수㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류억제 중간층(44)의 도입공정이 간소화하게 구현될 수 있다.
이어, 도30에 도시된 바와 같이, 상기 복수의 나노 코어(45a)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(43a)까지 상기 마스크(43)를 제거할 수 있다.
본 실시예에서는, 상기 제2 물질층(43b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(43b)만을 제거하고 상기 제1 물질층(43a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(43a)은 후속 성장공정에서는 활성층 및 제2 도전형 반도체층이 상기 베이스층(142)과 접속되는 것을 방지할 수 있다.
본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 제2 물질층(43b)을 제거한 후에, 나노 코어(45a)의 표면을 일정한 조건에서 열처리를 하거나 재성장 공정을 적용하여 나노 코어(45a)의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다(도27a 및 도27b의 설명 참조). 특히, 본 실시예와 같이, 나노 코어(45a)가 경사진 측벽을 갖는 개구에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 도31에 도시된 바와 같이, 열처리 또는 재성장 공정 후의 나노 코어(45a')는 결정의 재배열과 함께 재성장이 일어나서 개구의 직경보다 크면서 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(45a)의 상단도 불완전한 육각 피리미드 형상을 가질 수 있으나, 열처리 및/또는 재성장 공정 후의 나노 코어(45a')는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크 제거 후에 불균일한 폭을 갖던 나노 코어(45a)는 열처리 공정을 통해서 균일한 폭을 갖는 육각 피라미드 기둥의 나노 코어(45a')가 되도록 재성장(및/또는 재배열)될 수 있다.
상술된 실시예들에 따른 나노 반도체 발광소자는 다양한 형태의 응용제품으로 구현될 수 있다. 도32는 상술된 나노구조 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다.
도32에 도시된 반도체 발광소자 패키지(500)는 도1에 도시된 나노구조 반도체 발광소자(10), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)일 수 있다.
상기 나노구조 반도체 발광소자(10)는 리드 프레임(503)에 실장되어, 각 전극이 와이어(W)에 의해 리드 프레임(503)에 전기적으로 연결될 수 있다. 필요에 따라, 나노구조 반도체 발광소자(10)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 나노구조 반도체 발광소자(10)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 응용제품의 광원으로 채용될 수 있다. 도33 내지 도36은 나노구조 반도체 발광소자가 채용될 수 있는 다양한 응용제품을 예시한다.
도33 및 도34는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도33을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 상기 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 이용할 수 있다.
도33에 도시된 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도34에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도35는 본 발명의 실시형태에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도35에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형 구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술된 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지일 수 있는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 상기 나노구조 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도36은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도36을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있다. 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)이 형성된 본체(4006)를 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 제1 도전형 질화물 반도체로 이루어진 베이스층; 및
    상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며,
    상기 복수의 나노 발광구조물은 상기 나노 발광구조물의 크기 및 상기 나노 발광구조물 간의 피치 중 적어도 하나가 서로 다르게 구성된 복수의 그룹으로 구분되고,
    상기 복수의 나노 발광구조물은 각각,
    제1 도전형 질화물 반도체로 이루어진 나노 코어와,
    상기 나노 코어의 표면에 배치되며 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되는 양자우물을 갖는 활성층 - 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 가짐- 과,
    상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하고,
    상기 복수의 나노 발광구조물의 활성층은 상기 복수의 그룹별로 서로 다른 파장의 광을 방출하는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제1 영역의 두께는 상기 양자우물의 두께의 15% 내지 90% 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역은 서로 다른, 두께방향에 따른 인듐 조성비의 변화율을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제1 영역에서의 상기 인듐 조성비의 변화율은 상기 제2 영역에서의 상기 인듐 조성비의 변화율보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제1 영역은 상기 제2 영역 사이에 위치하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제1 영역의 양측에 배치된 제2 영역은 서로 다른 두께 방향에 따른 인듐변화율을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제1 영역의 인듐 조성비는 상기 제2 영역의 상기 인듐 조성비보다 5%보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제1항에 있어서,
    상기 제1 영역은 상기 복수의 그룹별로 서로 다른 인듐 조성비를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제1 도전형 질화물 반도체로 이루어진 베이스층; 및
    상기 베이스층 상에 서로 이격되도록 배치되며, 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 배치된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며,
    상기 복수의 나노 발광구조물은 상기 나노 코어의 표면적과 상기 나노 코어 간의 피치 중 적어도 하나가 상이한 n개의 그룹(n은 2 이상인 정수)으로 구분되고,
    상기 각 그룹의 활성층은 상기 n개의 그룹별로 서로 다른 파장의 광을 방출하는 양자우물을 가지며, 상기 양자우물은 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되며, 상기 제1 영역은 상기 제2 영역 사이에 위치하며 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 갖는 나노구조 반도체 발광소자.
  10. 제9항에 있어서,
    상기 제1 영역의 두께는 상기 양자우물의 두께의 15% 내지 90% 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  11. 제9항에 있어서,
    상기 n개의 그룹은 적어도 제1 그룹 및 제2 그룹을 포함하고, 상기 제1 그룹의 활성층은 제1 파장의 광을 방출하며, 상기 제2 그룹의 활성층은 상기 제1 파장보다 긴 제2 파장의 광을 방출하고, 상기 제2 그룹의 양자우물은 상기 제1 그룹의 양자우물의 두께보다 큰 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  12. 제11항에 있어서,
    상기 제2 그룹의 양자우물의 제1 영역은 상기 제1 그룹의 양자우물의 제1 영역보다 큰 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  13. 제11항에 있어서,
    상기 제2 그룹의 양자우물의 제1 영역은 1㎚ 이하의 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  14. 제11항에 있어서,
    상기 n개의 그룹은 제3 그룹을 더 포함하며, 상기 제3 그룹의 활성층은 상기 제2 파장보다 긴 제3 파장의 광을 방출하는 양자우물을 가지며,
    상기 제1 내지 제3 그룹의 활성층들로부터 방출되는 광이 조합되어 백색광을 제공하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  15. 제1 및 제2 전극구조를 갖는 패키지 기판; 및
    상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된, 제1항 내지 제14항 중 어느 한 항에 기재된 나노구조 반도체 발광소자를 포함하는 발광소자 패키지.
  16. 제1항 내지 제14항 중 어느 한 항에 기재된 나노구조 반도체 발광소자;
    상기 나노구조 반도체 발광소자를 구동하도록 구성된 구동부; 및
    상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치.
  17. 제1 도전형 질화물 반도체로 이루어진 베이스층을 마련하는 단계;
    상기 베이스층 상에 서로 이격되도록 제1 도전형 질화물 반도체로 이루어진 복수의 나노 코어를 형성하는 단계 - 상기 복수의 나노 코어는 상기 나노 코어의 표면적과 상기 나노 코어 간의 피치 중 적어도 하나가 상이한 복수의 그룹으로 구분됨 - ; 및
    상기 복수의 나노 코어 각각의 표면에 양자우물을 갖는 활성층과 제2 도전형 질화물 반도체층을 순차적으로 형성하여 복수의 나노 발광구조물을 형성하는 단계를 포함하며,
    상기 양자우물은 두께 방향에 따른 인듐 조성비가 다른 제1 및 제2 영역으로 구분되며, 상기 제1 영역은 상기 제2 영역의 인듐 조성비보다 큰 인듐 조성비를 가지고,
    상기 복수의 나노 발광구조물의 활성층은 상기 복수의 그룹별로 서로 다른 파장의 광을 방출하는 나노구조 반도체 발광소자 제조방법.
  18. 제17항에 있어서,
    상기 양자우물에서의 인듐 조성비 변화율은 성장온도를 변경함으로써 조절되고,
    상기 양자우물의 성장 과정에서, 일정한 양의 인듐 소스가 공급되는 것을 특징으로 하는 나노구조 반도체 발광소자 제조방법.
  19. 제18항에 있어서,
    상기 제1 영역은 제1 성장온도에서 성장되며, 상기 제2 영역은 제1 성장온도보다 높은 제2 성장온도에서 성장되는 것을 특징으로 하는 나노구조 반도체 발광소자 제조방법.
  20. 제19항에 있어서,
    상기 양자우물은, 상기 제2 성장온도에서 상기 제2 영역을 성장시키고, 상기 제2 성장온도를 상기 제1 성장온도로 하강시켜 상기 제1 영역을 성장하고, 상기 제1 성장온도를 상승시켜 상기 제2 영역을 성장시킴으로써 얻어지는 것을 특징으로 하는 나노구조 반도체 발광소자 제조방법.
KR1020140110721A 2014-08-25 2014-08-25 나노구조 반도체 발광소자 KR102227771B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140110721A KR102227771B1 (ko) 2014-08-25 2014-08-25 나노구조 반도체 발광소자
US14/833,832 US9406839B2 (en) 2014-08-25 2015-08-24 Nanostructure semiconductor light emitting device
US15/190,406 US9748438B2 (en) 2014-08-25 2016-06-23 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140110721A KR102227771B1 (ko) 2014-08-25 2014-08-25 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160025063A KR20160025063A (ko) 2016-03-08
KR102227771B1 true KR102227771B1 (ko) 2021-03-16

Family

ID=55349012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140110721A KR102227771B1 (ko) 2014-08-25 2014-08-25 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (2) US9406839B2 (ko)
KR (1) KR102227771B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3015772B1 (fr) 2013-12-19 2017-10-13 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
KR102223037B1 (ko) * 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법
KR102244218B1 (ko) * 2014-10-01 2021-04-27 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US10418499B2 (en) * 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
US10439101B2 (en) 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
KR102620159B1 (ko) * 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11271138B2 (en) 2020-03-18 2022-03-08 The Boeing Company Light emitting device and method of making the same
WO2021212336A1 (zh) 2020-04-21 2021-10-28 重庆康佳光电技术研究院有限公司 一种微发光二极管及其制造方法
KR20210155693A (ko) 2020-06-16 2021-12-23 삼성전자주식회사 플랫 탑을 갖는 나노로드 반도체층과 이를 이용한 마이크로 led와 이를 포함하는 화소 플레이트와 이를 포함하는 디스플레이 장치와 전자장치들
KR102514025B1 (ko) * 2020-11-06 2023-03-24 고려대학교 산학협력단 마이크로 발광소자 구조 및 마이크로 발광소자 전사 방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
JP4740795B2 (ja) 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
EP1907553B1 (en) * 2005-07-18 2012-08-22 Pioneer Hi-Bred International Inc. Modified frt recombination sites and methods of use
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661960B1 (ko) 2005-09-28 2006-12-28 엘지전자 주식회사 발광 다이오드 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
MX2008011275A (es) 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8138493B2 (en) * 2008-07-09 2012-03-20 Qunano Ab Optoelectronic semiconductor device
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
US8355418B2 (en) * 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
AU2011268135B2 (en) 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR20120052651A (ko) 2010-11-16 2012-05-24 삼성엘이디 주식회사 나노로드 발광소자
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20130011918A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 반도체 발광소자
WO2014066379A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
KR102188499B1 (ko) 2014-07-11 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자

Also Published As

Publication number Publication date
KR20160025063A (ko) 2016-03-08
US20160300978A1 (en) 2016-10-13
US9406839B2 (en) 2016-08-02
US20160056331A1 (en) 2016-02-25
US9748438B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102188497B1 (ko) 나노구조 반도체 발광소자
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
US9853185B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
KR101554032B1 (ko) 나노구조 반도체 발광소자
US9099573B2 (en) Nano-structure semiconductor light emitting device
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102164796B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102212557B1 (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR20150097322A (ko) 나노구조 반도체 발광소자
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
KR20170086237A (ko) 질화물계 반도체층 및 그 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant