KR102212557B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102212557B1
KR102212557B1 KR1020140151520A KR20140151520A KR102212557B1 KR 102212557 B1 KR102212557 B1 KR 102212557B1 KR 1020140151520 A KR1020140151520 A KR 1020140151520A KR 20140151520 A KR20140151520 A KR 20140151520A KR 102212557 B1 KR102212557 B1 KR 102212557B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
dielectric
nanocore
emitting device
Prior art date
Application number
KR1020140151520A
Other languages
English (en)
Other versions
KR20160053346A (ko
Inventor
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140151520A priority Critical patent/KR102212557B1/ko
Priority to US14/929,612 priority patent/US9537049B2/en
Publication of KR20160053346A publication Critical patent/KR20160053346A/ko
Application granted granted Critical
Publication of KR102212557B1 publication Critical patent/KR102212557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

본 발명의 일 실시예는 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층의 상면에 배치되며, 복수의 개구를 갖는 제1 영역과 상기 복수의 개구에 각각 위치하며 상기 제1 영역과는 이격된 복수의 제2 영역을 갖는 절연막; 상기 제2 영역 상에 배치된 유전체 나노코어; 및 상기 유전체 나노코어 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 발광구조물을 이용한 반도체 발광소자의 개발되고 있다. 이러한 나노 발광구조물을 이용한 반도체 발광소자는, 결정성 향상뿐만 아니라, 나노 발광구조물에 의해 실질적인 발광 면적이 증가되어 발광 효율이 크게 개선될 수 있다. 또한, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있으며, 드루프(droop)특성도 개선할 수 있다.
다만, 나노 발광구조물은, 복수개의 복수개가 배치되므로, 어느 하나의 나노 발광구조물에서 방출된 빛이 인접하는 나노 발광구조물에 흡수되어, 반도체 발광소자의 외부 광추출 효율이 감소되는 문제가 있다.
또한, 나노 발광구조물은, 상단(tip)이 측면과 다른 결정면을 가지게 될 수 있으며, 이 경우에, 동일한 조건으로 활성층을 성장시키더라도 그 상단에 위치한 활성층 영역이 다른 조성을 가질 수 있다. 이로 인해 측면과 상이한 파장의 빛을 발광하는 문제가 있다. 또한, 그 상단에 형성되는 반도체층은 상대적으로 얇은 두께를 가지므로 누설전류가 발생될 가능성이 높다는 문제가 있다.
당 기술분야에서는 어느 하나의 나노 발광구조물에서 방출된 빛이 인접하는 나노 발광구조물에 흡수되는 문제를 완화시킬 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
또한, 나노 발광구조물에서 야기될 수 있는 누설전류 문제를 해결하고 방출광의 파장변화 문제를 완화시킬 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층의 상면에 배치되며, 복수의 개구를 갖는 제1 영역과 상기 복수의 개구에 각각 위치하며 상기 제1 영역과는 이격된 복수의 제2 영역을 갖는 절연막; 상기 제2 영역 상에 배치된 유전체 나노코어; 및 상기 유전체 나노코어 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.
상기 제1 영역과 상기 제2 영역 사이의 영역에는 상기 베이스층이 노출될 수 있다.
상기 제1 영역과 상기 제2 영역 사이의 영역에는 상기 제1 도전형 반도체층이 충전될 수 있다.
상기 유전체 나노코어와 상기 절연막은 서로 상이한 물질로 이루어질 수 있다.
상기 유전체 나노코어는 다층막 구조로 이루어질 수 있다.
상기 다층막 구조는 굴절률이 서로 다른 물질층이 교대로 적층될 수 있다.
상기 유전체 나노코어의 단면은 상기 절연막의 상기 제2 영역과 동일한 형상을 가질 수 있다.
본 발명의 다른 실시예는 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층의 상에 배치되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 제1 절연막; 상기 복수의 개구 내에 상기 제1 절연막과 이격되어 배치되며 상기 절연막과 동일한 조성의 물질을 포함하는 제2 절연막; 상기 제2 절연막 상에 배치된 유전체 나노코어; 및 상기 유전체 나노코어 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.
상기 유전체 나노코어의 굴절률은 상기 제1 도전형 반도체층의 굴절률보다 낮을 수 있다.
상기 제1 절연막과 상기 제2 절연막은 동일한 두께로 배치될 수 있다.
어느 하나의 나노 발광구조물에서 방출된 빛이 인접하는 나노 발광구조물에 흡수되는 문제를 완화시킬 수 있다.
나노 발광구조물에 의해 발생되는 방출광의 파장변화 문제 및 누설전류 문제를 완화시킬 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시예를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이다.
도 2는 도 1에 도시된 나노구조 반도체 발광소자를 A-A'를 따라 절개한 측단면도이다.
도 3은 도 2의 B부분을 확대한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 나노구조 반도체 발광소자의 측단면도이다.
도 5는 도 4의 C부분을 확대한 도면이다.
도 6은 도 1의 유전체 나노코어의 다양한 형태를 나타낸 평면도이다.
도 7 및 도 8은 본 발명의 나노구조 반도체 발광소자의 외부 광추출이 향상되는 원리를 개략적으로 도시한 도면이다.
도 9는 본 발명의 외부 광추출 효과를 나타내는 그래프이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 의한 유전체 나노코어 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 11a 및 도 11b는 본 발명의 다른 실시예에 의한 유전체 나노코어 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 12a 내지 도 12c는 도 10c에 도시된 결과물에 대한 나노 발광구조물 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 13a 내지 도 13d는 도 12c에 도시된 결과물에 대한 전극형성 공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도 14a 및 도 14b는 본 발명에 채용되는 제1 도전형 반도체층의 예를 나타내는 개략 사시도이다.
도 15는 본 발명에 채용되는 절연막을 도시한 평면도이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 반도체 발광소자 패키지의 다양한 예를 나타낸다.
도 18 및 도 19는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도 21은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이고, 도 2는 도 1에 도시된 나노구조 반도체 발광소자를 A-A'를 따라 절개한 측단면도이며, 도 3은 도 2의 B부분을 확대한 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 형성된 복수의 나노 발광구조물(15)을 포함할 수 있다.
상기 베이스층(12)은 기판(11) 상에 형성되어, 나노 발광구조물(15)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(15)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다.
상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 상기 기판(11)의 상면에는 요철(R)이 형성될 수 있다. 상기 요철(R)은 광추출 효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 제1 도전형 반도체층(15a)) 성장을 위한 개구(H)를 가지며 상기 개구(H)에 의해 제1 영역(13a)과 제2 영역(13b)으로 분할된 절연막(13)이 배치될 수 있다. 상기 개구(H)를 통해서 상기 베이스층(12)이 노출된다. 상기 개구(H)는 상기 베이스층(12)이 성장되어 상기 나노 발광구조물(15)의 제1 도전형 반도체층(15a)이 형성될 수 있도록, 제1 도전형 반도체층의 성장이 가능한 간격(d1)을 갖도록 형성될 수 있다. 이때, 상기 절연막(13)의 제1 영역(13a)과 제2 영역(13b)은 하나의 제조공정을 통하여 동일한 두께로 형성될 수 있다.
상기 절연막(13)의 제2 영역(13b) 상에는 유전체 나노코어(14b)가 배치될 수 있다. 상기 유전체 나노코어(14b)는 단면이 상기 절연막(13)의 제2 영역(13b)과 동일한 형상을 갖도록, 상기 개구(H)의 일부를 이루는 상기 제2 영역(13b)의 측면과 상기 유전체 나노코어(14b)의 측면이 동일한 면을 갖도록 형성될 수 있다. 상기 유전체 나노코어(14b)에 대해서는 이후에 자세하게 설명한다.
상기 개구(H)를 통해서 상기 베이스층(12)이 노출되며, 그 노출된 영역을 통하여 제1 도전형 반도체층이 성장되어 상기 유전체 나노코어(14b)의 표면을 덮을 수 있다. 따라서, 상기 절연막(13)은 제1 도전형 반도체층(15a)을 성장하기 위한 마스크로서 사용될 수 있다. 상기 절연막(13)은 반도체 공정에 사용될 수 있는 SiOx, SiNx, Al2O3, HfO, TiO2 및 Ta2O3과 같은 절연 물질로 형성될 수 있다
상기 나노 발광구조물(15)은 제1 도전형 반도체(15a)와, 상기 제1 도전형 반도체층(15a)의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 포함할 수 있다.
상기 제1 도전형 반도체층(15a)은 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(15a)은 n형 GaN일 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 오믹컨택을 이루는 콘택 전극(16)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 빛을 방출하기 위해서 투명한 전극 물질로 이루어질 수 있다. 예를 들어, 상기 콘택 전극(16)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다. 다만, 상기 콘택 전극(16)은 이에 한정되지 않으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 필요에 따라, 반사성 전극구조를 채용하여 플립칩 구조로 구현될 수 있다.
상기 콘택 전극(16)은 나노 발광구조물(15)의 측면인 메인부(M)에만 형성될 수 있으며, 나노 발광구조물(15)의 상단부(T)에는 형성되지 않을 수 있다.
상기 나노 발광구조물(15)의 둘레에는 절연성 보호층(18)이 충진될 수 있다. 이러한 절연성 보호층(18)은 페시베이션으로서 상기 나노 발광구조물(15)을 보호할 수 있다. 본 실시예와 같이, 콘택 전극(16)을 형성한 후에도, 복수의 나노 발광구조물(15) 사이에는 소정의 공간이 존재하므로, 상기 절연성 보호층(18)은 그 공간이 충전되도록 형성될 수 있다. 이러한 절연성 보호층(18)으로는 SiO2 또는 SiNx과 같은 절연물질이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(18)은 나노 발광구조물(15) 사이의 공간을 용이하게 충전하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
상기 절연성 보호층(18)은 필요에 따라 복수의 층으로 형성될 수 있다. 상기 절연성 보호층(18)을 이루는 복수의 층은 서로 다른 물질로 형성될 수 있으며, 서로 동일한 물질을 별개의 층으로 나누어 형성할 수도 있다.
이와 같은 절연성 보호층(18)은 노출된 나노 발광구조물(15)을 커버하여 보호할 뿐만 아니라, 후술하는 제1 및 제2 전극(19a, 19b)을 견고히 지지시킬 수 있다. 물론, 이러한 절연성 보호층(18)에 의한 충전에 의해 본 발명이 한정되는 것은 아니다. 예를 들어, 다른 형태에서는, 콘택 전극(16)과 관련된 전극요소가 나노 발광구조물(15) 사이의 공간 전부 또는 일부를 충전하는 형태로 구현될 수 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a, 19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
상기 유전체 나노코어(14b)에 대해 좀 더 구체적으로 설명한다.
상기 유전체 나노코어(14b)는 투광성 물질로 이루어진 로드(rod) 형상으로 형성될 수 있다. 이러한 투광성 물질로는 SiOx, SiNx, Al2O3, HfO, TiO2 및 Ta2O3 등이 포함될 수 있다. 또한, 상기 유전체 나노코어(14b)는 상기 제1 도전형 반도체층(15a)의 굴절률(GaN일 경우 약 2.5)보다 보다 낮은 굴절률을 가지는 물질로 이루어질 수 있다. 이는 제1 도전형 반도체층(15a)과 유전체 나노코어(14b) 간의 굴절률값의 차이에 의해 후술하는 광경로 변경이 이루어질 수 있기 때문이다. 구체적으로 본 실시예에서 상기 유전체 나노코어(14b)는 약 1.5 ~ 약 2.3의 굴절률을 가지는 물질로 이루어질 수 있다. 그러나, 유전체 나노코어(14b)를 이루는 물질을 이에 한정하는 것은 아니며, 실시예에 따라서는 도전성 물질로 이루어질 수도 있다.
또한, 상기 유전체 나노코어(14b)는 평탄한 상부면을 갖도록 형성될 수 있으나, 상부면에 요철을 형성하거나 곡면을 갖도록 형성할 수도 있다.
상기 유전체 나노코어(14b)는 다양한 형상 및 배치를 갖도록 형성될 수 있다. 예를 들어, 상기 유전체 나노코어(14b)는 원형 또는 다각형의 단면을 가질 수 있으며, 내부에 공간부가 형성될 수도 있다. 또한, 하나의 유전체 나노코어를 복수개의 유전체 나노코어가 둘러싸도록 배치할 수도 있다.
도 6에는 유전체 나노코어(14b)의 다양한 예가 도시되어 있다.
도 6(a)는 유전체 나노코어(14b)의 단면이 원형인 예이다. 도 6(b)는 유전체 나노코어(14c)의 단면이 육각형인 예이다. 도 6(c)는 유전체 나노코어(14d)의 단면이 '+' 형상인 예이다. 도 6(d)는 원형의 단면을 가지는 유전체 나노코어(14e)에 복수개의 돌출부(14e')가 형성된 예이다. 도 6(e)는 하나의 유전체 나노코어(14f)의 주위를 복수개의 유전체 나노코어(14f')가 둘러싸도록 배치된 예이다. 도 6(f)는 유전체 나노코어(14g)의 돌출부(14g')가 소정의 곡면을 갖도록 배치된 예이다. 도 6(g)는 유전체 나노코어(14h)가 내부에 공간부(14h')가 갖는 관상구조로 형성된 예이다. 상기 공간부(14h')는 제1 도전형 반도체층으로 충전될 수 있으나, 공기(air)가 충전되도록 할 수도 있다. 이와 같이, 공간부(14h')에 공기가 충전되면 유전체 나노코어(14h)에 흡수된 빛이 유전체 나노코어(14h)의 내부에서 소실되는 것이 감소되므로 외부 광추출 효율을 더욱 향상시킬 수 있는 효과가 있다. 도 6(h)는 도 6(g)의 유전체 나노코어(14h)의 공간부(14h')에 유전체 나노코어(14h'')가 더 배치된 예이다.
상기 유전체 나노코어(14b)는 로드 형상으로 형성되므로, 그 측면은 절연막(13)이 배치된 면에 대하여 수직으로 형성되나, 소정의 경사를 가지도록 형성될 수도 있다. 특히, 절연막(13a)이 배치된 면에 대하여 하향 경사진 측면을 갖도록 형성하면 활성층(15b)에서 방출된 빛이 상기 유전체 나노코어(14b)의 측면에서 반사되어 나노구조 반도체 발광소자(10)의 상면으로 향하는 확률이 높아지므로, 외부 광추출 효율이 더욱 향상될 수 있다.
상기 유전체 나노코어(14b)는 전체를 동일한 조성의 물질로 형성할 수 있으나, 다층막 구조로 형성되게 할 수도 있다.
예를 들어, 도 4 및 도 5에 도시된 바와 같이, 유전체 나노코어(24b)가 절연막(13)과 평행한 복수의 물질층(24b', 24b'')이 적층된 다층막 구조를 갖도록 할 수도 있다.
이때, 다층막을 이루는 각각의 물질층(24b', 24b'')을 서로 다른 굴절률을 가지는 물질로 형성할 수 있으며, 굴절률이 서로 다른 물질층이 교대로 적층되게 할 수도 있다. 또한, 물질층의 두께와 굴절률을 적절히 조절하여, 분산형 브래그 반사기(distributed bragg reflector: DBR)구조로 제공되게 할 수도 있다.
구체적으로, 상기 활성층(15b)에서 생성되는 빛의 파장을 λ라고 하고 n을 각각의 물질층의 굴절률이라 할 때에, 각각의 물질층(24b', 24b'')은 λ/4n의 두께를 갖도록 형성될 수 있으며, 구체적으로는 약 300Å 내지 900Å의 두께를 갖도록 형성될 수 있다. 이때, 각각의 물질층(24b', 24b'')은 상기 활성층(15b)에서 생성된 빛의 파장에 대해서 높은 반사율(95% 이상)을 갖도록 각각의 물질층(24b', 24b'')의 굴절률 두께를 선택할 수 있다. 또한, 각각의 물질층(24b', 24b'')의 굴절률은 약 1.5 ~ 약 2.3의 범위에서 결정될 수 있으며, 상기 제1 도전형 반도체층(15b)의 굴절률보다 작은 값을 가질 수 있다.
이와 같은, 구성을 갖는 유전체 나노코어(14b)는 활성층(15b)에서 방출된 빛을 반사 및 굴절시켜 외부 광추출 효율을 향상시킬 수 있는 효과가 있다. 이에 대해서 도 7을 참조하여 보다 상세히 설명한다.
도 7은 본 실시예의 나노구조 반도체 발광소자의 외부 광추출이 향상되는 원리를 개략적으로 도시한 도면이다.
도 7(a)는 유전체 나노코어(14b)를 갖지 않은 비교예의 단면도이고, 도 7(b)는 본 실시예에 의한 나노구조 반도체 발광소자의 단면도이다.
일반적으로 나노 발광구조물은 길이가 긴 로드 형상을 가지므로, 활성층(15b)에서 방출된 빛의 대부분은 나노 발광구조물(15)의 메인부(M)에 배치된 활성층(15b)에서 방출되게 된다. 이와 같이 나노 발광구조물(15)의 메인부(M)에 배치된 활성층(15b)에서 방출된 빛의 많은 부분은 인접하는 나노 발광구조물(15)을 향하게 된다. 인접하는 나노 발광구조물(15)의 표면에 도달한 빛은, 인접하는 나노 발광구조물(15)의 표면에서 흡수 또는 반사되게 되며, 이때 광손실이 발생하게 된다.
도 7(a)와 같이, 유전체 나노코어가 없는 경우에는, 활성층(15b)에서 방출된 빛(L1)은 나노 발광구조물(15)의 표면에서 외부로 방출되거나(L2), 내부로 반사되게 된다(L3). 내부로 반사된 빛(L3)은 나노 발광구조물(15)의 내부에서 광손실이 발생하게 되며, 외부로 방출된 빛 중 인접하는 나노 발광구조물(15)로 향하는 빛(L2)도 인접하는 나노 발광구조물(15)의 표면에서 재반사되거나 나노 발광구조물(15)에 흡수되어 광손실이 발생하게 된다. 따라서, 광출력에 영향을 미치는 유효한 빛은 나노 발광구조물(15)의 상부를 향하는 빛(L4)으로 제한되게 된다.
그러므로, 광손실을 감소시켜 광출력을 향상시키기 위해서는 활성층(15b)에서 방출된 빛이 나노 발광구조물(15)의 상부를 향하도록 광경로를 변경시켜야 한다.
본 실시예는 도 7(b)에 도시된 바와 같이, 나노 발광구조물(15)의 내부에 유전체 나노코어(14b)를 배치하여, 활성층(15b)에서 방출된 빛(L5) 중 나노 발광구조물(15)의 내부로 반사되게 된 빛(L7)의 경로를 나노 발광구조물(15)의 상부로 향하도록 굴절시킬 수 있다. 따라서, 유전체 나노코어(14b)가 배치되지 않은 경우에 비해, 나노 발광구조물(15)의 상부로 향하는 빛(L8)의 양이 증가되므로, 광출력이 향상될 수 있다.
또한, 본 실시예의 나노구조 반도체 발광소자는 누설전류를 감소시켜 외부 광추출 효율을 향상시킬 수 있으며, 방출광의 파장의 산포를 감소시킬 수 있는 효과가 있다. 이에 대해서 도 8, 도 14a 및 도 14b를 참조하여 보다 상세히 설명한다.
도 8은 본 실시예의 나노구조 반도체 발광소자의 외부 광추출이 향상되는 원리를 개략적으로 도시한 도면이고, 도 14a 및 도 14b는 본 발명에 채용되는 제1 도전형 반도체로 형성된 나노코어의 예를 나타내는 개략 사시도이다.
도 14a에 도시된 나노 발광구조물(15)의 제1 도전형 반도체층(15a)은 성장방향을 따라, 제1 결정면을 갖는 측면을 제공하는 메인부(M)와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단부(T)로 구분될 수 있다.
상기 제1 도전형 반도체층(15a)이 질화물 단결정과 같은 육방정계 결정구조로 형성된 경우, 상기 제1 결정면은 비극성면(m면)이고, 상기 제2 결정면은 복수의 반극성면(r면)일 수 있다. 상기 제1 도전형 반도체층(15a)는 상단부(T)가 육각 피라미드인 로드구조로 이해할 수 있다.
상기 제1 도전형 반도체층(15a)의 표면에 동일한 공정을 이용하여 활성층을 성장하더라도, 각 결정면의 특성 차이로 인하여 활성층의 조성(특히, InGaN층 성장시에 인듐함량)의 차이가 발생되며, 제1 도전형 반도체층(15a)의 상단부(r면)에 성장된 활성층 부분에서 생성되는 광의 파장과 제1 도전형 반도체층(15a)의 측면(m면)에서 생성되는 광의 파장이 상이해질 수 있다. 그 결과, 발광파장의 반치폭이 증가되고, 원하는 파장의 광을 정확히 설계하는 어려움이 될 수 있다. 또한, 반극성면인 상단부에서 반도체층(활성층, 제2 도전형 반도체층)이 상대적으로 얇게 성장되므로, 누설전류가 집중되는 문제가 있을 수 있다.
도 8(a)는 유전체 나노코어가 없는 비교예의 나노 발광구조물(15) 내부에서의 전류흐름을 도시한 것이고, 도 8(b)는 본 실시예에서의 나노 발광구조물(15) 내부에서의 전류흐름을 도시한 것이다.
도 8(a)의 경우, 제1 도전형 반도체층(15a)의 상단부(T)를 향하는 전류는 중앙영역에 흐르는 전류(I1) 및 측면영역을 흐르는 전류(I2)로 구분될 수 있다. 특히 중앙영역을 흐르는 전류(I1)는 반도체층이 상대적으로 얇은 상단부(T)의 중앙영역을 향하는 것을 볼 수 있다. 이러한 I1은 누설전류로 작용할 확률이 높다.
반면에, 도 8(b)의 경우, 제1 도전형 반도체층(15a)의 중앙영역에 흐르는 전류(I1)가 절연막(13b) 및 유전체 나노코어(14b)에 의해 차단된 것을 볼 수 있다. 절연막(13b)을 배치하면 중앙영역에 흐르는 전류(I1)가 차단되어 누설전류가 감소하는 효과가 있으나, 유전체 나노코어(14b)을 절연물질로 형성하면 측면영역을 흐르는 전류(I2)가 중앙영역에 흐르는 전류(I1)가 되는 것이 근본적으로 차단되므로 누설전류가 더욱 확실하게 차단될 수 있다.
도 9는 유전체 나노코어의 본 실시예의 외부 광출력 향상 효과를 도시한 그래프이다. P1은 유전체 나노코어를 굴절률 1.5의 물질로 형성한 경우이고, P2는 유전체 나노코어를 굴절률 1.8의 물질로 형성한 경우이며, P3은 유전체 나노코어를 굴절률 2.3의 물질로 형성한 경우이다. 도 9의 y축은 나노구조 반도체 발광소자의 출력값으로서 상대값으로 기재되어 있다. 출력값은 유전체 나노코어가 배치되지 않은 경우의 광출력을 100으로 지정하였다. 또한, 도시된 그래프는 활성층에서 방출되는 빛의 파장이 535nm인 경우에 측정된 출력값을 도시한 것이다. 그래프의 하부 x축은 광학적 거리(optical tihickness)로서 나노 발광구조물의 굴절률과 두께를 곱한 값을 의미하며, 상부 x축은 광학적 거리를 파장(535nm)으로 나눈 값을 의미한다.
도 9의 그래프는, 유전체 나노코어(14b)가 배치된 경우가, 유전체 코어가 배치되지 않은 경우(출력: 100)에 비해 광학적 거리에 따라 최대 약 6%의 출력 향상이 있을 수 있음을 보여준다. 또한, 유전체 나노코어(14b)의 굴절률이 작아짐에 따라(P1 < P2 < P3) 광출력이 향상됨을 알 수 있다.
이때, 광학적 거리를 파장으로 나눈 값이 1이 되는 경우, 즉, 나노 발광구조물(15)의 광학적 두께가 활성층(15b)에서 방출된 빛의 파장과 같은 경우에, 광출력이 더욱 향상됨을 알 수 있다. 이는 활성층(15b)에서 방출된 광의 파장과 광학적 거리가 같게 되는 경우에 공명(resonance)이 발생하기 때문이다. 나노 발광구조물의 광학적 두께는 도 3 또는 도 5에 d2에 발광구조물(15)의 굴절률을 곱한 값이다.
본 실시예에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도 10a 내지 도 10c는 본 발명의 일 실시예에 의한 유전체 나노코어 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도로서, 몰드구조를 이용하여 유전체 나노코어를 형성하는 공정을 나타낸다.
먼저, 도 10a에 도시된 바와 같이, 상기 기판(11) 상에 제1 도전형 반도체를 성장시켜 베이스층(12)을 제공할 수 있다. 이때, 상기 기판(11)의 상면에는 요철(R)이 형성될 수 있다.
상기 베이스층(12)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 상기 베이스층(12)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 이러한 베이스층(12)을 직접 성장시키는 경우에, 상기 기판(11)은 결정성장용 기판일 수 있다.
이어, 도 10b에 도시된 바와 같이, 상기 베이스층(12) 상에 식각정지층을 갖는 마스크(19)를 형성한다.
본 실시예에 채용된 마스크(19)는 상기 베이스층(12) 상에 형성된 절연막(13)과, 상기 절연막(13) 상에 형성되며 상기 절연막(13)의 식각률보다 큰 식각률을 갖는 몰드층(14)을 포함할 수 있다.
상기 절연막(13)은 식각정지층으로 제공될 수 있다. 즉, 상기 절연막(13)은 동일한 식각조건에서 상기 몰드층(14)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 절연막(13)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 몰드층(14)도 절연 물질일 수 있다.
상기 절연막(13) 및 상기 몰드층(14)은 원하는 식각률 차이를 위해서 서로 다른 물질일 수 있다. 예를 들어, 상기 절연막(13)은 SiN이며, 상기 몰드층(14)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 이 경우에는 상기 절연막(13) 및 상기 몰드층(14)을 공극밀도가 상이한 동일한 물질로 형성될 수 있다.
상기 절연막(13) 및 상기 몰드층(14)의 총 두께는 제조하고자 하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 절연막(13)에 의한 식각 정지 레벨은 상기 베이스층(12) 표면으로부터 상기 마스크(13)의 전체 높이를 고려하여 설계될 수 있다.
다음으로, 도 10c에 도시된 바와 같이, 상기 절연층(13)과 상기 몰드층(14)에 복수의 개구(H)를 형성하여 상기 베이스층(12) 영역을 노출시킬 수 있다.
각 개구(H)의 사이즈는 제조하고자 하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있으며, 제1 도전형 반도체층(15a)이 성장될 수 있는 정도의 간격(d1)을 가질 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상일 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 원형, 타원형 및 다각형의 둘레를 가지는 고리모양으로 다양하게 구현될 수 있다. 도 15는 본 발명에 채용되는 절연막을 도시한 평면도로서, 원형의 둘레를 가지는 고리모양으로 형성된 경우를 도시한 것이다.
도 10c에 도시된 개구(H)는 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 예를 들어, 몰드층(14a)의 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(H)를 가질 수도 있다.
이러한 개구(H)에 의해, 상기 절연막(13)은 제1 영역(13a)과 제2 영역(13b)으로 분할되며, 상기 몰드층(14)은 유전체 나노코어(14b)와 그 외의 영역(14a)으로 분할된다. 이와 같은 과정을 통해 유전체 나노코어(14b)가 준비된다.
앞서 설명한 바와 같이, 유전체 나노코어는 다층막 구조로 형성될 수도 있으므로, 이러한 다층막 구조의 유전체 나노코어(24a) 형성공정의 일 예를 설명한다. 도 11a 및 도 11b는 다층막 구조인 유전체 나노코어 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도로서, 앞서 설명한 실시예와 다른 점을 중점으로 설명한다.
앞서 설명한 도 10a의 베이스층(12)이 형성된 기판(11)을 준비하고, 도 11a에 도시된 바와 같이, 상기 베이스층(12) 상에 식각정지층을 갖는 마스크(19)를 형성한다.
본 실시예에 채용된 마스크(19)은 절연층(13)과 몰드층(24)을 포함할 수 있으며, 상기 몰드층(24)은 앞서 설명한 몰드층(14)과 달리 다층막 구조로 구성될 수 있다. 상기 다층막으로 구성된 몰드층(24)은 서로 다른 굴절률을 가지는 투광성 절연물질로 형성된 물질층(24', 24'')을 교대로 증착하되, 반복적으로 증착하여 형성할 수 있다.
다음으로, 도 11b에 도시된 바와 같이, 상기 절연층(13)과 상기 몰드층(24)에 복수의 개구(H)를 형성하여 상기 베이스층(12) 영역을 노출시킬 수 있다. 이와 같은 과정을 거치면 다층막 구조의 유전체 나노코어(24b)가 완성된다.
다음으로, 나노 발광구조물 형성공정의 일 예를 설명한다. 도 12a 내지 도 12c는 도 10c에 도시된 결과물에 대한 나노 발광구조물 형성공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
먼저, 도 12a에 도시된 바와 같이, 상기 복수의 개구(H)가 충진되도록 상기 베이스층(12)의 노출된 영역에 제1 도전형 반도체를 성장시켜 상기 유전체 나노코어(14b)의 표면을 덮는 제1 도전형 반도체층(15a)을 형성한다. 상기 제1 도전형 반도체층(15a)은 n형 질화물 반도체일 수 있으며, 상기 베이스층(12)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(12)과 상기 제1 도전형 반도체층(15a)은 n형 GaN으로 형성될 수 있다.
상기 제1 도전형 반도체층(15a)을 구성하는 반도체층은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 절연막(13)은 성장되는 반도체층의 몰드로 작용하여 개구(H)의 형상에 대응되는 제1 도전형 반도체층(15a)을 제공할 수 있다. 즉, 반도체층은 상기 절연막(13)에 의해 상기 개구(H)에 노출된 베이스층(12) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충진하게 되고, 충진되는 반도체층은 그 개구의 형상에 대응되는 형상을 가질 수 있다.
이어, 도 12b와 같이, 상기 복수의 제1 도전형 반도체층(15a)의 측면이 노출되도록 상기 몰드층(14) 중 유전체 나노코어(14b)를 제외한 영역(14a)을 제거한 후, 상기 제1 도전형 반도체층(15a)을 열처리할 수 있다.
상기 영역(14a)의 제거는 화학적 식각 공정을 통하여 수행될 수 있다. 구체적으로 상기 영역(14a)은 BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 제거될 수 있다. 이와 같은 공정을 거치면, 제1 도전형 반도체층(15a)으로 덮힌 유전체 나노코어(14b)가 준비된다.
본 예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 절연막(13)의 상층인 몰드층(14)의 일부를 제거한 후에, 제1 도전형 반도체층(15a)의 표면을 일정한 조건에서 열처리하여 제1 도전형 반도체층(15a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다.
상기 제1 도전형 반도체층(15a)은 개구(H)의 형상에 따라 정해지는 결정면을 갖는다. 개구의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 제1 도전형 반도체층(15a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥의 로드형상일 경우에, 제1 도전형 반도체층(15a)의 측면은 특정 결정면이 아닌 곡면을 가질 수도 있다. 이러한 제1 도전형 반도체층(15a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 적어도 800℃에서 실행하며 수분 내지 수십분 간 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면을 이용하여 제1 도전형 반도체층(15a)을 성장시킨 경우에, 800℃이상에서 열처리함으로써 곡면 또는 불완전한 결정면을 비극성면(m면)으로 전환시킬 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 구현될 수 있다. 이러한 원리는 고온에서의 표면에 위치한 결정이 재배열되거나, 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장의 경우에, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 이와 같이, 상기 열처리 단계는 마스크를 제거한 후 MOCVD 안에서 제1 도전형 반도체층 형성 조건과 유사한 조건에서 이루어지며 나노 발광구조물의 표면 품질을 향상시킬 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 제작된 제1 도전형 반도체층의 표면 비균일성(예, 결함(defect) 등)을 제거할 수 있으며 안정한 구조(예, 6각형 기둥)으로 형상 제어를 할 수 있다. 이러한 열처리 공정의 온도는 제1 도전형 반도체층을 성장시키는 조건과 유사한 온도조건, 예를 들어 약 800∼1200℃ 사이에서 이루어질 수 있다. 이러한 재성장으로 인해, 열처리된 제1 도전형 반도체층(15a)의 사이즈가 다소 증가될 수 있다.
이어, 도 12c에 도시된 바와 같이, 상기 복수의 제1 도전형 반도체층(15a)의 표면에 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(15)은 제1 도전형 반도체가 제1 도전형 반도체층(15a)와, 제1 도전형 반도체층(15a)를 감싸는 활성층(15b) 및 제2 도전형 반도체층(15b)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
도 12c에 도시된 나노 발광구조물(15)에는 다양한 구조로 전극이 형성될 수 있다. 도 13a 내지 도 13d는 도 12c에 도시된 결과물에 대한 전극형성 공정의 일 예를 설명하기 위한 주요 공정별 단면도이다.
우선, 도 13a에 도시된 바와 같이, 도 12c에서 얻어진 나노 발광구조물(15) 상에 콘택 전극(16)을 형성한다.
상기 콘택 전극(16)은 상기 나노 발광구조물(15)의 표면에 상기 제2 도전형 반도체층(15c)과 오믹콘택을 실현할 수 있는 적절한 물질을 포함할 수 있다. 오믹콘택을 위한 물질로는 GaN, InGaN, ZnO 또는 그래핀이 포함될 수 있다. Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 특정 예에서, 상기한 오믹 콘택을 위한 물질을 시드층으로 이용하여 전기도금 공정을 적용하여 콘택 전극(16)을 형성할 수 있다. 예를 들어, Ag/Ni/Cr층을 시드층으로서 형성한 후에, Cu/Ni을 전기 도금하여 원하는 콘택 전극(16)을 형성할 수 있다.
본 실시예에서 사용된 콘택 전극(16)은 반사성 금속층을 도입한 형태이며, 빛이 기판 방향으로 추출되는 것으로 이해할 수 있으나, 이에 한정되지 아니하며, 상기 콘택 전극(16)은 ITO와 같은 투명 전극물질을 채용하여 빛을 나노 발광구조물(15) 방향으로 추출시킬 수 있다.
다음으로, 도 13b에 도시된 바와 같이, 상기 나노 발광구조물(15)의 상단을 덮도록 절연성 보호층(18)을 형성한다. 상기 절연성 보호층(18)은 다양한 전기적 절연물질이 사용될 수 있다. 이러한 절연성 보호층(18)으로는 SiO2 또는 SiNx과 같은 절연 물질이 사용될 수 있다. 구체적으로, 절연성 보호층(18)으로서, 나노 발광구조물(140) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
도 13c에 도시된 바와 같이, 절연성 보호층(18)을 선택적으로 제거하여 베이스층(12)과 콘택 전극(16)의 일부 영역을 노출시켜 전극형성 영역을 제공한다(e1). 추가적으로 제2 전극을 형성할 영역(e2)을 추가적으로 제공할 수 있다. 절연성 보호층(18)에 대한 선택적 식각공정은 건식식각 또는 습식식각을 이용할 수 있다. 예를 들어, 상기 절연성 보호층(18)이 산화막 또는 그와 유사한 계열일 경우에, 건식식각은 CF계열의 플라즈마를 활용할 수 있으며, 습식식각일 경우에는, BOE와 같은 HF 함유 에천트를 사용할 수 있다.
다음으로, 도 13d에 도시된 바와 같이, 제1 전극이 형성될 영역(e1)을 정의할 수 있다. 본 공정에서, 상기 제1 전극이 형성될 영역(e1)은 베이스층(12)의 일부를 노출시킬 수 있다.
상기 노출된 영역(e1)은 제1 전극을 형성할 영역으로 제공될 수 있다. 이러한 제거공정은 포토 리소그래피 공정을 이용하여 구현될 수 있다. 본 공정에서, 원하는 노출영역(e1)에 위치한 나노 발광구조물(15)의 일부가 제거될 수 있으나, 전극이 형성될 영역에 제1 도전형 반도체층(15a)을 성장시키지 않음으로써 본 공정에서 나노 발광구조물(15)을 함께 제거하지 않을 수도 있다.
다음으로, 도 13d와 같이, 제1 및 제2 전극의 콘택 영역(e1, e2)이 정의되도록 포토레지스트(PR)를 형성한다. 이어, 도 2에 도시된 바와 같이, e1영역 및 e2영역에 각각 제1 전극(19a)및 제2 전극(19b)을 형성할 수 있다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(19a, 19b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(19a, 19b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, Sn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
상술된 실시예에 따른 나노 반도체 발광소자는 다양한 패키지로 구현될 수 있다.
도 16 및 도 17은 상술된 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다. 다만, 나노 반도체 발광소자가 실장되는 구조는 도시된 것에 한정하는 것은 아니며, 패키지 본체(502)의 실장면을 향하여 전극이 배치되는, 소위 플립 칩(flip-chip)구조로 실장될 수도 있다.
도 16에 도시된 반도체 발광소자 패키지(100)는 반도체 발광소자(101), 패키지 본체(102) 및 한 쌍의 리드 프레임(103)을 포함할 수 있다.
상기 반도체 발광소자(101)는 상술된 나노구조 반도체 발광소자일 수 있다. 상기 반도체 발광소자(101)는 리드 프레임(103)에 실장되어 와이어(W)를 통하여 리드 프레임(103)과 전기적으로 연결될 수 있다.
필요에 따라, 반도체 발광소자(101)는 리드 프레임(103) 아닌 다른 영역, 예를 들어, 패키지 본체(102)에 실장될 수 있다. 또한, 패키지 본체(102)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(101)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(105)가 형성될 수 있다.
도 17에 도시된 반도체 발광소자 패키지(200)는 반도체 발광소자(201), 실장 기판(210) 및 봉지체(203)를 포함할 수 있다.
상기 반도체 발광소자(201)의 표면 및 측면에는 파장변환부(202)가 형성될 수 있다. 상기 반도체 발광소자(201)는 실장 기판(210)에 실장되어 와이어(W)를 통하여 실장 기판(210)과 전기적으로 연결될 수 있다.
실장 기판(210)은 기판 본체(211), 상부 전극(213) 및 하부 전극(214)과 상부 전극(213)과 하부 전극(214)을 연결하는 관통 전극(212)을 포함할 수 있다. 실장 기판(210)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(210)의 구조는 다양한 형태로 응용될 수 있다.
파장 변환부(202)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(203)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(203) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
상술된 실시예에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지는 다양한 응용제품에 유익하게 적용될 수 있다.
도 18 및 도 19는 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 18을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 구비한 패키지를 사용할 수 있다.
도 18의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도 19에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도 20은 본 발명의 실시예에 따른 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도 20에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(5010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가로 포함할 수 있다. 발광모듈(3003)은 상술한 반도체 발광소자 패키지 구조 또는 이와 유사한 구조를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부 접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 21은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 21을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램프(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 본체부(4006)와, 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 나노구조 반도체 발광소자
11: 기판
12: 베이스층
13: 절연막
14b: 유전체 나노코어
15: 발광구조물
15a: 제1 도전형 반도체층
15b: 활성층
15c: 제2 도전형 반도체층
16: 콘택전극
18: 절연성 보호층
19a: 제2 전극
19b: 제2 전극

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층의 상면에 배치되며, 복수의 개구를 갖는 제1 영역과 상기 복수의 개구에 각각 위치하며 상기 제1 영역과는 이격된 복수의 제2 영역을 갖는 절연막;
    상기 제2 영역 상에 배치된 유전체 나노코어; 및
    상기 유전체 나노코어 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역 사이의 영역에는 상기 베이스층이 노출된 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제1 영역과 상기 제2 영역 사이의 영역에는 상기 제1 도전형 반도체층이 충전된 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제1항에 있어서,
    상기 유전체 나노코어와 상기 절연막은 서로 상이한 물질로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제1항에 있어서,
    상기 유전체 나노코어는 다층막 구조로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 다층막 구조는 굴절률이 서로 다른 물질층이 교대로 적층된 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 유전체 나노코어의 단면은 상기 절연막의 상기 제2 영역과 동일한 형상을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층의 상에 배치되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 제1 절연막;
    상기 복수의 개구 내에 상기 제1 절연막과 이격되어 배치되며 상기 제1 절연막과 동일한 조성의 물질을 포함하는 제2 절연막;
    상기 제2 절연막 상에 배치된 유전체 나노코어; 및
    상기 유전체 나노코어 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제8항에 있어서,
    상기 유전체 나노코어의 굴절률은 상기 제1 도전형 반도체층의 굴절률보다 낮은 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제8항에 있어서,
    상기 제1 절연막과 상기 제2 절연막은 동일한 두께로 배치된 것을 특징으로 하는 나노구조 반도체 발광소자.

KR1020140151520A 2014-11-03 2014-11-03 나노구조 반도체 발광소자 KR102212557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140151520A KR102212557B1 (ko) 2014-11-03 2014-11-03 나노구조 반도체 발광소자
US14/929,612 US9537049B2 (en) 2014-11-03 2015-11-02 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140151520A KR102212557B1 (ko) 2014-11-03 2014-11-03 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160053346A KR20160053346A (ko) 2016-05-13
KR102212557B1 true KR102212557B1 (ko) 2021-02-08

Family

ID=55853604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151520A KR102212557B1 (ko) 2014-11-03 2014-11-03 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9537049B2 (ko)
KR (1) KR102212557B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
DE102016114992A1 (de) 2016-08-12 2018-02-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP7188690B2 (ja) * 2018-08-22 2022-12-13 セイコーエプソン株式会社 プロジェクター
JP7312997B2 (ja) * 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
KR20210003991A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
WO2023282177A1 (ja) * 2021-07-08 2023-01-12 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR101019941B1 (ko) 2006-03-10 2011-03-09 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US7998788B2 (en) 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
CN102255018B (zh) 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
WO2010023921A1 (ja) 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CA2802539A1 (en) 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
KR101650720B1 (ko) 2010-08-04 2016-09-06 삼성전자주식회사 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
CN103190004B (zh) 2010-09-01 2016-06-15 夏普株式会社 发光元件及其制造方法、发光装置的制造方法、照明装置、背光灯、显示装置以及二极管
JP4927223B2 (ja) 2010-09-01 2012-05-09 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR20120040550A (ko) 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR101622309B1 (ko) 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR101901854B1 (ko) * 2012-04-05 2018-09-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101908546B1 (ko) 2012-04-27 2018-10-17 엘지이노텍 주식회사 발광소자
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법

Also Published As

Publication number Publication date
KR20160053346A (ko) 2016-05-13
US9537049B2 (en) 2017-01-03
US20160126412A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9842966B2 (en) Nano-structured semiconductor light-emitting element
US9257605B2 (en) Nano-structure semiconductor light emitting device
KR102212557B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
US9537051B2 (en) Nanostructure semiconductor light emitting device
US9601665B2 (en) Nanostructure semiconductor light emitting device
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR20150054383A (ko) 반도체 발광소자
US20160064607A1 (en) Nanostructure semiconductor light emitting device
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR20150091805A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
KR102252991B1 (ko) 나노구조 반도체 발광소자
KR102038384B1 (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant