KR20120079310A - 나노로드형 반도체 발광소자 및 그 제조방법 - Google Patents

나노로드형 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120079310A
KR20120079310A KR1020110000538A KR20110000538A KR20120079310A KR 20120079310 A KR20120079310 A KR 20120079310A KR 1020110000538 A KR1020110000538 A KR 1020110000538A KR 20110000538 A KR20110000538 A KR 20110000538A KR 20120079310 A KR20120079310 A KR 20120079310A
Authority
KR
South Korea
Prior art keywords
layer
nanorods
type semiconductor
light emitting
emitting device
Prior art date
Application number
KR1020110000538A
Other languages
English (en)
Inventor
황성원
정훈재
신윤희
성영규
유경호
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020110000538A priority Critical patent/KR20120079310A/ko
Publication of KR20120079310A publication Critical patent/KR20120079310A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 나노로드형 반도체 발광소자 및 그 제조방법에 관한 것으로서, 적어도 상부 표면이 그래핀으로 제공되는 베이스; 상기 베이스층 상에 형성되며, 제1 도전형 반도체 물질로 이루어진 복수의 나노로드; 상기 각각 나노로드의 표면에 순차적으로 형성된 활성층 및 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층의 표면에 형성된 투명 전극층을 포함하며, 상기 제1 도전형 반도체 물질, 상기 활성층 및 상기 제2 도전형 반도체층 중 적어도 하나는 기하학적 절연층(topological insulator)이므로, 간단한 방법으로 정밀한 파장 조절이 가능하며 생산비용이 저렴하다.

Description

나노로드형 반도체 발광소자 및 그 제조방법{Nanorod type semiconductior light emitting device and Manufacturing method for the same}
본 발명은 반도체 발광소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 나노로드형 반도체 발광소자 및 그 제조 방법에 관한 것이다.
발광소자의 재료로서 많이 연구되고 있는 것은 질화갈륨(GaN)계 화합물 반도체이다. 질화갈륨계 화합물 반도체는 밴드갭이 넓고 질화물의 조성에 따라 가시광선에서 자외선까지 거의 전파장 영역의 빛을 얻을 수 있다. 그러나, 질화갈륨계 화합물 반도체를 박막 형태로 질화물 박막으로 성장시킬 경우, 박막 성장 과정에서 전위(dislocation), 그레인 경계(grain boundary), 점결함(point defects) 등이 발생하기 때문에, 질화갈륨계 화합물 반도체를 이용한 발광소자는 결함으로 인하여 발광 효율이 떨어지는 단점이 있다.
본 발명의 목적은 생산 비용이 저럼하고, 발광 파장의 조절이 용이한 발광소자를 제공하는 것이다.
또한, 본 발명은 상기 발광소자의 제조방법을 제공하는데 다른 목적이 있다.
본 발명의 실시예에 의한 나노로드형 반도체 발광소자는 적어도 상부 표면이 그래핀으로 제공되는 베이스; 상기 베이스층 상에 형성되며, 제1 도전형 반도체 물질로 이루어진 복수의 나노로드; 상기 각각 나노로드의 표면에 순차적으로 형성된 활성층 및 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층의 표면에 형성된 투명 전극층을 포함하며, 상기 제1 도전형 반도체 물질, 상기 활성층 및 상기 제2 도전형 반도체층 중 적어도 하나는 기하학적 절연층(topological insulator)인 것을 특징으로 한다.
상기 복수의 나노로드를 구성하는 제1 도전형 반도체층 물질은 기하학적인 절연층이며, 상기 활성층 및 상기 제2 도전형 반도체층은 질화물 반도체 또는 산화아연(ZnO) 반도체일 수 있으며, 상기 투명 전극층은 그래핀으로 이루어질 수 있다.
상기 나노로드는 Bi1 - XSbX(bismuth antimony), Bi1 - XSeX(bismuth selenide), Bi1-XTeX(bismuth telluride), Sb2Te3(antimony telluride) 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 여기서 x는 0<x<1를 만족할 수 있다.
상기 베이스는 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET)기판 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함할 수 있으며, 상기 베이스층 상에 상기 복수의 나노로드가 형성된 영역을 정의하는 개구를 갖는 절연층을 더 포함할 수 있다.
본 발명의 실시예에 의한 나노로드형 반도체 발광소자의 제조방법은 적어도 상부 표면이 그래핀으로 제공되는 베이스를 마련하는 단계; 상기 베이스층 상에 제1 도전형 반도체 물질로 이루어진 복수의 나노로드를 형성하는 단계; 상기 각각 나노로드의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계; 및 상기 제2 도전형 반도체층의 표면에 투명 전극층을 형성하는 단계;를 포함하며, 상기 제1 도전형 반도체 물질, 상기 활성층 및 상기 제2 도전형 반도체층 중 적어도 하나는 기하학적 절연층(topological insulator)인 것을 특징으로 한다.
상기 복수의 나노로드를 구성하는 제1 도전형 반도체층 물질은 기하학적인 절연층이며, 상기 활성층 및 상기 제2 도전형 반도체층은 질화물 반도체 또는 산화아연(ZnO) 반도체일 수 있으며, 상기 투명 전극층은 그래핀으로 이루어진 질 수 있다.
상기 나노로드는 Bi1 - XSbX(bismuth antimony), Bi1 - XSeX(bismuth selenide), Bi1-XTeX(bismuth telluride), Sb2Te3(antimony telluride) 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 여기서 x는 0<x<1를 만족할 수 있다.
상기 베이스는 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET)기판 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함할 수 있다.
또한, 상기 복수의 나노로드를 형성하는 단계 전에, 상기 베이스 상에 상기 복수의 나노로드가 형성된 영역을 정의하는 개구를 갖는 절연층을 형성하는 단계를 더 포함하며, 상기 복수의 나노로드를 형성하는 단계는, 상기 개구부에 노출된 상기 베이스 영역에 상기 복수의 나노로드를 선택적으로 성장시키는 단계를 포함할 수 있다.
이때. 상기 복수의 나노로드를 형성하는 단계는, 화학기상성장(chemical vapor deposition ; CVD) 법에 의해 수행될 수 있다.
본 발명에 의한 발광소자 및 그 제조방법은, n형 도핑영역과 p형 도핑영역 사이에 활성층이 형성되어 이루어지는 다수의 나노로드에 형성된 절연층의 두께를 변화시킴으로써 발광파장을 조절할 수 있으므로, 간단한 방법으로 정밀한 파장 조절이 가능하며 생산비용이 저렴하다.
도 1은 본 발명의 제1 실시예에 의한 나노로드형 반도체 발광소자의 측단면도이다.
도 2는 본 발명의 제1 실시예에 의한 나노로드형 반도체 발광소자의 사시도이다.
도 3은 본 발명의 제2 실시예에 의한 발광소자의 나노로드형 반도체 측단면도이다.
도 4(a) 내지 도 4(d)는 본 발명의 일실시예에 따른 나노로드형 반도체 발광소자의 제조방법을 간략하게 도시한 개략도이다.
도 5a는 그래핀(graphene)의 결정구조를 나타내는 개략도이며, 도 5b는 그래핀에서 σ-오비탈과 π-오비탈을 나타내는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
먼저, 본 발명의 일실시예에 따른 나노로드형 반도체 발광소자에 대해 설명한 후, 그 다음으로 일실시예에 따른 나노로드형 반도체 발광소자의 제조방법에 대해 설명한다.
도 1은 본 발명의 제1 실시예에 의한 나노로드형 반도체 발광소자(10)의 측단면도이고, 도 2는 본 발명의 제1 실시예에 의한 나노로드형 반도체 발광소자(10)가 일부 절개된 사시도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일실시예에 의한 나노로드형 반도체 발광소자(10)는 베이스(11), 제1 도전형 반도체 물질로 이루어진 나노로드(14), 활성층(15), 제2 도전형 반도체층(16) 및 투명 전극층(17)을 포함하며, 상기 제1 도전형 반도체 물질, 상기 활성층(15) 및 상기 제2 도전형 반도체층(16) 중 적어도 하나는 기하학적 절연층(topological insulator)인 것을 특징으로 한다.
상기 베이스(11)는 그래핀 만으로 형성될 수 있으며, 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET)기판 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 기판 상에 그래핀이 을 형성하는 구성도 가능하다.
일반적으로 "그래핀(graphene)"은 도 5a에 도시된 바와 같이 흑연과 유사하게 탄소(C)가 벌집모양의 육각형 그물처럼 배열된 평면으로 배열된 단일층의 원자 구조로 이해될 수 있다. 주로 공유결합을 통해서 이루어진 탄소 동소체들은 4개의 최외각 전자들의 파동함수의 선형결합의 방식에 따라서 결정구조를 포함한 많은 물리적 성질을 가질 수 있다.
이러한 그래핀에서는 세 개의 최외각 전자들의 선형결합만이 탄소 간의 강한 공유결합에 참여하여 앞에서 육각형 그물모양 평면을 만들고, 여분의 최외각 전자의 파동함수는 평면에 수직인 형태로 존재하게 된다.
보다 구체적으로, 도 5b에 도시된 바와 같이, 평면에 평행하여 강한 공유결합에 참여하는 전자들의 상태로 σ-오비탈과, 평면에 수직한 전자의 상태로 π-오비탈을 가지며, 그래핀의 물리적 성질을 결정하는 페르미 준위 근처의 전자의 파동함수들은 π-오비탈들의 선형결합으로 이루어져 있다.
이와 같이, 그래핀은 상술된 구조적 특징에 기하여 다양한 특성을 기대할 수 있다. 특히, 단일층의 탄소 원자층으로서 광투과성을 유지하면서 높은 전도도를 제공할 수 있는 유익한 장점을 제공할 수 있다.
또한, 상기 베이스(11) 상에는 절연층(12)이 형성되어, 후술할 나노로드(14)의 표면에 형성된 활성층(15)과 상기 베이스(11)가 단락되는 것을 방지할 수도 있다. 상기 절연층(12)은 베이스(11) 상에 형성되며, 상기 나노로드(14)가 형성되는 부분에는 개구(13)가 형성되어 상기 베이스(11) 상에 상기 나노로드(14)가 전기적으로 접속될 수 있도록 하는 것이 바람직하다.
상기 나노로드(14)는 제1 도전형 반도체 물질로 이루어지며, 상기 베이스(11) 상에 하나 이상의 개수가 형성된다. 상기 나노로드(14)는 상기 베이스(11) 상에 수직으로 형성될 수 있으며, 상기 베이스(11)와 경사를 이루며 형성될 수도 있다.
상기 나노로드(14)는 상기 베이스(11) 상에 화학기상성장 (chemical vapor deposition ; CVD) 법, 분자빔성장법(molecular beam epitaxy : MBE) 및 하이브리드 기상증착법(hydride vapor phase epitaxy : HVPE)등으로 성장될 수 있으나, CVD법에 의해 상기 나노로드(14)를 성장시키면, 생산공정이 간편하고, 생산 비용이 낮은 이점이 있다.
상기 나노로드(14)를 구성하는 제1 도전형 반도체 물질은 Bi1 -XSbX(bismuth antimony), Bi1 - XSeX(bismuth selenide), Bi1 - XTeX(bismuth telluride), Sb2Te3(antimony telluride) 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하여 형성할 수 있으며, 이때, 상기 x는 0<x<1를 만족하는 값으로 하는 것이 바람직하다. 상기 제1 도전형 반도체 물질은 기하학적 절연층(topological insulator)일 수 있다.
또한, 상기 나노로드(14)는 원형, 사각형 및 육각형을 포함하는 다각형 중 하나의 수평 단면 형상을 갖는 기둥형상, 바늘형상, 튜브형상, 판형상 등 다양한 형상으로 형성할 수도 있다. 상기 나노로드(14)의 성장온도에서 반응시간을 조절함에 따라 성장되는 나노로드(14)의 길이를 제어할 수 있다.
상기 나노로드(14)의 표면에는 순차적으로 활성층(15) 및 제2 도전형 반도체층(16)이 형성된다. 상기 활성층(15) 및 제2 도전형 반도체층(16)은 질화물 반도체 또는 산화아연(ZnO) 반도체층으로 형성할 수 있으며, 기하학적 절연층일 수 있다.
상기 질화물 반도체 또는 산화아연(ZnO) 반도체층의 성장온도에서의 반응시간을 조절하여 상기 활성층(15) 및 제2 도전형 반도체층(16)이 형성되는 두께를 조절하는 것도 가능하다. 이와 같이, 상기 활성층(15) 및 제2 도전형 반도체층(16)의 두께를 조절하면, 나노로드(14)에서 발광하는 빛의 파장을 조절할 수 있다.
상기 나노로드(14)에 p형 불순물을 도핑하고, 상기 나노로드(14)의 외부면에 형성된 제2 도전형 반도체층(16)에 n형 불순물을 도핑하면, 상기 나노로드(14)와 외부에 형성된 제2 도전형 반도체층(16) 간에 p-n접합부가 형성되어 빛을 방출할 수 있게 되는 것이다.
상기 질화물 반도체층은 AlxnyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 본 실시예에서는 GaN이 사용될 수 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.
상기 활성층(15)은 InGaN/GaN일 수 있으며, 기하학적 절연층(topological insulator)일 수 있다.
또한, 제2 도전형 반도체층(16)을 상기 나노로드(14)의 표면에 균일하게 덮는 다층 필름층으로 변경하는 것도 가능하다, 상기 다층 필름층은 밴드 갭이 서로 다른 여러 종류의 필름을 사용하는 것도 가능하다. 이와 같이 구성하면, 상기 다층 필름과 상기 나노로드(14)과의 접합부 사이에 p-n 접합부를 형성할 수 있다.
상기 제2 도전형 반도체층(16) 상에 형성되는 투명 전극층(17)은 인듐 주석 산화물(ITO)인 투명 전극층 일 수 있으나, 다른 다양한 투명 전도성 산화물이 채용될 수 있다. 예를 들어, 상기 투명 전도성 산화물은, 인듐 산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 아연 산화물(ZnO), 마그네슘(MgO), 카드뮴 산화물(CdO), 마그네슘아연 산화물(MgZnO), 인듐아연 산화물(InZnO), 인듐주석 산화물(InSnO), 구리알루미늄 산화물(CuAlO2), 실버 산화물(Ag2O), 갈륨 산화물(Ga2O3), 아연주석 산화물(ZnSnO), 아연인듐주석 산화물(ZITO)로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다.
상기 투명 전극층(17)이 투명 전도성 질화물로 형성될 경우에는, 타이타늄 질화물(TiN), 크롬 질화물(CrN), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN) 및 니오븀 질화물(NbN)로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 또한, 상기 투명전극층을 그래핀으로 형성하여 더욱 높은 전기전도도를 제공할 수도 있다.
이와 같이, 상기 나노로드(14)에 p형 불순물을 도핑하고, 상기 나노로드(14)의 외부면에 n 형 반도체층 또는 ZnO층이 형성하면, 상기 나노로드(14)와 외부에 형성된 반도체층 간에 p-n접합부가 형성되어 빛을 방출할 수 있게 되는 것이다.
도 3에 도시된 바와 같이, 본 발명의 제2 실시예에 의한 나노로드형 반도체 발광소자는, 기판(28) 상에 그래핀(29)이 형성된 베이스(21)로 구성된 예이다. 이와 같이 기판(28) 상에 그래핀(29)을 형성한 베이스(21)를 사용하면, 베이스 전체를 그래핀으로 형성한 제1 실시예에 비해 생산비용이 절감되는 효과가 있다. 이를 제외하고는 제1 실시예와 같으므로 반복되는 설명은 생략한다.
다음으로, 본 발명의 일 실시예에 의한 나노로드형 반도체 발광소자의 제조방법에 대해 설명한다.
도 4(a) 내지 도 4(c)에 도시된 바와 같이, 본 발명의 일실시예에 의한 나노로드형 반도체 발광소자(10)의 제조방법은 적어도 상부 표면이 그래핀으로 제공되는 베이스(11)를 마련하는 단계, 상기 베이스(11)층 상에 제1 도전형 반도체 물질로 이루어진 복수의 나노로드(14)를 형성하는 단계, 상기 각각 나노로드(14)의 표면에 활성층(15) 및 제2 도전형 반도체층(16)을 순차적으로 형성하는 단계 및 상기 제2 도전형 반도체층(16)의 표면에 투명 전극층(17)을 형성하는 단계를 포함한다.
이때, 상술한 바와 같이, 상기 제1 도전형 반도체 물질, 상기 활성층(15) 및 상기 제2 도전형 반도체층(16) 중 적어도 하나는 기하학적 절연층(topological insulator)일 수 있다.
먼저 도 4(a)에 도시된 바와 같이, 상기 기판(28)을 준비하고, 상기 기판(28)의 상부 표면에 그래핀막을 흡착하여 상기 베이스(11)를 형성한다. 상기 기판(28)은 앞서 설명한 바와 같이, 상기 베이스(11)는 기판 상에 형성될 수도 있으며, 상기 기판(28)은 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET) 기판 및 이들의 조합으로 이루어진 군에서 선택된 기판일 수 있다. 상기 기판 위에 그래핀막을 흡착하는 방법은 다양한 기술이 이용될 수 있으며, 일실시예는 다음과 같다.
팽창형 흑연(expandable graphite)을 1000℃, 수소(H2) 3% 환경의 가스 챔버에서 한 시간 정도 처리한 후, 디클로로 에탄(dichloro ethane) 에 넣고 30분 정도 초음파로 분산시킨다. 그러면, 얇은 그래핀이 용액에 분산되는데, 그래핀이 분산된 용액을 기판(28) 위에 뿌리고 세정을 해주면 기판(28) 위에 그래핀막을 흡착할 수 있다.　그리고 나서, 그래핀막 위에 산화물 나노선을 흡착시킨다. 이때, 산화물 나노선으로서 바나듐 옥사이드 나노선을 사용할 수 있으며, 이때, 산화물 나노선을 그래핀막 위에 흡착하는 방법으로 다양한 기술이 이용될 수 있다.
일반적으로 그래핀은 표면에 유도 전기쌍극자가 쉽게 형성되므로, 유도 전기 쌍극자가 형성된 그래핀은 음전하를 띄는 바나듐 옥사이드 나노선과 친화력을 갖는다. 그래핀막이 흡착된 기판(28)을 바나듐 옥사이드 나노선 용액에 담그면 나노선이 그래핀막 위에 흡착된다. 이때, 그래핀 기판(28) 전체에 양의 전압을 걸어주면 바나듐 옥사이드 나노선과 기판(28)과의 친화력을 더욱 높일 수 있다.
그 다음으로, 상기 베이스(11) 상에 개구(13)가 형성된 절연층(12)을 형성한다. 상기 절연층(12)은 제2 도전형 반도체층(16)과 베이스(11)의 그래핀이 서로 접촉하는 것을 방지하는 기능을 한다. 상기 절연층(12)은 실리콘 산화물이나 실리콘 질화물을 이용하여 형성될 수 있으며, SiO2, TiO2, Si3N4 등일 수 있다. 이때, 상기 절연층(12)의 높이는 약 50 내지 약 100 nm일 수 있다. 상기 절연층(12)은 상기 베이스(11)의 그래핀을 일부 노출하는 복수의 개구(13)들을 포함한다. 상기 복수의 개구(13)들은 서로 다른 직경을 가지고 상기 절연층(12)에 패턴화되어 형성될 수 있다. 상기 개구(13)들은 일괄 공정에 의해 성장하고자 하는 나노로드(14)의 직경, 길이, 위치를 지정하기 위한 수단으로서, 원형뿐만 아니라 사각형, 육각형 등 다양한 형태를 가질 수 있다.
본 발명의 실시예에 따르면, 절연층(12)의 패턴화된 개구(13)의 직경이 약 100 ~ 약 180 nm 인 경우에는 성장된 나노로드(14)의 직경은 약 120 ~ 약 200 nm이며, 개구(13)의 직경이 약 180 ~ 약 250 nm인 경우에는 성장된 나노로드(14)의 직경이 약 200 ~ 약 280 nm, 개구(13)의 직경이 약 250 ~ 약 400 nm인 경우에는 성장된 나노로드(14)의 직경이 약 280 ~ 약 450 nm로 나타났다. 이로써 나노로드(14) 직경은 패턴화된 개구(13)의 직경에 대체적으로 비례함을 알 수 있으며, 일반적으로 나노로드(14)의 직경은 패턴화된 개구(13)의 직경보다 약 10% 내지 약 20% 정도 크게 형성됨을 알 수 있다
그 다음으로, 도 4(b)에 도시된 바와 같이, 상기 베이스(11) 상에 제1 도전형 물질로 이루어진 복수의 나노로드(14)를 형성한다. 상기 나노로드(14)는 상기 베이스(11) 상에 화학기상성장 (chemical vapor deposition ; CVD) 법, 분자빔성장법(molecular beam epitaxy : MBE) 및 하이브리드 기상증착법(hydride vapor phase epitaxy : HVPE)등으로 성장될 수 있으나, 생산비용이 저렴한 CVD법을 사용하는 것이 바람직하다. 상기 나노로드(14)는 상기 절연층(12)의 개구(13)에 선택적으로 성장되며, 상기 개구(13)의 형태에 따라 다양한 형상의 나노로드(14)를 형성할 수 있다.
상기 공정은 베이스(11)가 구비된 반응로 내의 온도를 900℃ 내지 1100℃ 로 유지하면서 갈륨 공급원인 TMGa를 10 내지 200 sccm, 암모니아(NH3) 가스를 15000 내지 20000 sccm를 흘려주면서 1000℃ 내지 1100 ℃의 온도에서 절연막(120)의 높이, 즉 약 50 ~ 약 100nm까지 5 분 정도 증착할 수 있다. 상기 나노로드(14)를 상기 절연층(12)의 높이까지 성장한 후, 갈륨 공급원인 TMGa를 약 50 내지 150 sccm, 암모니아(NH3) 가스를 500 내지 5000 sccm로 유량을 줄여서 900 ~ 1100℃ 온도에서 상기 나노로드(14)(160, 170, 180)를 성장시킬 수 있다. 이때의 반응로의 내부 압력은 약 70 mbar 내지 200 mbar를 유지시킨다.
그 다음으로, 도 4(c)에 도시된 바와 같이, 상기 나노로드(14)에 p형 불순물을 도핑을 한 후, 상기 나노로드(14)의 외부면에 상기 활성층(15) 및 제2 도전형 반도체층(16)을 순차적으로 형성한다.
그 다음으로, 도 4(d)에 도시된 바와 같이, 상기 제2 도전형 반도체층(16)의 외부면에 투명 전극층(17)을 형성하여, 발광소자를 제작한다. 상기 투명 전극층(17)은 상술한 바와 같이, 그래핀으로 형성할 수 있으며, 그래핀으로 형성된 투명 전극층(17)의 형성 방법은 상기 베이스(11) 상의 그래핀을 형성하는 방법과 같으므로 생략한다.
10, 20 : 나노로드형 반도체 발광소자
11, 21 : 베이스
12, 22 : 절연층
13 : 개구
14, 24 : 나노로드
15, 25 : 활성층
16, 26 : 제2 도전형 반도체층
17, 27 : 투명 전극층
28 : 기판
29 : 그래핀

Claims (13)

  1. 적어도 상부 표면이 그래핀으로 제공되는 베이스;
    상기 베이스층 상에 형성되며, 제1 도전형 반도체 물질로 이루어진 복수의 나노로드;
    상기 각각 나노로드의 표면에 순차적으로 형성된 활성층 및 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층의 표면에 형성된 투명 전극층을 포함하며,
    상기 제1 도전형 반도체 물질, 상기 활성층 및 상기 제2 도전형 반도체층 중 적어도 하나는 기하학적 절연층(topological insulator)인 것을 특징으로 하는 나노로드형 반도체 발광소자.
  2. 제1항에 있어서,
    상기 복수의 나노로드를 구성하는 제1 도전형 반도체층 물질은 기하학적인 절연층이며,
    상기 활성층 및 상기 제2 도전형 반도체층은 질화물 반도체 또는 산화아연(ZnO) 반도체인 것을 특징으로 하는 나노로드형 반도체 발광소자.
  3. 제1항에 있어서,
    상기 투명 전극층은 그래핀으로 이루어진 것을 특징으로 하는 나노로드형 반도체 발광소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 나노로드는 Bi1 - XSbX(bismuth antimony), Bi1 - XSeX(bismuth selenide), Bi1-XTeX(bismuth telluride), Sb2Te3(antimony telluride) 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 여기서 x는 0<x<1를 만족하는 것을 특징으로 하는 나노로드형 반도체 발광소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 베이스는 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET)기판 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것을 특징으로 하는 나노로드형 반도체 발광소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 베이스층 상에 형성되며, 상기 복수의 나노로드가 형성된 영역을 정의하는 개구를 갖는 절연층을 더 포함하는 특징으로 하는 나노로드형 반도체 발광소자.
  7. 적어도 상부 표면이 그래핀으로 제공되는 베이스를 마련하는 단계;
    상기 베이스층 상에 제1 도전형 반도체 물질로 이루어진 복수의 나노로드를 형성하는 단계;
    상기 각각 나노로드의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계; 및
    상기 제2 도전형 반도체층의 표면에 투명 전극층을 형성하는 단계;를 포함하며,
    상기 제1 도전형 반도체 물질, 상기 활성층 및 상기 제2 도전형 반도체층 중 적어도 하나는 기하학적 절연층(topological insulator)인 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 복수의 나노로드를 구성하는 제1 도전형 반도체층 물질은 기하학적인 절연층이며,
    상기 활성층 및 상기 제2 도전형 반도체층은 질화물 반도체 또는 산화아연(ZnO) 반도체인 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
  9. 제7항에 있어서,
    상기 투명 전극층은 그래핀으로 이루어진 것을 특징으로 하는 나노로드형 반도체발광소자 제조방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 나노로드는 Bi1 - XSbX(bismuth antimony), Bi1 - XSeX(bismuth selenide), Bi1-XTeX(bismuth telluride), Sb2Te3(antimony telluride) 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 여기서 x는 0<x<1를 만족하는 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 베이스는 실리콘 기판, 사파이어 기판, 유리기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate ; PET)기판 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
  12. 제7항에 있어서,
    상기 복수의 나노로드를 형성하는 단계 전에, 상기 베이스 상에 상기 복수의 나노로드가 형성된 영역을 정의하는 개구를 갖는 절연층을 형성하는 단계를 더 포함하며,
    상기 복수의 나노로드를 형성하는 단계는, 상기 개구부에 노출된 상기 베이스 영역에 상기 복수의 나노로드를 선택적으로 성장시키는 단계를 포함하는 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
  13. 제7항 또는 제12항에 있어서,
    상기 복수의 나노로드를 형성하는 단계는, 화학기상성장(chemical vapor deposition ; CVD) 법에 의해 수행되는 것을 특징으로 하는 나노로드형 반도체 발광소자 제조방법.
KR1020110000538A 2011-01-04 2011-01-04 나노로드형 반도체 발광소자 및 그 제조방법 KR20120079310A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000538A KR20120079310A (ko) 2011-01-04 2011-01-04 나노로드형 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000538A KR20120079310A (ko) 2011-01-04 2011-01-04 나노로드형 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120079310A true KR20120079310A (ko) 2012-07-12

Family

ID=46712300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000538A KR20120079310A (ko) 2011-01-04 2011-01-04 나노로드형 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120079310A (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157791A (zh) * 2014-08-05 2014-11-19 京东方科技集团股份有限公司 一种oled显示器件及其制作方法、显示装置
WO2015065071A1 (ko) * 2013-10-31 2015-05-07 삼성전자주식회사 나노구조 반도체 발광소자
US9406839B2 (en) 2014-08-25 2016-08-02 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9461205B2 (en) 2013-10-14 2016-10-04 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9461199B2 (en) 2014-07-11 2016-10-04 Samsung Electronics Co., Ltd. Nanostructure semiconductor light-emitting device
US9537049B2 (en) 2014-11-03 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9842960B2 (en) 2014-10-01 2017-12-12 Samsung Electronics Co., Ltd. Method of manufacturing nanostructure semiconductor light-emitting device
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide
KR20200144936A (ko) 2019-06-20 2020-12-30 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR20210016005A (ko) 2019-06-20 2021-02-10 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461205B2 (en) 2013-10-14 2016-10-04 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
WO2015065071A1 (ko) * 2013-10-31 2015-05-07 삼성전자주식회사 나노구조 반도체 발광소자
US9099573B2 (en) 2013-10-31 2015-08-04 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
US9257605B2 (en) 2013-10-31 2016-02-09 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
US9461199B2 (en) 2014-07-11 2016-10-04 Samsung Electronics Co., Ltd. Nanostructure semiconductor light-emitting device
CN104157791A (zh) * 2014-08-05 2014-11-19 京东方科技集团股份有限公司 一种oled显示器件及其制作方法、显示装置
US9735364B2 (en) 2014-08-05 2017-08-15 Boe Technology Group Co., Ltd. OLED display device and preparation method thereof, display apparatus
US9406839B2 (en) 2014-08-25 2016-08-02 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9748438B2 (en) 2014-08-25 2017-08-29 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9842960B2 (en) 2014-10-01 2017-12-12 Samsung Electronics Co., Ltd. Method of manufacturing nanostructure semiconductor light-emitting device
US9537049B2 (en) 2014-11-03 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide
KR20200144936A (ko) 2019-06-20 2020-12-30 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR20210016005A (ko) 2019-06-20 2021-02-10 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Similar Documents

Publication Publication Date Title
KR20120079310A (ko) 나노로드형 반도체 발광소자 및 그 제조방법
US8436396B2 (en) Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
JP2018137439A (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
TWI499080B (zh) 氮化物半導體結構及半導體發光元件
KR20090058952A (ko) 나노로드를 이용한 발광소자 및 그 제조 방법
TW200414570A (en) Zn-series semiconductor light emitting device and the manufacturing method thereof
KR20150046450A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
JP7357883B2 (ja) 酸化物積層体及びその製造方法
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
CN102195234B (zh) n型ZnO和p型GaN组合ZnO基垂直腔面发射激光器及制备方法
CN111525012B (zh) 一种发光二极管及其制作方法
KR101956431B1 (ko) 발광 다이오드 및 이의 제조 방법
CN111063742B (zh) 基于氧化镓的pn结结构及其制备方法
KR20150042409A (ko) 발광 소자의 제조 방법
WO2013066088A1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
US9315920B2 (en) Growth substrate and light emitting device comprising the same
TWI573288B (zh) 發光二極體及其製作方法
US10256368B2 (en) Semiconductor substrate for controlling a strain
US8766293B2 (en) Light-emitting device and method for manufacturing the same
TWI447960B (zh) 發光二極體晶粒及其製造方法
TWI834732B (zh) 氧化物積層體及其製造方法
KR101723568B1 (ko) 전자 소자 및 그 제조 방법
WO2023248753A1 (ja) アモルファス基板上の窒化ガリウム系半導体デバイス及びその作製方法
US20170084786A1 (en) Electronic devices with nanorings, and methods of manufacture thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination