JP2018137439A - ナノワイヤサイズの光電構造及びその選択された部分を改質する方法 - Google Patents

ナノワイヤサイズの光電構造及びその選択された部分を改質する方法 Download PDF

Info

Publication number
JP2018137439A
JP2018137439A JP2018023304A JP2018023304A JP2018137439A JP 2018137439 A JP2018137439 A JP 2018137439A JP 2018023304 A JP2018023304 A JP 2018023304A JP 2018023304 A JP2018023304 A JP 2018023304A JP 2018137439 A JP2018137439 A JP 2018137439A
Authority
JP
Japan
Prior art keywords
layer
nanowire
tip
conductivity
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018023304A
Other languages
English (en)
Other versions
JP2018137439A5 (ja
JP6486519B2 (ja
Inventor
カール パトリック テオドール スヴェンソン，
Patrik Theodor Svensson Carl
カール パトリック テオドール スヴェンソン，
ネイサン ガードナー，
Gardner Nathan
ネイサン ガードナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of JP2018137439A publication Critical patent/JP2018137439A/ja
Publication of JP2018137439A5 publication Critical patent/JP2018137439A5/ja
Application granted granted Critical
Publication of JP6486519B2 publication Critical patent/JP6486519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

【課題】ナノ構造及びその製造方法に関し、特にナノワイヤＬＥＤ及びその製造方法を提供する。
【解決手段】ＬＥＤ構造は、支持体と、支持体上に配置された複数のナノワイヤ１００とを含み、各ナノワイヤは先端部１１５及び側壁１１３を含む。ＬＥＤ構造を製造する方法は、ナノワイヤの形成中又は形成後にナノワイヤの側壁の導電率と比較してナノワイヤの先端部の導電率を低下させるか又は零にすることを含む。
【選択図】図５

Description

本発明は、一般にナノ構造及びその製造方法に関し、特にナノワイヤＬＥＤ及びその製造方法に関する。
ナノ構造は、電子半導体デバイス及び光電半導体デバイスに使用される将来性豊かな素材である。ナノ構造は三次元の形状であるため、デバイスの設計には難しい問題が伴う可能性がある。結晶面が異なれば、成長速度、材料組成及び添加不純物も異なると考えられる。
１つの態様において、本発明は方法を提供する。
特定の実施形態において、本発明は、支持体と支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側璧を備えるＬＥＤ構造を製造する方法であって、ナノワイヤの形成中又は形成後にナノワイヤの側壁の導電率と比較してナノワイヤの先端部の導電率を低下させるか又は零にすることを含む方法を提供する。それらの実施形態のうち特定の実施形態において、条件を制御しない場合の先端部の導電率と比較して先端部の導電率が少なくとも１桁低下されるように、ナノワイヤの形成中又は形成後の条件が制御される。特定の実施形態において、条件を制御することは、ナノワイヤの形成後に絶縁層を形成することを含む。特定の実施形態において、先端部及び側壁の上に積層されるようにナノワイヤのアレイを覆う絶縁層が形成され、次に、側壁の絶縁層を除去するが、先端部には絶縁層の少なくとも一部を残す条件の下で、アレイはエッチングされる。特定の実施形態において、絶縁層はＳｉＯ２などのＳｉＯｘを含む。特定の実施形態において、側壁の絶縁層を除去するが、先端部には少なくとも一部を残す条件は、異方性エッチングなどのエッチングを含む。特定の実施形態において、ナノワイヤは、第１の導電型のコアと第２の導電型のシェルとを備え、側壁及び先端部は第２の導電型のシェルを構成する。これらの実施形態のうちいくつかにおいて、シェルは、低導電率材料を含む層及び高導電率材料を含む層が順次配列された連続層として形成され、高導電率材料は、先端部によりも側壁に優先的に形成される。これらの実施形態のうち特定の実施形態において、低導電率材料はｐ−ＡｌＧａＮより成り、高導電率材料はｐ−ＧａＮを含む。特定の実施形態において、シェルは、側壁に複数の低導電率層及び複数の高導電率層を設けるように形成される。これらの実施形態のうちいくつかにおいて、シェルは、先端部に単一の低導電率層のみを設けるように形成される。他の実施形態において、シェルは、先端部に複数の低導電率層及び複数の高導電率層を設けるように形成され、先端部の高導電率層の厚さが側壁の高導電率層の厚さより薄いために先端部の導電率が側壁の導電率より低く、例えば先端部は非導電性である。コア及びシェルが構成される特定の実施形態において、方法は、ナノワイヤの先端部に高抵抗材料を形成するが、側壁には形成しないことを含む。これらの実施形態のうちいくつかにおいて、高抵抗材料は、シェルの完成後に先端部に形成される。これらの実施形態のうち他の実施形態において、高抵抗材料は、シェルが完成する前に先端部に形成される。特定の実施形態において、高抵抗材料は非常に高いＭｇ／Ｇａ比及び低いＶ族／ＩＩＩ族比を有するｐＧａＮを含む。コア及びシェルが構成される特定の実施形態において、シェルの少なくとも１つの層は、少なくとも５０ｓｃｃｍのＨ２を含むキャリアガスのようなＨ２を含むキャリアガスの中で形成される。ナノワイヤがコア及びシェルを含む特定の実施形態において、動作中に光を発生する活性領域を構成するｐｎ接合又はｐｉｎ接合を形成するために、第１の導電型の半導体ナノワイヤコアは、第２の導電型の半導体シェルにより取り囲まれる。第１の導電型はｎ型であってもよく、第２の導電型はｐ型であってもよい。特定の実施形態において、支持体はｎ型バッファ層を備え、ナノワイヤアレイの製造中、ナノワイヤコアは、このバッファ層から成長される。特定の実施形態において、支持体は誘電体マスク層を更に備え、コアはマスク層の開口部を通ってバッファ層から突出し、シェルはマスク層上に配置される。特定の実施形態において、支持体はバッファ層の下に基板層を更に備える。特定の実施形態において、基板層はＡｌ２Ｏ３を含む。特定の実施形態において、支持体層はＡｇなどの反射層を更に備える。
別の態様において、本発明は構造を提供する。
特定の実施形態において、本発明は、支持体と支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造であって、（ｉ）ナノワイヤは、第１の導電型の半導体ナノワイヤコアとそれを取り囲む第２の導電型の半導体シェルとを備え、コア及びシェルは、動作中に光を発生する活性領域を提供するｐｎ接合又はｐｉｎ接合を形成するように構成され、且つ（ｉｉ）側壁は、低導電率層と高導電率層とが交互に配列された複数の層を備え、先端部は、１つの低導電率層又は側壁の層に対応する複数の層を備え、先端部の層は側壁の層より薄いＬＥＤ構造を提供する。特定の実施形態において、側壁の低導電率層はｐ−ＡｌＧａＮを含む。特定の実施形態において、側壁の高導電率層はｐ−ＧａＮを含む。特定の実施形態において、先端部の低導電率層はｐ−ＡｌＧａＮを含む。特定の実施形態において、第１の導電型のコアは支持体のバッファ層と電気的に接触している。特定の実施形態において、第２の導電型のシェルはマスク層によりバッファ層から絶縁される。特定の実施形態において、第１の導電型はｎ型であり、第２の導電型はｐ型である。特定の実施形態において、１つの先端部層又は複数の先端部層は１０〜３０ｎｍの厚さである。
特定の実施形態において、本発明は、支持体と、支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤは先端部及び側壁を備えるＬＥＤ構造であって、各先端部は、側壁の全体に沿って下方までは延設されない外側絶縁層を備えるＬＥＤ構造を提供する。特定の実施形態において、絶縁層はＳｉＯｘを含む。特定の実施形態において、ＳｉＯｘはＳｉＯ２である。特定の実施形態において、絶縁層は、非常に高いＭｇ／Ｇａ比及び低いＶ族／ＩＩＩ族比を有するｐＧａＮを含む。
図１Ａ及び図１Ｂは、電流漏れを伴う例示的なナノワイヤＬＥＤを概略的に示す図である。 図２は、複数の発光波長を有する例示的なナノワイヤＬＥＤを概略的に示す図である。 図３は、本発明の実施形態に係るナノワイヤＬＥＤの基礎を概略的に示す側横断面図である。 図４は、本発明の実施形態に係るバッファ層上のナノワイヤＬＥＤ構造を概略的に示す側横断面図である。 図５Ａ〜図５Ｃは、本発明の方法及び構造の一実施形態を示す図である。 図６は、ナノワイヤの先端部における電流漏れを減少させる１つの方法を示す図である。 図７Ａ及び図７は、ナノワイヤの先端部に選択的に配置された絶縁層を有するナノワイヤ構造を示す図である。 図８Ａ及び図８Ｂは、ｐ−ＧａＮ成膜前のナノワイヤの先端部における高抵抗材料の成長を示す図である。 図９Ａ及び図９Ｂは、ｐ−ＧａＮ成膜後のナノワイヤの先端部における高抵抗材料の成長を示す図である。 図１０Ａ及び図１０Ｂは、ｐ−ＧａＮの成膜前にナノワイヤの先端部で成長された高抵抗構造を概略的に示す図（Ａ）及びそのＸＳＥＭ画像（Ｂ）である。 図１１Ａ〜図１１Ｃは、側壁が多層であり且つ先端部は単一の層であるように連続して積層された複数の層を有するナノワイヤ構造、並びに先端部及び側壁を通過する電子のコンダクタンスを示す図である。 図１２は、合体導電層を有する多層ナノワイヤ構造を示す図である。 図１３は、合体ｐ−ＧａＮ構造を有する多層ナノワイヤ構造を示す図である。 図１４は、キャリアガス中のＨ２が０ｓｃｃｍ、１００ｓｃｃｍ及び５００ｓｃｃｍである場合に形成されたナノワイヤ構造の電子顕微鏡写真を示す図である。
本発明は、ナノワイヤ系構造、特にＬＥＤ、例えばナノワイヤ発光ダイオード（ＬＥＤ）などの光電構造の選択された領域の特性を変化させる方法、例えば、ナノワイヤＬＥＤのナノワイヤの選択された部分の導電率を低下させるために特性を変化させる方法を提供する。本発明は、例えば本発明の方法を使用して製造できる構成を更に提供する。
平坦な面から突き出たナノワイヤから製造されるＬＥＤは三次元であるという性質を有するため、デバイスの設計には難しい問題が伴う可能性がある。結晶面が異なれば、成長速度、材料組成及び添加不純物も異なる。その結果、例えば、デバイスには望ましくない漏れ経路や複数の発光波長が発生する。その一例は、図１に示されるようなナノワイヤＬＥＤである。本例において、ナノワイヤＬＥＤ１００は、ｎ−ＧａＮバッファ層１０３と電気的に接触するｎ−ＧａＮコア１０１と、ＩｎＧａＮ層１０５、ＧａＮ層１０７及びｐ−ＡｌＧａＮ層１０９を含む中間層と、それらの中間層を覆うｐ−ＧａＮの外側層１１１とを含み、垂直の側壁１１３及び円錐形の先端部１１５を有する。側壁１１３にある成長面、１０−１０領域（本明細書においてはｍ面とも呼ばれる）と、先端部１１５にある成長面、１０−１１領域（本明細書においてはｐ面とも呼ばれる）という２つの成長面がある。図１Ａの１０−１１領域では、ｐ−ＧａＮ１１１の成長速度は非常に遅い。図１Ｂのコンタクト１１７がナノワイヤ１００全体を覆っている場合、薄いｐ−ＧａＮ層１１１を通して漏れ（短絡）が起こる可能性がある。更に、図２に示されるように、ｐ−ＧａＮの分布が不均等であると、ｍ面（１０‐１０）からの波長が短くなり、ｐ面（１０‐１１）からの波長は長くなるような２つのピーク２０１、２０３を示すエレクトロルミネセンススペクトルにより示される通り、ＬＥＤからの発光波長は複数になる。
本発明の方法は、その領域を通る電流の流れを減少させるか又は零にするために１０−１１領域の特性を変化させることに関する。本発明の実施形態において、この目的は、１０−１１領域の１つ以上の層の成長を制御することにより達成され、他の実施形態では、完成後の１０−１１領域の構造を変化させることにより達成される。
本発明により提供される特定の実施形態において、支持体の上にナノワイヤのアレイを成長させる。ナノワイヤは、第１の導電型のコアと第２の導電型のシェルとを備える。ナノワイヤは、先端部、例えば円錐形の先端部（例えば先に説明したような１０−１１領域に対応する）と、側壁（先に説明したような１０−１０に対応する）とを有し、それらは第２の導電型シェルの部分であってもよく、シェルの成長は、低導電率を有するか又は導電率がほぼ０である先端部を形成するように制御され、その結果、先端部を通る電流の漏れは減少されるか又は零にする。これらの実施形態のうちいくつかにおいて、これは、先端部で高導電率の層がゆっくりと成長するか又はまったく成長しない条件の下で、非導電性の層又は低導電率の層と高導電率の層とが交互に配列されるようにシェルを複数の連続する層として成長させることにより実現され、これにより、完成後のナノワイヤの先端部は非導電性であるか又は低い導電率を有し、側壁は導電性である。これらの実施形態のうちいくつかにおいて、ナノワイヤの先端部では非導電性又は低導電率の層が成長されるが、側壁では成長されない。これらの実施形態のうちいくつかにおいて、シェルの成長のいくつかの段階で使用されるキャリアガスに、例えばＨ２のようなガスが取り入れられ、これにより、側壁には材料が選択的に成膜されるが、先端部には成膜されず且つ／又は１つ以上の導電層（例えばＩｎＧａＮ）がエッチングされるので、先端部を非導電性又は低導電率のままにしておくことができる。
特定の実施形態において、ナノワイヤの先端部を導電性にするような条件の下で成長されたナノワイヤアレイに絶縁材料が成膜され、更に、絶縁材料が先端部に限定され且つ側壁の一部に絶縁材料が残るか又は側壁に絶縁材料が全く残らないように、任意に別の処理が実行される。
特定の実施形態において、ＬＥＤ構造において所望の特性を発生させるために、上記の方法のうちいくつか又はすべては、材料の斜方移動によって、例えば絶縁材料又は導電性材料などを先端部に選択的に積層させ、側壁にはごく部分的に積層させる成膜と組み合わせて使用されてもよい。ナノ電子アレイ、例えばナノワイヤＬＥＤアレイへの材料の斜方成膜は、本明細書に参照によって全内容が取り入れられている２０１２年１０月２６日出願、名称「Ｎａｎｏｗｉｒｅ Ｓｉｚｅｄ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍｏｄｉｆｙｉｎｇ ｓｅｌｅｃｔｅｄ Ｐｏｒｔｉｏｎｓ ｏｆ Ｓａｍｅ」、代理人書類番号９３０８‐０１７Ｐの米国特許出願第６１／７１８，８８４号に更に詳細に説明されている。特定の実施形態において、例えば電極を配置するための領域を形成するために、上記の方法のいくつか又はすべては、ナノ電子アレイ、例えばナノワイヤＬＥＤアレイの選択された領域及び選択された構造のレーザーアブレーションと組み合わされる。レーザーアブレーションは、本明細書に参照によって全内容が取り入れられている２０１２年１０月２６日出願、名称「Ｎａｎｏｗｉｒｅ ＬＥＤ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ Ｓａｍｅ」、代理人書類番号９３０８‐０１６Ｐの米国特許出願第６１／７１９，１０８号に更に詳細に説明されている。
特定の実施形態において、本発明は、複数のナノワイヤを含むアレイを備え、各ナノワイヤは先端部及び側壁を有するナノワイヤＬＥＤ構造であって、側壁は、電流を導通させることができるように高導電率の層（例えばｐ−ＧａＮ）と、低導電率の層（例えばｐ−ＡｌＧａＮ）とを含む多層膜であり、且つ先端部は１つの非導電性又は低導電率の層であるか、あるいは非導電性であるか又は側壁より低い導電率になるような多層膜のいずれかであるナノワイヤＬＥＤ構造を提供する。
特定の実施形態において、本発明は、支持体と、支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造であって、各先端部は、側壁に沿って下方までは延設されない外側絶縁層を備えるＬＥＤ構造を提供する。特定の実施形態において、本発明は、支持体と、支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造であって、各先端部は、側壁に沿って、側壁の長さの１％、２％、３％、４％、５％、７％、１０％、１５％、２０％又は２５％を超えて延設されない外側絶縁層、例えば側壁の１〜２５％まで下方へ延設された外側絶縁層を備えるＬＥＤ構造を提供する。
ナノテクノロジーの分野では、ナノワイヤは、横寸法（例えば、円筒形のナノワイヤの場合は直径、角錐形又は六角形のナノワイヤの場合は幅）がナノ単位又はナノメートル単位であるようなナノ構造として通常解釈されるが、縦寸法に制約はない。そのようなナノ構造は、通常ナノウィスカー、一次元ナノ要素、ナノロッド、ナノチューブなどとも呼ばれる。一般に、横断面が多角形であるナノワイヤは、少なくとも２つの次元を有すると考えられ、各次元は３００ｎｍを超えない。しかし、ナノワイヤは約１ミクロンまでの直径又は幅を有してもよい。ナノワイヤは一次元の性質を有するので、独自の物理的特性、光学的特性及び電子的特性を示す。例えば、量子力学効果を利用する（例えば、量子ワイヤを使用する）デバイスを形成するために、又は格子不整合が大きいために通常は組み合わせ不可能な組成の異なる材料のヘテロ構造を形成するために、それらの特性を利用できる。ナノワイヤという用語が示唆する通り、一次元の性質は細長い形状と関連付けられる場合が多い。言い換えれば、「一次元」は、１ミクロン未満の幅又は直径及び１ミクロンを超える長さを表す。ナノワイヤは種々の横断面形状を有してもよいので、直径は有効直径を表すことを意図する。有効直径とは、構造の横断面の長軸と短軸との平均である。尚、図面には、ナノ要素は柱状であり且つナノワイヤコア、すなわちほぼ「一次元」のコアに基づくとして示されているが、コアは、正方形、六角形、八角形などの種々の多角形の底面を有する角錐のような他の幾何学形状を有してもよい。従って、本明細書において使用される場合のコアは、１ミクロン未満の幅又は直径及び１ミクロンを超える長さを有する何らかの適切なナノ要素であってもよく且つ単一の構造又は多要素構造のいずれであってもよい。例えば、コアは、１つの導電型の半導体ナノワイヤを備えてもよいが、１つの導電型の１つ以上の半導体シェルにより取り囲まれた同一の導電型の半導体ナノワイヤを備え、コアは柱状又は角錐形の形状を有してもよい。簡単にするため、以下に構成要素が１つのナノワイヤ柱状コアを説明し、図面にも示す。
基板は下部に位置しており且つナノワイヤは基板から上に向かって延設されるものと考えて、上側、上部、下側、下方などの表現が用いられる。垂直はナノワイヤの長いほうの延設部分に対して平行な方向を表し、水平は基板により形成される平面と平行な方向を表す。この表記法は単に理解を容易にするために導入されただけであり、構体を特定の向きなどに限定すると考えられるべきではない。
本発明の方法において、構造の特定のナノワイヤの特定の部分の特性を選択的に変化させるが、他の部分は変化しないままにするために、例えばナノワイヤの先端部の導電率を低下させるために先端部の特性を変化させるが、ナノワイヤの側壁の一部又は全体の導電率は変化しないままにするか又はほぼ変化しないままにするために、方法の１つ以上の工程でナノワイヤＬＥＤアレイに対する材料の傾斜方向付けが使用される。ナノワイヤアレイに対して向けられる材料は、例えば絶縁体であってもよく、あるいは、例えば本明細書において更に詳細に説明されるようにナノワイヤの選択された面の特性を変化させる材料であってもよい。側壁でなく先端部で導電率を変化させること、例えば導電率を低下させること、あるいは先端部で側壁より大きく導電率を低下させることにより、先端部における漏れは減少し且つナノワイヤＬＥＤアレイからの発光は更に最適になる。特定の実施形態において、本明細書において更に詳細に説明されるように、所望の結果を取得するために、ナノワイヤディスプレイの選択された部分のレーザーアブレーションが使用されてもよい。
本発明の方法において、当該技術で知られている何らかの適切なナノワイヤＬＥＤ構造が使用されてよい。
ナノワイヤＬＥＤは、通常、１つ以上のｐｎ接合又はｐ−ｉ−ｎ接合に基づく。ｐｎ接合とｐ−ｉ−ｎ接合との相違は、ｐ−ｉ−ｎ接合の活性領域の方が広いという点である。活性領域が広いと、ｉ領域における再結合の確率が高くなる。各ナノワイヤは、第１の導電型（例えば、ｎ型）のナノワイヤコアと、それを取り囲む第２の導電型（例えば、ｐ型）のシェルとを備え、コア及びシェルにより、動作中に光を発生する活性領域を構成するｐｎ接合又はｐｉｎ接合が形成される。本明細書において、第１の導電型のコアはｎ型半導体コアであるものとして説明され、第２の導電型のシェルはｐ型半導体シェルであるものとして説明されるが、それらの導電型を逆にしてもよいことを理解すべきである。
図３は、本発明のいくつかの実施形態に従って変更されたナノワイヤＬＥＤ構造の基礎を概略的に示す。理論上、１つのナノワイヤＬＥＤを形成する場合、１つのナノワイヤがあれば十分であるが、ナノワイヤは極小であるので、ＬＥＤ構造を形成するために何百、何千、何万、あるいはそれ以上の数のナノワイヤを並列させたアレイとしてナノワイヤを配列するのが好ましい。例示の便宜上、本明細書においては、ｎ型ナノワイヤコア２と、ナノワイヤコア２の少なくとも一部を取り囲むｐ型シェル３と、その中間に位置する活性層４とを有するナノワイヤ１から個々のＬＥＤデバイスが構成されるものとして説明する。しかし、本発明の実施形態に関して、ナノワイヤＬＥＤはこの構造に限定されない。例えば、ナノワイヤコア２、活性層４及びｐ型シェル３は、多数の層又はセグメントから構成されてもよい。成長条件を制御することにより、完成後のＬＥＤは、細長い「柱状構造」から相対的に広い底面を有する角錐形構造まで広い範囲にわたる形状を示すことができる。
別の実施形態において、コア２のみが１ミクロン未満の幅又は直径を有することによりナノ構造又はナノワイヤを構成し、シェル３は１ミクロンを超える幅又は直径を有してもよい。
ナノワイヤを製造する場合、高速低出力の電子回路の製造を容易にする特性を有することから、ＩＩＩ〜Ｖ族半導体が特に関心を集めている。ナノワイヤはどのような半導体材料から形成されてもよく、ナノワイヤに適する材料は、ＧａＡｓ（ｐ）、ＩｎＡｓ、Ｇｅ、ＺｎＯ、ＩｎＮ、ＧａＩｎＮ、ＧａＮ、ＡｌＧａＩｎＮ、ＢＮ、ＩｎＰ、ＩｎＡｓＰ、ＧａＩｎＰ、ＩｎＧａＰ：Ｓｉ、ＩｎＧａＰ：Ｚｎ、ＧａＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｌＩｎＰ、ＧａＡｌＩｎＡｓＰ、ＧａＩｎＳｂ、ＩｎＳｂ、Ｓｉなどであるが、それらに限定されない。例えばＧａＰに対して使用可能なドナー不純物はＳｉ、Ｓｎ、Ｔｅ、Ｓｅ、Ｓなどであり、同じ材料に対するアクセプタ不純物はＺｎ、Ｆｅ、Ｍｇ、Ｂｅ、Ｃｄなどである。尚、ナノワイヤ技術によりＧａＮ、ＩｎＮ及びＡｌＮなどの窒化物の使用が可能になったため、従来の技術では簡単に実現できなかった波長領域の光を発するＬＥＤの製造が容易になった。商業的に特に重要である他の材料の組み合わせは、ＧａＡｓ、ＧａＩｎＰ、ＧａＡｌＩｎＰ、ＧａＰの各系であるが、それらに限定されない。典型的な不純物添加レベルは１０１８〜１０２０の範囲である。しかし、当業者は上記の材料及び他の材料を周知しており、他の材料及び材料の組み合わせも可能であることを理解している。
ナノワイヤＬＥＤに好適な材料は、ＩＩＩ族窒化物半導体（例えば、ＧａＮ、ＡｌＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＮなど）又は他の半導体（例えば、ＩｎＰ、ＧａＡｓ）のようなＩＩＩ〜Ｖ族半導体である。
ＬＥＤとして機能するためには、各ナノワイヤ１のｎ側及びｐ側でコンタクトが形成されなければならず、本発明は、ＬＥＤ構造のナノワイヤのｎ側及びｐ側でコンタクトを形成することに関連する方法及び組成を提供する。
本明細書において説明される例示的な製造方法は、ナノワイヤ製造方法に関連して本明細書に参照によって取り入れられている、例えばＳｅｉｆｅｒｔ他の米国特許第７，８２９，４４３号で説明されるように、コア−シェル型ナノワイヤを形成するためにコア上に半導体シェル層を成長させるようにナノワイヤコアを利用するのが好ましいが、尚本発明はそれに限定されない。例えば、別の実施形態において、コアのみがナノ構造（例えば、ナノワイヤ）を構成し、シェルは、典型的なナノワイヤシェルより大きい寸法を任意に有してもよい。更に、デバイスは、多くのファセットを含むように形成可能であり、異なる種類のファセットの面積比が制御されてもよい。このことは、図において「角錐」形ファセット及び垂直側壁ファセットにより例示される。主要な角錐形ファセット又は側壁ファセットを備えるテンプレート上に発光層が形成されるように、ＬＥＤを製造可能である。発光層の形状とは関係なく、コンタクト層についても同じことが言える。
連続（例えばシェル）層を使用すると、その結果、完成後の個々のデバイス（ｐｎデバイス又はｐｉｎデバイス）は、デバイスの長軸に対して垂直な横断面が円形又は六角形又は他の多角形である角錐形（すなわち、上部又は先端部で狭く、底面は広い）と柱形状（例えば先端部と底面の幅がほぼ同一）との間の何らかの形状を有するようになってもよい。従って、シェルが完成した状態の個別のデバイスは、種々の大きさを有してもよい。例えば、底面の幅は１００ｎｍ〜１μ未満のように１００ｎｍから数（例えば５）μｍの範囲であり、高さは数百ｎｍ〜数（例えば１０）μｍのような種々の大きさを有してもよい。
図４は、ナノワイヤの支持体を構成する例示的な構造を示す。ナノワイヤ１の位置を規定し且つ底部境界面領域を確定するために成長マスク、すなわち誘電体マスク層６（例えば、窒化シリコン誘電体マスク層などの窒化物層）を任意に使用して、成長基板５上にナノワイヤ１を成長させることにより、基板５は少なくとも処理中に基板５から突出するナノワイヤ１の支持体として機能する。ナノワイヤの底部境界面領域は、誘電体マスク層６の各開口部の内側にあるコア２の領域である。基板５は、本明細書に参照によって全内容が取り入れられているスウェーデン特許出願第ＳＥ１０５０７００−２号（ＧＬＯ ＡＢに譲渡されている）に記載されるように、ＩＩＩ〜Ｖ族半導体又はＩＩ〜ＶＩ族半導体、Ｓｉ、Ｇｅ、Ａｌ２Ｏ３、ＳｉＣ、石英、ガラスなどの異なる材料から形成されてもよい。基板に適する他の材料はＧａＡｓ、ＧａＰ、ＧａＰ：Ｚｎ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＧａＮ、ＧａＳｂ、ＺｎＯ、ＩｎＳｂ、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）、ＣｄＳ、ＺｎＳｅ、ＣｄＴｅなどであるが、それらに限定されない。一実施形態において、ナノワイヤ１は成長基板５上で直接成長される。
誘電体マスク（成長マスク）層が使用される実施形態において、例えば本明細書に参照によって全内容が取り入れられている米国特許第７，８２９，４４３号で説明されるように、ナノワイヤを成長させるための開口部を設けるために、フォトリソグラフィにより成長マスク６がパターニングされてもよい。この実現形態では、ナノワイヤは、ｎパッド領域、非活性領域、ＬＥＤ領域（すなわち発光する領域）及びｐパッド領域に分類される。しかし、本発明の実施形態はこれに限定されない。例えば、本明細書に参照によって全内容が取り入れられている２０１０年２月４日出願のＫｏｎｓｅｋ他の国際公開第ＷＯ２０１０／０１４０３２Ａ１号で説明されるように、ｐパッド領域はナノワイヤＬＥＤ構造の発光部分を形成するナノワイヤの上部に配置され、そのため、ｐパッド領域とＬＥＤ領域とが一致してもよい。
基板５は、各ナノワイヤ１のｎ側に接続する電流搬送層として機能するように更に構成されるのが好ましい。これは、図４に示されるように、Ｓｉ基板５上のＧａＮ及び／又はＡｌＧａＮバッファ層７のような、例えば基板５のナノワイヤ１に面する面にＩＩＩ族窒化物層を介して配置されたバッファ層７を備える基板５を使用することにより実現可能である。バッファ層７は、通常所望のナノワイヤ材料に適合され、従って製造処理中に成長テンプレートとして機能する。ｎ型コア２の場合、バッファ層７も不純物添加ｎ型であるのが好ましい。バッファ層７は、単一の層（例えば、ＧａＮ）であってもよいが、いくつかの部分層（例えば、ＧａＮ及びＡｌＧａＮ）を含むか又はＡｌ含有量の多いＡｌＧａＮからＡｌ含有量の少ないＡｌＧａＮ又はＧａＮまで漸次変化する傾斜層であってもよい。ナノワイヤは、どの半導体材料から形成されてもよいが、ナノワイヤＬＥＤの場合、ＩＩＩ族窒化物半導体（例えばＧａＮ、ＡｌＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＮなど）のようなＩＩＩ〜Ｖ族半導体又は他の半導体（例えばＩｎＰ、ＧａＡｓ）が通常好適である。ナノワイヤの成長は、すべて参照によって本明細書に全内容が取り入れられている米国特許第７，３９６，６９６号、第７，３３５，９０８号及び第７，８２９，４４３号、並びに国際公開第ＷＯ２０１０１４０３２号、第ＷＯ２００８０４８７０４号及び第ＷＯ２００７１０２７８１号で説明される方法を利用することにより実現可能である。
尚、ナノワイヤ１は、いくつかの異なる材料から形成されてもよい（例えばＧａＮのコア、ＩｎＧａＮの活性層又は１つ以上の量子ウェル（例えば多重量子ウェル、ＭＱＷ、活性領域）及び活性層とは異なるＩｎ対Ｇａ比を有するＩｎＧａＮシェル）。一般に、本明細書において、基板５及び／又はバッファ層７はナノワイヤの支持体又は支持体層と呼ばれる。特定の実施形態において、基板５及び／又はバッファ層７の代わりに又はそれに加えて、導電層（例えばミラーコンタクト又は透明コンタクト）が使用されてもよい。従って、「支持体層」又は「支持体」という用語は、それらの要素のうちいずれか１つ以上を含んでもよい。
バッファ層７は、ナノワイヤ１のｎ側に接触するための構造を形成する。
以上のＬＥＤ構造の例示的な一実施形態の説明は、本発明の方法及び構成を説明するための基礎として役立つだろう。しかし、本発明から逸脱することなく、当業者には明らかであるような必要な変更を加えた上で、何らかの適切なナノワイヤＬＥＤ構造又は他の適切なナノワイヤ構造が本発明の方法及び構成で使用されてもよい。
特定の実施形態において、本発明は、ナノワイヤＬＥＤ構造の各部分の特性を選択的に変化させるために構造を成長させるか又は処理する方法を提供する。特定の実施形態において、方法は、ナノワイヤの先端部における電流通過を減少させるか又は除去させることに関する。
特定の実施形態において、本発明は、ＬＥＤナノワイヤアレイにおいてナノワイヤの選択的部分の特性を変化させる方法を提供する。それらの実施形態のうちいくつかにおいて、本発明は、支持体と、支持体上に配列された複数のナノワイヤとを含み、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造を製造する方法を、ナノワイヤの側壁の導電率と比較してナノワイヤの先端部の導電率を低下させるか又は零にするためにナノワイヤの形成中又はナノワイヤの形成後に条件を制御することを含む方法により提供する。いくつかの実施形態において、条件を制御せずに形成された場合の先端部、例えばナノワイヤＬＥＤアレイに関して先に詳細に説明したように形成された場合の先端部と比較して、先端部の導電率を少なくとも１桁、２桁、３桁、４桁又は５桁小さくするように条件は制御される。
特定の実施形態において、条件はナノワイヤの形成後に絶縁層が形成されるような条件である。これは、ナノワイヤの先端部及び側壁の一部又は全体を覆うように、例えばスパッタ成膜により絶縁層が形成され、次に側壁の絶縁層を除去又はほぼ除去するが、先端部の絶縁層の少なくとも一部を残すために処理されるように、例えば側壁は導電率を保持するが、先端部は低導電率のままであるか又は非導電性になるように実行される。特定の実施形態において、絶縁性を保持するのは、側壁の長さの２０％未満、１５％未満、１０％未満、７％未満、５％未満、４％未満、３％未満、２％未満又は１％未満（例えば０〜２５％）である。側壁では絶縁層を除去し、先端部の絶縁層の少なくとも一部を残すという条件の下で、ナノワイヤに対してエッチングが実行される。何らかの適切な絶縁体が使用されてよい。例えば、特定の実施形態において、ＳｉＯｘ、例えばＳｉＯ２が絶縁層として成膜されてもよい。特定の実施形態において、絶縁材料の除去は、エッチング、例えば異方性エッチングにより実行される。エッチングは、例えばエッチング時間を制御することにより、所望の量の絶縁材料を除去するように制御されてもよい。
支持体と、支持体上に配列された複数のナノワイヤとを含み、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造を、ナノワイヤの側壁の導電率と比較してナノワイヤの先端部の導電率を低下させるか又は零にするためにナノワイヤの形成中又はナノワイヤの形成後に条件を制御することを含む方法により製造する方法の実施形態のうち特定の実施形態において、ナノワイヤは、第１の導電型のコアと、第２の導電型のシェルとを備え、側壁及び先端部は、第２の導電型のシェルを構成する。コア及びシェルを製造するための材料及び技術は、例えば本明細書において詳細に説明されるような材料及び技術であってもよい。特定の実施形態において、シェルは、例えば周知のエピタキシャル技術により、連続する層として、例えば低導電率材料及び高導電率材料を含む連続する層として形成される。高導電率材料は、先端部によりも側壁に優先的に層を形成する。特定の実施形態において、低導電率材料はｐ−ＡｌＧａＮより成り、高導電率材料はｐ−ＧａＮを含む。シェルは、側壁に複数の低導電率層及び複数の高導電率層を設けるように形成されてもよい。特定の実施形態において、シェルは、先端部に１つの低導電率層のみを設けるように形成（例えば成長）される。他の実施形態において、シェルは、先端部に複数の低導電率層及び複数の高導電率層を設けるように形成され、先端部の高導電率層の厚さは側壁の高導電率層より薄いために、先端部の導電率は側壁の導電率より低い。層の厚さ及び連続は、先端部の導電率が大幅に低下されるか又は零にするように制御される。
コア及びシェルが製造される特定の実施形態において、シェルは、ナノワイヤの先端部には高抵抗材料が形成されるが、ナノワイヤの双璧にはまったく形成されないか又はほぼ形成されないように製造されてもよい。これらの実施形態のうちいくつかにおいて、高抵抗材料は、シェルの完成後に先端部に形成される。これらの実施形態のうちいくつかにおいて、高抵抗材料はシェルの完成前に先端部に形成される。高抵抗材料は、例えば、非常に高いＭｇ／Ｇａ比及び低いＶ族／ＩＩＩ族比を有するｐＧａＮより成ってもよい。いくつかの実施形態の場合、好適なＶ／ＩＩＩ比は、成長段階の間は約１０〜約５０であり、Ｍｇの好適な量は約２％〜約５％、すなわち気相におけるＭｇ対Ｇａ比である。典型的なＧａＮのＶ／ＩＩＩ比は３，０００を超え、Ｍｇ濃度は１％（すなわち気相におけるＭｇ対Ｇａ比）未満であることはよく理解されている。
コア及びシェルが製造される特定の実施形態において、シェルの少なくとも１つの層は、少なくとも５０ｓｃｃｍ、１００ｓｃｃｍ、１５０ｓｃｃｍ、２００ｓｃｃｍ、２５０ｓｃｃｍ、３００ｓｃｃｍ、４００ｓｃｃｍ又は５００ｓｃｃｍのＨ２を含むキャリアガスのようなＨ２を含むキャリアガスの中で形成される。
コア及びシェルが製造される特定の実施形態において、動作中に光を発生する活性領域を構成するｐｎ接合又はｐｉｎ接合を形成するために、第１の導電型の半導体ナノワイヤコアは、第２の導電型の半導体シェルにより取り囲まれる。これらの実施形態のうちいくつかにおいて、第１の導電型はｎ型であり、第２の導電型はｐ型である。
コア及びシェルが製造され且つコアがｎ導電型の半導体を含む特定の実施形態において、支持体はｎ型バッファ層を備え、ナノワイヤのアレイの製造中、ナノワイヤコアは、このバッファ層から成長される。これらの実施形態のうちいくつかにおいて、支持体は誘電体マスク層を更に備え、コアはマスク層の開口部を通ってバッファ層から突出し、シェルはマスク層の上に配置される。いくつかの実施形態において、支持体は、バッファ層の下に、Ａｌ２Ｏ３を含む基板層のような基板層を更に備える。これらの実施形態のうちいくつかにおいて、支持体層はＡｇを含む反射層のような反射層を更に備える。
図５〜図７に示されるような例示的な一実施形態において、１０−１０平面に全く又はほぼ影響を及ぼさずに、１０−１１面（ｐ面）を選択的に絶縁するために、絶縁層が形成される。絶縁層はナノワイヤ構造の全面に成膜される。絶縁体は、ＳｉＯｘ（シリコン酸化物、例えばＳｉＯ２）、又はＡｌ２Ｏ３、ｉＺｎＯ、ＳｉＮ、ＨｆＯ２などの当該技術で知られているような他の適切な絶縁材料であってもよい。図５Ａは、１０−１１面（ｐ面）にｐＧａＮ１１１を有する例示的なナノワイヤ（ＮＷ）構造１００を示す。ナノワイヤにコンタクト層１１７が成膜される場合、１０−１１面（ｐ面、図５Ｂでは先端部１１５とも呼ばれる）に漏れ経路５０３が形成される可能性がある。コンタクト層１１７の成膜前に１０−１１面（ｐ面）に絶縁層５０１を成膜すると、漏れ経路は縮小されるか又は除去される（図５Ｃ）。絶縁層５０１を形成する方法の１つが図６に示される。スパッタ成膜などの何らかの適切な方法により、ナノワイヤ構造の全面に誘電体絶縁材料６０１、例えばＳｉＯ２などのＳｉＯｘが成膜される。ナノワイヤのアスペクト比は大きいので、１０−１０面（側壁１１３に対応するｍ面）より１０−１１面（先端部１１５に対応するｐ面）に多くの絶縁材料が成膜される。その後、絶縁層を選択的に除去するための何らかの適切な方法、例えば異方性（無指向性）エッチングなどの何らかの適切なエッチング法により絶縁層が処理されてもよく、側壁１１３の薄い絶縁層は除去され、１０−１０面（ｍ面）のｐＧａＮ層が再び露出されるが、先端部１１５は厚い絶縁層５０１の残された部分６０３によって依然として覆われるように絶縁層を除去するために、例えばエッチング時間などの条件が制御される（図６）。所定の方法及びナノワイヤ構造に関連して、当該技術においてよく知られているように、計算により又は経験的観察、あるいはその双方により最適の結果を与えるエッチング時間が判定されてもよい。その結果、ナノワイヤの上部には、すなわち１０−１１面（ｐ面）には例えばＳｉＯ２などのＳｉＯｘを含む絶縁層５０１が残るが、１０−１０平面（ｍ面）には絶縁層が残らないか又は薄く残る。図７Ａは、完成後のナノワイヤ製品を概略的に示し、図７ＢはナノワイヤのアレイのＳＥＭ画像である。この場合、ｐ面のｐＧａＮはｍ面と比較して２分の１の厚さであり、ナノワイヤの先端部にはＳｉＯ２などの絶縁性ＳｉＯｘがあるが、ナノワイヤの側壁には存在しない。
図８及び図９に示される第２の例示的な実施形態において、絶縁層８０１は、ナノワイヤ１００の成長中に成長される。本実施形態において、ナノワイヤ１００の成長中、ｐＧａＮ、例えば成長中に非常に高いＭｇ／Ｇａ比及び低いＶ族／ＩＩＩ族比を有するｐＧａＮ（Ｍｇの好適な量は約２％〜約５％、すなわち気相におけるＭｇ対Ｇａ比であり、且つ好適なＶ族／ＩＩＩ族比は約１０〜約５０である）より著しく高い抵抗を有するＩＩＩ族窒化物材料が側壁１１３と比較して先端部１１５で選択的に成長される。これは、ｐＧａＮ１１１の成膜前（図８Ａ及び図８Ｂ）又は成膜後（図９Ａ及び図９Ｂ）に、例えばエピタキシャル成膜により実行可能である。その結果、いずれの場合にも、ナノワイヤの先端部には高抵抗の（例えば絶縁性）ＩＩＩ族窒化物層８０１が選択的に配置されるが、側壁１１３に沿って下方まで延設されることがないか又は側壁に沿って最小限の長さだけ延設される（例えば、先端部１１５におけるこの層８０１の厚さは、側壁１１３における厚さの少なくとも２倍である）。この層８０１は、ナノワイヤの先端部１１５の電流漏れを層８０１が形成されない場合のナノワイヤと比較して大幅に減少させるか又は除去される。ｐＧａＮの成膜前に成長された構造８０１は図１０Ａに概略的に示され、そのＸＳＥＭ画像は図１０Ｂに示される。
図１１〜図１３に示される第３の例示的な実施形態において、ナノワイヤの成長中に連続する層が成膜され、この連続積層は、連続積層なしで成長されたナノワイヤと比較して先端部の導電率を変化させる。理論に縛られることなく、ｐＧａＮは、１０‐１１領域（ｐ面）で、１０−１０領域（ｍ面）よりゆっくり成長するが、ｐＡｌＧａＮは２つの面で同一の速度で成長すると考える。１０−１０領域（ｍ面）で例えば２ｎｍのｐＡｌＧａＮ／１０ｎｍのｐＧａＮのような多層構造を成長させることにより、１０−１１領域（ｐ面）は、最終的には間にｐＧａＮ層をまったく含まないか又は非常に薄いｐＧａＮ層を有する厚いｐＡｌＧａＮ層になる。正孔及び電子は１０−１０領域（ｍ面）のｐＡＧａＮを容易にトンネリングするが、複合ｐＡｌＧａＮ層は１０−１１領域（ｐ面）における電子の移動に対する障壁を形成するように、障壁が成長される。更に、この構造にコンタクトが配置される場合、ｐＡｌＧａＮは接触が不十分になることが知られているので、１０‐１１領域（ｐ面）における接触は不十分であり、１０−１０領域（ｍ面）ではｐＧａＮとの間に十分な接触が得られる。構造１００全体に導電層１１７を有する多層構造１１０１が図１１Ａに示され、導電層１１７からナノワイヤのｐＧａＮ層１０１への電子移動が図１１Ｂに示される。図１１Ｂは、先端部１１５ではｐＡｌＧａＮ１０９に対する接触が乏しく、複合ｐＡｌＧａＮ層１０９は、電流がトンネリングできないような十分な厚さであり、そのため、先端部では、側壁１１３（図１１Ｃ）の層と比較して漏れ（電流）が減少されるか又は除去することを示す。これは、ｐＧａＮ１１１に対するオーミック接触が存在すること及び分厚いｐＧａＮ層１１１を分離しているｐＡｌＧａＮ層１０９は正孔及び電子がトンネリングするのに十分な薄さであること（すなわち十分なコンダクタンス及び電流）を示す。接触特性及び導電率特性は理論上のものであり、本発明は、どのメカニズムであっても、ナノワイヤの側壁１１３と比較して先端部１１５でコンダクタンスを大幅に減少させる連続成膜に関することが理解されるだろう。導電層１１０１は図１２及び図１３に更に示される。図１２及び図１３は、コンタクトの成膜を更に容易にするためのｐＧａＮ１１１の合体成長を示す。図１２は合体ｐＧａＮ成膜の前の多層１１０１ナノワイヤ構造を示し、図１３は合体ｐＧａＮの成膜後の多層構造を示す。そのような成膜の方法は、例えば、本明細書に参照によって全内容が取り入れられている２０１１年９月２６日出願の米国特許出願第１３／２４５，４０５号及び２０１１年９月２６日出願、名称「Ｃｏａｌｅｓｃｅｄ Ｎａｎｏｗｉｒｅ Ｓｔｒｕｃｔｕｒｅｓ Ｗｉｔｈ Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｏｉｄｓ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｓａｍｅ」の国際出願第ＰＣＴ／ＵＳ１２／５１０８１号で説明されている。簡単に言えば、支持体上の絶縁マスク層の開口部を通して露出された支持体の半導体面の各部分から第１の導電型の半導体ナノワイヤコアが成長され、コア上に半導体活性領域シェルが形成され、成長工程中にコアの間に延設する第２の導電型の半導体層の中に複数の格子間ボイドが形成されるように、コア及びシェルの周囲に連続する第２の導電型の半導体層が成長され、第２の導電型の半導体層と接触し且つ格子間ボイドの中まで侵入する第１の電極層が形成されるということである。
第４の例示的な実施形態が図１４に示される。本実施形態において、ＭＱＷ活性領域においてＧａＮ障壁を成長させるためのキャリアガスの一部はＨ２である（例えば、Ｈ２は不活性ＭＯＣＶＤキャリアガスに加えて使用される）。ＭＱＷ活性領域においてＧａＮ障壁を成長させるためのキャリアガスの一部としてＨ２を使用することにより、１０−１１領域（ｐ面）ではＭＱＷ活性領域の成長速度が著しく遅くなる（図１４の１４０１により示される）が、１０−１０領域（ｍ面）では同じままである（図１４の１４０３により示される）ことが観察されている。ＧａＮ障壁でＨ２を使用することにより、ＩｎＧａＮ発光層（例えばＭＱＷ活性領域）がｍ面には選択的に成膜されるが、ｐ面には成膜されないｍ面のみのデバイスを実現することが可能である。図１４は、キャリアガス中のＨ２の種々の濃度の効果を示し、キャリアガス中に１００毎分標準立方センチメートル（ｓｃｃｍ）及び５００ｓｃｃｍのＨ２が存在する場合、共にｐ面の厚さは著しく減少し且つ量子ウェル１４０１はまったく観察されない。更に、ｐ面にはＩｎＧａＮ（Ｈ２キャリアガスでは成長されない）はほとんど又はまったく存在せず、ＩｎＧａＮは、ＧａＮの成膜中にＨ２キャリアガスによりエッチングされたものと思われる。
例えば、本明細書に参照によって全内容が取り入れられている２０１２年１０月２６日出願、名称「Ｎａｎｏｗｉｒｅ ＬＥＤ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ Ｓａｍｅ」、代理人書類番号９３０８‐０１６Ｐの米国特許出願第６１／７１９，１０８号で説明されるように、レーザーアブレーション、コンタクトの形成などの更なる処理が実行されてもよい。例えば、ナノワイヤが形成された後又は先端部の導電率を低下させるために処理された後、絶縁材料で被覆されていないナノワイヤのｐ−ＧａＮ側壁との間に電気的接触を形成し且つｐ電極を設けるために、例えばスパッタ成膜などの何らかの適切な方法により、構造の全面に電極層、例えばＩＴＯなどの透明導電性酸化物（ＴＣＯ）が成膜されてもよい。特定の領域でｎＧａＮバッファ層を露出させるためにレーザーアブレーションが実行されてもよく、ｎ電極を設けるために、露出されたバッファ層にＮ側金属コンタクトが形成されてもよい。ナノワイヤの先端部の絶縁層は、電流が側壁の露出領域へ誘導されるようにナノワイヤの先端部を通る電流漏れを阻止するか又は大幅に減少させるように作用する。これは単なる例であり、ｐＧａＮ層及びｎＧａＮ層との間に電気的接触を形成する何らかの適切な方法が使用されてよい。
ナノワイヤＬＥＤは、ナノワイヤの上部から、例えばｐ電極を通して発光するか、又はナノワイヤの底部から、例えば支持体層を通して（例えば導電層及び／又はバッファ層及び／又は基板を通して）発光することを意図しており、コンタクトの材料を選択する場合には、このことを考慮に入れなければならない。本明細書で使用される場合の用語「発光」は、可視光（例えば青色光又は紫色光）並びにＵＶ放射又はＩＲ放射の双方を含む。上記の実施例で説明したようなトップエミッション型ナノワイヤＬＥＤの場合、上部のコンタクト材料は透明でなければならず、例えばＩＴＯが使用される。以下に説明するように、銀又はアルミニウムなどの反射層が支持体の一部を構成してもよい。ボトムエミッション型ナノワイヤＬＥＤの場合、上部のコンタクト材料は、以下に説明するように、銀又はアルミニウムなどの反射層であってもよい。一般に、ボトムエミッション型ナノ構造の構成は、発射された光を逆方向にデバイスのバッファ層を通して誘導するように個別の発光ナノ要素の上部又はその付近に、すなわち発光ナノ要素に近接して、ミラーなどの反射構造を設けることを必要とする。ボトムエミッション型電極は、本明細書に参照によって全内容が取り入れられている２０１１年６月１７日出願の米国特許公開第２０１１／０３０９３８２号及び国際出願第ＰＣＴ／ＵＳ１１／４０９３２号で更に説明されている。
金属の中でも、銀は、光スペクトルの可視領域の中で最良の反射係数を示すが、何らかの構造の内側に被覆せずに通常の大気中で使用した場合、腐食による損傷を受けやすい。被覆層として、Ｓｉ３Ｎ４、ＳｉＯ２、Ａｌ２Ｏ３又は他の何らかの安定した誘電体を使用できる。アルミニウムは、可視領域内で銀より幾分低い反射率を有するが、乾燥した大気環境の中で非常に優れた耐食性を示す。デバイスの信頼性を向上するために、先に説明したような更に別の誘電体被覆構造が望まれる場合もある。透明な上部コンタクト層の場合、先に説明したような酸化インジウムスズ（ＩＴＯ）、あるいは高導電率及び高透過率を有する他の透明化合物又は高ドープ半導体が使用されてもよい。
ナノワイヤＬＥＤの選択された部分の特性を変化させることに関して本発明を説明したが、電界効果トランジスタ、ダイオード、特に、光検出器、太陽電池、レーザーなどの吸光又は発光を含むデバイスのようなナノワイヤを利用する他の半導体デバイスに関しても同様にしてコンタクトを形成できること、及び特にどのようなナノワイヤ構造に対しても斜方変化法を実現できることを理解すべきである。
本発明は、ＬＥＤ構造を更に提供する。
特定の実施形態において、本発明は、支持体と、支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造であって、（ｉ）ナノワイヤは、第１の導電型の半導体ナノワイヤコアと、それを取り囲む第２の導電型の半導体シェルとを備え、コア及びシェルは、動作中に光を発生する活性領域を構成するｐｎ接合又はｐｉｎ接合を形成するように構成され、且つ（ｉｉ）側壁は、低導電率層と高導電率層とが交互に配列された複数の層を備え、先端部は、１つの低導電率層又は側壁の層に対応する複数の層を備え、先端部の層は側壁の層より薄いＬＥＤ構造を提供する。特定の実施形態において、側壁の低導電率層はｐ−ＡｌＧａＮを含む。特定の実施形態において、側壁の高導電率層はｐ−ＧａＮを含む。これらの実施形態のうちいくつかにおいて、先端部の低導電率層はｐ−ＡｌＧａＮを含む。第１の導電型のコアは、支持体のバッファ層と電気的に接触してもよい。第２の導電型のシェルは、マスク層によりバッファ層から絶縁されてもよい。特定の実施形態において、第１の導電型はｎＧａＮのようなｎ型であり、第２の導電型はｐ−ＧａＮのようなｐ型である。特定の実施形態において、先端部層又は複数の先端部層の厚さは、５〜５０ｎｍ、例えば１０〜４０ｎｍのように５〜４０ｎｍ、例えば１０〜３０ｎｍである。
特定の実施形態において、本発明は、支持体と支持体上に配列された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造であって、各先端部は、側壁に沿って下方までは延設されないか又は側壁の長さの１％以下、２％以下、３％以下、４％以下、５％以下、７％以下、１０％以下、１３％以下、１５％以下、２０％以下、３０％以下又は４０％以下、例えば５％以下の長さだけ下方へ延設された外側絶縁層を備えるＬＥＤ構造を提供する。特定の実施形態において、絶縁層は、非常に高いＭｇ／Ｇａ比及び低いＶ／ＩＩＩ比を有するｐＧａＮを含む（好適なＶ／ＩＩＩ比は約１０〜約５０であり且つ好適なＭｇの量は約２％〜約５％である）。
ＬＥＤナノワイヤの選択された部分の導電率を低下させるために、それらの部分の特性を変化させることに関連して実施形態を説明したが、ＬＥＤナノワイヤの特定の部分の導電率を増加させるために類似の技術が使用されてもよいことは理解されるだろう。例えば、ナノワイヤの側壁と選択的に接触するが、ナノワイヤの先端部とは接触しないように導電性材料が成膜されてもよい。
特に、図面は、柱状の形状を有し、ナノワイヤコア、すなわち「一次元」のコアに基づく実施形態を示すことが強調されるべきであるが、成長条件を変更することにより、コアが角錐形などの他の形状を有してもよいことは理解されるべきである。また、成長条件を変更することにより、完成後のナノ要素は、角錐形又は柱状と角錐形との間の何らかの形状を有することも可能である。
本明細書で引用されるすべての文献及び特許は、個々の文献又は特許が特別且つ個別に参照によって取り入れられているのと同様に参照によって本明細書に取り入れられており且つ引用されたそれらの文献と関連して方法及び／又は材料を開示し且つ説明するために本明細書に取り入れられている。どの文献の引用も、本出願の出願日以前に開示されたための引用であり、そのような先行発明があることによって本発明の日付がその文献に先行する権利を持たないことの承認であると解釈されるべきではない。更に、提示される文献の公表の日付は、独自に確認される必要がある実際の公表の日付とは異なる場合もある。

Claims (43)

  1. 支持体と、前記支持体の上に配置された複数のナノワイヤとを備え、各ナノワイヤが先端部及び側壁を備えるＬＥＤ構造を製造する方法であって、
    前記ナノワイヤの形成中又は形成後に前記ナノワイヤの前記側壁の導電率と比較して前記ナノワイヤの前記先端部の導電率を低下させるか又は零にすることを含むことを特徴とする方法。
  2. ナノワイヤ成長条件を制御しない場合の前記先端部の導電率と比較して前記先端部の導電率が少なくとも１桁小さくなるようにナノワイヤ成長条件を制御することを更に含むことを特徴とする請求項１に記載の方法。
  3. 前記先端部の導電率を低下させるか又は零にすることは、前記ナノワイヤの形成後に前記ナノワイヤを覆う絶縁層を形成することを含むことを特徴とする請求項１に記載の方法。
  4. 前記絶縁層は、前記先端部及び前記側壁の上に前記絶縁層が積層されるようにナノワイヤのアレイを覆うように形成され、その後、前記側壁の上の前記絶縁層の全体又は一部が除去されるが、前記先端部の上の、少なくとも、より厚い部分の前記絶縁層が残る条件の下で、前記アレイがエッチングされることを特徴とする請求項３に記載の方法。
  5. 前記絶縁層はＳｉＯｘを含むことを特徴とする請求項４に記載の方法。
  6. 前記ＳｉＯｘはＳｉＯ２であることを特徴とする請求項５に記載の方法。
  7. 形成される前記絶縁層は、前記側壁の上よりも前記先端部の上の方が厚いことを特徴とする請求項４から６のいずれか１項に記載の方法。
  8. 前記エッチングは異方性エッチングであることを特徴とする請求項７に記載の方法。
  9. 前記ナノワイヤは、第１の導電型の半導体コアと第２の導電型の半導体シェルとを備え、且つ前記側壁及び前記先端部は前記第２の導電型の半導体シェルを構成することを特徴とする請求項１に記載の方法。
  10. 前記シェルは連続層として形成されることを特徴とする請求項９に記載の方法。
  11. 前記シェルは、低導電率材料及び高導電率材料を含む連続層として形成され、前記高導電率材料は、前記先端部よりも前記側壁に優先的に形成されることを特徴とする請求項１０に記載の方法。
  12. 前記低導電率材料はｐ−ＡｌＧａＮより成り且つ前記高導電率材料はｐ−ＧａＮを含むことを特徴とする請求項１１に記載の方法。
  13. 前記シェルは、前記側壁に複数の低導電率層及び複数の高導電率層を設けるように形成されることを特徴とする請求項１１又は１２に記載の方法。
  14. 前記シェルは、前記先端部に単一の複合低導電率層を設けるように形成されることを特徴とする請求項１３に記載の方法。
  15. 前記シェルは、前記先端部に複数の低導電率層及び複数の高導電率層を設けるように形成され、前記先端部の前記高導電率層の厚さが前記側壁の前記高導電率層の厚さより薄いために前記先端部の導電率が前記側壁の導電率より低いことを特徴とする請求項１３記載の方法。
  16. 前記先端部は非導電性であることを特徴とする請求項１５に記載の方法。
  17. 前記ナノワイヤの前記先端部に高抵抗材料を形成するが、前記ナノワイヤの前記側壁には形成しないことを更に含むことを特徴とする請求項１０に記載の方法。
  18. 前記高抵抗材料は、前記シェルの完成後に前記先端部に選択的に形成されることを特徴とする請求項１７に記載の方法。
  19. 前記高抵抗材料は、前記シェルの完成前に前記先端部に選択的に形成されることを特徴とする請求項１７に記載の方法。
  20. 前記高抵抗材料は、２〜５％のＭｇを含むｐＧａＮより成り且つ１０〜５０のＶ／ＩＩＩ比を使用してＭＯＣＶＤにより成長されることを特徴とする請求項１９に記載の方法。
  21. 前記ナノワイヤ構造は多層構造を含み、前記ナノワイヤの少なくとも１つの層はＨ２を含むキャリアガスを使用して形成されることを特徴とする請求項１に記載の方法。
  22. 前記Ｈ２は少なくとも５０ｓｃｃｍのＨ２を含むことを特徴とする請求項２１に記載の方法。
  23. 動作中に光を発生する活性領域を提供するｐｎ接合又はｐｉｎ接合を形成するために、前記第１の導電型の半導体ナノワイヤコアは前記第２の導電型の半導体シェルにより取り囲まれることを特徴とする請求項１０に記載の方法。
  24. 前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項２３に記載の方法。
  25. 前記ナノワイヤコアは、前記ナノワイヤアレイの製造中にｎ型バッファ層を含む支持体から成長することを特徴とする請求項１０に記載の方法。
  26. 前記支持体は誘電体マスク層を更に備え、コアは前記バッファ層から前記マスク層の開口部を通して突出し、前記シェルは前記マスク層の上に配置されることを特徴とする請求項２５に記載の方法。
  27. 前記支持体は、前記バッファ層の下に基板層を更に備えることを特徴とする請求項２５に記載の方法。
  28. 前記基板層はＡｌ２Ｏ３を含むことを特徴とする請求項２７に記載の方法。
  29. 前記支持体層は反射層を更に備えることを特徴とする請求項２５に記載の方法。
  30. 前記反射層はＡｇを含むことを特徴とする請求項２９に記載の方法。
  31. 支持体と、前記支持体上に配置された複数のナノワイヤとを備え、前記ナノワイヤの各々が先端部及び側壁を備えるＬＥＤ構造であって、
    （ｉ）前記ナノワイヤは、第１の導電型の半導体ナノワイヤコアと、それを取り囲む第２の導電型の半導体シェルとを備え、前記コア及び前記シェルは、動作中に光を発生する活性領域を提供するｐｎ接合又はｐｉｎ接合を形成するように構成され、
    （ｉｉ）前記側壁は、低導電率層と高導電率層とが交互に配置された複数の層を備え、前記先端部は、１つの低導電率層又は前記側壁の層に対応する複数の層を備え、前記先端部の層は前記側壁の層より薄いことを特徴とする構造。
  32. 前記側壁の低導電率層はｐ−ＡｌＧａＮを含むことを特徴とする請求項３１に記載の構造。
  33. 前記側壁の高導電率層はｐ−ＧａＮを含むことを特徴とする請求項３１又は３２に記載の構造。
  34. 前記先端部の低導電率層はｐ−ＡｌＧａＮを含むことを特徴とする請求項３１から３３のいずれか１項に記載の構造。
  35. 前記第１の導電型のコアは、前記支持体のバッファ層と電気的に接触していることを特徴とする請求項３１から３４のいずれか１項に記載の構造。
  36. 前記第２の導電型のシェルは、マスク層により前記バッファ層から絶縁されることを特徴とする請求項３１から３５のいずれか１項に記載の構造。
  37. 前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項３１から３６のいずれか１項に記載の構造。
  38. 前記先端部層又は前記複数の先端部層は１０〜３０ｎｍの厚さであることを特徴とする請求項３１から３７のいずれか１項に記載の構造。
  39. 支持体と、前記支持体上に配列された複数のナノワイヤとを備え、前記ナノワイヤの各々が先端部及び側壁を備えるＬＥＤ構造であって、前記先端部の各々は、前記側壁の全体に沿って下方までは延設されない外側絶縁層を備えることを特徴とする構造。
  40. 前記絶縁層はＳｉＯｘを含むことを特徴とする請求項３９に記載の構造。
  41. 前記ＳｉＯｘはＳｉＯ２であることを特徴とする請求項４０に記載の構造。
  42. 前記絶縁層は、２〜５％のＭｇを含むｐＧａＮより成り、１０〜５０のＶ族／ＩＩＩ族比を使用してＭＯＣＶＤにより成長されることを特徴とする請求項３９に記載の構造。
  43. 支持体と、前記支持体上に配列された複数のナノワイヤとを備え、前記ナノワイヤの各々が先端部及び側壁を備えるＬＥＤ構造であって、前記ナノワイヤの各々は、第１の導電型の半導体コアと、第２の導電型の半導体シェルとを備え、前記側壁及び前記先端部は、前記第２の導電型の半導体シェルを構成し、前記ナノワイヤの各々は、前記コアと前記シェルとの間に多重量子ウェル（ＭＱＷ）活性領域を構成し、前記ＭＱＷ活性領域は前記側壁に近接するが、前記先端部には近接しないことを特徴とする構造。
JP2018023304A 2012-10-26 2018-02-13 ナノワイヤサイズの光電構造及びその選択された部分を改質する方法 Active JP6486519B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261719133P 2012-10-26 2012-10-26
US61/719,133 2012-10-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015539716A Division JP6293157B2 (ja) 2012-10-26 2013-10-22 ナノワイヤサイズの光電構造及びその選択された部分を改質する方法

Publications (3)

Publication Number Publication Date
JP2018137439A true JP2018137439A (ja) 2018-08-30
JP2018137439A5 JP2018137439A5 (ja) 2018-10-18
JP6486519B2 JP6486519B2 (ja) 2019-03-20

Family

ID=50545186

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015539716A Active JP6293157B2 (ja) 2012-10-26 2013-10-22 ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP2018023304A Active JP6486519B2 (ja) 2012-10-26 2018-02-13 ナノワイヤサイズの光電構造及びその選択された部分を改質する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015539716A Active JP6293157B2 (ja) 2012-10-26 2013-10-22 ナノワイヤサイズの光電構造及びその選択された部分を改質する方法

Country Status (5)

Country Link
US (3) US9166106B2 (ja)
EP (1) EP2912699B1 (ja)
JP (2) JP6293157B2 (ja)
TW (1) TW201428999A (ja)
WO (1) WO2014066379A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081619B2 (en) 2018-12-27 2021-08-03 Nichia Corporation Light-emitting element and method of manufacturing same
JP2022026490A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 発光装置およびプロジェクター

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2912699B1 (en) 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
WO2014066371A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
KR101554032B1 (ko) * 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
JP6205747B2 (ja) * 2013-02-21 2017-10-04 富士通株式会社 光半導体素子及びその製造方法
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
WO2014151034A1 (en) 2013-03-15 2014-09-25 Glo Ab High index dielectric film to increase extraction efficiency of nanowire leds
CN105189821B (zh) * 2013-04-18 2018-01-26 崔波 纳米级结构的制造方法及使用该方法制造的纳米级结构
KR102075985B1 (ko) * 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
FR3016081B1 (fr) * 2013-12-27 2017-03-24 Aledia Dispositif optoelectronique a diodes electroluminescentes a courant de fuite reduit
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
KR102188494B1 (ko) * 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
JP6505208B2 (ja) 2014-08-12 2019-04-24 グロ アーベーＧｌｏ Ａｂ ひずみ改質された表面活性領域を有するｉｉｉ族窒化物ナノワイヤｌｅｄおよびその製造方法
KR102227771B1 (ko) 2014-08-25 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
KR102337405B1 (ko) * 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
WO2016049507A1 (en) * 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display
FR3026564B1 (fr) * 2014-09-30 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels
WO2016056960A1 (en) * 2014-10-07 2016-04-14 Tandem Sun Ab Method for manufacturing a semiconductor device and semiconductor device
DE102014117995A1 (de) * 2014-12-05 2016-06-09 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge zur Erzeugung von sichtbarem Licht und Leuchtdiode
US11322652B2 (en) * 2015-12-14 2022-05-03 Ostendo Technologies, Inc. Methods for producing composite GaN nanocolumns and light emitting structures made from the methods
DE102016102876A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN207396531U (zh) 2017-01-31 2018-05-22 杭州探真纳米科技有限公司 一种悬臂末端纳米探针
US10840223B2 (en) * 2017-03-23 2020-11-17 Intel Corporation Augmented reality display systems with super-lambertian LED source
JP7007547B2 (ja) * 2017-04-11 2022-01-24 日亜化学工業株式会社 発光素子の製造方法
CN109103101B (zh) * 2017-06-21 2020-09-29 清华大学 纳米微结构的制备方法
CN109103090B (zh) * 2017-06-21 2020-12-04 清华大学 纳米带的制备方法
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
CN111213222A (zh) 2017-10-05 2020-05-29 六边钻公司 具有平面iii-n半导体层的半导体装置和制造方法
KR102483509B1 (ko) 2018-08-24 2023-01-02 매튜 할텐스벨드 나노와이어 발광 스위치 장치 및 그 방법
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283064A1 (en) * 2006-12-22 2010-11-11 Qunano Ab Nanostructured led array with collimating reflectors
JP2011108933A (ja) * 2009-11-19 2011-06-02 Sharp Corp 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置
KR20120055390A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 발광소자 및 그 제조방법
WO2012075461A1 (en) * 2010-12-02 2012-06-07 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049630A (ko) * 2000-12-19 2002-06-26 임지순 전계방출 에미터
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7132677B2 (en) 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US20070158661A1 (en) 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
EP1984545A4 (en) * 2006-02-17 2013-05-15 Univ California PROCESS FOR THE PRODUCTION OF N-TYPE SEMIPOLAR OPTOELECTRONIC DEVICES (AL, IN, GA, B)
WO2007102781A1 (en) 2006-03-08 2007-09-13 Qunano Ab Method for metal-free synthesis of epitaxial semiconductor nanowires on si
US7521274B2 (en) * 2006-03-10 2009-04-21 Stc.Unm Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material
US7968359B2 (en) * 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
EP2064745A1 (en) 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
EP2095426A4 (en) * 2006-12-22 2012-10-10 Qunano Ab NANOELECTRONIC STRUCTURE AND PRODUCTION METHOD THEREOF
KR101524319B1 (ko) 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
CA2674448A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
WO2009009612A2 (en) * 2007-07-09 2009-01-15 Nanocrystal, Llc Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material
JP2009147140A (ja) 2007-12-14 2009-07-02 Panasonic Corp 発光素子および発光素子の製造方法
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
KR20100080094A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드
US8080468B2 (en) 2009-06-26 2011-12-20 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
US20110079766A1 (en) 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US20110083728A1 (en) * 2009-10-14 2011-04-14 Palo Alto Research Center Incorporated Disordered Nanowire Solar Cell
US8872214B2 (en) * 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR101134493B1 (ko) 2010-03-19 2012-04-13 삼성엘이디 주식회사 발광 다이오드 및 이의 제조 방법
JP5911856B2 (ja) 2010-06-18 2016-04-27 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄの構造体およびそれを製作する方法
JP5981426B2 (ja) 2010-06-24 2016-08-31 グロ アーベーＧｌｏ Ａｂ 配向されたナノワイヤー成長用のバッファ層を有する基板
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
KR20120040550A (ko) 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
US20120217474A1 (en) * 2011-02-25 2012-08-30 Agency For Science, Technology And Research Photonic device and method of making the same
TW201246599A (en) * 2011-05-06 2012-11-16 Nanocrystal Asia Inc Taiwan Semiconductor substrate and fabricating method thereof
DE112012003376T5 (de) 2011-08-16 2014-06-12 Brightedge Technologies, Inc. Seitenberichterstattung
US8350249B1 (en) 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US9035278B2 (en) * 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8921141B2 (en) * 2012-09-18 2014-12-30 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
WO2014066371A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
EP2912699B1 (en) 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
EP2912700A4 (en) 2012-10-26 2016-04-06 Glo Ab NANODRAHT LED STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283064A1 (en) * 2006-12-22 2010-11-11 Qunano Ab Nanostructured led array with collimating reflectors
JP2011108933A (ja) * 2009-11-19 2011-06-02 Sharp Corp 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置
KR20120055390A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 발광소자 및 그 제조방법
WO2012075461A1 (en) * 2010-12-02 2012-06-07 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081619B2 (en) 2018-12-27 2021-08-03 Nichia Corporation Light-emitting element and method of manufacturing same
US11646391B2 (en) 2018-12-27 2023-05-09 Nichia Corporation Light-emitting element
JP2022026490A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7176700B2 (ja) 2020-07-31 2022-11-22 セイコーエプソン株式会社 発光装置およびプロジェクター

Also Published As

Publication number Publication date
EP2912699B1 (en) 2019-12-18
WO2014066379A1 (en) 2014-05-01
US9166106B2 (en) 2015-10-20
TW201428999A (zh) 2014-07-16
JP6486519B2 (ja) 2019-03-20
US20170301823A1 (en) 2017-10-19
EP2912699A4 (en) 2016-07-27
US20160099379A1 (en) 2016-04-07
EP2912699A1 (en) 2015-09-02
US9722135B2 (en) 2017-08-01
US10038115B2 (en) 2018-07-31
US20140138620A1 (en) 2014-05-22
JP2016502754A (ja) 2016-01-28
JP6293157B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
JP6486519B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
US9799796B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
TWI621278B (zh) 具有應變改質表面活性區域之第三族氮化物奈米線ｌｅｄ及其製造方法
JP5947900B2 (ja) 格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法
WO2011067872A1 (ja) 発光素子およびその製造方法
US9368672B2 (en) Removal of 3D semiconductor structures by dry etching
US10079331B2 (en) High index dielectric film to increase extraction efficiency of nanowire LEDs
TW201515269A (zh) 用於平整化及界定奈米線裝置之活化區的絕緣層
US9196787B2 (en) Nanowire LED structure with decreased leakage and method of making same
US9972750B2 (en) Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs
US9196792B2 (en) Nanowire LED structure with decreased leakage and method of making same
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R150 Certificate of patent or registration of utility model

Ref document number: 6486519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350