JP5947900B2 - 格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法 - Google Patents

格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法 Download PDF

Info

Publication number
JP5947900B2
JP5947900B2 JP2014532092A JP2014532092A JP5947900B2 JP 5947900 B2 JP5947900 B2 JP 5947900B2 JP 2014532092 A JP2014532092 A JP 2014532092A JP 2014532092 A JP2014532092 A JP 2014532092A JP 5947900 B2 JP5947900 B2 JP 5947900B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
conductivity type
core
nanowire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014532092A
Other languages
English (en)
Other versions
JP2014526806A (ja
Inventor
パトリック スウェンソン，
パトリック スウェンソン，
リンダ ロマーノ，
リンダ ロマーノ，
サンスー イ，
サンスー イ，
オルガ キュリオーク，
オルガ キュリオーク，
イン‐ラン チャン，
イン‐ラン チャン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of JP2014526806A publication Critical patent/JP2014526806A/ja
Application granted granted Critical
Publication of JP5947900B2 publication Critical patent/JP5947900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Description

本発明は、ナノワイヤ系構造に関し、特に、ナノワイヤ発光デバイスのアレイに関する。
発光ダイオード（ＬＥＤ）が照明に使用される機会は多くなったが、広範囲に普及するためには、特に大規模処理に関して克服すべき技術上の問題点がいくつかある。
近年、ナノワイヤ技術に対する関心が増している。従来のプレーナ技術によって製造されたＬＥＤと比較して、ナノワイヤは１次元の構成であり、格子整合に関する制約が少ないために組み合わせる材料の選択肢が広がり且つ大型基板上で処理可能であるので、ナノワイヤＬＥＤには独自の特性がある。半導体ナノワイヤを成長させるのに適する方法は当該技術分野では周知であり、基本的な処理の１つは、粒子アシスト成長又は例えば米国特許第７，３３５，９０８号公報に開示されるいわゆるＶＬＳ（気体−液体−固体）機構である。粒子アシスト成長は、化学ビームエピタキシ（ＣＢＥ）法、有機金属ＣＶＤ（ＭＯＣＶＤ）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法、レーザーアブレーション法及び熱蒸着法を使用することにより実現可能である。しかし、ナノワイヤ成長はＶＬＳ処理には限定されない。例えば、国際公開第ＷＯ２００７／１０２７８１号は、触媒として粒子を使用せずに半導体基板上に半導体ナノワイヤが成長されてもよいことを示す。この分野での重要な成功例の１つは、Ｓｉ基板上に第ＩＩＩ〜Ｖ族半導体ナノワイヤ及び他のナノワイヤを成長させる方法が実証されたことである。この方法は、既存のＳｉ処理と互換性を有し且つ高価なＩＩＩ〜Ｖ族基板の代わりに安価なＳｉ基板を使用できるので有用である。
底面発光ナノワイヤＬＥＤの一例が国際公開第ＷＯ２０１０／１４０３２号に示される。このナノワイヤＬＥＤは、Ｓｉ基板上のＧａＮバッファ層のような基板のバッファ層の上に成長された半導体ナノワイヤのアレイを備える。各ナノワイヤは、ｐ型シェルの中に封入されたｎ型ナノワイヤコアと、ｐｎ接合又はｐｉｎ接合を形成するｎ型領域とｐ型領域との間に形成された活性層を有するｐ電極とを備える。バッファ層は、ナノワイヤ成長のテンプレートになる機能並びにｎ型ナノワイヤコアに接続する電流搬送層として作用する機能を有する。更に、活性領域で発生される光はバッファ層を通して発射されるので、バッファ層は透明である。
ナノワイヤＬＥＤは好都合な特性及び性能を有してはいるが、ナノワイヤＬＥＤのコンタクト形成に関する処理には、プレーナ技術と比較して新たな手法が必要である。ナノワイヤＬＥＤは、ナノワイヤの大型アレイを備えることにより、アスペクト比の大きい構造を有する３次元面を形成するので、直進的処理を使用するコンタクト材料の成膜は困難な作業である。
本発明の一実施形態は、ＬＥＤなどの半導体デバイスであり、支持体を覆うように配置された複数の第１の導電型の半導体ナノワイヤコアと、コアを覆うようにコアの周囲に延設された連続する第２の導電型の半導体層と、第２の導電型の半導体層に配置され且つコアの間に延設された複数の格子間ボイドと、第２の導電型の半導体層と接触し且つ格子間ボイドの中へ延出する第１の電極層とを含む。
本発明の別の実施形態は、ＬＥＤなどの半導体デバイスであり、支持体を覆うように配置された複数の第１の導電型の半導体ナノワイヤコアと、コアを覆うようにコアの周囲に延設された第２の導電型の半導体から成る第１の連続する層と、第１の層を覆う第２の導電型の半導体から成る第２の層であって、この第２の導電型の半導体から成る第２の層は、第２の層に配置された複数の格子間ボイドを備える第２の層と、第２の導電型の半導体から成る第２の層と接触し且つ好ましくは格子間ボイドの中へ延出しない第１の電極層とを含む。
半導体デバイスを製造する方法は、支持体上の絶縁マスク層の開口部を通して露出された支持体の半導体面の部分から複数の第１の導電型の半導体ナノワイヤコアをエピタキシャル成長させることと、コアの上に半導体活性領域シェルを形成することと、成長させる工程の間に第２の導電型の半導体層にコアの間に延びる複数の格子間ボイドが形成されるように、コア及びシェルを覆うようにコア及びシェルの周囲に連続する第２の導電型の半導体層を成長させることと、第２の導電型の半導体層と接触し且つ格子間ボイドの中へ延出する第１の電極層を形成することとを備える。
添付の図面を参照して、本発明の好適な実施形態を説明する。
、 図１Ａ及び図１Ｂは、従来のナノワイヤＬＥＤの基部をそれぞれ概略的に示す平面図及び側横断面図である。 図１Ｃは、従来のナノワイヤＬＥＤ構造を概略的に示す側横断面図である。 図２は、別の従来のナノワイヤＬＥＤ構造を概略的に示す側横断面図である。 、 図３Ａ及び図３Ｂは、図２の従来のＬＥＤを概略的に示す図３Ｃの線Ａ及びＢにそれぞれ沿った側横断面図である。 図３Ｃは、図２の従来のＬＥＤを示す平面図である。 図４Ａは、上面電極が成膜される前の従来のＬＥＤを概略的に示す平面図である。 図４Ｂは、本発明のいくつかの実施形態に係る上面電極が成膜される前のＬＥＤを概略的に示す平面図である。 図４Ｃは、本発明のいくつかの実施形態に係る上面電極が成膜される前のＬＥＤを概略的に示す平面図である。 図４Ｄは、上面電極が成膜される前の従来のＬＥＤを概略的に示す平面図である。 図４Ｅは、本発明のいくつかの実施形態に係る上面電極が成膜される前のＬＥＤを概略的に示す平面図である。 図４Ｆは、本発明のいくつかの実施形態に係る上面電極が成膜される前のＬＥＤを概略的に示す平面図である。 、 図５Ａ及び図５Ｂは、上面電極が成膜された後の図４ＢのＬＥＤを概略的に示す図５Ｃの線Ａ及びＢにそれぞれ沿った側横断面図である。 図５Ｃは、上面電極が成膜された後の図４ＢのＬＥＤを示す平面図である。 、 図６Ａ及び図６Ｂは、上面電極が成膜された後の図４ＢのＬＥＤを概略的に示す図６Ｃの線Ａ及びＢにそれぞれ沿った側横断面図である。 図６Ｃは、本発明の別の実施形態に従って上面電極が成膜された後の図４ＢのＬＥＤを示す平面図である。 、 図７Ａ及び図７Ｂは、一部がエアブリッジ形上面電極になっている上面電極が成膜された後の図４ＢのＬＥＤを概略的に示す図５Ｃの線Ａ及びＢにそれぞれ沿った側横断面図である。 図８ａ及び図８ｂは、格子間ボイドを含むＬＥＤを概略的に示す側横断面図である。 図９ａ及び図９ｂは、格子間ボイドを含むＬＥＤを概略的に示す側横断面図である。
ナノテクノロジーの分野では、ナノワイヤは、通常、横方向にナノスケール又はナノメートル単位の寸法（例えば円筒形ナノワイヤの場合は直径、角錐形ナノワイヤ又は六角形ナノワイヤの場合は幅）を有するが、長手方向の大きさには制約がないナノ構造と解釈される。一般に、そのようなナノ構造は、ナノウィスカー、１次元ナノ素子、ナノロッド、ナノチューブなどとも呼ばれる。一般に、多角形の横断面を有するナノワイヤは、各々が３００ｎｍを超えない少なくとも２つの次元を有すると考えられる。しかし、ナノワイヤは、約５μｍまで、例えば１μｍまでの直径又は幅を有することが可能である。ナノワイヤは１次元の性質を有するので、独自の物理的特性、光学的特性及び電子的特性を示す。例えば、量子の機械的効果を利用するデバイス（例えば量子ワイヤを使用する）を形成するために又は格子構造に大きな不整合があることにより通常は組み合わせることが不可能な組成の異なる材料からヘテロ構造を形成するために、それらの特性を使用できる。ナノワイヤという用語が示唆する通り、１次元性は細長い形状と関連付けられる場合が多い。言い換えれば、「１次元」は、１μ（ミクロン）未満などの５μ未満の幅又は直径と、１μを超えるなどの５μを超える長さとを表す。ナノワイヤは種々の横断面形状を有してもよいので、その直径は有効直径を表すことを意図する。有効直径は、構造の横断面の長軸と短軸との平均を意味する。
図１Ａ及び図１Ｂは、ナノワイヤＬＥＤ構造の基部をそれぞれ概略的に示す平面図及び側横断面図である。原理上、ナノワイヤＬＥＤを形成するには１本のナノワイヤで十分であるが、ナノワイヤは細いので、ＬＥＤ構造を形成する場合、何千本ものナノワイヤから構成されるアレイとしてナノワイヤを並列配置するのが好ましい（すなわちナノデバイス又はデバイス）。各ナノワイヤＬＥＤデバイスは、ｎ型ナノワイヤコア２と、ナノワイヤコア２の少なくとも一部を取り囲むディスクリートｐ型シェル（ｓｈｅｌｌ）ボリューム要素３と、半導体活性層又は１つ以上の量子ウェルを備える中間活性領域４（図１Ｃに示される）とを有するナノワイヤ１から構成される。これにより、ボリューム要素３が中間活性領域４に直接物理的に接触する場合は発光ｐ−ｉ−ｎ接合が形成され、活性領域４にｐ型不純物又はｎ型不純物が添加される場合は発光ｐ−ｎ接合が形成される。しかし、ナノワイヤＬＥＤデバイスは、この構成に限定されない。例えば、ナノワイヤコア２、活性領域４及びｐ型シェルボリューム要素３は、多数の層又はセグメントから構成されてもよい。先に説明したように、別の実施形態では、ボリューム要素３がコア２に直接物理的に接触する場合、コア２及びボリューム要素３のみが発光ｐ−ｎ接合を形成してもよい。この場合、活性領域４は省略されてもよい。ＬＥＤとして機能するために、各ナノワイヤ１のｎ側及びｐ側を接触させなければならない。従って、本明細書で使用される場合の「コア（ｃｏｒｅ）」は、１μ未満などの５μ未満の幅又は直径と、１μを超えるなどの５μを超える長さとを有する何らかの適切なナノ素子を構成してもよいし、単一の構造又は多要素構造のいずれであってもよい。例えば、コアは、１つの導電型の半導体ナノワイヤであってもよいが、１つの導電型の１つ以上の半導体シェルにより取り囲まれた同一の導電型の半導体ナノワイヤ及び柱状又は角錐形を有するコアを備えてもよい。簡単にするため、以下の説明中、単一の構成要素から成るナノワイヤ柱状コアを説明し且つ図面にも示す。
図１Ｃに示されるように、ナノワイヤ１の位置を規定し且つナノワイヤ１の底部界面領域を確定するために任意に成長マスク６（例えば窒化シリコン誘電マスク層などの窒化物層）を使用して成長基板５の上にナノワイヤ１を成長させることにより、基板５は、少なくとも処理中は基板５から突出するナノワイヤ１の支持体として機能する。ナノワイヤの底部界面領域は、マスク層６の各開口部の内側にあるコア２の領域である。本明細書に参考として内容全体が取り入れられているスウェーデン特許出願第ＳＥ１０５０７００−２号（ＧＬＯ ＡＢに譲渡されている）に記載されるように、基板５は、ＩＩＩ〜Ｖ族又はＩＩ〜ＶＩ族半導体、Ｓｉ、Ｇｅ、Ａｌ２Ｏ３（例えばサファイア）、ＳｉＣ、石英、ガラスなどの種々の材料から形成されてもよい。一実施形態では、ナノワイヤ１は成長基板５上に直接成長される。
基板５は、各ナノワイヤ１のｎ側に接続する電流搬送層としても機能するように構成されるのが好ましい。図２に示されるように、基板５のナノワイヤ１に面する面に配置されたバッファ層７を備える基板５を使用することにより、この構成を実現できる。バッファ層は、Ｓｉ基板５上のＧａＮ及び／又はＡｌＧａＮバッファ層７などのＩＩＩ族窒化物層であってもよい。通常、バッファ層７は所望のナノワイヤ材料に型整合されるので、製造処理中、成長テンプレートとして機能する。ｎ型コア２の場合、バッファ層７もｎ型不純物を添加されているのが好ましい。バッファ層７は、１つの層（例えばＧａＮ）又はいくつかの副層（例えばＧａＮ及びＡｌＧａＮ）であってもよいが、Ａｌ含有量の多いＡｌＧａＮからＡｌ含有量の少ないＡｌＧａＮ又はＧａＮまで徐々に変化する傾斜層であってもよい。ナノワイヤは任意の半導体材料から製造可能であるが、ナノワイヤＬＥＤの場合、ＩＩＩ族窒化物半導体（例えばＧａＮ、ＡｌＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＮなど）のようなＩＩＩ〜Ｖ族半導体又は他の半導体（例えばＩｎＰ、ＧａＡｓ）が通常好適である。尚、ナノワイヤ１は、いくつかの異なる材料から製造されてもよい（例えばＧａＮのコア、ＩｎＧａＮの活性層又は量子ウェル及び活性領域とは異なるＩｎ対Ｇａ比を有するＩｎＧａＮのシェル）。本明細書において、基板５及び／又はバッファ層７は、一般に、ナノワイヤの支持体又は支持層と呼ばれる。あるいは、基板５及び／又はバッファ層７の代わりに又はそれに加えて、導電層（例えばミラー又は透明コンタクト）が支持体として使用されてもよい。従って、「支持層」又は「支持体」という用語は、これらの要素のうち１つ以上を含んでもよい。
尚、本明細書において説明される製造方法は、例えば、ナノワイヤ製造方法の教示を得るために本明細書に参考として取り入れられているＳｅｉｆｅｒｔ他の米国特許第７，８２９，４４３号公報に説明されるように、マスク層６の開口部で露出されているバッファ層７の部分の上に成長されるナノワイヤコア２を利用するのが好ましいが、本発明はそれに限定されない。触媒シード粒子を利用するＶＬＳ法又は他の方法を使用して成長されたナノワイヤコア２が代わりに使用されてもよい。
図１Ａ〜図１Ｃに示される従来のナノワイヤＬＥＤの場合、各ナノワイヤ１のｐ側３の接触は、通常、各ナノワイヤ１のｐ型シェル３を取り囲み且つ基板５又はバッファ層７上の絶縁層６まで延びる導電層を備えるｐ電極８を成膜することにより実現されていた。ｐ電極８の導電層は、この絶縁層６に沿って隣接するナノワイヤ１まで延設される（または延在する）。しかし、高い輝度を得るためにナノワイヤＬＥＤのナノワイヤは互いに密接して配置され（図１Ａにおいて線Ｗにより示されるナノワイヤ１の間隔で）且つ大きなアスペクト比を有するので、ｐ電極の成膜は非常に困難な作業である。通常、電極の成膜には、スパッタリング又は蒸着などの直進的処理が使用される。直進的成膜であるため、ナノワイヤの先端部で優先的に成長が起こり、シャドーイング効果も観測される。その結果、図１Ｂに示されるように、ｐ電極８は、ナノワイヤ１の底部に向かって細くなり、先細りの形状になってしまう。従って、効率よく側方へ電流を拡散させるために、ｐ電極８はナノワイヤの先端部では無用に厚くなり、ナノワイヤ間では不十分に厚くなる。シャドーイング効果が激しくなると、ｐ電極に不連続な部分が形成される場合もある。従って、ナノワイヤ１の側壁及び底面（例えば層６の上）におけるｐ電極８の厚さは、ナノワイヤの長さ並びにナノワイヤ間の距離によって非常に大きく左右される。図１Ａに示されるように、層６の面の底部にあるｐ電極８の部分は、電気経路になり且つナノワイヤ間の距離に応じた幅を有する格子になる。図１Ｂに示されるように、コンタクトが薄すぎるか又は狭すぎる場合、このようなコンタクト層における電流拡散は非常に少なくなる可能性がある。
電流拡散不足の問題を克服するために、ナノワイヤボリューム要素が１つの連続する層として合体するように連続するｐ層３を成長させることにより、構造の平坦化を実行できる。これにより、従来のコンタクトを容易に配置できる平面状の面が形成される。連続するｐ層３は、複数のディスクリートシェルではなく、１つの連続する層を形成するために成長時間を長くする点を除いて、米国特許第７，８２９，４４３号公報に記載されるディスクリートｐシェル形成と同一の方法（例えばＭＯＣＤ）により成長されてもよい。連続するほぼ（実質的に）平坦なボリューム要素３を形成することにより（ボリューム要素３の下方にナノワイヤが位置しているために、また、格子間ナノワイヤ空間の形状の関係で、ボリューム要素３の上面は厳密には平坦でなくてもよい）、コンタクトは、シェルボリューム要素の側壁にある状態から、Ｙｏｕｎｇ Ｊｏｏｎ Ｈｏｎｇ他の論文「Ｖｉｓｉｂｌｅ−Ｃｏｌｏｒ−Ｔｕｎａｂｌｅ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ」（２０１１年６月３日、Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ電子版）から複写された図２に示されるように連続するボリューム要素の最上部のみにある状態へ移行する。しかし、この構成では、分厚い抵抗性ｐ−ＧａＮボリューム要素を通る導電経路が長くなるために直列抵抗が比較的大きく、分厚いｐ−ＧａＮ材料の導電率が不十分であるために構造の異なる部分が照明されていた。
図３Ｃは、Ｈｏｎｇ他のナノワイヤコア配列における合体ｐボリューム要素を示す概略平面図である。図３Ａ及び図３Ｂは、図３Ｃの線Ａ及びＢにそれぞれ沿ったナノワイヤ先端部及びナノワイヤ側部の概略側横断面図である。図３Ｃに示されるように、ナノワイヤコア２及び活性領域４は、上から見た場合に六角形の横断面形状を有する。連続するボリューム要素３を有するデバイス１は、図３Ｃに示される平面をモザイク化（ｔｅｓｓｅｌｌａｔｉｏｎ）又はタイル化（ｔｉｌｉｎｇ）する。これは、連続するｐ型層又はｐ型ボリューム要素３がナノワイヤ２と活性領域４との間の空間のすべてを重なり合うことなく又は空隙を形成することなく充填していることを意味する。詳細には、六角形のデバイス１は、合同且つ規則的な六角形の規則的なモザイク配列又は「ハニカムタイル」を形成し、各頂点で３つの六角形が１点に集まる。言い換えれば、１つの六角形の各頂点、すなわちそれぞれの「角」は、モザイク配列の中の他の２つの六角形の角と接触するということになる。図３Ａ及び図３Ｂに示されるように、ｐ電極８からデバイスの底部に至る電流経路は、デバイスの高さに沿ってボリューム要素３の高さの大部分を通過する線Ｃにより示される。この構成では、分厚い抵抗性ｐ−ＧａＮボリューム要素３を通る導電経路Ｃが長くなるために、直列抵抗は比較的大きくなる。
図２及び図３に示されるデバイスの大きな直列抵抗を減少させるために、合体され、結合されたほぼ平坦なｐ−ＧａＮ層又はボリューム要素３を形成でき且つナノワイヤ１の側壁に沿って下方へ延びる導電経路を短縮できる方法があることを本発明の発明者は認識した。詳細には、複数のナノワイヤコア２のそれぞれにおいてｐ−ＧａＮ層又はボリューム要素３が複数の活性領域４と接触し且つボリューム要素３がそれぞれ対応するナノワイヤコア２において活性領域４の間に開口部又は格子間（ｉｎｔｅｒｓｔｉｔｉａｌ）ボイド（ｖｏｉｄ。空間または間隙。）を含むように、連続するｐ−ＧａＮ層又はボリューム要素３が成長される。接触抵抗を小さくするために、ｐ型電極８は、連続するほぼ平坦なｐ型層３の上に配置され、また導電経路を短縮し且つ直列抵抗を減少させるために、ｐ型電極８は格子間ボイドの中へ延出（または延在）する。
格子間ボイドは、何らかの適切な方法により形成されればよい。例えば、コア２が互いに関してどのように配置されているかに基づいて、ボイドが形成されてもよい。コアの相対位置は、絶縁層６の開口部で露出されているバッファ層７又は基板５の格子構造によって判定される。例えば、図４Ａに示されるように、（０００１）ｎ−ＧａＮバッファ層７又は（１１１）ｎ−Ｓｉ基板５上にナノワイヤコア２を成長させると、上から見た場合、六角形の横断面形状を有するコア２が形成される。六角形の横断面形状は、ほぼ規則的な六角形であるのが好ましい。すなわち、六角形の各内角は約１２０°である（不規則成長が起こりうるので１２０°＋又は−０〜１０°）。
想像上の等辺三角形「Ｔ」の頂点を含む３つのコアを単位セルとして、六角形の各コア２の頂点が、隣接するコアの他の２つの頂点と対向する（ｐｏｉｎｔ ｔｏ）ようにコア２が位置決めされている場合、図４Ａに示されるように、コア２を覆うように活性領域４及びボリューム要素３が形成された後、格子間ボイドを含まないモザイク配列ハニカム構造が形成される。これに対し、１つのコアが、隣接するコアの他の２つ以上の頂点とは対向しないようにコアが互いに対して位置決めされている場合、図４Ｂ及び図４Ｃに示されるように、コア２を覆うように活性領域４及びボリューム要素３が形成された後、格子間ボイド９が形成される。
例えば、図４Ｂに示されるように、１つの六角形の各頂点が１つの隣接する六角形の２つの頂点ではなく、１つの頂点と対向するように、図４Ａに示されるコア２に関してコア２を約３０°回転させると、コア２を覆うように活性領域４及びボリューム要素３が形成された後、連続するボリューム要素３に大きな三角形のボイド９が形成される。別の例では、図４Ｃに示されるように、１つの六角形の各頂点が隣接する六角形の頂点とは対向しないように、コア２を９０°未満で、６０°を超える角度だけ回転させると、コア２を覆うように活性領域４及びボリューム要素３が形成された後、連続するボリューム要素３に小さな三角形の格子間ボイド９が形成される。
六角形のＩＩＩ族窒化物系ナノワイヤ（例えばＧａＮナノワイヤ）は、下方に位置するＳｉ（１１１）又はＧａＮ（０００１）などの材料の結晶配向に基づいて、常に同一のファセット方向に成長する。従って、六角形のコア２の特定のファセットは、下方に位置するＳｉ（００１）基板又はＧａＮ（０００１）バッファ層のウェハ平面に関して常に同一の角度を成す向きを有する。図４Ａの三角形Ｔに関して図４Ｂ及び図４Ｃの三角形Ｔを回転させると、図４Ｂ及び図４Ｃにおいて、ナノワイヤコア２のファセットは図４Ａのナノワイヤコア２のファセットに関して回転される。コアのファセットの回転によって、ファセットが図４Ａのハニカムパターンを形成する場合、ボリューム要素３は合体し、図４Ｂ及び図４Ｃのようにファセットがハニカムパターンを形成しない場合は、ボリューム要素３はボイド９を有するようになる。言い換えれば、図４Ａのハニカムパターンを形成するために、六角形コア２の各頂点に対する垂線は、２つの隣接するコア２の２つの最も近い位置にある頂点に対する２本の垂線と１点で交差する。これに対し、図４Ｂ及び図４Ｃのようにハニカムパターンを形成しない場合、六角形コア２の各頂点に対する垂線は、２つの隣接するコア２の２つの最も近い位置にある頂点に対する２本の垂線と１点で交差しない。従って、下方に位置する材料の結晶配向に関する三角形Ｔの向きに応じて、ボリューム要素は、図４Ａに示されるように合体するか、あるいは図４Ｂ又は図４Ｃに示されるようにボイド９を含む。
別の実施形態では、ボリューム要素３の成長後の処理を使用してボイド９を形成できる。本実施形態の場合、フォトリソグラフィ、電子線リソグラフィ、ナノインプリントリソグラフィなどのリソグラフィにより形成された開口部を含むマスク（例えばフォトレジストマスク及び／又はハードマスク）が合体後のボリューム要素３の上に形成される。次に、ボリューム要素の深い穴（例えばボイド９）を形成するために、異方性エッチングを使用して、マスクの開口部で露出されているボリューム要素３の部分がエッチングされる。ボリューム要素３のエッチングは、ボイド９を含まないように（例えば図４Ａに示されるように）成膜されたボリューム要素で実行されてもよい。あるいは、ボイド９の幅を広げるために、狭いボイド９（例えば図４Ｃに示されるように）を含めて成膜されたボリューム要素３でエッチングが実行されてもよい。この場合、マスクの開口部はエッチング前にボイド９と位置合わせされる。マスク（例えばフォトレジスト）は、エッチング工程の後に除去されるのが好ましい。
あるいは、他の結晶配向を有する基板上にコアを成長させることにより、コア２は、図４Ｄに示されるような正方形の横断面形状（上から見た場合）を有してもよい。活性領域４（例えば層又は量子ウェル）は、下方に位置するコア２とほぼ同一の横断面形状（上から見た場合）を有する。各コアの頂点が隣接する３つのコアの３つの他の頂点と対向するように、想像上の正方形「Ｓ」の頂点を含む４つのコアを単位セルとして正方形のコア２が位置決めされる場合、図４Ｄに示されるように、コア２を覆うように活性領域４及びボリューム要素３が形成された後、格子間ボイドを含まないモザイク配列の正方形構造が形成される。これに対し、各頂点が隣接する３つ以上の頂点と対向しないように（隣接する頂点と対向しない場合を含む）コアを互いに関して回転させると、図４Ｅ及び図４Ｆに示されるように、コア２を覆うように活性領域４及びボリューム要素３が形成された後、格子間ボイド９が形成される。
例えば、図４Ｅに示されるように、１つの正方形の各頂点が隣接する１つの正方形の１つの頂点と対向するようにコア２を約４５°回転させると、コア２を覆うように活性領域４及びボリューム要素３が形成された後、連続するボリューム要素３に大きな正方形の格子間ボイド９が形成される。別の例では、図４Ｆに示されるように、１つの正方形の各頂点が隣接する正方形の頂点と対向しないようにコア２を回転させると、コア２を覆うように活性領域４及びボリューム要素３が形成された後、連続するボリューム要素３に小さな矩形の格子間ボイド９が形成される。
図５Ｃは、ボリューム要素３上にｐ電極８が形成された後の図４Ｂのナノワイヤコアの合体ｐボリューム要素を示す概略平面図である。図５Ａ及び図５Ｂは、図５Ｃの線Ａ及びＢにそれぞれ沿ったナノワイヤの先端部及び側部に沿った概略側横断面図である。図５Ｃに示されるように、ナノワイヤコア２及び活性領域４は、上から見た場合に六角形の横断面形状を有する。連続するボリューム要素３を有するデバイス１は、図５Ｃに示される平面で非モザイク化構成又は非タイル化構成を有する。これは、連続するｐ型層又はｐ型ボリューム要素３がナノワイヤコア２と活性領域４との間の空間のすべてを充填しているわけではなく且つ絶縁マスク層６に向かう三角形の格子間ボイド９が形成されることを意味する。
詳細には、六角形のデバイス１は、３つの六角形が各頂点で１点に集まる合同且つ規則的な六角形の規則的なモザイク配列又は「ハニカムタイル」を形成しない。言い換えれば、１つの六角形の各頂点又は各々の「角」は、モザイク配列の中の他の２つの六角形の角と接触しない。図５Ａに示されるように、六角形のコア２の先端部に沿った線Ａに沿って横断面で見た場合、ボリューム要素３は、コア２と活性領域４との間の層６に至る空間のすべてを充填する。従って、ボリューム要素（すなわちｐ−ＧａＮ層）３は、複数のコア２と活性領域４との間で連続している。
しかし、図５Ｂに示されるように、コア２の先端部と縁部との間に位置する線Ｂに沿った横断面で見た場合、ボリューム要素３は、コア２と活性領域４との間の空間のすべてを充填しているわけではない。これにより、ボリューム要素３に線Ｂに沿って層６に至る格子間ボイド９が形成される。格子間ボイド９はｐ電極８によって部分的に充填される。これにより、図５Ａの線Ｂに沿って、線Ａに沿ったｐ電極８とコア２との間の電流経路Ｃ１と比較して短い電流経路Ｃ２がｐ電極８とコア２との間に形成されることになる。
従って、ｐ−ＧａＮ層３は、図５Ａに示されるコア２の間の格子間空間を充填する第１の部分３Ａを有する。ｐ−ＧａＮ層は、図５Ｂに示される格子間ボイド９の側壁を形成する第２の部分３Ｂを更に有する。ｐ電極８は、図５Ａのｐ−ＧａＮ層３の先端部と接触し（露出していない第１の部分３Ａとは接触しない）且つボイド９内のｐ−ＧａＮ層３の第２の部分３Ｂと接触する。
アレイ中のいくつかの横断線に沿ってボリューム要素３の側壁にコンタクトを配置するが、他の横断線に沿ってはコンタクトを配置しないことにより、導電率の低いｐ−ＧａＮボリューム要素８を通る抵抗性導電経路は短縮され、デバイスのコアの側壁にある活性領域４に対するキャリア注入が更に均一になり且つ直列抵抗は減少するので、ＬＥＤの性能を改善できる。図５Ｃに示されるように、各六角形に隣接して６つのボイド９が存在するので（六角形の辺ごとに１つのボイド）、ｐ電極８は、各コア２／活性領域４で各ボリューム要素３の６つの側壁すべてと接触する。
別の実施形態では、ｐ電極８は各格子間ボイド９全体を充填する。図６Ａ〜図６Ｃは、図６Ｂに示されるようにｐ電極８が格子間ボイド９全体を充填する点を除いて、図５Ａ〜図５Ｃと同一である。電極８における電流拡散は、図６Ｂに矢印で示される。これにより、デバイスの上面に完全に接続された平坦なｐ電極８が形成される。十分に厚い電極８を成膜することにより、ボイド９は完全に充填されるので、完全に接続された平面コンタクト又は電極層８が形成され、その結果、電流拡散は改善される。図６Ｂに示されるようにボイド９を完全に充填するこの電極層８は、非指向性成膜法により成膜されてもよい（例えば原子層成膜により成膜されるＺｎＯ）が、図５Ｂに示されるようにボイド９を完全には充填しない電極層８は、指向性成膜法により成膜されてもよい（例えばスパッタリングにより成膜されるＩＴＯ又はＡｇ）。必要に応じて、電極８は、非指向性成膜法と指向性成膜法との組み合わせにより成膜されてもよい（例えば、電極８が指向性成膜法により成膜された第１の副層と、非指向性成膜法により成膜された第２の副層とを含むように）。
別の実施形態では、電極８は、図７Ａ及び図７Ｂに示されるように、ボイド９においてエアブリッジ形構成で形成されてもよい。本明細書において使用される場合の用語「エアブリッジ形電極」は、隣接するデバイスの間に空間を残すように個別のデバイスの間に延設された電極を意味すると解釈される。空間は、側方で隣接するデバイスにより（例えば複数の活性領域４と接触する連続するボリューム要素３により）囲まれ、「最上部」ではエアブリッジ形電極８により囲まれ且つ「底部」ではデバイスの支持体により囲まれるのが好ましい。「最上部」及び「底部」という用語は、デバイスがどの向きで位置決めされるかに応じた相対的な意味を有する。エアブリッジ形電極は、電極８の下方のナノワイヤ支持層（例えば基板５、バッファ層７、絶縁マスク層６など）と電極８との間に空間１０が残るように、ボリューム要素８の先端部及びボイド９を被覆する。本明細書に参考として内容全体が取り入れられている２０１１年６月１７日出願の米国特許出願第１３／１６３，２８０号公報で教示されるように、エアブリッジ形電極は、ボイド９の底部を充填する犠牲材料を塗布し、ボイド９の最上部に電極８を形成し、その後、ボイド９の底部に空間１０が残るように犠牲材料を除去することにより形成されてもよい。
個別のデバイスの間のボイド９は、電気的接触を改善するための経路となるだけではなく、フォトニック結晶効果を与えることにより、光の抽出を増加させることができる。フォトニック結晶構成は、側方発光に対するバンドギャップを与えるか又は側方発光を減少させる２次元六角形型、２次元三角形型、２次元ハニカム型又は２次元正方形型を含むがそれに限定されない。ナノワイヤコア２の間隔の１／２により、フォトニック結晶格子定数を示すことができる。通常、バンドギャップ対応波長は格子間隔より小さいか又はその程度であるので、可視光条件には好都合である。
図５Ａ〜図５Ｃ及び図６Ａ〜図６Ｃは、図４Ｂの構造における電極８の構成を示すが、図４Ｃ、図４Ｅ及び図４Ｆの構造における電極８の構成によっても類似の構造が形成されることを理解すべきである。本明細書において、コアの第１の導電型はｎ型半導体コアとして説明され且つ第２の導電型のボリューム要素はｐ型半導体層として説明されるが、それらの導電型を逆にしてもよいことを理解すべきである。ｐ型半導体層３は、ｐ型のＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどのｐ−ＧａＮ以外の半導体材料から形成されてもよい。
本発明の別の態様によれば、デバイスは、ナノワイヤボリューム要素の上面が１つの連続する層として合体するように連続するｐ型層を成長させることによる構造の平坦化によって、電流拡散不足の問題を克服し且つ光抽出効率を向上するのに適する。この連続する層は、ナノワイヤボリューム要素の間に介在するボイド又は穴を連続する層に含めるのと同時に形成される。これにより平面状の面が形成され、そこに従来のコンタクトを成膜することができる。同時に、半導体デバイス内の屈折率に光散乱変化が引き起こされるので、半導体デバイスから抽出される光の量が増加する。本明細書において使用される場合の「平面状の面」では、活性ＬＥＤ領域内の３つ以上のナノワイヤにわたり最低点と最高点との間の高さの変化が０〜２５％、更には５〜１０％のように５０％以下である。ボイドを含む連続するｐ型層は、ナノワイヤボリューム要素として適切な方法（例えばＭＯＣＶＤ）により形成されてもよい。
一実施形態において、ｎ型コアの周囲に複数のｐ型層が形成され、それらのｐ型層のうち少なくとも１つの層が合体され、この合体層にボイドが形成される。その後、ｐ型合体層の最上部に電極層が形成され、電極はボイドの中まで侵入しないのが好ましい。
図８及び図９は、ナノワイヤボリューム要素の間に介在するボイドを備えるナノワイヤ半導体デバイスの実施形態を示す２つの概略横断面図である。図８において、第２の導電型の半導体から成る第２の層を形成するために使用される処理条件は、半導体材料の成長が支持体から最も遠いナノワイヤの端部付近で最速になるように選択される。図８ａには、第２の導電型の半導体から成る第２の層の成膜処理の時間の途中の段階における２つのナノワイヤの横断面図である。本実施形態では、図８ａに示されるように、デバイスは、ナノワイヤコア及び活性領域１２と、第２の導電型の半導体から成る第１の連続する層１４と、第２の導電型の半導体から成る第２の層１６とを備える。図８ｂには、半導体デバイスの上面（例えば層１６の上面）が連続し且つナノワイヤボリューム要素の間に複数のボイド９が介在するように成膜処理で十分な量の材料が成膜された後の製造処理の後半段階における２つのナノワイヤの横断面が示される。
図９に示される別の実施形態では、ナノワイヤの長さの中央付近より支持体から最も遠いナノワイヤの端部及び支持体に最も近接するナノワイヤの端部で第２の導電型の半導体材料の成長速度が速くなるように、処理条件が選択される。図９ａには、第２の導電型の層の成膜処理の時間の途中の段階における２つのナノワイヤの横断面が示される。本実施形態では、図９ｂに示されるように、デバイスは、ナノワイヤコア及び活性領域１２と、第２の導電型の半導体から成る第１の連続する層１４と、第２の導電型の半導体から成る第２の層１６とを備える。図９ｂには、半導体デバイスの上面（例えば層１６の上面）が連続し且つナノワイヤボリューム要素の間に複数のボイド９が介在するように成膜処理で十分な量の材料が成膜された後の製造処理の後半段階における２つのナノワイヤの横断面が示される。
図８ｂ及び図９ｂに示されるように、第２の導電型の第２の連続する層１６のエピタキシャル成長により、格子間ボイド９は完全に封入され、ボイド９は、上部及び側面部で層１６により完全に取り囲まれる。図８ｂでは、ボイド９は、ボイド９の底部にある下部層（例えばマスク層６又は別の層）まで延びている。従って、図８ｂの場合、ボイド９は底部でこの下部層により閉鎖される。これに対し、図９ｂでは、ボイド９は、上部、底部及び側面部で層１６により完全に封入されている。従って、図８ｂ及び図９ｂに示されるように、ｐ型半導体層１６を覆うように電極層８が成膜された場合、電極層８は、完全に封入された格子間ボイド９の中までは侵入しない。
好適な一実施形態において、ナノワイヤコア１２はｎ型ＧａＮから形成され、第２の導電型の半導体から成る連続する層１４はｐ型ＡｌＧａＮから形成され、第２の導電型の半導体から成る第２の層１６（すなわちボイド９を含む層）はｐ型ＧａＮから形成される。
一実施形態では、図８及び図９に示されるデバイスを形成する方法は、成長方法としてＭＯＣＶＤを使用し且つ半導体材料がＧａＮである場合に好適な条件で第２の導電型の第２の層１６を形成することを備える。ナノワイヤボリューム要素の間にボイド又は穴が介在しない従来の構造の場合、第２の導電型の半導体から成る層は、通常、Ｈ２を含む周囲ガスの中で９００℃以上の温度で形成される。本発明の本実施形態では、ボイド又は穴を含む第２の導電型の第２の層は、Ｈ２、Ｈ２及びＮ２又はＮ２を含む周囲ガスの中で９００℃以下の低い温度で形成されるのが好ましい。例えばＩｎＧａＮ又はＡｌＧａＮなどの他の半導体材料の場合、他の適切な成長条件によりボイドが形成されてもよい。更に別の実施形態では、層１６は不純物添加半導体層であり、第２の層に添加される不純物（ＧａＮの場合、Ｍｇなど）がボイド又は穴を形成するために使用されてもよい。
本発明の実施形態のナノワイヤＬＥＤ構造は、上面発光、すなわちｐ電極を通して発光する構造又は底面発光、すなわち支持体層を通して（すなわち導電層及び／又はバッファ層及び／又は基板を通して）発光する構造のいずれかとなるように構成される。電極コンタクトは、本明細書に参考として内容全体が取り入れられている２０１１年６月１７日出願の米国特許出願第１３／１６３，２８０号公報で説明されるように形成されてもよい。本明細書において使用される場合の用語「発光」は、可視光（例えば青色光又は紫色光）並びにＵＶ放射又はＩＲ放射を含む。
上面発光デバイスの場合、ｐ電極８は透明でなければならない（すなわち、ｐ電極８は、ＬＥＤにより発射される光の大部分を透過すべきである）。特に上面発光ナノワイヤＬＥＤの場合、ｐ電極として酸化インジウムスズ（ＩＴＯ）が適切な材料である。ＩＴＯは、１５０〜９００ｎｍの厚さを有するのが好ましく、２５０〜６５０ｎｍであるのが更に好ましく、約５００ｎｍであるのが最も好ましい。上面発光デバイスのｐ電極に適する他の材料は、ＺｎＯ、不純物添加ＺｎＯ及び他の透明導電酸化物（ＴＣＯ）である。この材料で重要なパラメータは、透明度及び導電率が高いこと並びにボリューム要素に対して小さな抵抗で接触できることである。屈折率が整合していること（構成による）に加え、熱伝導率が高いことも望ましい。上面発光ナノ構造ＬＥＤの一実施形態では、基板に反射手段（例えばミラー）が設けられ、反射手段は、ナノワイヤＬＥＤの下方の平面に延設されるのが好ましい。ｎ電極は、図１Ｃに示されるｎ−Ｓｉ基板５の底面に形成されてもよい。
底面発光ＬＥＤの場合、ｐ電極８は反射性であり且つＡｇ、Ａｌなどから形成されるのが好ましい。反射特性及び／又は導電特性を改善するために、ｐ電極は、ｐ電極上に成膜される１つ以上の追加の層を備えてもよい（例えば、電極８は、ＺｎＯ又はＩＴＯなどの透明金属酸化膜と、その上に重なるＡｇ層などの反射ミラー層とを含んでもよい）。ＬＥＤデバイスの向きに応じて、ｎ基板５又はｎバッファ層７と接触するように、Ｔｉ及び／又はＡｌなどの別のｎ電極層が形成される。この構成により付加的に得られる利点は、側壁コンタクトと比較して、電極の柱が受ける吸収が少なくなることである。
ナノワイヤＬＥＤのコンタクト形成に関連して本発明を説明したが、電界効果トランジスタ、ダイオードなどの他のナノワイヤ系半導体デバイス、特に光検出器、太陽電池、レーザーなどの光吸収又は発光に関連するデバイスでも同様にしてコンタクトを形成することができ、特に、どのようなナノワイヤでもエアブリッジ構造を実現できることを理解すべきである。
最上部、底部、基部、側方などの用語は、すべて、理解を容易にすることを目的として使用されているだけであり、特定の向きへの限定として考えられるべきではない。更に、図面中の構造の寸法は必ずしも縮尺通りではない。
現時点で最も実用的且つ好適な実施形態であると考えられるものに関連して本発明を説明したが、開示された実施形態に本発明を限定してはならず、本発明は、添付の特許請求の範囲の範囲内の種々の変形及び同等の構成を含むことを意図すると理解すべきである。

Claims (46)

  1. 半導体デバイスであって、
    支持体の上に配置された複数の第１の導電型の半導体ナノワイヤコアと、
    前記コアの上および周囲に設けられた、連続する第２の導電型の半導体層と、
    前記第２の導電型の半導体層の中に位置し、前記コアの間に設けられた複数の格子間ボイドと、
    前記第２の導電型の半導体層と接触する第１の電極層と、を備える
    ことを特徴とするデバイス。
  2. 前記第１の電極層は前記格子間ボイドの中まで延在する
    ことを特徴とする請求項１に記載のデバイス。
  3. 前記デバイスは発光ダイオード（ＬＥＤ）デバイスを含む
    ことを特徴とする請求項２に記載のデバイス。
  4. 前記第２の導電型の半導体層は、各コアで発光ｐ−ｎ接合を形成するように、前記コアと直接物理的に接触している
    ことを特徴とする請求項３に記載のデバイス。
  5. 各ナノワイヤコアの周囲に活性領域シェルを更に備える
    ことを特徴とする請求項４に記載のデバイス。
  6. 前記活性領域シェルは少なくとも１つの量子ウェルを含み、
    前記第２の導電型の半導体層は、前記少なくとも１つの量子ウェルのシェルにより取り囲まれた各ナノワイヤコアで発光ｐ−ｉ−ｎ接合を形成するように、前記少なくとも１つの量子ウェルと直接物理的に接触している
    ことを特徴とする請求項５に記載のデバイス。
  7. 前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であり、且つ、
    前記第１の電極層はｐ電極層である
    ことを特徴とする請求項６に記載のデバイス。
  8. 前記ｎ型ナノワイヤコアに電気的に接続された第２の電極層を更に備える
    ことを特徴とする請求項６に記載のデバイス。
  9. 前記支持体は、基板上のｎ型半導体バッファ層を含む
    ことを特徴とする請求項７に記載のデバイス。
  10. 前記基板はｎ−Ｓｉ基板又はサファイア基板を含み、
    前記バッファ層はｎ−ＧａＮ層又はｎ−ＡｌＧａＮ層を含み、
    前記コアは、前記バッファ層上の絶縁マスク層の開口部を通して露出された前記バッファ層面の部分からエピタキシャル成長により形成されたｎ−ＧａＮナノワイヤを含み、
    前記少なくとも１つの量子ウェルはＩｎＧａＮ量子ウェルを含み、且つ、
    前記第２の導電型の半導体層はｐ−ＧａＮ層を含む
    ことを特徴とする請求項９に記載のデバイス。
  11. 前記支持体は半導体基板を含む
    ことを特徴とする請求項３に記載のデバイス。
  12. 前記第１の電極層は透明である
    ことを特徴とする請求項３に記載のデバイス。
  13. 前記コアは、前記支持体上に配置された絶縁マスク層の開口部を通して露出された前記支持体の半導体面の部分からエピタキシャル成長により形成された半導体ナノワイヤである
    ことを特徴とする請求項３に記載のデバイス。
  14. 前記コアは、前記第２の導電型の半導体層が前記格子間ボイドを形成するように前記コアの周囲に設けられる場合に非モザイク配列構成が形成されるように、位置決めされている
    ことを特徴とする請求項１３に記載のデバイス。
  15. 前記コアは、実質的に六角形の横断面形状を有しており、
    前記六角形の横断面形状の各頂点は、前記第２の導電型の半導体層に三角形の格子間ボイドを形成するように、隣接するコアの２つ以上の頂点に対向していない
    ことを特徴とする請求項１４に記載のデバイス。
  16. 前記コアは、実質的に正方形の横断面形状を有しており、
    前記正方形の横断面形状の各頂点は、前記第２の導電型の半導体層に正方形又は矩形の格子間ボイドを形成するように、隣接するコアの３つ以上の頂点に対向していない
    ことを特徴とする請求項１４に記載のデバイス。
  17. 前記第２の導電型の半導体層は、実質的に平坦である
    ことを特徴とする請求項１４に記載のデバイス。
  18. 前記コアの周囲に配置された少なくとも１つの活性量子ウェルのシェルを更に備えており、
    前記少なくとも１つの活性量子ウェルのシェルは、前記コアの間の格子間空間を充填する前記第２の導電型の半導体層の第１の部分、又は、前記格子間ボイドの側壁を形成する前記第２の導電型の半導体層の第２の部分により取り囲まれている
    ことを特徴とする請求項１４に記載のデバイス。
  19. 前記第１の電極層は、前記第２の導電型の半導体層の前記第２の部分に接触するように、前記格子間ボイドを部分的又は全体的に充填している
    ことを特徴とする請求項１８に記載のデバイス。
  20. 前記第１の電極層は、エアブリッジ形電極構成が形成されるように前記格子間ボイドを部分的に充填している
    ことを特徴とする請求項１９に記載のデバイス。
  21. 前記連続する第２の導電型の半導体層は、
    前記第２の導電型の半導体から成る第２の連続する層と、
    前記コアの上および周囲に設けられた、前記第２の導電型の半導体から成る第１の連続する層と、を含み、
    前記第２の導電型の半導体から成る前記第２の連続する層は、前記第２の導電型の半導体から成る前記第１の連続する層の上および周囲に設けられ、
    前記第２の導電型の半導体から成る前記第２の連続する層は、前記コアの間に介在する前記複数の格子間ボイドを含み、
    前記第１の電極層は、前記第２の導電型の半導体から成る前記第２の連続する層と接触し、前記格子間ボイドの中まで延在しない
    ことを特徴とする請求項１に記載のデバイス。
  22. 前記デバイスは発光ダイオード（ＬＥＤ）デバイスを含む
    ことを特徴とする請求項２１に記載のデバイス。
  23. 前記第２の導電型の半導体から成る前記第１の連続する層は、前記コアにおいて発光ｐ−ｎ接合を形成するように前記コアと接触している
    ことを特徴とする請求項２２に記載のデバイス。
  24. 各ナノワイヤコアの周囲に活性領域シェルを更に備える
    ことを特徴とする請求項２２に記載のデバイス。
  25. 前記活性領域シェルは少なくとも１つの量子ウェルを含み、
    前記第２の導電型の半導体から成る前記第１の連続する層は、前記少なくとも１つの量子ウェルのシェルにより取り囲まれた各ナノワイヤコアにおいて発光ｐ−ｎ接合を形成するように、前記少なくとも１つの量子ウェルと接触している
    ことを特徴とする請求項２４に記載のデバイス。
  26. 前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であり、且つ、
    前記第１の電極層はｐ電極層である
    ことを特徴とする請求項２５に記載のデバイス。
  27. 前記ｎ型ナノワイヤコアに電気的に接続された第２の電極層を更に備える
    ことを特徴とする請求項２６に記載のデバイス。
  28. 前記支持体は、基板上のｎ型半導体バッファ層を含む
    ことを特徴とする請求項２６に記載のデバイス。
  29. 前記基板はｎ−Ｓｉ基板又はサファイア基板を含み、
    前記バッファ層はｎ−ＧａＮ層又はｎ−ＡｌＧａＮ層を含み、
    前記コアは、前記バッファ層上の絶縁マスク層の開口部を通して露出された前記バッファ層の面の部分からエピタキシャル成長により延びるｎ−ＧａＮナノワイヤを含み、
    前記少なくとも１つの量子ウェルはＩｎＧａＮ量子ウェルを含み、且つ、
    前記第２の導電型の半導体から成る前記第２の連続する層はｐ−ＧａＮ層を含む
    ことを特徴とする請求項２８に記載のデバイス。
  30. 前記支持体は半導体基板を含む
    ことを特徴とする請求項２２に記載のデバイス。
  31. 前記第１の電極層は透明である
    ことを特徴とする請求項２２に記載のデバイス。
  32. 前記コアは、前記支持体上に配置された絶縁マスク層の開口部を通して露出された前記支持体の半導体面の部分からエピタキシャル成長により形成された半導体ナノワイヤを備える
    ことを特徴とする請求項２２に記載のデバイス。
  33. 前記第２の導電型の半導体から成る第２の層の上部は、実質的に平坦である
    ことを特徴とする請求項２２に記載のデバイス。
  34. 前記格子間ボイドは、上部及び側部で前記第２の導電型の前記第２の連続する層により完全に取り囲まれており、且つ、底部で下部層により完全に取り囲まれている
    ことを特徴とする請求項２２に記載のデバイス。
  35. 前記格子間ボイドは、上部、底部及び側部で前記第２の導電型の前記第２の連続する層により完全に取り囲まれている
    ことを特徴とする請求項２２に記載のデバイス。
  36. 半導体デバイスを製造する方法であって、
    支持体上の絶縁マスク層の開口部を通して露出された前記支持体の半導体面の部分から複数の第１の導電型の半導体ナノワイヤコアをエピタキシャル成長させる工程と、
    前記コアの上に半導体活性領域シェルを形成する工程と、
    前記コア及び前記シェルを覆うように前記コア及び前記シェルの周囲に、連続する第２の導電型の半導体層を成長させる工程であって、該成長の間に第２の導電型の半導体層に前記コアの間に延びる複数の格子間ボイドが形成されるように、前記第２の導電型の半導体層を成長させる工程と、
    前記第２の導電型の半導体層と接触し且つ前記格子間ボイドの中に延在する第１の電極層を形成する工程と、を有する
    ことを特徴とする方法。
  37. 前記デバイスは発光ダイオード（ＬＥＤ）デバイスを含み、
    前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であり、且つ、
    前記第１の電極層はｐ電極層である
    ことを特徴とする請求項３６に記載の方法。
  38. 前記ｎ型ナノワイヤコアに電気的に接続された第２の電極層を更に備える
    ことを特徴とする請求項３７に記載の方法。
  39. 前記支持体は、基板上のｎ型半導体バッファ層を含み、
    前記基板はｎ−Ｓｉ基板又はサファイア基板を含み、
    前記バッファ層はｎ−ＧａＮ層又はｎ−ＡｌＧａＮ層を含み、
    前記コアはｎ−ＧａＮナノワイヤを含み、
    前記少なくとも１つの量子ウェルはＩｎＧａＮ量子ウェルを含み、且つ、
    前記第２の導電型の半導体層はｐ−ＧａＮ層を含む
    ことを特徴とする請求項３７に記載の方法。
  40. 前記コアは、前記第２の導電型の半導体層を成長させて該成長中に前記格子間ボイドが形成されるときに、非モザイク配列構成が形成されるように、位置決めされる
    ことを特徴とする請求項３７に記載の方法。
  41. 半導体デバイスを製造する方法であって、
    支持体上の絶縁マスク層の開口部を通して露出された前記支持体の半導体面の部分から複数の第１の導電型の半導体ナノワイヤコアをエピタキシャル成長させる工程と、
    前記コアの上に半導体活性領域シェルを形成する工程と、
    前記コア及び前記シェルの上および周囲に延在する第２の導電型の半導体から成る第１の連続する層をエピタキシャル成長させる工程と、
    前記第２の導電型の半導体から成る第２の連続する層を、前記第２の導電型の半導体から成る前記第２の連続する層が、前記第２の導電型の半導体から成る前記第１の連続する層の上に形成され、且つ、前記コアの間に介在する複数のボイドを有するように、エピタキシャル成長させる工程と、
    前記第２の導電型の第２の層と接触する第１の電極層を形成する工程と、を含む
    ことを特徴とする方法。
  42. 前記デバイスは発光ダイオード（ＬＥＤ）デバイスを含み、
    前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であり、且つ、
    前記第１の電極層はｐ電極層である
    ことを特徴とする請求項４１に記載の方法。
  43. 前記ｎ型ナノワイヤコアに電気的に接続された第２の電極層を更に備えることを特徴とする請求項４２に記載の方法。
  44. 前記支持体は、基板上にｎ型半導体バッファ層を含み、
    前記基板はｎ−Ｓｉ基板又はサファイア基板を含み、
    前記バッファ層はｎ−ＧａＮ層又はＮ−ＡｌＧａＮ層を含み、
    前記コアはｎ−ＧａＮナノワイヤを含み、
    前記少なくとも１つの量子ウェルはＩｎＧａＮ量子ウェルを含み、且つ、
    前記第２の導電型の半導体層はｐ−ＧａＮ層を含む
    ことを特徴とする請求項４２に記載の方法。
  45. 前記第２の導電型の前記第２の連続する層をエピタキシャル成長させる工程は、前記ボイドが、上部及び側部で前記第２の導電型の前記第２の連続する層により完全に取り囲まれ、且つ、底部で前記第２の導電型の前記第２の連続する層又は下部層により完全に取り囲まれるように、前記格子間ボイドを完全に封入する工程を含み、
    前記第１の電極層を形成する工程は、前記第１の電極層が前記完全に封入された格子間ボイドの中へ延在しないように前記第２の導電型の前記第２の連続する層の上に前記第１の電極層を成膜する工程を含む
    ことを特徴とする請求項４１に記載の方法。
  46. 前記第２の導電型の半導体から成る前記第２の連続する層は、前記第２の導電型の半導体から成る前記第１の連続する層より低い温度でエピタキシャル成長される
    ことを特徴とする請求項４１に記載の方法。
JP2014532092A 2011-09-26 2012-09-25 格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法 Expired - Fee Related JP5947900B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/245,405 US8350249B1 (en) 2011-09-26 2011-09-26 Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US13/245,405 2011-09-26
PCT/US2012/057081 WO2013049042A2 (en) 2011-09-26 2012-09-25 Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2014526806A JP2014526806A (ja) 2014-10-06
JP5947900B2 true JP5947900B2 (ja) 2016-07-06

Family

ID=47427881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532092A Expired - Fee Related JP5947900B2 (ja) 2011-09-26 2012-09-25 格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法

Country Status (8)

Country Link
US (2) US8350249B1 (ja)
EP (1) EP2761679B1 (ja)
JP (1) JP5947900B2 (ja)
KR (1) KR101881480B1 (ja)
CN (1) CN103931004B (ja)
SG (1) SG11201400880PA (ja)
TW (1) TWI573292B (ja)
WO (1) WO2013049042A2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
US8895337B1 (en) 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
KR20130106690A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 백색 발광 다이오드
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
JP6322197B2 (ja) * 2012-10-26 2018-05-09 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。
JP6293157B2 (ja) 2012-10-26 2018-03-14 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
KR101898680B1 (ko) * 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
EP2973757A4 (en) * 2013-03-15 2016-11-02 Glo Ab METHOD FOR DEPOSITING TWO STEP TRANSPARENT CONDUCTIVE FILM AND GAN NANOWIL DEVICES CREATED BY THE METHOD
WO2014204906A1 (en) 2013-06-18 2014-12-24 Glo-Usa, Inc. Insulating layer for planarization and definition of the active region of a nanowire device
JP6123536B2 (ja) * 2013-07-10 2017-05-10 富士通株式会社 光半導体素子、及びその製造装置
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
WO2016049507A1 (en) * 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display
CN105304737B (zh) * 2015-09-29 2018-02-13 北京大学 一种可控阵列纳米线太阳能电池及其制备方法
DE102015121554B4 (de) * 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN105590995B (zh) * 2016-02-19 2017-12-12 厦门市三安光电科技有限公司 一种垂直结构发光二极管及其制作方法
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
US10305250B2 (en) 2017-08-23 2019-05-28 The Regents Of The University Of Michigan III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
FR3076399B1 (fr) * 2017-12-28 2020-01-24 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes tridimensionnelles
US10770620B2 (en) 2018-06-14 2020-09-08 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN109795982A (zh) * 2018-12-30 2019-05-24 华南师范大学 一种纳米线阵列、光电子器件及其制造方法
JP6981444B2 (ja) 2019-04-01 2021-12-15 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
CN110993755B (zh) * 2019-12-18 2021-09-21 天津工业大学 电注入三维GaN核壳结构Nano-LED及制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969897B2 (en) 2002-12-10 2005-11-29 Kim Ii John Optoelectronic devices employing fibers for light collection and emission
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
EP2410582B1 (en) * 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
KR20060121432A (ko) * 2005-05-24 2006-11-29 엘지전자 주식회사 로드형 발광 구조물 및 그를 형성하는 방법
JP4591276B2 (ja) * 2005-08-12 2010-12-01 パナソニック電工株式会社 半導体発光素子の製造方法
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP2008034483A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
US8183587B2 (en) 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
AU2008203934C1 (en) 2007-01-12 2014-03-13 Qunano Ab Nitride nanowires and method of producing such
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
WO2010014032A1 (en) 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
AU2009308772B2 (en) * 2008-10-31 2013-07-04 Covidien Lp System and method for facilitating observation of monitored physiologic data
SE533531C2 (sv) * 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
US20130200391A1 (en) 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Also Published As

Publication number Publication date
KR101881480B1 (ko) 2018-08-24
CN103931004A (zh) 2014-07-16
EP2761679A4 (en) 2015-07-01
US8350249B1 (en) 2013-01-08
US8901534B2 (en) 2014-12-02
WO2013049042A3 (en) 2013-06-13
JP2014526806A (ja) 2014-10-06
US20130092899A1 (en) 2013-04-18
TW201327916A (zh) 2013-07-01
SG11201400880PA (en) 2014-04-28
KR20140070572A (ko) 2014-06-10
EP2761679A2 (en) 2014-08-06
TWI573292B (zh) 2017-03-01
CN103931004B (zh) 2017-11-17
WO2013049042A2 (en) 2013-04-04
EP2761679B1 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
JP5947900B2 (ja) 格子間ボイドを有する合体ナノワイヤ構造及びそれを製造する方法
US9570651B2 (en) Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP6486519B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
US9224914B2 (en) Insulating layer for planarization and definition of the active region of a nanowire device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160603

R150 Certificate of patent or registration of utility model

Ref document number: 5947900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees