DE102015121554B4

DE102015121554B4 - Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Info

Publication number: DE102015121554B4
Application number: DE102015121554.3A
Authority: DE
Inventors: Adrian Stefan Avramescu; Hans-Jürgen Lugauer; Tansen Varghese; Tilman Schimpke
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2015-12-10
Filing date: 2015-12-10
Publication date: 2022-01-13
Anticipated expiration: 2035-12-11
Also published as: WO2017097597A1; DE102015121554A1; TW201731122A; TWI624079B

Abstract

Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) mit den Schritten:A) Bereitstellen einer Aufwachsfläche (20),B) Wachsen einer Vielzahl von separaten Halbleitersäulen (3) auf der Aufwachsfläche (20), wobei die Halbleitersäulen (3) quer zur Aufwachsfläche (20) orientierte Seitenflächen (32) und der Aufwachsfläche (20) abgewandte Oberseiten (33) aufweisen,C) Wachsen von Halbleiterumhüllungen (4) an den Halbleitersäulen (3), sodass die Halbleiterumhüllungen (4) die Seitenflächen (32) zumindest zum Teil überwachsen, mindestens bereichsweise als Pyramiden geformt werden und eineindeutig den Halbleitersäulen (3) zugeordnet sind,D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone (5) und nachfolgend einer dotierten Halbleiterschicht (6) auf die Halbleiterumhüllungen (4), sodass die aktive Zone (5) und die dotierte Halbleiterschicht (6) eine Oberseite (40) der Halbleiterumhüllungen (4) nachbilden, undE) Aufbringen einer lichtdurchlässigen, elektrisch leitfähigen Elektrodenschicht (7) auf die dotierte Halbleiterschicht (6),wobei die Halbleiterumhüllungen (4) an ihren Spitzen (44) als hexagonale Pyramiden und an der Aufwachsfläche (20) zugewandten Fußbereichen (42) als hexagonale Prismen gewachsen werden, undwobei vor oder im Schritt C) auf die Seitenflächen (32) der Halbleitersäulen (3) stellenweise eine elektrische Isolierschicht (83) aufgebracht wird, sodass mehrere der Halbleiterumhüllungen (4) an je einer der Halbleitersäulen (3) angebracht werden und über einen Bedeckungsgrad der Seitenflächen (32) mit der Isolierschicht (83) Gebiete definiert sind, in denen die Halbleiterumhüllungen (4) erzeugt werden.

Description

Die Druckschriften US 2008 / 0 036 038 A1 , US 2005 / 0 145 865 A1 , US 2014 / 0 264 260 A1 und US 2014 / 0 077 220 A1 betreffen Halbleiterchips.
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem Halbleiterchips mit einer hohen externen Quanteneffizienz herstellbar sind.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs 1 und durch einen optoelektronischen Halbleiterchip mit den Merkmalen des unabhängigen Patentanspruchs 11 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Das Verfahren dient zur Herstellung von optoelektronischen Halbleiterchips. Bei dem optoelektronischen Halbleiterchip handelt es sich insbesondere um eine Leuchtdiode, kurz LED.
Das Verfahren umfasst den Schritt des Bereitstellens einer Aufwachsfläche. Die Aufwachsfläche ist dazu eingerichtet, für ein insbesondere epitaktisches Wachstum als Ausgangsfläche zu dienen. Bei der Aufwachsfläche handelt es sich beispielsweise um eine Oberfläche eines Aufwachssubstrats. Ebenso ist es möglich, dass die Aufwachsfläche durch eine Anwachsschicht auf einem Substrat gebildet ist. Beispielsweise ist die Aufwachsfläche aus einem oder mehreren der nachfolgenden Materialien gebildet oder besteht aus einem oder mehreren dieser Materialien: GaN, AlN, SiC, Saphir.
Es wird eine Vielzahl von Halbleitersäulen auf der Aufwachsfläche gewachsen. Die Halbleitersäulen sind bevorzugt separiert voneinander und nicht durchgehend durch ein Material der Halbleitersäulen selbst miteinander verbunden. Die Halbleitersäulen wachsen bevorzugt in Richtung senkrecht zur Aufwachsfläche, insbesondere ausschließlich in Richtung senkrecht zur Aufwachsfläche. Ein Aspektverhältnis der Halbleitersäulen, also ein Quotient aus einer mittleren Höhe und einem mittleren Durchmesser der Halbleitersäulen, beträgt bevorzugt mindestens 3 oder 5 oder 10 oder 20.
Die Halbleitersäulen weisen Seitenflächen auf. Die Seitenflächen sind quer, insbesondere senkrecht zur Aufwachsfläche orientiert. Ferner weisen die Halbleitersäulen jeweils Oberseiten oder Spitzen auf. Die Oberseitseiten oder Spitzen weisen eine von den Seitenflächen verschiedene Orientierung zur Aufwachsfläche auf. Bei den Oberseitseiten oder Spitzen handelt es sich beispielsweise um pyramidenförmige oder kegelförmige Bereiche an einer der Aufwachsfläche abgewandten Seite der Halbleitersäulen. Die Oberseiten oder Spitzen verschmälern sich bevorzugt, in Richtung weg von der Aufwachsfläche. Nachfolgend können die Begriffe Oberseiten und Spitzen, sofern nicht abweichend dargestellt, hinsichtlich der Halbleitersäulen synonym verwendet werden.
Das Verfahren umfasst den Schritt des Wachsens von Halbleiterumhüllungen an den Halbleitersäulen. Ein Wachstum der Halbleiterumhüllungen kann von den Spitzen der Halbleitersäulen ausgehen. Bevorzugt jedoch ist das Wachsen der Halbleiterumhüllungen nicht auf die Spitzen der Halbleitersäulen beschränkt. So können die Halbleiterumhüllungen die Seitenflächen der Halbleitersäulen teilweise oder vollständig bewachsen.
Die Halbleiterumhüllungen sind den Halbleitersäulen eineindeutig zugeordnet. Dies kann bedeuten, dass jede der Halbleitersäulen von genau einer der Halbleiterumhüllungen umgeben ist und dass sich in jeder der Halbleiterumhüllungen genau eine der Halbleitersäulen befindet.
Die Halbleiterumhüllungen sind hinsichtlich einer der Aufwachsfläche abgewandten Oberseite bereichsweise oder vollständig als Pyramiden geformt. In Draufsicht gesehen handelt es sich bei den Pyramiden um hexagonale und optional auch um regelmäßige Pyramiden, deren Grundfläche dann ein regelmäßiges Sechseck ist.
Auf die Halbleiterumhüllungen wird eine aktive Zone aufgewachsen. Die aktive Zone ist zur Strahlungserzeugung eingerichtet. Bevorzugt wird in der aktiven Zone sichtbares Licht, insbesondere blaues Licht, erzeugt. Die aktive Zone beinhaltet mindestens einen pn-Übergang, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur, auch als MQW bezeichnet.
Auf die aktive Zone wird eine dotierte Halbleiterschicht gewachsen. Die dotierte Halbleiterschicht weist eine den Halbleiterumhüllungen entgegengesetzte Ladungsträgerleitfähigkeit auf. Ist beispielsweise die dotierte Halbleiterschicht p-dotiert, so sind die Halbleiterumhüllungen und bevorzugt auch die Halbleitersäulen n-dotiert.
Die aktive Zone und die dotierte Halbleiterschicht werden derart auf die Halbleiterumhüllungen aufgewachsen, sodass die aktive Zone und auch die dotierte Halbleiterschicht eine Oberseite der Halbleiterumhüllungen bevorzugt formgetreu nachbilden. Das heißt insbesondere, dass die aktive Zone und die dotierte Halbleiterschicht mindestens bereichsweise pyramidenförmig gestaltet sind. In einem Querschnitt senkrecht zur Aufwachsfläche gesehen können somit die aktive Zone und die dotierte Halbleiterschicht als dreieckiges Sägezahnmuster erscheinen. Dabei können, im Querschnitt gesehen, die aktive Zone, die dotierte Halbleiterschicht und/oder die Spitzen der Halbleiterumhüllungen parallel zueinander verlaufen oder auch in einem bevorzugt konstanten Winkel zueinander, falls eine Schichtdicke etwa der aktiven Zone entlang der Spitzen der Halbleiterumhüllungen variiert.
Auf die dotierte Halbleiterschicht wird eine lichtdurchlässige, elektrisch leitfähige Elektrodenschicht aufgebracht. Die Elektrodenschicht ist bevorzugt aus einem transparenten, leitfähigen Oxid, kurz TCO, hergestellt. Beispielsweise ist die Elektrodenschicht aus einer oder aus mehreren Teilschichten aus Indium-Zinn-Oxid, kurz ITO, erzeugt.
Gemäß zumindest einer Ausführungsform wird durch die Halbleitersäulen, die Halbleiterumhüllungen, die aktive Zone und die dotierte Halbleiterschicht eine Halbleiterschichtenfolge gebildet. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mN oder um ein Phosphid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mAs oder wie Al_nGa_mIn_1-n-mAs_kP_1-k, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 sowie 0 ≤ k < 1 ist. Bevorzugt gilt dabei für zumindest eine Schicht oder für alle Schichten der Halbleiterschichtenfolge 0 < n ≤ 0,8, 0,4 ≤ m < 1 und n + m ≤ 0,95 sowie 0 < k ≤ 0,5. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Das Verfahren ist also zur Herstellung von optoelektronischen Halbleiterchips, insbesondere LEDs, eingerichtet und umfasst zumindest die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:

A) Bereitstellen einer Aufwachsfläche,
B) Wachsen einer Vielzahl von separaten Halbleitersäulen auf der Aufwachsfläche, wobei die Halbleitersäulen quer zur Aufwachsfläche orientierte Seitenflächen und der Aufwachsfläche abgewandte Oberseiten oder Spitzen aufweisen,
C) Wachsen von Halbleiterumhüllungen an den Halbleitersäulen, sodass die Halbleiterumhüllungen die Seitenflächen zumindest zum Teil überwachsen, zumindest bereichsweise als Pyramiden geformt werden und eineindeutig den Halbleitersäulen zugeordnet werden,
D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone und nachfolgend einer dotierten Halbleiterschicht auf die Halbleiterumhüllungen, sodass die aktive Zone und die dotierte Halbleiterschicht eine Oberseite der Halbleiterumhüllungen bevorzugt formgetreu nachbilden, und
E) Aufbringen einer lichtdurchlässigen, elektrisch leitfähigen Elektrodenschicht auf die dotierte Halbleiterschicht.

In Halbleiterschichtenfolgen für Leuchtdioden treten Verluste etwa durch nichtstrahlende Ladungsträgerrekombination auf. Insbesondere weisen sogenannte Auger-Verluste eine kubische Abhängigkeit von einer Ladungsträgerdichte auf. Mit anderen Worten nehmen Auger-Verluste sehr stark mit der Ladungsträgerdichte und damit mit der Stromdichte zu. Eine Reduzierung der effektiven Stromdichte in der Leuchtdiode geht damit einher mit einer erheblichen Reduzierung solcher Verluste. Mit dem hier beschriebenen Verfahren ist ein Halbleiterchip erzielbar, der bei einer vergleichsweise kleinen belegten Fläche auf dem Wachstumssubstrat eine große Fläche der aktiven Zone aufweist. Somit können, bezogen auf eine belegte Fläche an dem Aufwachssubstrat, gleichbleibende Helligkeiten bei einer reduzierten effektiven Stromdichte erzielt werden. Hierdurch sind LEDs mit einer hohen externen Quanteneffizienz realisierbar.
Alternative Möglichkeiten, die effektive Stromdichte zu reduzieren, liegen darin, eine Grundfläche des Halbleiterchips zu vergrößern und eine planar geformte aktive Zone zu verwenden. Hierdurch lassen sich jedoch weniger Halbleiterchips pro Wafer erzielen, wodurch sich höhere Herstellungskosten ergeben. Eine weitere Möglichkeit liegt darin, eine aktive Zone auf Halbleitersäulen direkt aufzuwachsen. Die Halbleitersäulen weisen dabei im Wesentlichen senkrechte Flächen zur Aufwachsfläche auf. Um eine ausreichende Flächenvergrößerung durch solche Säulen zu erzielen, müssen die Säulen über ein vergleichsweise hohes Aspektverhältnis, also über einen großen Quotienten aus Höhe zu Durchmesser, verfügen. Dies führt in der Regel zu einem vergleichsweise unregelmäßigen Bewachsen der Säulen mit der aktiven Zone. Weiterhin weisen solche senkrecht zur Aufwachsfläche orientierten Halbleiterflächen oft eine hohe Defektdichte auf, wodurch eine Effizienz reduziert wird.
Bei dem hier beschriebenen Verfahren können durch die Halbleiterumhüllungen schräg zur Aufwachsfläche verlaufende Seiten der Halbleitersäulen als Grundlage für die aktive Zone verwendet werden. Hierdurch ist ein gleichmäßigeres Wachsen der aktiven Zone auf Flächen mit einer gegenüber senkrechten Flächen reduzierten Defektdichte erzielbar. Ferner ist durch die pyramidenförmigen Halbleiterumhüllungen eine signifikante Flächenvergrößerung der aktiven Zone, relativ zur Aufwachsfläche, erzielbar.
Gemäß zumindest einer Ausführungsform basiert der Halbleiterchip auf dem Materialsystem AlInGaN. Insbesondere basiert die aktive Zone dann auf dem Materialsystem GaN/InGaN oder AlInGaN/GaN/AlGaN.
Gemäß zumindest einer Ausführungsform handelt es sich bei den Seitenflächen der Halbleitersäulen um unpolare Facetten, beispielsweise im Materialsystem GaN um m-Flächen oder a-Flächen, welche senkrecht zur c-Ebene orientiert sind. Bei den der Aufwachsfläche abgewandten Oberseiten der Halbleiterumhüllungen hingegen handelt es sich bevorzugt um semipolare Facetten, die schräg zur Aufwachsfläche orientiert sind.
Gemäß zumindest einer Ausführungsform liegt ein Winkel oder ein mittlerer Winkel der Oberseiten der Halbleiterumhüllungen, relativ zu einem Lot zur Aufwachsfläche, bei mindestens 1° oder 3° oder 5° und/oder bei höchstens 26° oder 23° oder 21° oder 17° oder 15°. Mit anderen Worten sind die Oberseiten der Halbleiterumhüllungen leicht schräg und fast senkrecht zur Aufwachsfläche orientiert. Dies gilt hinsichtlich der gesamten Oberseiten oder bevorzugt für einen Großteil der Oberseiten oder für einen mittleren Winkel.
Die Halbleiterumhüllungen sind an der Oberseite komplett als Pyramiden, insbesondere als hexagonale und optional zusätzlich als regelmäßige Pyramiden, geformt. Die Pyramide der Halbleiterumhüllungen hat dabei bevorzugt einen anderen Winkel als eine gegebenenfalls an den Spitzen der Halbleitersäulen vorhandene Pyramide.
Gemäß zumindest einer Ausführungsform sind die Pyramiden, als die die Halbleiterumhüllungen geformt sind, an ihren Spitzen flacher geformt als in der Aufwachsfläche zugewandten Fußbereichen. Insbesondere kann eine Steigung von Flanken der Pyramiden hin zur Spitze kontinuierlich abnehmen. Eine minimale Steigung der Oberfläche der Halbleiterumhüllungen ist bevorzugt größer als eine maximale Steigung von Pyramiden der Halbleitersäulen selbst.
Gemäß zumindest einer Ausführungsform ist die Aufwachsfläche teilweise von einer Maskenschicht bedeckt. Die Maskenschicht weist vor dem Schritt B) viele Öffnungen auf. Die Öffnungen sind beispielsweise durch ein Ätzverfahrung und/oder ein Nanodruckverfahren erzeugt. Bevorzugt liegen die Öffnungen in der Maskenschicht in einer regelmäßigen Anordnung vor, beispielsweise in einem Rechteckgitter oder einem Sechseckgitter.
Gemäß zumindest einer Ausführungsform werden in Schritt B) die Halbleitersäulen aus den Öffnungen heraus gewachsen. Dabei ist es möglich, dass die Halbleitersäulen nur oder im Wesentlichen nur senkrecht zur Aufwachsfläche gewachsen werden, sodass also die Halbleitersäulen entlang ihrer gesamten Höhe einen Durchmesser aufweisen, der gleich oder nahezu gleich einem Durchmesser der Öffnungen ist.
Gemäß zumindest einer Ausführungsform werden die Halbleiterumhüllungen in Schritt C) bis an die Aufwachsfläche oder bis an die Maskenschicht heran gewachsen, das heißt, die Halbleiterumhüllungen können in direktem Kontakt zu der Aufwachsfläche oder zu der bevorzugt vorhandenen Maskenschicht stehen.
Gemäß zumindest einer Ausführungsform wächst in Schritt C) eine der Aufwachsfläche zugewandte Seite der Halbleiterumhüllungen zusammen. Mit anderen Worten erfolgt eine Koaleszenz. Somit kann in Schritt D) eine durchgehende, zusammenhängende und gegebenenfalls löcherfreie aktive Zone auf den Halbleiterumhüllungen aufgewachsen werden. In Draufsicht gesehen kann somit die Aufwachsfläche vollständig von den Halbleiterumhüllungen und optional von der aktiven Zone bedeckt werden. Entsprechendes kann für die dotierte Halbleiterschicht, die auf die aktive Zone aufgebracht wird, gelten.
Gemäß zumindest einer Ausführungsform wird das Wachsen der Halbleiterumhüllungen in Schritt C) beendet, bevor benachbarte Halbleiterumhüllungen aneinanderstoßen und/oder zusammenwachsen. Mit anderen Worten erfolgt dann gerade keine Koaleszenz durch die Halbleiterumhüllungen.
Gemäß zumindest einer Ausführungsform verbleibt nach Beendigung des Schritts C) zwischen benachbarten Halbleiterumhüllungen ein Zwischenraum, in Richtung parallel zur Aufwachsfläche. Benachbarte Halbleiterumhüllungen von benachbarten Halbleitersäulen berühren sich dann nicht oder zumindest nicht gezielt.
Gemäß zumindest einer Ausführungsform werden die Halbleiterumhüllungen in Schritt C) bei einer Temperatur von mindestens 850 °C oder 900 °C oder 950 °C oder 975 °C gewachsen. Alternativ oder zusätzlich liegt diese Temperatur bei höchstens 1100 °C oder 1050 °C oder 1025 °C. Mit anderen Worten erfolgt das Wachsen der Halbleiterumhüllungen bei einer relativ hohen Temperatur.
Gemäß zumindest einer Ausführungsform erfolgt das Erzeugen der Halbleiterumhüllungen in einem Reaktor, besonders bevorzugt im selben Reaktor wie das Erzeugen der Halbleitersäulen. Ein Reaktordruck beim Erzeugen der Halbleiterumhüllungen liegt bevorzugt bei mindestens 20 mbar oder 40 mbar oder 60 mbar und/oder bei höchstens 500 mbar oder 250 mbar oder 200 mbar oder 150 mbar.
Gemäß zumindest einer Ausführungsform wird beim Erzeugen der Halbleiterumhüllungen als Trägergas N₂ oder H₂ oder eine Mischung aus N₂ und H₂ verwendet. Dabei ist es möglich, dass als Versorgungsgas für Stickstoff Ammoniak, NH₃, verwendet wird. Als Versorgungsgase für eine metallische Komponente, insbesondere für Gallium, werden bevorzugt Trimethylgallium und/oder Triethylgallium verwendet. Es ist möglich, dass die Gase für Stickstoff und für das Metall periodisch oder aperiodisch moduliert werden, um ein Wachstum der Halbleiterumhüllungen mit Facetten mit einer gewünschten Orientierung relativ zur c-Kristallachse zu erzielen. Dabei ist es nicht zwingend erforderlich, dass das Wachsen der Facetten mit Parametern entsprechend eines thermodynamischen Gleichgewichts erfolgt. Das kann bedeuten, dass die Facetten der Halbleiterumhüllung nicht notwendigerweise thermodynamisch stabil sind oder dass die Facetten der Halbleiterumhüllungen aus einer Vielzahl von finiten, stabilen Facetten zusammengesetzt sind.
Eine Möglichkeit, die Halbleitersäulen zu erzeugen, ist in der Druckschrift HARTMANN, J. [et al]: Growth mechanisms of GaN microrods for 3D core-shell LEDs : The influence of silane flow. In: Physica Status Solidi A, Vol. 212, 2015, No. 12, S. 2830 - 2836, angegeben.
Gemäß zumindest einer Ausführungsform werden die Halbleiterumhüllungen und die aktive Zone derart gewachsen, dass ein Quotient aus einer strahlungserzeugenden Fläche der fertigen aktiven Zonen und der Aufwachsfläche mindestens 3 oder 4 oder 6 und/oder höchstens 30 oder 20 oder 15 beträgt. Dieser Quotient wird nachfolgend auch als Flächenfaktor, abgekürzt A, bezeichnet.
Gemäß zumindest einer Ausführungsform werden die Halbleitersäulen in Schritt B) in einem regelmäßigen Raster mit einem mittleren Rastermaß gewachsen. Das mittlere Rastermaß beträgt bevorzugt mindestens 1 µm oder 1,5 µm und/oder höchstens 6 µm oder 4 µm. Bei dem Rastermaß handelt es sich um einen mittleren Abstand von benachbarten, am nächsten beieinanderliegenden Halbleitersäulen.
Gemäß zumindest einer Ausführungsform weisen die Halbleitersäulen nach dem Schritt B) einen mittleren Durchmesser auf, der bei mindestens 0,4 µm oder 0,6 µm liegt. Alternativ oder zusätzlich liegt der mittlere Durchmesser bei höchstens 2 µm oder 1,2 µm oder 1 µm.
Gemäß zumindest einer Ausführungsform weisen die Halbleitersäulen nach dem Schritt B) eine mittlere Höhe auf, die bei mindestens 1 µm oder 3 µm oder 5 µm liegt. Alternativ oder zusätzlich liegt die mittlere Höhe bei höchstens 50 µm oder 15 µm.
Gemäß zumindest einer Ausführungsform beträgt eine Differenz aus dem mittleren Rastermaß und dem mittleren Durchmesser mindestens 0,2 µm oder 0,3 µm und/oder höchstens 3,4 µm oder 2 µm oder 1 µm oder 0,6 µm. Hierdurch ist es möglich, dass die Halbleiterumhüllungen mit einer Dicke im Bereich von mindestens 100 nm oder 200 nm und/oder von höchstens 1 µm oder 0,5 µm oder 0,3 µm erzeugt werden können.
Gemäß zumindest einer Ausführungsform werden im oder nach dem Schritt B), bevorzugt vor dem Schritt E), an den Fußbereichen der Halbleiterumhüllungen und/oder an den Spitzen der Halbleiterumhüllungen jeweils elektrische Isoliergebiete erzeugt. Über solche Isoliergebiete ist es möglich, Leckströme oder Kurzschlüsse an Knickpunkten der Oberseite der Halbleiterumhüllungen zu verhindern. Mit anderen Worten werden durch die Isoliergebiete Spitzen und Senken an den Halbleiterumhüllungen elektrisch isoliert. Die Isoliergebiete können im Querschnitt gesehen dreieckig geformt sein.
Vor oder im Schritt C) wird auf die Seitenflächen der Halbleitersäulen stellenweise eine elektrische Isolierschicht aufgebracht, das heißt, die Isolierschicht bedeckt die Seitenflächen der Halbleitersäulen nur teilweise. Eine solche Isolierschicht ist strukturiert, um ein Erzeugen der Halbleiterumhüllungen an bestimmten Stellen der Halbleitersäulen zu unterbinden. Über eine solche Isolierschicht werden an den Halbleitersäulen mehrere voneinander separierte Halbleiterumhüllungen erzeugt.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der optoelektronische Halbleiterchip ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale für das Verfahren sind daher auch für den fertigen Halbleiterchip offenbart und umgekehrt.
Der optoelektronische Halbleiterchip umfasst eine Kontaktfläche, bevorzugt eine n-Kontaktfläche. Die Kontaktfläche kann der Aufwachsfläche entsprechen. Ferner beinhaltet der Halbleiterchip eine Vielzahl von separaten Halbleitersäulen auf der Kontaktfläche, wobei die Halbleitersäulen quer zur Kontaktfläche orientierte Seitenflächen und der Kontaktfläche abgewandte Oberseiten oder Spitzen aufweisen. Die Halbleitersäulen sind eineindeutig Halbleiterumhüllungen zugeordnet, wobei die Halbleiterumhüllungen die Seitenflächen der Halbleitersäulen teilweise oder vollständig bedecken und die Halbleiterumhüllungen teilweise oder vollständig als Pyramiden geformt sind. Zur Strahlungserzeugung ist zumindest eine aktive Zone auf den Halbleiterumhüllungen aufgebracht und auf der zumindest einen aktiven Zone befindet sich eine dotierte Halbleiterschicht, die bevorzugt eine der Kontaktschicht entgegengesetzte Polarität aufweist. Die aktive Zone und die dotierte Halbleiterschicht bilden die Halbleiterumhüllungen bevorzugt formgetreu nach, insbesondere in einem Querschnitt gesehen. Auf der dotierten Halbleiterschicht befindet sich eine lichtdurchlässige, elektrisch leitfähige Elektrodenschicht. Ein Quotient aus einer strahlungserzeugenden Fläche der aktiven Zone und der Kontaktfläche, in Draufsicht gesehen, beträgt mindestens 3.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von die Erfindung illustrierenden Beispielen und anhand eines Ausführungsbeispiels näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:

1 schematische Schnittdarstellungen von Verfahrensschritten eines nicht erfindungsgemäßen, illustrierenden Beispiels eines Verfahrens zur Herstellung von optoelektronischen Halbleiterchips,
13A eine schematische Schnittdarstellung einer Halbleiterumhüllung und einer Halbleitersäule für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips,
2, 3, 7 und 13B schematische Schnittdarstellungen von Halbleiterumhüllungen und Halbleitersäulen von nicht erfindungsgemäßen, illustrierenden Beispielen für optoelektronische Halbleiterchips,
4 bis 6 und 8 bis 12 schematische Schnittdarstellungen und Elektronenmikroskop-Aufnahmen von nicht erfindungsgemäßen, illustrierenden Beispielen von optoelektronischen Halbleiterchips, und
14 schematische Darstellungen von Emissionseigenschaften von nicht erfindungsgemäßen, illustrierenden Beispielen von optoelektronischen Halbleiterchips.

In 1 ist in Schnittdarstellungen schematisch ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips 1 illustriert. Gemäß 1A wird ein Aufwachssubstrat 2 bereitgestellt, beispielsweise ein elektrisch leitfähiges Substrat. Auf eine Aufwachsfläche 20 des Aufwachssubstrats 2 wird eine Maskenschicht 23 aufgebracht und mit Öffnungen versehen. In den Öffnungen liegt die Aufwachsfläche 20 frei.
Gemäß 1B werden Halbleitersäulen 3 aus den Öffnungen herausgewachsen. Die Halbleitersäulen 3 werden dabei im Wesentlichen vertikal, also in Richtung parallel zu einem Lot zur Aufwachsfläche 20, erzeugt. Die Halbleitersäulen 3 weisen Seitenflächen 32 und Oberseiten oder Spitzen 33 auf. Die Seitenflächen 32 sind senkrecht zur Aufwachsfläche 20 orientiert. Die Spitzen 33 sind je als Pyramide mit vergleichsweise flachen Seitenflächen gestaltet.
Bei der Maskenschicht 23 handelt es sich bevorzugt um eine elektrisch isolierende, dielektrische Schicht. Die Maskenschicht 23 ist beispielsweise aus einem Siliziumoxid, einem Siliziumnitrid oder aus Tantaloxid gebildet. Eine Dicke der Maskenschicht 23 liegt bevorzugt bei mindestens 20 nm und/oder bei höchstens 500 nm oder 200 nm.
In 1C ist gezeigt, dass auf die Halbleitersäulen 3 jeweils Halbleiterumhüllungen 4 aufgewachsen werden. Das Aufwachsen der Halbleiterumhüllungen 4 erfolgt bei vergleichsweise hohen Temperaturen. Hierdurch weist eine dem Aufwachssubstrat 2 abgewandte Oberseite 40 der fertigen Halbleiterumhüllungen relativ kleine Winkel α zu dem Lot L zur Aufwachsfläche 20 auf. Dabei können die Halbleiterumhüllungen 4 einen Fußbereich 42 mit einer relativ großen Steigung und eine Spitze 44 mit einer vergleichsweise geringen Steigung aufweisen. Dabei ist die Steigung in den Spitzen 44 der Halbleiterumhüllungen größer als in den Spitzen 33 der Halbleitersäulen 3. Die Halbleiterumhüllungen 4 bedecken dabei die Seitenflächen 32 der Halbleitersäulen 3 zum Teil. Die Halbleiterumhüllungen 4 reichen nicht bis zur Maskenschicht 23 heran, sodass ein freier Zwischenraum zwischen den Halbleiterumhüllungen 4 und der Maskenschicht 23 gebildet ist.
Durch die pyramidalen Strukturen der Halbleiterumhüllungen 4 ist bereits eine effiziente Lichtauskopplung von Strahlung aus dem Halbleiterchip heraus gewährleistet. Ein separates Erzeugen einer Aufrauung durch Materialwegnahme, insbesondere durch Ätzen, ist nicht erforderlich.
Die Halbleitersäulen 3 sowie die Halbleiterumhüllungen 4 werden hinsichtlich ihrer Form also allein durch ein Wachsen erzeugt. Es ist damit vermeidbar, dass zum Herstellen der Halbleitersäulen 3 sowie der Halbleiterumhüllungen 4 Material entfernende Verfahrensschritte wie Ätzen herangezogen werden müssen.
Weitere Verfahrensschritte wie das Aufbringen einer aktiven Zone, das Erzeugen zumindest einer weiteren dotierten Halbleiterschicht oder das Anbringen von elektrischen Kontaktschichten ist zur Vereinfachung der Darstellung in 1 nicht gezeigt.
Wie in 2 gezeigt, weisen die Halbleiterumhüllungen 4 an der Spitze 44 einen relativ großen Winkel α1 zum Lot L zur Aufwachsfläche 20 auf. In dem Fußbereich 42 ist der Winkel α2 zum Lot L vergleichsweise klein. Die Halbleiterumhüllung 4 reicht bis an die Aufwachsfläche 20 heran.
In 3 ist ein weiteres illustrierendes Beispiel der Halbleiterumhüllungen 4 gezeigt. Die Halbleiterumhüllungen 4 sind im Querschnitt gesehen näherungsweise dreieckig geformt und weisen näherungsweise einen konstanten Flankenwinkel α auf, beispielsweise mit einer Toleranz von höchstens 5° oder 3° oder 1,5°. Schematisch eingetragen sind eine Höhe H, ein Durchmesser D und ein Rastermaß P der Halbleitersäulen 3.
In den 3B und 3D sind für verschiedene Höhen H, Durchmesser D die Flankenwinkel α zugehöriger Halbleiterumhüllungen 4 aufgetragen. Ferner ist ein Facettentyp F in Form von Miller'schen Indizes angegeben. In den 3C und 3E sind entsprechende Auftragungen der Höhe H gegenüber einem Flächenfaktor A angegeben. Der Flächenfaktor A ist eine Fläche der Oberseite 40 der Halbleiterumhüllungen 4, geteilt durch eine Größe der Aufwachsfläche 20. Hierbei sind in den 3C und 3E die Flächenfaktoren A einerseits nur für die Halbleitersäulen 3 sowie andererseits für die Halbleiterumhüllungen 4 aufgetragen. Zu erkennen ist, dass der Flächenfaktor A für die Halbleiterumhüllungen 4 signifikant größer ist als für die Halbleitersäulen 3 allein.
Der Durchmesser D liegt bevorzugt im Bereich von 1 µm bis 1,5 µm. Die Höhe H liegt insbesondere im Bereich von einigen Mikrometern. Der Winkel α ist bevorzugt kleiner als 17°. Ein Facettentyp der Oberseite 40 ist damit bevorzugt, in Miller'schen Indizes, 2 0 2 1 oder 3 0 3 1 oder 4 0 4 1. Entsprechende Facettentypen können auch bei allen anderen Beispielen vorliegen.
Die Halbleitersäulen 3, die Halbleiterumhüllungen 4 sowie die weiteren Halbleiterkomponenten des Halbleiterchips basieren dabei auf dem Materialsystem AlInGaN. Insbesondere sind die Halbleitersäulen 3 und die Halbleiterumhüllungen 4 je aus n-dotiertem GaN.
Durch die Halbleiterumhüllungen 4 ist ein höherer Flächenfaktor A erzielbar als allein durch die Halbleitersäulen 3 mit unpolaren Facetten. Durch ein Umwachsen der Halbleitersäulen 3 mit den Halbleiterumhüllungen 4 ist eine größere Licht erzeugende Fläche einer aktiven Zone erzielbar. Die Halbleiterumhüllungen 4 haben semipolare Facetten und können mit einer geringen Defektdichte erzeugt werden. Hierdurch sind insgesamt bei einer relativ geringen Stromdichte eine hohe Lichtausbeute pro Flächeneinheit der Aufwachsfläche 20 und eine hohe Effizienz erreichbar.
Gemäß 4, siehe die Schnittdarstellung in 4A und die Elektronenmikroskop-Aufnahme in 4B, sind die Halbleiterumhüllungen 4 derart gewachsen, dass sie in direktem Kontakt zu der Maskenschicht 23 stehen. Benachbarte Halbleiterumhüllungen 4 berühren sich nicht. Gemäß 4A ist auf die Halbleiterumhüllungen 4 die aktive Zone 5 aufgebracht, auf der sich wiederum eine dotierte Halbleiterschicht 6 befindet. Bevorzugt sind die Halbleitersäulen 3 und die Halbleiterumhüllungen 4 n-dotiert und die dotierte Halbleiterschicht 6 ist p-dotiert, insbesondere aus p-dotiertem GaN. Die aktive Zone 5 ist bevorzugt aus Quantentopfschichten aus InGaN und aus Barriereschichten aus GaN gebildet.
Auf der Halbleiterschicht 6 befindet sich die lichtdurchlässige, elektrisch leitfähige Elektrodenschicht 7, beispielsweise aus ITO. Elektrische Kontakte zur externen Kontaktierung des optoelektronischen Halbleiterchips 1 sind nicht gezeichnet. Das Substrat 2 ist elektrisch leitfähig oder hin zu den Halbleitersäulen 3 mit einer nicht gezeichneten elektrisch leitfähigen Beschichtung versehen, die als weitere Elektrodenschicht dient. An einer dem Aufwachssubstrat 2 abgewandten Seite besteht eine elektrische Verbindung zwischen benachbarten Halbleiterumhüllungen 4 über die bevorzugt durchgehende Elektrodenschicht 7.
Das Beispiel der 5, siehe die Schnittdarstellung in 5A sowie die Elektronenmikroskop-Aufnahmen in den 5B und 5C, entspricht im Wesentlichen dem der 4. Jedoch reichen die Halbleiterumhüllungen 4 nicht bis an die Maskenschicht 23 heran.
Gemäß 6, siehe die Schnittdarstellung in 6A sowie die Elektronenmikroskop-Aufnahme in 6B, sind die Spitzen 44 der Halbleiterumhüllungen 4 als hexagonale, regelmäßige Pyramiden geformt. Entlang des Lots L zur Aufwachsfläche 20 machen die Spitzen 44 einen Großteil der Halbleiterumhüllungen 4 aus, beispielsweise mindestens 60 % oder 80 % oder 90 % entlang des Lots L. Der Fußbereich 42 ist mit nur einem kleinen Flankenwinkel zum Lot L gestaltet und somit näherungsweise als Sechskantprisma geformt. Entlang des Lots L macht der Fußbereich 42 nur einen kleinen Teil aus. Benachbarte Halbleiterumhüllungen 4 berühren sich nicht.
Gemäß 7, siehe die elektronenmikroskopische Aufnahme, ist der näherungsweise prismatische Fußbereich 42 entlang des Lots länger gestaltet als in 6. Beispielsweise macht der Fußbereich 42 dann entlang des Lots mindestens 40 % oder 50 % und/oder höchstens 70 % oder 60 % der Halbleiterumhüllungen 4 aus.
Gemäß 8, gezeigt als Schnittdarstellung, berühren die Halbleiterumhüllungen 4 die Maskenschicht 23. Benachbarte Halbleiterumhüllungen 4 stoßen zwischen den Halbleitersäulen 3 zusammen, sodass in Draufsicht gesehen eine geschlossene, zusammenhängende Schicht aus den einzelnen Halbleiterumhüllungen 4 gebildet ist, die die Aufwachsfläche 20 vollständig bedeckt.
Auch gemäß 9 sind, wie in 8, die Halbleiterumhüllungen 4 koalesziert. Jedoch reichen, anders als in 8, die Halbleiterumhüllungen 4 nicht bis an die Maskenschicht 23 heran.
Gemäß 10 befinden sich, im Querschnitt gesehen, an Knickbereichen der aktiven Zone 5 elektrische Isoliergebiete 8. Über die elektrischen Isoliergebiete 8 im dem Aufwachssubstrat 2 nächstgelegenen Bereich der Halbleiterumhüllungen 4 ist verhindert, dass eine Bestromung der aktiven Zone 5 in diesem Gebiet erfolgt. Zur Herstellung der Isoliergebiete 8 werden die Zwischenbereiche zwischen den Halbleiterumhüllungen 4 beispielsweise vollständig mit einem Material für die Isoliergebiete 8 aufgefüllt, das anschließend teilweise entfernt wird. Die Isoliergebiete 8 sind beispielsweise aus Siliziumdioxid hergestellt.
Gemäß 11 sind die Halbleiterumhüllungen 4 von der Maskenschicht 23 beabstandet. Im Übrigen entspricht das Beispiel der 11 dem der 10.
Gemäß 12 sind zusätzlich an den Knickbereichen an den Spitzen der Halbleiterumhüllungen 4 weitere elektrische Isoliergebiete 8b angebracht, zusätzlich zu den Isoliergebieten 8a in den Senken. Die Isoliergebiete 8a, 8b werden, wie bevorzugt auch in allen anderen Beispielen, direkt auf die dotierte Halbleiterschicht 6 aufgebracht, alternativ direkt auf die aktive Zone 5. Die Elektrodenschicht 7 wird nach den Isoliergebieten 8a, 8b erzeugt. Hierdurch sind Leckströme oder elektrische Kurzschlüsse in den Knickbereichen der aktiven Zone 5 verhinderbar.
In den schematischen Schnittdarstellungen in den 13A und 13B sind mehrere Halbleiterumhüllungen 4 an je einer der Halbleitersäulen 3 angebracht. Die Halbleiterumhüllungen 4 sind voneinander beabstandet. Eine oberste Halbleiterumhüllung 4 ist pyramidal geformt mit einem Fußbereich 42, der prismatisch gestaltet ist. Die untere Halbleiterumhüllung 4 ist rein prismatisch oder als Pyramidenstumpf mit einem kleinen Winkel zum Lot L gestaltet.
Bereiche der Seitenflächen 32, die nicht von den Halbleiterumhüllungen 4 bedeckt sind, können mit einer elektrischen Isolierschicht 83, beispielsweise aus einem Siliziumnitrid, bedeckt sein. Über den Bedeckungsgrad der Seitenflächen 32 mit der Isolierschicht 83 sind Gebiete definierbar, in denen die Halbleiterumhüllungen 4 erzeugt werden.
Gemäß 13B sind zwei der näherungsweise prismatischen, unteren Halbleiterumhüllungen 4 vorhanden. Eine Isolierschicht 83 ist in 13B nicht vorhanden. Eine entsprechende Isolierschicht 83 kann zuerst aufgebracht und nach dem Erzeugen der Halbleiterumhüllungen 4 wieder entfernt werden.
In 14 sind Emissionseigenschaften von hier beschriebenen aktiven Zonen auf Halbleiterumhüllungen 4 gezeigt. Die 14A, 14B betreffen dabei Ausführungsformen, wie in den 6 und 7 angegeben. Die 14C und 14D sind auf Beispiele gerichtet, wie obenstehend in Verbindung mit 4 erläutert.
Gemäß der 14A, 14B erfolgt eine Strahlungserzeugung überwiegend nahe der Spitze der Halbleitersäulen. Hierdurch ist eine vergleichsweise geringe spektrale Breite der Emission erzielbar. Gemäß 14A beträgt die spektrale Emissionsbreite, FWHM, ungefähr 42 nm. Demgegenüber ist die spektrale Emissionsbreite in 14C vergrößert auf ungefähr 47 nm. Die Stärke der Lichtemission ist dabei in den 14B und 14D durch die Schraffur angedeutet, größere Schraffurdichten entsprechen einer höheren Lichtemission.
Dies liegt insbesondere daran, dass an einem Spitzenbereich eine vergleichsweise langwellige Strahlung emittiert wird, wohingegen nahe den Fußbereichen eine relativ kurzwellige Strahlung erzeugt wird. Durch eine Eingrenzung des Bereichs, in dem Strahlung erzeugt wird, ist das Emissionsspektrum in seiner spektralen Breite reduzierbar. Umgekehrt sind besonders breite Emissionsspektren, beispielsweise zur Erzeugung von Licht mit einem hohen Farbwiedergabeindex, durch die Strukturen der 14D erreichbar.
Ferner ist aus den 14B und 14D erkennbar, dass durch die Halbleiterumhüllungen eine Lichtauskopplung insbesondere im Bereich der Spitzen erhöht ist.

Claims

Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) mit den Schritten: A) Bereitstellen einer Aufwachsfläche (20), B) Wachsen einer Vielzahl von separaten Halbleitersäulen (3) auf der Aufwachsfläche (20), wobei die Halbleitersäulen (3) quer zur Aufwachsfläche (20) orientierte Seitenflächen (32) und der Aufwachsfläche (20) abgewandte Oberseiten (33) aufweisen, C) Wachsen von Halbleiterumhüllungen (4) an den Halbleitersäulen (3), sodass die Halbleiterumhüllungen (4) die Seitenflächen (32) zumindest zum Teil überwachsen, mindestens bereichsweise als Pyramiden geformt werden und eineindeutig den Halbleitersäulen (3) zugeordnet sind, D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone (5) und nachfolgend einer dotierten Halbleiterschicht (6) auf die Halbleiterumhüllungen (4), sodass die aktive Zone (5) und die dotierte Halbleiterschicht (6) eine Oberseite (40) der Halbleiterumhüllungen (4) nachbilden, und E) Aufbringen einer lichtdurchlässigen, elektrisch leitfähigen Elektrodenschicht (7) auf die dotierte Halbleiterschicht (6), wobei die Halbleiterumhüllungen (4) an ihren Spitzen (44) als hexagonale Pyramiden und an der Aufwachsfläche (20) zugewandten Fußbereichen (42) als hexagonale Prismen gewachsen werden, und wobei vor oder im Schritt C) auf die Seitenflächen (32) der Halbleitersäulen (3) stellenweise eine elektrische Isolierschicht (83) aufgebracht wird, sodass mehrere der Halbleiterumhüllungen (4) an je einer der Halbleitersäulen (3) angebracht werden und über einen Bedeckungsgrad der Seitenflächen (32) mit der Isolierschicht (83) Gebiete definiert sind, in denen die Halbleiterumhüllungen (4) erzeugt werden.
Verfahren nach dem vorhergehenden Anspruch, bei dem der optoelektronische Halbleiterchip (1) auf dem Materialsystem AlInGaN basiert, wobei die Seitenflächen (32) der Halbleitersäulen (3) unpolare Facetten und die der Aufwachsfläche (20) abgewandten Oberseiten (40) der Halbleiterumhüllungen (4) semi-polare Facetten sind, und wobei ein mittlerer Winkel (α) der Oberseiten (40) zu einem Lot (L) zur Aufwachsfläche (20) zwischen einschließlich 3° und 23° liegt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Aufwachsfläche (20) teilweise von einer Maskenschicht (23) bedeckt ist, wobei in der Maskenschicht (23) vor dem Schritt B) in einer regelmäßigen Anordnung Öffnungen erzeugt werden und die Halbleitersäulen (3) im Schritt B) aus den Öffnungen heraus wachsen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterumhüllungen (4) im Schritt C) bis an die Aufwachsfläche (20) oder bis an die Maskenschicht (23) wachsen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt C) die Halbleiterumhüllungen (4) an einer der Aufwachsfläche (20) zugewandten Seite zusammenwachsen, sodass im Schritt D) eine durchgehende, zusammenhängende aktive Zone (5) auf den Halbleiterumhüllungen (4) aufgewachsen wird.
Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Wachsen der Halbleiterumhüllungen (4) im Schritt C) bei einer Temperatur zwischen 850 °C und 1100 °C erfolgt, wobei als Trägergas H₂ oder N₂ oder eine Mischung aus N₂ und H₂ verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterumhüllungen (4) aus n-dotiertem GaN gewachsen werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterumhüllungen (4) derart gewachsen werden, sodass ein Quotient aus einer strahlungserzeugenden Fläche der fertigen aktiven Zone (5) und der Aufwachsfläche (20) zwischen einschließlich 3 und 20 beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die im Schritt B) in einem Raster mit einem mittleren Rastermaß (P) zwischen einschließlich 1 µm und 4 µm gewachsen werden, wobei nach dem Schritt B) ein mittlerer Durchmesser (D) der Halbleitersäulen (3) zwischen einschließlich 0,6 µm und 1 µm liegt und eine mittlere Höhe (H) der Halbleitersäulen (3) zwischen einschließlich 3 µm. und 15 µm beträgt, und wobei eine Differenz aus dem mittleren Rastermaß (P) und dem mittleren Durchmesser (D) mindestens 0,2 µm und höchstens 3,4 µm ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im oder nach dem Schritt D) an der Aufwachsfläche (20) zugewandten Fußbereichen (42) und/oder an der Aufwachsfläche (20) abgewandten Spitzen (44) der Halbleiterumhüllungen (4) jeweils elektrische Isoliergebiete (8) erzeugt werden.
Optoelektronischer Halbleiterchip (1), aufweisend: - eine Kontaktfläche (20), - eine Vielzahl von separaten Halbleitersäulen (3) auf der Kontaktfläche (20), wobei die Halbleitersäulen (3) quer zur Kontaktfläche (20) orientierte Seitenflächen (32) und der Kontaktfläche (20) abgewandte Oberseiten (33) aufweisen, - den Halbleitersäulen (3) eineindeutig zugeordneten Halbleiterumhüllungen (4), die die Seitenflächen (32) zum Teil bedecken und die an ihren Spitzen (44) als hexagonale Pyramiden und an der Aufwachsfläche (20) zugewandten Fußbereichen (42) als hexagonale Prismen gewachsen sind, - zumindest einer zur Strahlungserzeugung eingerichteten aktiven Zone (5) auf den Halbleiterumhüllungen (4) und einer auf der aktiven Zone (5) angebrachten dotierten Halbleiterschicht (6), wobei die aktive Zone (5) und die dotierte Halbleiterschicht (6) die Halbleiterumhüllungen (4) nachbilden, und - einer lichtdurchlässigen, elektrisch leitfähigen Elektrodenschicht (7) auf der dotierten Halbleiterschicht (6), wobei - ein Quotient aus einer strahlungserzeugenden Fläche der aktiven Zone (5) und der Kontaktfläche (20) mindestens 3 beträgt, - die Halbleiterumhüllungen (4) an ihren Spitzen (44) als hexagonale Pyramiden und an der Aufwachsfläche (20) zugewandten Fußbereichen (42) als hexagonale Prismen geformt sind, und - auf den Seitenflächen (32) der Halbleitersäulen (3) stellenweise eine elektrische Isolierschicht (83) aufgebracht ist, sodass mehrere der Halbleiterumhüllungen (4) an je einer der Halbleitersäulen (3) angebracht sind und über einen Bedeckungsgrad der Seitenflächen (32) mit der Isolierschicht (83) Gebiete definiert sind, in denen sich die Halbleiterumhüllungen (4) befinden.