WO2017097597A1 - Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2017097597A1
WO2017097597A1 PCT/EP2016/078663 EP2016078663W WO2017097597A1 WO 2017097597 A1 WO2017097597 A1 WO 2017097597A1 EP 2016078663 W EP2016078663 W EP 2016078663W WO 2017097597 A1 WO2017097597 A1 WO 2017097597A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
columns
layer
growth
growth surface
Prior art date
Application number
PCT/EP2016/078663
Other languages
English (en)
French (fr)
Inventor
Adrian Stefan Avramescu
Hans-Jürgen LUGAUER
Tansen Varghese
Tilman SCHIMPKE
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2017097597A1 publication Critical patent/WO2017097597A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Definitions

  • One problem to be solved is a method
  • the method is used to produce optoelectronic semiconductor chips.
  • the optoelectronic semiconductor chip is
  • a light emitting diode in short LED.
  • the method comprises the step of providing a growth area.
  • Growth surface is designed to serve as a starting surface for a particularly epitaxial growth.
  • the growth area is one
  • the growth surface is formed by a growth layer on a substrate.
  • the growth surface is one or more of the following materials formed or consists of one or more of these
  • a plurality of semiconductor pillars are grown on the growth surface.
  • Semiconductor columns are preferably separated from one another and not interconnected by a material of the semiconductor columns themselves.
  • the semiconductor columns preferably grow in the direction perpendicular to the growth surface
  • average diameter of the semiconductor columns is preferably at least 3 or 5 or 10 or 20.
  • Semiconductor columns side surfaces on.
  • the side surfaces are oriented transversely, in particular perpendicular to the growth surface.
  • the semiconductor pillars each have tops or tips.
  • the top sides or tips have a different orientation from the side surfaces
  • top sides or tips are, for example, pyramidal or conical regions on a side of the semiconductor pillars facing away from the growth surface.
  • the tops or tops preferably narrow in the direction away from the
  • the method comprises the step of growing semiconductor claddings on the semiconductor pillars.
  • a growth of semiconductor cladding can emanating from the tips of the semiconductor columns.
  • the growth of the semiconductor cladding is not limited to the tips of the semiconductor pillars.
  • the semiconductor claddings may partially or completely overgrow the side surfaces of the semiconductor pillars.
  • Semiconductor columns of exactly one of the semiconductor cladding is surrounded and that in each of the semiconductor cladding is exactly one of the semiconductor columns.
  • pyramid Semiconductor enclosures with respect to a wax surface facing away from the top surface partially or completely formed as pyramids.
  • pyramid does not necessarily exclude that a flank angle changes away from the growth surface along the pyramids. Seen in plan view, it is in the pyramids
  • Semiconductor cladding grown an active zone.
  • the active zone is set up for generating radiation.
  • Visible light is preferred in the active zone
  • the active zone especially blue light, generated.
  • a doped semiconductor layer is grown on the active zone.
  • the doped semiconductor layer preferably has a
  • semiconductor cladding and preferably also the semiconductor columns n-doped are applied to the active zone and the doped semiconductor layer.
  • the active zone and the doped semiconductor layer may thus appear as a triangular sawtooth pattern.
  • the active zone, the doped semiconductor layer and / or the tips of the semiconductor claddings may run parallel to each other or at a preferably constant angle to one another, if a layer thickness of the active region along the tips of the semiconductor cladding varies.
  • a light-transmissive, electrically conductive layer is applied to the doped semiconductor layer
  • Electrode layer is preferably made of a transparent, conductive oxide, short TCO.
  • the electrode layer is one or more
  • Semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m N m Ga or a phosphide compound semiconductor material such as
  • Compound semiconductor material such as Al n In ] __ n _ m Ga m As or as Al n Ga m In ] __ n _ m AskP ] __k, where each 0 ⁇ n 1, 0 ⁇ m 1 and n + m ⁇ 1 and 0 ⁇ k ⁇ 1 is.
  • the method is for producing optoelectronic semiconductor chips,
  • LEDs in particular LEDs, and comprises at least the following steps, preferably in the order given: A) providing a growth surface,
  • Wax-oriented side surfaces Wax-oriented side surfaces
  • Semiconductor chip can be achieved, which has a large area of the active zone with a comparatively small occupied area on the growth substrate.
  • uniform brightnesses can be achieved with a reduced effective current density.
  • LEDs with a high external quantum efficiency can be realized.
  • Alternative ways to reduce the effective current density are to create a footprint of the
  • the semiconductor columns are in the
  • the active zone is then based on the material system GaN / InGaN or Al InGaN / GaN / AlGa.
  • the side surfaces of the semiconductor pillars are non-polar facets, for example, in the material system GaN about m-surfaces or a-surfaces, which are oriented perpendicular to the c-plane. In the wax surface facing away from the tops of the
  • semiconductor claddings are preferably semipolar facets which are oriented obliquely to the growth surface.
  • the tops of the semiconductor claddings are slightly oblique and nearly perpendicular to the growth area
  • Pyramids in particular as hexagonal and / or regular pyramids shaped.
  • the pyramid of the semiconductor cladding preferably has a different angle than one
  • the pyramids, as the semiconductor claddings are formed are formed at their tips shallower than in the growth surface facing
  • the growth surface is partially covered by a mask layer.
  • the mask layer has many openings before step B).
  • the openings are produced, for example, by an etching process and / or a nanoprinting process.
  • the openings are present in the mask layer in a regular arrangement, for example in a rectangular grid or a
  • step B) the semiconductor columns are grown out of the openings.
  • the semiconductor columns it is possible for the semiconductor columns to be grown only or essentially only perpendicularly to the growth surface, so that therefore the semiconductor columns have a diameter along their entire height that is equal to or almost equal to a diameter of the openings.
  • Semiconductor cladding in step C) grown up to the growth surface or to the mask layer, that is, the semiconductor cladding may be in direct contact with the growth surface or to the preferably present
  • step C) a side of the surface facing the growth surface grows
  • step D) a continuous, contiguous and possibly hole-free active zone grown on the semiconductor cladding.
  • the growth area can be completely covered by the semiconductor claddings and optionally by the active area.
  • the same can apply to the doped semiconductor layer which is applied to the active zone.
  • the growth of the semiconductor claddings in step C) is terminated before
  • step C) Semiconductor claddings in step C) at a temperature of at least 850 ° C or 900 ° C or 950 ° C or 975 ° C
  • this temperature is at most 1100 ° C or 1050 ° C or 1025 ° C. In other words, the growth of the semiconductor cladding occurs at a relatively high temperature.
  • the production of the semiconductor cladding takes place in a reactor, particularly preferably in the same reactor as the production of the
  • Semiconductor cladding is preferably at least 20 mbar or 40 mbar or 60 mbar and / or at most 500 mbar or 250 mbar or 200 mbar or 150 mbar.
  • the semiconductor envelopes when generating the semiconductor envelopes as a carrier gas 2 or H2 or a
  • Facets with parameters corresponding to a thermodynamic equilibrium may mean that the facets of the semiconductor cladding do not necessarily have
  • Semiconductor claddings are composed of a variety of finite, stable facets.
  • a quotient of a radiation-generating surface of finished active zones and the growth area is at least 3 or 4 or 6 and / or at most 30 or 20 or 15. This quotient is also referred to below as the area factor, abbreviated to A.
  • step B Grown semiconductor columns in step B) in a regular grid with an average pitch.
  • the middle one
  • Pitch is preferably at least 1 ym or 1.5 ym and / or at most 6 ym or 4 ym.
  • the pitch is a mean distance from adjacent, closest semiconductor columns.
  • Diameter which is at least 0.4 ym or 0.6 ym. Alternatively or additionally, the average diameter is at most 2 ym or 1.2 ym or 1 ym. According to at least one embodiment, the
  • Semiconductor columns after step B) has an average height which is at least 1 ym or 3 ym or 5 ym. Alternatively or additionally, the mean height is at most 50 ym or 15 ym.
  • a difference between the average pitch and the mean diameter is at least 0.2 ym or 0.3 ym and / or at most 3.4 ym or 2 ym or 1 ym or 0.6 ym.
  • the semiconductor cladding can be produced with a thickness in the range of at least 100 nm or 200 nm and / or of at most 1 ym or 0.5 ym or 0.3 ym.
  • isolation regions can be triangular in cross-section.
  • Such an insulating layer may be patterned to produce the
  • Insulating layer it is possible to produce on the semiconductor columns a plurality of separated semiconductor cladding.
  • an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip is preferably produced by a method as stated in connection with one or more of the above-mentioned embodiments. Features for the method are therefore also disclosed for the finished semiconductor chip and vice versa.
  • the optoelectronic semiconductor chip has a contact surface, preferably an n-contact surface.
  • the contact surface may correspond to the growth surface. Furthermore, the
  • Semiconductor chip a plurality of separate semiconductor pillars on the contact surface, wherein the semiconductor pillars have transversely to the contact surface oriented side surfaces and the contact surface facing away from tops or tips.
  • Semiconductor columns are uniquely associated with semiconductor claddings, wherein the semiconductor claddings partially or completely cover the side surfaces of the semiconductor columns and partially or completely cover the semiconductor claddings
  • At least one active zone is applied to the semiconductor cladding, and on the at least one active zone there is a doped semiconductor layer, which is preferably one of the
  • the active zone and the doped semiconductor layer preferably reproduce the semiconductor claddings in a formally correct manner, in particular as seen in a cross section.
  • Semiconductor layer is a light-transmissive, electrically conductive electrode layer.
  • a quotient of a radiation-generating area of the active zone and the contact area, seen in plan view, is at least 3.
  • Figure 1 is a schematic sectional views of
  • Figures 2, 3, 7 and 13 are schematic sectional views of Halbleiterumhüllitch and semiconductor columns for optoelectronic described here
  • Figure 14 is a schematic representation of
  • FIG. 1 is a sectional view schematically showing a method for the production of optoelectronic devices
  • a growth substrate 2 is provided, for example an electrically conductive substrate.
  • a mask layer 23rd is provided on a growth surface 20 of the growth substrate 2 .
  • the growth surface 20 is exposed.
  • semiconductor columns 3 are grown out of the openings.
  • the semiconductor columns 3 are in the Essentially vertically, ie in the direction parallel to a solder to the growth surface 20.
  • the semiconductor pillars 3 have side surfaces 32 and tops or tips 33.
  • the side surfaces 32 are oriented perpendicular to the growth surface 20.
  • the tips 33 are each as a pyramid with
  • the mask layer 23 is preferably an electrically insulating, dielectric layer.
  • Mask layer 23 is formed, for example, of a silicon oxide, a silicon nitride or tantalum oxide.
  • a thickness of the mask layer 23 is preferably at least 20 nm and / or at most 500 nm or 200 nm.
  • FIG. 1B shows that semiconductor wafers 4 are respectively grown on the semiconductor columns 3. The growth of the semiconductor sheaths 4 takes place at
  • Semiconductor sheaths 4 have a foot portion 42 with a relatively large pitch and a tip 44 with a relatively small pitch.
  • the slope in the tips 44 of the semiconductor cladding is greater than in the
  • the semiconductor claddings 4 cover the side surfaces 32 of the semiconductor pillars 3 in part.
  • the semiconductor cladding 4 does not extend to the mask layer 23, so that a free space is formed between the semiconductor cladding 4 and the mask layer 23.
  • the pyramidal structures of the semiconductor envelopes 4 already ensure an efficient light extraction of radiation from the semiconductor chip. A separate generation of a roughening by material removal, in particular by etching, is not required.
  • the semiconductor columns 3 and the semiconductor sheaths 4 are thus generated in terms of their shape solely by growth. It is thus avoidable that for the production of the semiconductor columns 3 and the semiconductor claddings 4 material removing process steps such as etching must be used.
  • the semiconductor claddings 4 at the tip 44 have a relatively large angle l to the solder L to the growth surface 20.
  • the semiconductor cladding 4 extends to the
  • the semiconductor sheaths 4 are approximately triangular in cross-section and have approximately a constant flank angle, for example with a tolerance of at most 5 ° or 3 ° or 1.5 °.
  • Plotted schematically are a height H, a diameter D and a pitch P of the semiconductor columns 3. In FIGS. 3B and 3D, for different heights H, diameter D, the flank angles are associated
  • Area factor A is an area of the upper side 40 of FIG.
  • the area factors A are, on the one hand, only for the semiconductor columns 3 and, on the other hand, for the semiconductor claddings 4
  • the diameter D is preferably in the range of 1 ym to 1.5 ym.
  • the height H is in particular in the range of a few micrometers.
  • the angle is preferably less than 17 °. A facet type of the upper surface 40 is thus preferred, in
  • the semiconductor columns 3, the semiconductor sheaths 4 and the other semiconductor components of the semiconductor chip are based on the AlInGaN material system.
  • the semiconductor pillars 3 and the semiconductor clads 4 are each made of n-doped GaN.
  • Semiconductor claddings 4 have semi-polar facets and can be produced with a low defect density. As a result, a high light yield per unit area of the growth surface 20 and high efficiency can be achieved overall at a relatively low current density. In the embodiment of Figure 4, see the
  • the semiconductor claddings 4 have grown in such a way that they are in direct contact with the mask layer 23. Adjacent semiconductor claddings 4 do not touch each other.
  • the active zone 5 is applied to the semiconductor envelopes 4, on which in turn a
  • doped semiconductor layer 6 is located.
  • the semiconductor columns 3 and the semiconductor clads 4 are n-doped and the doped semiconductor layer 6 is p-doped,
  • the active zone 5 is preferably made of quantum well layers of InGaN and
  • the substrate 2 is electrically conductive or toward the semiconductor columns 3 with one not
  • Sectional view in Figure 6A and the electron micrograph in Figure 6B are the tips 44 of
  • Semiconductor claddings 4 are shaped as hexagonal, regular pyramids. Along the lot L to the growth surface 20, the tips 44 make up a majority of the semiconductor casings 4, for example at least 60% or 80% or 90% along the solder L.
  • the root region 42 is of only a small size
  • foot region 42 then makes up at least 40% or 50% and / or at most 70% or 60% of semiconductor wraps 4 along the solder.
  • the semiconductor claddings 4 touch the mask layer 23. Adjacent semiconductor claddings 4 abut between the semiconductor columns 3 together, so that in
  • Layer is formed from the individual semiconductor sheaths 4, which completely covers the growth surface 20.
  • the semiconductor claddings 4 are coalesced. However, unlike in FIG. 8, the semiconductor claddings 4 do not reach the mask layer 23.
  • Semiconductor cladding 4 is prevented from energizing the active zone 5 in this area.
  • the intermediate regions between the semiconductor claddings 4 are completely filled with a material for the insulating regions 8, for example
  • the isolation regions 8 are made of silicon dioxide, for example.
  • the semiconductor claddings 4 are spaced apart from the mask layer 23.
  • the embodiment of FIG. 11 corresponds to the embodiment of FIG. 10.
  • additional electrical insulating regions 8b are additionally provided at the bend regions at the tips of the semiconductor sheaths 4, in addition to the insulating regions 8a in the depressions.
  • the isolation regions 8a, 8b are, as preferred in all others
  • Embodiments directly to the doped Semiconductor layer 6 applied, alternatively directly to the active zone 5.
  • the electrode layer 7 is after the
  • Isolation regions 8a, 8b generated. As a result, leakage currents or electrical short circuits in the kink areas of the active zone 5 can be prevented.
  • FIGS. 13A and 13B a plurality of semiconductor claddings 4 are attached to each of the semiconductor columns 3.
  • the semiconductor claddings 4 are spaced from each other. A supreme
  • Semiconductor cladding 4 is pyramidally shaped with a
  • Foot area 42 which is designed prismatic.
  • the lower semiconductor cladding 4 is purely prismatic or as
  • Truncated pyramid designed with a small angle to the Lot L.
  • Semiconductor cladding 4 are covered, may be covered with an electrical insulating layer 83, for example, of a silicon nitride. On the degree of coverage of the side surfaces 32 with the insulating layer 83 are definable areas in which the semiconductor sheaths 4 are generated.
  • Insulating layer 83 is not present in FIG. 13B. A corresponding insulating layer 83 may be applied first and removed again after the semiconductor cladding 4 has been produced.
  • FIGS. 14A, 14B relate to this Embodiments, as indicated in Figures 6 and 7.
  • Figures 14C and 14D are directed to embodiments as explained above in connection with Figure 4. According to FIGS. 14A, 14B, radiation is generated predominantly near the tip of the semiconductor columns. This results in a comparatively small spectral width of
  • the spectral emission width in FIG. 14C is increased to approximately 47 nm.
  • the intensity of the light emission is indicated in FIGS light emission. This is due in particular to the fact that a comparatively long-wave radiation is emitted at a tip region, whereas a relatively short-wave radiation is generated near the foot regions. By limiting the region in which radiation is generated, the emission spectrum can be reduced in its spectral width. Conversely are
  • H mean height of the semiconductor columns in ym

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

In einer Ausführungsform ist das Verfahren zur Herstellung von LEDs eingerichtet und umfasst die Schritte: A) Bereitstellen einer Aufwachsfläche (20), B) Wachsen einer Vielzahl von Halbleitersäulen (3) auf der Aufwachsfläche (20), wobei die Halbleitersäulen (3) quer zur Aufwachsfläche (20) orientierte Seitenflächen (32) und der Aufwachsfläche (20) abgewandte Oberseiten (33) aufweisen, C) Wachsen von Halbleiterumhüllungen (4) an den Halbleitersäulen (3), sodass die Halbleiterumhüllungen (4) die Seitenflächen (32) überwachsen, als Pyramiden geformt und eineindeutig den Halbleitersäulen (3) zugeordnet werden, D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone (5) und einer dotierten Halbleiterschicht (6) auf die Halbleiterumhüllungen (4), sodass die aktive Zone (5) und die dotierte Halbleiterschicht (6) eine Oberseite (40) der Halbleiterumhüllungen (4) nachbilden, und E) Aufbringen einer lichtdurchlässigen Elektrodenschicht (7) auf die dotierte Halbleiterschicht (6).

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein
optoelektronischer Halbleiterchip angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem Halbleiterchips mit einer hohen externen Quanteneffizienz herstellbar sind.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst.
Bevorzugte Weiterbildungen sind Gegenstand der übrigen
Ansprüche .
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterchips. Bei dem optoelektronischen Halbleiterchip handelt es sich
insbesondere um eine Leuchtdiode, kurz LED.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens einer Aufwachsfläche. Die
Aufwachsfläche ist dazu eingerichtet, für ein insbesondere epitaktisches Wachstum als Ausgangsfläche zu dienen. Bei der Aufwachsfläche handelt es sich beispielsweise um eine
Oberfläche eines Aufwachssubstrats . Ebenso ist es möglich, dass die Aufwachsfläche durch eine Anwachsschicht auf einem Substrat gebildet ist. Beispielsweise ist die Aufwachsfläche aus einem oder mehreren der nachfolgenden Materialien gebildet oder besteht aus einem oder mehreren dieser
Materialien: GaN, A1N, SiC, Saphir.
Gemäß zumindest einer Ausführungsform wird eine Vielzahl von Halbleitersäulen auf der Aufwachsfläche gewachsen. Die
Halbleitersäulen sind bevorzugt separiert voneinander und nicht durchgehend durch ein Material der Halbleitersäulen selbst miteinander verbunden. Die Halbleitersäulen wachsen bevorzugt in Richtung senkrecht zur Aufwachsfläche,
insbesondere ausschließlich in Richtung senkrecht zur
Aufwachsfläche. Ein Aspektverhältnis der Halbleitersäulen, also ein Quotient aus einer mittleren Höhe und einem
mittleren Durchmesser der Halbleitersäulen, beträgt bevorzugt mindestens 3 oder 5 oder 10 oder 20.
Gemäß zumindest einer Ausführungsform weisen die
Halbleitersäulen Seitenflächen auf. Die Seitenflächen sind quer, insbesondere senkrecht zur Aufwachsfläche orientiert. Ferner weisen die Halbleitersäulen jeweils Oberseiten oder Spitzen auf. Die Oberseitseiten oder Spitzen weisen eine von den Seitenflächen verschiedene Orientierung zur
Aufwachsfläche auf. Bei den Oberseitseiten oder Spitzen handelt es sich beispielsweise um pyramidenförmige oder kegelförmige Bereiche an einer der Aufwachsfläche abgewandten Seite der Halbleitersäulen. Die Oberseiten oder Spitzen verschmälern sich bevorzugt, in Richtung weg von der
Aufwachsfläche. Nachfolgend können die Begriffe Oberseiten und Spitzen, sofern nicht abweichend dargestellt,
hinsichtlich der Halbleitersäulen synonym verwendet werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Wachsens von Halbleiterumhüllungen an den Halbleitersäulen. Ein Wachstum der Halbleiterumhüllungen kann von den Spitzen der Halbleitersäulen ausgehen. Bevorzugt jedoch ist das Wachsen der Halbleiterumhüllungen nicht auf die Spitzen der Halbleitersäulen beschränkt. So können die Halbleiterumhüllungen die Seitenflächen der Halbleitersäulen teilweise oder vollständig bewachsen.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterumhüllungen den Halbleitersäulen eineindeutig zugeordnet. Dies kann bedeuten, dass jede der
Halbleitersäulen von genau einer der Halbleiterumhüllungen umgeben ist und dass sich in jeder der Halbleiterumhüllungen genau eine der Halbleitersäulen befindet.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterumhüllungen hinsichtlich einer der Aufwachsfläche abgewandten Oberseite bereichsweise oder vollständig als Pyramiden geformt. Der Begriff Pyramide schließt nicht notwendigerweise aus, dass sich ein Flankenwinkel in Richtung weg von der Aufwachsfläche entlang der Pyramiden ändert. In Draufsicht gesehen handelt es sich bei den Pyramiden
bevorzugt um hexagonale und/oder regelmäßige Pyramiden, deren Grundfläche dann ein regelmäßiges Sechseck ist.
Gemäß zumindest einer Ausführungsform wird auf die
Halbleiterumhüllungen eine aktive Zone aufgewachsen. Die aktive Zone ist zur Strahlungserzeugung eingerichtet.
Bevorzugt wird in der aktiven Zone sichtbares Licht,
insbesondere blaues Licht, erzeugt. Die aktive Zone
beinhaltet mindestens einen pn-Übergang, eine
Einfachquantentopfstruktur oder eine
Mehrfachquantentopfstruktur, auch als MQW bezeichnet. Gemäß zumindest einer Ausführungsform wird auf die aktive Zone eine dotierte Halbleiterschicht gewachsen. Die dotierte Halbleiterschicht weist bevorzugt eine den
Halbleiterumhüllungen entgegengesetzte
Ladungsträgerleitfähigkeit auf. Ist beispielsweise die dotierte Halbleiterschicht p-dotiert, so sind die
Halbleiterumhüllungen und bevorzugt auch die Halbleitersäulen n-dotiert . Gemäß zumindest einer Ausführungsform werden die aktive Zone und die dotierte Halbleiterschicht derart auf die
Halbleiterumhüllungen aufgewachsen, sodass die aktive Zone und auch die dotierte Halbleiterschicht eine Oberseite der Halbleiterumhüllungen bevorzugt formgetreu nachbilden. Das heißt insbesondere, dass die aktive Zone und die dotierte Halbleiterschicht mindestens bereichsweise pyramidenförmig gestaltet sind. In einem Querschnitt senkrecht zur
Aufwachsfläche gesehen können somit die aktive Zone und die dotierte Halbleiterschicht als dreieckiges Sägezahnmuster erscheinen. Dabei können, im Querschnitt gesehen, die aktive Zone, die dotierte Halbleiterschicht und/oder die Spitzen der Halbleiterumhüllungen parallel zueinander verlaufen oder auch in einem bevorzugt konstanten Winkel zueinander, falls eine Schichtdicke etwa der aktiven Zone entlang der Spitzen der Halbleiterumhüllungen variiert.
Gemäß zumindest einer Ausführungsform wird auf die dotierte Halbleiterschicht eine lichtdurchlässige, elektrisch
leitfähige Elektrodenschicht aufgebracht. Die
Elektrodenschicht ist bevorzugt aus einem transparenten, leitfähigen Oxid, kurz TCO, hergestellt. Beispielsweise ist die Elektrodenschicht aus einer oder aus mehreren
Teilschichten aus Indium-Zinn-Oxid, kurz ITO, erzeugt. Gemäß zumindest einer Ausführungsform wird durch die
Halbleitersäulen, die Halbleiterumhüllungen, die aktive Zone und die dotierte Halbleiterschicht eine
Halbleiterschichtenfolge gebildet. Die
Halbleiterschichtenfolge basiert bevorzugt auf einem III-V- Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie
AlnIn]__n_mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs oder wie AlnGamIn]__n_mAskP]__k, wobei jeweils 0 ^ n 1, 0 ^ m 1 und n + m < 1 sowie 0 ^ k < 1 ist. Bevorzugt gilt dabei für zumindest eine Schicht oder für alle Schichten der
Halbleiterschichtenfolge 0 < n < 0,8, 0,4 < m < 1 und n + m < 0,95 sowie 0 < k < 0,5. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterchips,
insbesondere LEDs, eingerichtet und umfasst zumindest die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge: A) Bereitstellen einer Aufwachsfläche,
B) Wachsen einer Vielzahl von separaten Halbleitersäulen auf der Aufwachsfläche, wobei die Halbleitersäulen quer zur
Aufwachsfläche orientierte Seitenflächen und der
Aufwachsfläche abgewandte Oberseiten oder Spitzen aufweisen, C) Wachsen von Halbleiterumhüllungen an den Halbleitersäulen, sodass die Halbleiterumhüllungen die Seitenflächen zumindest zum Teil überwachsen, zumindest bereichsweise als Pyramiden geformt werden und eineindeutig den Halbleitersäulen
zugeordnet werden,
D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone und nachfolgend einer dotierten
Halbleiterschicht auf die Halbleiterumhüllungen, sodass die aktive Zone und die dotierte Halbleiterschicht eine Oberseite der Halbleiterumhüllungen bevorzugt formgetreu nachbilden, und
E) Aufbringen einer lichtdurchlässigen, elektrisch
leitfähigen Elektrodenschicht auf die dotierte
Halbleiterschicht .
In Halbleiterschichtenfolgen für Leuchtdioden treten Verluste etwa durch nichtstrahlende Ladungsträgerrekombination auf. Insbesondere weisen sogenannte Auger-Verluste eine kubische Abhängigkeit von einer Ladungsträgerdichte auf. Mit anderen Worten nehmen Auger-Verluste sehr stark mit der
Ladungsträgerdichte und damit mit der Stromdichte zu. Eine Reduzierung der effektiven Stromdichte in der Leuchtdiode geht damit einher mit einer erheblichen Reduzierung solcher Verluste. Mit dem hier beschriebenen Verfahren ist ein
Halbleiterchip erzielbar, der bei einer vergleichsweise kleinen belegten Fläche auf dem Wachstumssubstrat eine große Fläche der aktiven Zone aufweist. Somit können, bezogen auf eine belegte Fläche an dem Aufwachssubstrat , gleichbleibende Helligkeiten bei einer reduzierten effektiven Stromdichte erzielt werden. Hierdurch sind LEDs mit einer hohen externen Quanteneffizienz realisierbar. Alternative Möglichkeiten, die effektive Stromdichte zu reduzieren, liegen darin, eine Grundfläche des
Halbleiterchips zu vergrößern und eine planar geformte aktive Zone zu verwenden. Hierdurch lassen sich jedoch weniger Halbleiterchips pro Wafer erzielen, wodurch sich höhere
Herstellungskosten ergeben. Eine weitere Möglichkeit liegt darin, eine aktive Zone auf Halbleitersäulen direkt
aufzuwachsen. Die Halbleitersäulen weisen dabei im
Wesentlichen senkrechte Flächen zur Aufwachsfläche auf. Um eine ausreichende Flächenvergrößerung durch solche Säulen zu erzielen, müssen die Säulen über ein vergleichsweise hohes Aspektverhältnis, also über einen großen Quotienten aus Höhe zu Durchmesser, verfügen. Dies führt in der Regel zu einem vergleichsweise unregelmäßigen Bewachsen der Säulen mit der aktiven Zone. Weiterhin weisen solche senkrecht zur
Aufwachsfläche orientierten Halbleiterflächen oft eine hohe Defektdichte auf, wodurch eine Effizienz reduziert wird.
Bei dem hier beschriebenen Verfahren können durch die
Halbleiterumhüllungen schräg zur Aufwachsfläche verlaufende
Seiten der Halbleitersäulen als Grundlage für die aktive Zone verwendet werden. Hierdurch ist ein gleichmäßigeres Wachsen der aktiven Zone auf Flächen mit einer gegenüber senkrechten Flächen reduzierten Defektdichte erzielbar. Ferner ist durch die pyramidenförmigen Halbleiterumhüllungen eine signifikante Flächenvergrößerung der aktiven Zone, relativ zur
Aufwachsfläche, erzielbar.
Gemäß zumindest einer Ausführungsform basiert der
Halbleiterchip auf dem Materialsystem AlInGaN. Insbesondere basiert die aktive Zone dann auf dem Materialsystem GaN/InGaN oder AI InGaN/GaN/AlGa . Gemäß zumindest einer Ausführungsform handelt es sich bei den Seitenflächen der Halbleitersäulen um unpolare Facetten, beispielsweise im Materialsystem GaN um m-Flächen oder a- Flächen, welche senkrecht zur c-Ebene orientiert sind. Bei den der Aufwachsfläche abgewandten Oberseiten der
Halbleiterumhüllungen hingegen handelt es sich bevorzugt um semipolare Facetten, die schräg zur Aufwachsfläche orientiert sind . Gemäß zumindest einer Ausführungsform liegt ein Winkel oder ein mittlerer Winkel der Oberseiten der
Halbleiterumhüllungen, relativ zu einem Lot zur
Aufwachsfläche, bei mindestens 1° oder 3° oder 5° und/oder bei höchstens 26° oder 23° oder 21° oder 17° oder 15°. Mit anderen Worten sind die Oberseiten der Halbleiterumhüllungen leicht schräg und fast senkrecht zur Aufwachsfläche
orientiert. Dies gilt hinsichtlich der gesamten Oberseiten oder bevorzugt für einen Großteil der Oberseiten oder für einen mittleren Winkel.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterumhüllungen an der Oberseite komplett als
Pyramiden, insbesondere als hexagonale und/oder regelmäßige Pyramiden, geformt. Die Pyramide der Halbleiterumhüllungen hat dabei bevorzugt einen anderen Winkel als eine
gegebenenfalls an den Spitzen der Halbleitersäulen vorhandene Pyramide .
Gemäß zumindest einer Ausführungsform sind die Pyramiden, als die die Halbleiterumhüllungen geformt sind, an ihren Spitzen flacher geformt als in der Aufwachsfläche zugewandten
Fußbereichen. Insbesondere kann eine Steigung von Flanken der Pyramiden hin zur Spitze kontinuierlich abnehmen. Eine minimale Steigung der Oberfläche der Halbleiterumhüllungen ist bevorzugt größer als eine maximale Steigung von Pyramiden der Halbleitersäulen selbst. Gemäß zumindest einer Ausführungsform ist die Aufwachsfläche teilweise von einer Maskenschicht bedeckt. Die Maskenschicht weist vor dem Schritt B) viele Öffnungen auf. Die Öffnungen sind beispielsweise durch ein Ätzverfahrung und/oder ein Nanodruckverfahren erzeugt. Bevorzugt liegen die Öffnungen in der Maskenschicht in einer regelmäßigen Anordnung vor, beispielsweise in einem Rechteckgitter oder einem
Sechseckgitter.
Gemäß zumindest einer Ausführungsform werden in Schritt B) die Halbleitersäulen aus den Öffnungen heraus gewachsen.
Dabei ist es möglich, dass die Halbleitersäulen nur oder im Wesentlichen nur senkrecht zur Aufwachsfläche gewachsen werden, sodass also die Halbleitersäulen entlang ihrer gesamten Höhe einen Durchmesser aufweisen, der gleich oder nahezu gleich einem Durchmesser der Öffnungen ist.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterumhüllungen in Schritt C) bis an die Aufwachsfläche oder bis an die Maskenschicht heran gewachsen, das heißt, die Halbleiterumhüllungen können in direktem Kontakt zu der Aufwachsfläche oder zu der bevorzugt vorhandenen
Maskenschicht stehen.
Gemäß zumindest einer Ausführungsform wächst in Schritt C) eine der Aufwachsfläche zugewandte Seite der
Halbleiterumhüllungen zusammen. Mit anderen Worten erfolgt eine Koaleszenz. Somit kann in Schritt D) eine durchgehende, zusammenhängende und gegebenenfalls löcherfreie aktive Zone auf den Halbleiterumhüllungen aufgewachsen werden. In
Draufsicht gesehen kann somit die Aufwachsfläche vollständig von den Halbleiterumhüllungen und optional von der aktiven Zone bedeckt werden. Entsprechendes kann für die dotierte Halbleiterschicht, die auf die aktive Zone aufgebracht wird, gelten .
Gemäß zumindest einer Ausführungsform wird das Wachsen der Halbleiterumhüllungen in Schritt C) beendet, bevor
benachbarte Halbleiterumhüllungen aneinanderstoßen und/oder zusammenwachsen. Mit anderen Worten erfolgt dann gerade keine Koaleszenz durch die Halbleiterumhüllungen.
Gemäß zumindest einer Ausführungsform verbleibt nach
Beendigung des Schritts C) zwischen benachbarten
Halbleiterumhüllungen ein Zwischenraum, in Richtung parallel zur Aufwachsfläche. Benachbarte Halbleiterumhüllungen von benachbarten Halbleitersäulen berühren sich dann nicht oder zumindest nicht gezielt.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterumhüllungen in Schritt C) bei einer Temperatur von mindestens 850 °C oder 900 °C oder 950 °C oder 975 °C
gewachsen. Alternativ oder zusätzlich liegt diese Temperatur bei höchstens 1100 °C oder 1050 °C oder 1025 °C. Mit anderen Worten erfolgt das Wachsen der Halbleiterumhüllungen bei einer relativ hohen Temperatur.
Gemäß zumindest einer Ausführungsform erfolgt das Erzeugen der Halbleiterumhüllungen in einem Reaktor, besonders bevorzugt im selben Reaktor wie das Erzeugen der
Halbleitersäulen. Ein Reaktordruck beim Erzeugen der
Halbleiterumhüllungen liegt bevorzugt bei mindestens 20 mbar oder 40 mbar oder 60 mbar und/oder bei höchstens 500 mbar oder 250 mbar oder 200 mbar oder 150 mbar.
Gemäß zumindest einer Ausführungsform wird beim Erzeugen der Halbleiterumhüllungen als Trägergas 2 oder H2 oder eine
Mischung aus 2 und H2 verwendet. Dabei ist es möglich, dass als Versorgungsgas für Stickstoff Ammoniak, NH3, verwendet wird. Als Versorgungsgase für eine metallische Komponente, insbesondere für Gallium, werden bevorzugt Trimethylgallium und/oder Triethylgallium verwendet. Es ist möglich, dass die Gase für Stickstoff und für das Metall periodisch oder aperiodisch moduliert werden, um ein Wachstum der
Halbleiterumhüllungen mit Facetten mit einer gewünschten Orientierung relativ zur c-Kristallachse zu erzielen. Dabei ist es nicht zwingend erforderlich, dass das Wachsen der
Facetten mit Parametern entsprechend eines thermodynamischen Gleichgewichts erfolgt. Das kann bedeuten, dass die Facetten der Halbleiterumhüllung nicht notwendigerweise
thermodynamisch stabil sind oder dass die Facetten der
Halbleiterumhüllungen aus einer Vielzahl von finiten, stabilen Facetten zusammengesetzt sind.
Eine Möglichkeit, die Halbleitersäulen zu erzeugen, ist in der Druckschrift Jana Hartmann et al . , Growth mechanisms of GaN microrods for 3D core-shell LEDs: The influence of silane flow, in Phys. Status Solidi A, 1-7 (2015) / DOI
10.1002 /pssa .201532316, angegeben. Der Offenbarungsgehalt dieser Druckschrift hinsichtlich des Wachsens der
Halbleitersäulen wird durch Rückbezug mit aufgenommen.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterumhüllungen und die aktive Zone derart gewachsen, dass ein Quotient aus einer Strahlungserzeugenden Fläche der fertigen aktiven Zonen und der Aufwachsfläche mindestens 3 oder 4 oder 6 und/oder höchstens 30 oder 20 oder 15 beträgt. Dieser Quotient wird nachfolgend auch als Flächenfaktor, abgekürzt A, bezeichnet.
Gemäß zumindest einer Ausführungsform werden die
Halbleitersäulen in Schritt B) in einem regelmäßigen Raster mit einem mittleren Rastermaß gewachsen. Das mittlere
Rastermaß beträgt bevorzugt mindestens 1 ym oder 1,5 ym und/oder höchstens 6 ym oder 4 ym. Bei dem Rastermaß handelt es sich um einen mittleren Abstand von benachbarten, am nächsten beieinanderliegenden Halbleitersäulen.
Gemäß zumindest einer Ausführungsform weisen die
Halbleitersäulen nach dem Schritt B) einen mittleren
Durchmesser auf, der bei mindestens 0,4 ym oder 0,6 ym liegt. Alternativ oder zusätzlich liegt der mittlere Durchmesser bei höchstens 2 ym oder 1,2 ym oder 1 ym. Gemäß zumindest einer Ausführungsform weisen die
Halbleitersäulen nach dem Schritt B) eine mittlere Höhe auf, die bei mindestens 1 ym oder 3 ym oder 5 ym liegt. Alternativ oder zusätzlich liegt die mittlere Höhe bei höchstens 50 ym oder 15 ym.
Gemäß zumindest einer Ausführungsform beträgt eine Differenz aus dem mittleren Rastermaß und dem mittleren Durchmesser mindestens 0,2 ym oder 0,3 ym und/oder höchstens 3,4 ym oder 2 ym oder 1 ym oder 0,6 ym. Hierdurch ist es möglich, dass die Halbleiterumhüllungen mit einer Dicke im Bereich von mindestens 100 nm oder 200 nm und/oder von höchstens 1 ym oder 0,5 ym oder 0,3 ym erzeugt werden können. Gemäß zumindest einer Ausführungsform werden im oder nach dem Schritt B) , bevorzugt vor dem Schritt E) , an den Fußbereichen der Halbleiterumhüllungen und/oder an den Spitzen der
Halbleiterumhüllungen jeweils elektrische Isoliergebiete erzeugt. Über solche Isoliergebiete ist es möglich,
Leckströme oder Kurzschlüsse an Knickpunkten der Oberseite der Halbleiterumhüllungen zu verhindern. Mit anderen Worten werden durch die Isoliergebiete Spitzen und Senken an den Halbleiterumhüllungen elektrisch isoliert. Die Isoliergebiete können im Querschnitt gesehen dreieckig geformt sein.
Gemäß zumindest einer Ausführungsform wird vor oder im
Schritt C) auf die Seitenflächen der Halbleitersäulen
zumindest stellenweise eine elektrische Isolierschicht aufgebracht, das heißt, die Isolierschicht kann die
Seitenflächen der Halbleitersäulen vollständig oder,
bevorzugt, nur teilweise bedecken. Eine solche Isolierschicht kann strukturiert sein, um ein Erzeugen der
Halbleiterumhüllungen an bestimmten Stellen der
Halbleitersäulen zu unterbinden. Über eine solche
Isolierschicht ist es möglich, an den Halbleitersäulen mehrere voneinander separierte Halbleiterumhüllungen zu erzeugen . Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der optoelektronische Halbleiterchip ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale für das Verfahren sind daher auch für den fertigen Halbleiterchip offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine Kontaktfläche, bevorzugt eine n-Kontaktflache . Die Kontaktfläche kann der Aufwachsfläche entsprechen. Ferner beinhaltet der
Halbleiterchip eine Vielzahl von separaten Halbleitersäulen auf der Kontaktfläche, wobei die Halbleitersäulen quer zur Kontaktfläche orientierte Seitenflächen und der Kontaktfläche abgewandte Oberseiten oder Spitzen aufweisen. Die
Halbleitersäulen sind eineindeutig Halbleiterumhüllungen zugeordnet, wobei die Halbleiterumhüllungen die Seitenflächen der Halbleitersäulen teilweise oder vollständig bedecken und die Halbleiterumhüllungen teilweise oder vollständig als
Pyramiden geformt sind. Zur Strahlungserzeugung ist zumindest eine aktive Zone auf den Halbleiterumhüllungen aufgebracht und auf der zumindest einen aktiven Zone befindet sich eine dotierte Halbleiterschicht, die bevorzugt eine der
Kontaktschicht entgegengesetzte Polarität aufweist. Die aktive Zone und die dotierte Halbleiterschicht bilden die Halbleiterumhüllungen bevorzugt formgetreu nach, insbesondere in einem Querschnitt gesehen. Auf der dotierten
Halbleiterschicht befindet sich eine lichtdurchlässige, elektrisch leitfähige Elektrodenschicht. Ein Quotient aus einer Strahlungserzeugenden Fläche der aktiven Zone und der Kontaktfläche, in Draufsicht gesehen, beträgt mindestens 3.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter
Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen: Figur 1 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 2, 3, 7 und 13 schematische Schnittdarstellungen von Halbleiterumhüllungen und Halbleitersäulen für hier beschriebene optoelektronische
Halbleiterchips,
Figuren 4 bis 6 und 8 bis 12 schematische
Schnittdarstellungen und Elektronenmikroskop- Aufnahmen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips, und
Figur 14 schematische Darstellungen von
Emissionseigenschaften von Ausführungsbeispielen von hier beschriebenen optoelektronischen
Halbleiterchips .
In Figur 1 ist in Schnittdarstellungen schematisch ein Verfahren zur Herstellung von optoelektronischen
Halbleiterchips 1 illustriert. Gemäß Figur 1A wird ein Aufwachssubstrat 2 bereitgestellt, beispielsweise ein elektrisch leitfähiges Substrat. Auf eine Aufwachsfläche 20 des Aufwachssubstrats 2 wird eine Maskenschicht 23
aufgebracht und mit Öffnungen versehen. In den Öffnungen liegt die Aufwachsfläche 20 frei.
Gemäß Figur 1B werden Halbleitersäulen 3 aus den Öffnungen herausgewachsen. Die Halbleitersäulen 3 werden dabei im Wesentlichen vertikal, also in Richtung parallel zu einem Lot zur Aufwachsfläche 20, erzeugt. Die Halbleitersäulen 3 weisen Seitenflächen 32 und Oberseiten oder Spitzen 33 auf. Die Seitenflächen 32 sind senkrecht zur Aufwachsfläche 20 orientiert. Die Spitzen 33 sind je als Pyramide mit
vergleichsweise flachen Seitenflächen gestaltet.
Bei der Maskenschicht 23 handelt es sich bevorzugt um eine elektrisch isolierende, dielektrische Schicht. Die
Maskenschicht 23 ist beispielsweise aus einem Siliziumoxid, einem Siliziumnitrid oder aus Tantaloxid gebildet. Eine Dicke der Maskenschicht 23 liegt bevorzugt bei mindestens 20 nm und/oder bei höchstens 500 nm oder 200 nm. In Figur 1B ist gezeigt, dass auf die Halbleitersäulen 3 jeweils Halbleiterumhüllungen 4 aufgewachsen werden. Das Aufwachsen der Halbleiterumhüllungen 4 erfolgt bei
vergleichsweise hohen Temperaturen. Hierdurch weist eine dem Aufwachssubstrat 2 abgewandte Oberseite 40 der fertigen
Halbleiterumhüllungen relativ kleine Winkel zu dem Lot L zur Aufwachsfläche 20 auf. Dabei können die
Halbleiterumhüllungen 4 einen Fußbereich 42 mit einer relativ großen Steigung und eine Spitze 44 mit einer vergleichsweise geringen Steigung aufweisen. Dabei ist die Steigung in den Spitzen 44 der Halbleiterumhüllungen größer als in den
Spitzen 33 der Halbleitersäulen 3. Die Halbleiterumhüllungen 4 bedecken dabei die Seitenflächen 32 der Halbleitersäulen 3 zum Teil. Die Halbleiterumhüllungen 4 reichen nicht bis zur Maskenschicht 23 heran, sodass ein freier Zwischenraum zwischen den Halbleiterumhüllungen 4 und der Maskenschicht 23 gebildet ist. Durch die pyramidalen Strukturen der Halbleiterumhüllungen 4 ist bereits eine effiziente Lichtauskopplung von Strahlung aus dem Halbleiterchip heraus gewährleistet. Ein separates Erzeugen einer Aufrauung durch Materialwegnahme, insbesondere durch Ätzen, ist nicht erforderlich.
Die Halbleitersäulen 3 sowie die Halbleiterumhüllungen 4 werden hinsichtlich ihrer Form also allein durch ein Wachsen erzeugt. Es ist damit vermeidbar, dass zum Herstellen der Halbleitersäulen 3 sowie der Halbleiterumhüllungen 4 Material entfernende Verfahrensschritte wie Ätzen herangezogen werden müssen .
Weitere Verfahrensschritte wie das Aufbringen einer aktiven Zone, das Erzeugen zumindest einer weiteren dotierten
Halbleiterschicht oder das Anbringen von elektrischen
Kontaktschichten ist zur Vereinfachung der Darstellung in Figur 1 nicht gezeigt. Beim Ausführungsbeispiel, wie in Figur 2 gezeigt, weisen die Halbleiterumhüllungen 4 an der Spitze 44 einen relativ großen Winkel l zum Lot L zur Aufwachsfläche 20 auf. In dem
Fußbereich 42 ist der Winkel 2 zum Lot L vergleichsweise klein. Die Halbleiterumhüllung 4 reicht bis an die
Aufwachsfläche 20 heran.
In Figur 3 ist ein weiteres Ausführungsbeispiel der
Halbleiterumhüllungen 4 gezeigt. Die Halbleiterumhüllungen 4 sind im Querschnitt gesehen näherungsweise dreieckig geformt und weisen näherungsweise einen konstanten Flankenwinkel auf, beispielsweise mit einer Toleranz von höchstens 5° oder 3° oder 1,5°. Schematisch eingetragen sind eine Höhe H, ein Durchmesser D und ein Rastermaß P der Halbleitersäulen 3. In den Figuren 3B und 3D sind für verschiedene Höhen H, Durchmesser D die Flankenwinkel zugehöriger
Halbleiterumhüllungen 4 aufgetragen. Ferner ist ein
Facettentyp F in Form von Miller 'sehen Indizes angegeben. In den Figuren 3C und 3E sind entsprechende Auftragungen der Höhe H gegenüber einem Flächenfaktor A angegeben. Der
Flächenfaktor A ist eine Fläche der Oberseite 40 der
Halbleiterumhüllungen 4, geteilt durch eine Größe der
Aufwachsfläche 20. Hierbei sind in den Figuren 3C und 3E die Flächenfaktoren A einerseits nur für die Halbleitersäulen 3 sowie andererseits für die Halbleiterumhüllungen 4
aufgetragen. Zu erkennen ist, dass der Flächenfaktor A für die Halbleiterumhüllungen 4 signifikant größer ist als für die Halbleitersäulen 3 allein.
Der Durchmesser D liegt bevorzugt im Bereich von 1 ym bis 1,5 ym. Die Höhe H liegt insbesondere im Bereich von einigen Mikrometern. Der Winkel ist bevorzugt kleiner als 17°. Ein Facettentyp der Oberseite 40 ist damit bevorzugt, in
Miller 'sehen Indizes, 2 0 2 1 oder 3 0 3 1 oder 4 0 4 1.
Entsprechende Facettentypen können auch bei allen anderen Ausführungsbeispielen vorliegen. Die Halbleitersäulen 3, die Halbleiterumhüllungen 4 sowie die weiteren Halbleiterkomponenten des Halbleiterchips basieren dabei auf dem Materialsystem AlInGaN. Insbesondere sind die Halbleitersäulen 3 und die Halbleiterumhüllungen 4 je aus n- dotiertem GaN.
Durch die Halbleiterumhüllungen 4 ist ein höherer
Flächenfaktor A erzielbar als allein durch die
Halbleitersäulen 3 mit unpolaren Facetten. Durch ein Umwachsen der Halbleitersäulen 3 mit den
Halbleiterumhüllungen 4 ist eine größere Licht erzeugende Fläche einer aktiven Zone erzielbar. Die
Halbleiterumhüllungen 4 haben semipolare Facetten und können mit einer geringen Defektdichte erzeugt werden. Hierdurch sind insgesamt bei einer relativ geringen Stromdichte eine hohe Lichtausbeute pro Flächeneinheit der Aufwachsfläche 20 und eine hohe Effizienz erreichbar. Beim Ausführungsbeispiel der Figur 4, siehe die
Schnittdarstellung in Figur 4A und die Elektronenmikroskop- Aufnahme in Figur 4B, sind die Halbleiterumhüllungen 4 derart gewachsen, dass sie in direktem Kontakt zu der Maskenschicht 23 stehen. Benachbarte Halbleiterumhüllungen 4 berühren sich nicht. Gemäß Figur 4A ist auf die Halbleiterumhüllungen 4 die aktive Zone 5 aufgebracht, auf der sich wiederum eine
dotierte Halbleiterschicht 6 befindet. Bevorzugt sind die Halbleitersäulen 3 und die Halbleiterumhüllungen 4 n-dotiert und die dotierte Halbleiterschicht 6 ist p-dotiert,
insbesondere aus p-dotiertem GaN. Die aktive Zone 5 ist bevorzugt aus Quantentopfschichten aus InGaN und aus
Barriereschichten aus GaN gebildet.
Auf der Halbleiterschicht 6 befindet sich die
lichtdurchlässige, elektrisch leitfähige Elektrodenschicht 7, beispielsweise aus ITO. Elektrische Kontakte zur externen Kontaktierung des optoelektronischen Halbleiterchips 1 sind nicht gezeichnet. Das Substrat 2 ist elektrisch leitfähig oder hin zu den Halbleitersäulen 3 mit einer nicht
gezeichneten elektrisch leitfähigen Beschichtung versehen, die als weitere Elektrodenschicht dient. An einer dem
Aufwachssubstrat 2 abgewandten Seite besteht eine elektrische Verbindung zwischen benachbarten Halbleiterumhüllungen 4 über die bevorzugt durchgehende Elektrodenschicht 7.
Das Ausführungsbeispiel der Figur 5, siehe die
Schnittdarstellung in Figur 5A sowie die Elektronenmikroskop- Aufnahmen in den Figuren 5B und 5C, entspricht im
Wesentlichen dem Ausführungsbeispiel der Figur 4. Jedoch reichen die Halbleiterumhüllungen 4 nicht bis an die
Maskenschicht 23 heran.
Beim Ausführungsbeispiel der Figur 6, siehe die
Schnittdarstellung in Figur 6A sowie die Elektronenmikroskop- Aufnahme in Figur 6B, sind die Spitzen 44 der
Halbleiterumhüllungen 4 als hexagonale, regelmäßige Pyramiden geformt. Entlang des Lots L zur Aufwachsfläche 20 machen die Spitzen 44 einen Großteil der Halbleiterumhüllungen 4 aus, beispielsweise mindestens 60 % oder 80 % oder 90 % entlang des Lots L. Der Fußbereich 42 ist mit nur einem kleinen
Flankenwinkel zum Lot L gestaltet und somit näherungsweise als Sechskantprisma geformt. Entlang des Lots L macht der Fußbereich 42 nur einen kleinen Teil aus. Benachbarte
Halbleiterumhüllungen 4 berühren sich nicht.
Beim Ausführungsbeispiel der Figur 7, siehe die
elektronenmikroskopische Aufnahme, ist der näherungsweise prismatische Fußbereich 42 entlang des Lots länger gestaltet als in Figur 6. Beispielsweise macht der Fußbereich 42 dann entlang des Lots mindestens 40 % oder 50 % und/oder höchstens 70 % oder 60 % der Halbleiterumhüllungen 4 aus.
In dem Ausführungsbeispiel der Figur 8, gezeigt als
Schnittdarstellung, berühren die Halbleiterumhüllungen 4 die Maskenschicht 23. Benachbarte Halbleiterumhüllungen 4 stoßen zwischen den Halbleitersäulen 3 zusammen, sodass in
Draufsicht gesehen eine geschlossene, zusammenhängende
Schicht aus den einzelnen Halbleiterumhüllungen 4 gebildet ist, die die Aufwachsfläche 20 vollständig bedeckt.
Auch beim Ausführungsbeispiel der Figur 9 sind, wie in Figur 8, die Halbleiterumhüllungen 4 koalesziert. Jedoch reichen, anders als in Figur 8, die Halbleiterumhüllungen 4 nicht bis an die Maskenschicht 23 heran.
Gemäß Figur 10 befinden sich, im Querschnitt gesehen, an Knickbereichen der aktiven Zone 5 elektrische Isoliergebiete 8. Über die elektrischen Isoliergebiete 8 im dem
Aufwachssubstrat 2 nächstgelegenen Bereich der
Halbleiterumhüllungen 4 ist verhindert, dass eine Bestromung der aktiven Zone 5 in diesem Gebiet erfolgt. Zur Herstellung der Isoliergebiete 8 werden die Zwischenbereiche zwischen den Halbleiterumhüllungen 4 beispielsweise vollständig mit einem Material für die Isoliergebiete 8 aufgefüllt, das
anschließend teilweise entfernt wird. Die Isoliergebiete 8 sind beispielsweise aus Siliziumdioxid hergestellt.
Gemäß Figur 11 sind die Halbleiterumhüllungen 4 von der Maskenschicht 23 beabstandet. Im Übrigen entspricht das Ausführungsbeispiel der Figur 11 dem Ausführungsbeispiel der Figur 10.
Beim Ausführungsbeispiel der Figur 12 sind zusätzlich an den Knickbereichen an den Spitzen der Halbleiterumhüllungen 4 weitere elektrische Isoliergebiete 8b angebracht, zusätzlich zu den Isoliergebieten 8a in den Senken. Die Isoliergebiete 8a, 8b werden, wie bevorzugt auch in allen anderen
Ausführungsbeispielen, direkt auf die dotierte Halbleiterschicht 6 aufgebracht, alternativ direkt auf die aktive Zone 5. Die Elektrodenschicht 7 wird nach den
Isoliergebieten 8a, 8b erzeugt. Hierdurch sind Leckströme oder elektrische Kurzschlüsse in den Knickbereichen der aktiven Zone 5 verhinderbar.
In den schematischen Schnittdarstellungen in den Figuren 13A und 13B sind mehrere Halbleiterumhüllungen 4 an je einer der Halbleitersäulen 3 angebracht. Die Halbleiterumhüllungen 4 sind voneinander beabstandet. Eine oberste
Halbleiterumhüllung 4 ist pyramidal geformt mit einem
Fußbereich 42, der prismatisch gestaltet ist. Die untere Halbleiterumhüllung 4 ist rein prismatisch oder als
Pyramidenstumpf mit einem kleinen Winkel zum Lot L gestaltet.
Bereiche der Seitenflächen 32, die nicht von den
Halbleiterumhüllungen 4 bedeckt sind, können mit einer elektrischen Isolierschicht 83, beispielsweise aus einem Siliziumnitrid, bedeckt sein. Über den Bedeckungsgrad der Seitenflächen 32 mit der Isolierschicht 83 sind Gebiete definierbar, in denen die Halbleiterumhüllungen 4 erzeugt werden .
Gemäß Figur 13B sind zwei der näherungsweise prismatischen, unteren Halbleiterumhüllungen 4 vorhanden. Eine
Isolierschicht 83 ist in Figur 13B nicht vorhanden. Eine entsprechende Isolierschicht 83 kann zuerst aufgebracht und nach dem Erzeugen der Halbleiterumhüllungen 4 wieder entfernt werden .
In Figur 14 sind Emissionseigenschaften von hier
beschriebenen aktiven Zonen auf Halbleiterumhüllungen 4 gezeigt. Die Figuren 14A, 14B betreffen dabei Ausführungsformen, wie in den Figuren 6 und 7 angegeben. Die Figuren 14C und 14D sind auf Ausführungsbeispiele gerichtet, wie obenstehend in Verbindung mit Figur 4 erläutert. Gemäß der Figuren 14A, 14B erfolgt eine Strahlungserzeugung überwiegend nahe der Spitze der Halbleitersäulen. Hierdurch ist eine vergleichsweise geringe spektrale Breite der
Emission erzielbar. Gemäß Figur 14A beträgt die spektrale Emissionsbreite, FWHM, ungefähr 42 nm. Demgegenüber ist die spektrale Emissionsbreite in Figur 14C vergrößert auf ungefähr 47 nm. Die Stärke der Lichtemission ist dabei in den Figuren 14B und 14D durch die Schraffur angedeutet, größere Schraffurdichten entsprechen einer höheren Lichtemission. Dies liegt insbesondere daran, dass an einem Spitzenbereich eine vergleichsweise langwellige Strahlung emittiert wird, wohingegen nahe den Fußbereichen eine relativ kurzwellige Strahlung erzeugt wird. Durch eine Eingrenzung des Bereichs, in dem Strahlung erzeugt wird, ist das Emissionsspektrum in seiner spektralen Breite reduzierbar. Umgekehrt sind
besonders breite Emissionsspektren, beispielsweise zur
Erzeugung von Licht mit einem hohen Farbwiedergabeindex, durch die Strukturen der Figur 14D erreichbar. Ferner ist aus den Figuren 14B und 14D erkennbar, dass durch die Halbleiterumhüllungen eine Lichtauskopplung insbesondere im Bereich der Spitzen erhöht ist.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 121 554.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 optoelektronischer Halbleiterchip
2 Aufwachssubstrat
20 Aufwachsfläche / n-Kontaktfläche
23 Maskenschicht
3 Halbleitersäule
32 Seitenflächen der Halbleitersäule
33 Spitzen der Halbleitersäule
4 Halbleiterumhüllungen
40 Oberseite der Halbleiterumhüllungen
42 Fußbereich der Halbleiterumhüllungen
44 Spitzen der Halbleiterumhüllungen
5 aktive Zone
6 dotierte Halbleiterschicht
7 lichtdurchlässige Elektrodenschicht
8 elektrische Isoliergebiete
83 elektrische Isolierschicht A Flächenfaktor
D mittlerer Durchmesser der Halbleitersäulen in ym
F Facettentyp (Miller 'sehe Indizes)
H mittlere Höhe der Halbleitersäulen in ym
I Intensität in willkürlichen Einheiten
L Lot zur Aufwachsfläche
P mittleres Rastermaß der Halbleitersäulen α mittlerer Winkel der Oberseiten zum Lot
λ Wellenlänge in nm

Claims

Verfahren zur Herstellung von optoelektronischen
Halbleiterchips (1) mit den Schritten:
A) Bereitstellen einer Aufwachsfläche (20),
B) Wachsen einer Vielzahl von separaten
Halbleitersäulen (3) auf der Aufwachsfläche (20), wobei die Halbleitersäulen (3) quer zur
Aufwachsfläche (20) orientierte Seitenflächen (32) und der Aufwachsfläche (20) abgewandte Oberseiten (33) aufweisen,
C) Wachsen von Halbleiterumhüllungen (4) an den
Halbleitersäulen (3) , sodass die
Halbleiterumhüllungen (4) die Seitenflächen (32) zumindest zum Teil überwachsen, mindestens
bereichsweise als Pyramiden geformt werden und eineindeutig den Halbleitersäulen (3) zugeordnet sind,
D) Wachsen einer zur Strahlungserzeugung eingerichteten aktiven Zone (5) und nachfolgend einer dotierten Halbleiterschicht (6) auf die Halbleiterumhüllungen (4), sodass die aktive Zone (5) und die dotierte Halbleiterschicht (6) eine Oberseite (40) der
Halbleiterumhüllungen (4) nachbilden, und
E) Aufbringen einer lichtdurchlässigen, elektrisch
leitfähigen Elektrodenschicht (7) auf die dotierte Halbleiterschicht (6).
Verfahren nach dem vorhergehenden Anspruch,
bei dem der optoelektronische Halbleiterchip (1) auf dem Materialsystem AlInGaN basiert,
wobei die Seitenflächen (32) der Halbleitersäulen (3) unpolare Facetten und die der Aufwachsfläche (20) abgewandten Oberseiten (40) der Halbleiterumhüllungen (4) semi-polare Facetten sind, und
wobei ein mittlerer Winkel (a) der Oberseiten (40) zu einem Lot (L) zur Aufwachsfläche (20) zwischen
einschließlich 3° und 23° liegt.
3. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterumhüllungen (4) ganz als
hexagonale Pyramiden geformt werden,
wobei die Pyramiden an ihren Spitzen (44) flacher sind als an der Aufwachsfläche (20) zugewandten Fußbereichen (42) .
4. Verfahren nach einem der Ansprüche 1 oder 2,
bei dem die Halbleiterumhüllungen (4) an ihren Spitzen (44) als hexagonale Pyramiden und an der Aufwachsfläche (20) zugewandten Fußbereichen (42) als hexagonale
Prismen gewachsen werden.
5. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Aufwachsfläche (20) teilweise von einer Maskenschicht (23) bedeckt ist,
wobei in der Maskenschicht (23) vor dem Schritt B) in einer regelmäßigen Anordnung Öffnungen erzeugt werden und die Halbleitersäulen (3) im Schritt B) aus den Öffnungen heraus wachsen.
6. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterumhüllungen (4) im Schritt C) bis an die Aufwachsfläche (20) oder bis an die
Maskenschicht (23) wachsen.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt C) die Halbleiterumhüllungen (4) an einer der Aufwachsfläche (20) zugewandten Seite
zusammenwachsen, sodass im Schritt D) eine
durchgehende, zusammenhängende aktive Zone (5) auf den Halbleiterumhüllungen (4) aufgewachsen wird.
8. Verfahren nach einem der Ansprüche 1 bis 6,
bei dem das Wachsen der Halbleiterumhüllungen (4) im Schritt C) bei einer Temperatur zwischen 850 °C und 1100 °C erfolgt, wobei als Trägergas H2 oder 2 oder eine Mischung aus 2 und H2 verwendet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterumhüllungen (4) aus n-dotiertem GaN gewachsen werden.
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterumhüllungen (4) derart gewachsen werden, sodass ein Quotient aus einer
Strahlungserzeugenden Fläche der fertigen aktiven Zone (5) und der Aufwachsfläche (20) zwischen einschließlich 3 und 20 beträgt.
11. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleitersäule (3) im Schritt B) in einem Raster mit einem mittleren Rastermaß (P) zwischen einschließlich 1 ym und 4 ym gewachsen werden,
wobei nach dem Schritt B) ein mittlerer Durchmesser (D) der Halbleitersäulen (3) zwischen einschließlich 0,6 ym und 1 ym liegt und eine mittlere Höhe (H) der
Halbleitersäulen (3) zwischen einschließlich 3 ym und 15 ym beträgt, und
wobei eine Differenz aus dem mittleren Rastermaß (P) und dem mittleren Durchmesser (D) mindestens 0,2 ym und höchstens 3,4 ym ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im oder nach dem Schritt D) an der
Aufwachsfläche (20) zugewandten Fußbereichen (42) und/oder an der Aufwachsfläche (20) abgewandten Spitzen (44) der Halbleiterumhüllungen (4) jeweils elektrische Isoliergebiete (8) erzeugt werden.
13. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem vor oder im Schritt C) auf die Seitenflächen (32) der Halbleitersäulen (3) zumindest stellenweise eine elektrische Isolierschicht (83) aufgebracht wird.
Optoelektronischer Halbleiterchip (1), der mit einem Verfahren nach einem der vorhergehenden Ansprüche hergestellt ist, aufweisend:
- eine Kontaktfläche (20),
- eine Vielzahl von separaten Halbleitersäulen (3) auf der Kontaktfläche (20), wobei die Halbleitersäulen (3) quer zur Kontaktfläche (20) orientierte
Seitenflächen (32) und der Kontaktfläche (20) abgewandte Oberseiten (33) aufweisen,
- den Halbleitersäulen (3) eineindeutig zugeordneten Halbleiterumhüllungen (4), die die Seitenflächen (32) zumindest zum Teil bedecken und die mindestens bereichsweise als Pyramiden geformt sind,
- zumindest einer zur Strahlungserzeugung
eingerichteten aktiven Zone (5) auf den
Halbleiterumhüllungen (4) und einer auf der aktiven Zone (5) angebrachten dotierten Halbleiterschicht (6), wobei die aktive Zone (5) und die dotierte Halbleiterschicht (6) die Halbleiterumhüllungen (4) nachbilden, und
- einer lichtdurchlässigen, elektrisch leitfähigen Elektrodenschicht (7) auf der dotierten
Halbleiterschicht (6),
wobei ein Quotient aus einer Strahlungserzeugenden Fläche der aktiven Zone (5) und der Kontaktfläche (20) mindestens 3 beträgt.
PCT/EP2016/078663 2015-12-10 2016-11-24 Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip WO2017097597A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015121554.3A DE102015121554B4 (de) 2015-12-10 2015-12-10 Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015121554.3 2015-12-10

Publications (1)

Publication Number Publication Date
WO2017097597A1 true WO2017097597A1 (de) 2017-06-15

Family

ID=57394573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/078663 WO2017097597A1 (de) 2015-12-10 2016-11-24 Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (3)

Country Link
DE (1) DE102015121554B4 (de)
TW (1) TWI624079B (de)
WO (1) WO2017097597A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870074A (zh) * 2017-06-21 2020-03-06 欧司朗Oled有限责任公司 半导体显示器、光电子半导体构件和其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829443B2 (en) * 2007-01-12 2010-11-09 Qunano Ab Nitride nanowires and method of producing such
US20130015477A1 (en) * 2011-07-12 2013-01-17 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
US20140077220A1 (en) * 2012-09-18 2014-03-20 Glo Ab Nanopyramid Sized Opto-Electronic Structure and Method for Manufacturing of Same
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288799A (ja) 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP5592610B2 (ja) 2006-03-10 2014-09-17 エステイーシー．ユーエヌエム ナノワイヤーの製造方法、ＩＩＩ族窒化物ナノワイヤーアレイ、及びＧａＮ基板構造
CN103022282B (zh) * 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
DE102012101718A1 (de) * 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2014066357A1 (en) * 2012-10-26 2014-05-01 Glo Ab Nanowire led structure and method for manufacturing the same
US20140264260A1 (en) 2013-03-15 2014-09-18 Design Express Limited Light emitting structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829443B2 (en) * 2007-01-12 2010-11-09 Qunano Ab Nitride nanowires and method of producing such
US20130015477A1 (en) * 2011-07-12 2013-01-17 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
US20140077220A1 (en) * 2012-09-18 2014-03-20 Glo Ab Nanopyramid Sized Opto-Electronic Structure and Method for Manufacturing of Same
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870074A (zh) * 2017-06-21 2020-03-06 欧司朗Oled有限责任公司 半导体显示器、光电子半导体构件和其制造方法
CN110870074B (zh) * 2017-06-21 2023-05-23 欧司朗Oled有限责任公司 半导体显示器、光电子半导体构件和其制造方法

Also Published As

Publication number Publication date
DE102015121554A1 (de) 2017-06-14
TW201731122A (zh) 2017-09-01
DE102015121554B4 (de) 2022-01-13
TWI624079B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
EP2820684A1 (de) Optoelektronischer halbleiterchip
DE102010051286A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011112706B4 (de) Optoelektronisches Bauelement
EP2368278B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102008057350A1 (de) Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112012005796T5 (de) Photoaktive Bauelemente mit einer verbesserten Verteilung von Ladungsträgern sowie Verfahren zum Ausbilden derselben
DE102012109594A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE112016001422B4 (de) Optoelektronischer Halbleiterchip
DE102007018307A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102015121554B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015105693B4 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Erzeugung von Strahlung unter Verwendung eines strahlungsemittierenden Halbleiterbauelements
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012107795B4 (de) Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
WO2020114759A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
EP1729349A1 (de) Hochleistungs-leuchtdiode
WO2018167011A1 (de) Verfahren zur herstellung von leuchtdioden und leuchtdiode
WO2017125505A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102015112944A1 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16801211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16801211

Country of ref document: EP

Kind code of ref document: A1