CN110870074B - 半导体显示器、光电子半导体构件和其制造方法 - Google Patents
半导体显示器、光电子半导体构件和其制造方法 Download PDFInfo
- Publication number
- CN110870074B CN110870074B CN201880045189.2A CN201880045189A CN110870074B CN 110870074 B CN110870074 B CN 110870074B CN 201880045189 A CN201880045189 A CN 201880045189A CN 110870074 B CN110870074 B CN 110870074B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- pillars
- semiconductor pillars
- display
- electrical contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 554
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000005693 optoelectronics Effects 0.000 title description 10
- 230000005855 radiation Effects 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims description 65
- 238000005266 casting Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 20
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 185
- 239000000463 material Substances 0.000 description 47
- 239000000945 filler Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 13
- 239000012212 insulator Substances 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 238000004382 potting Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229940125898 compound 5 Drugs 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000001012 protector Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005056 compaction Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- -1 phosphorus compound Chemical class 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003856 thermoforming Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
在实施方式中,半导体显示器(10)包括多个半导体柱(2)以及第一和第二电接触片(3、4)。半导体柱(2)分别包括第一导电类型的半导体核(21)和与第一导电类型不同的第二导电类型的半导体壳(23)以及位于它们之间的用于产生辐射的有源层(22)。半导体柱(2)分别包括通电壳(24),所述通电壳为了通电施加到相应的半导体壳(23)上。半导体柱(2)单独或以小组(29)通过第一和第二电接触片(3、4)彼此独立地被电气控制。
Description
本发明涉及一种半导体显示器。此外,本发明还涉及一种光电子半导体构件。此外,本发明还涉及一种用于制造半导体显示器和光电子半导体构件的方法。
本发明所要解决的技术问题是提供一种半导体显示器,所述半导体显示器具有高的分辨率并且可以高效地制造。
该技术问题特别通过具有独立权利要求的特征的半导体显示器、光电子半导体构件和方法解决。优选的扩展方案是从属权利要求的主题。
根据至少一个实施方式,半导体显示器用于示出图像、尤其是可运动的图像。优选地,半导体显示器设定用于彩色的显示。为此,半导体显示器具有多个像点,所述像点也被称为像素。各个像点尤其设定用于光的不同颜色的辐射。由各个像点发射的不同颜色的光优选由蓝色、红色和绿色的光组成。
根据至少一个实施方式,半导体显示器包括多个半导体柱。尤其通过半导体柱形成像点。在此,每个像点优选包括其中多个、也可能仅其中一个半导体柱。半导体柱可以单独地或以小组组合地彼此独立地被电气控制。小组例如意味着最高25或16或10或4个半导体柱。
根据至少一个实施方式,半导体构件包括第一和第二电接触片。接触片优选是列触点和行触点。通过接触片可以对半导体柱进行电气控制。
根据至少一个实施方式,半导体柱分别包括第一导电类型的半导体核。半导体核尤其相应由n型掺杂的半导体材料构成。
根据至少一个实施方式,半导体柱分别包括由半导体材料构成的半导体壳,所述半导体材料具有与第一导电类型不同的第二导电类型。所述半导体壳尤其由p型导电的半导体材料构成。
根据至少一个实施方式,半导体柱分别包括有源层。有源层、例如单量子阱结构或多量子阱结构优选连续位于相应的半导体核与相关的半导体壳之间。有源层设定用于产生辐射、尤其用于产生可见光、如蓝光。所有半导体柱和进而所有有源层可以在制造公差的范围内设计为结构相同的,从而所有半导体柱发射相同颜色的初级辐射。备选地,不同的半导体柱具有彼此不同的用于产生不同的颜色和/或波长的光的有源层。
根据至少一个实施方式,半导体柱分别具有通电壳。通电壳设定用于给相应的配属的半导体壳通电。通电壳优选由透明的导电的氧化物(简称为TCO)、如氧化铟锡构成,或由一种或多种金属、如银构成。
在至少一个实施方式中,半导体显示器包括多个半导体柱以及第一和第二电接触片。半导体柱分别包括第一导电类型的半导体核和与第一导电类型不同的第二导电类型的半导体壳以及位于它们之间的用于产生辐射的有源层。半导体柱分别包括通电壳,所述通电壳为了通电施加到相应的半导体壳上。半导体柱单独或以小组通过第一和第二电接触片彼此独立地被电气控制。
利用在此描述的显示器可以建立具有很小的尺寸的各个像点,并且所述像点可以组合为一个模块,和/或在显示器中使用。能够通过使用单独或以小组可电气寻址的半导体柱减小各个像点的可能的尺寸。在此,各个半导体柱优选在俯视图中看具有大约1μm2的面积。
因此,利用在此描述的方法,在此处描述的显示器中,每mm2例如可以生长至少1000×1000=106个半导体柱。半导体柱可以以该密度存在于显示器中,或者在横向距离方面进行扩展,从而在已完成的显示器中在各个像点及半导体柱之间存在更大的距离。在此,半导体柱优选具有类似的高度和直径。换言之,半导体柱的高度和平均直径的纵横比优选在数量级1中,但也可以更大。
用于制造LED显示器的备选的可能性是,制造各个大的半导体芯片,并且以光刻方式结构化所述半导体芯片。然而,通过与在此描述的显示器不同地仅二维设计的有源区对于每个单位面积的亮度形成限制。此外,与在此处结构化的半导体柱中不同,在大面积的连续的半导体层序列生长时,困难会增加。在常规的二维的半导体层中,各个像点的大小被限制为大约10μm的边长和因此大约100μm2的面积,以便实现足够的亮度。与此相对,利用在此描述的显示器可以使得至少在生长衬底上的可单独响应的半导体柱和/或像点的密度实现增加100倍。
根据至少一个实施方式,半导体显示器包括一个或多个浇注体。所述至少一个浇注体对于产生的辐射来说优选是不可透过的。备选地,浇注体可以是可透过辐射的。
根据至少一个实施方式,半导体柱基于III-V半导体材料。所述半导体材料例如是氮化合物半导体材料、如AlnIn1-n-mGamN,或是磷化合物半导体材料、如AlnIn1-n-mGamP,或是砷化合物半导体材料、如AlnIn1-n-mGamAs或AlnGamIn1-n-mAskP1-k,其中分别:0≤n≤1,0≤m≤1并且n+m≤1,以及0≤k<1。在此优选地,适用于半导体层序列的至少一个层或所有层的是,0<n≤0.8,0.4≤m<1并且n+m≤0.95,以及0<k≤0.5。在此,半导体层序列可以具有掺杂材料以及附加的组成部分。然而为了简单起见,仅说明了所述半导体层序列的晶格的主要组成部分,亦即Al、As、Ga、In、N或P,即便它们可以用少量的其他材料部分来替换和/或补充。优选地,半导体柱基于材料系统AlInGaN。
根据至少一个实施方式,半导体显示器包括至少104或105或106或107个半导体柱。在此,半导体柱中的例如三个或四个可以连接为一个像点。生长衬底上的和/或已制成的显示器中的半导体柱的表面密度例如是每mm2至少102或103或104或106个。
根据至少一个实施方式,半导体柱位于浇注体的凹部中。凹部可以与半导体柱设计为相同形状的,从而凹部完全或基本上完全、例如至少50%或70%或85%被半导体柱填充。凹部尤其形状配合地并且完全被半导体柱和相关的通电壳一起填充。在此,通电壳可以具有恒定的层厚。备选地,凹部例如在横截面图中看具有与半导体柱不同的基本形状,从而凹部仅部分、例如最高30%或50%或70%被半导体柱填充。
根据至少一个实施方式,半导体柱的平均直径是至少10nm或40nm或250nm。备选地或附加地,半导体柱具有最高10μm或5μm或2μm的平均直径。平均直径优选在0.5μm至2μm之间,包含端点。
根据至少一个实施方式,半导体柱的平均高度与平均直径的比是至少0.2或0.5或1。备选地或附加地,该比是最高10或6或3或1.5。备选地,该比可以是比较大的,例如是至少3或5或7,尤其在5至10之间,包括端点。
根据至少一个实施方式,半导体柱设计为六边形。也就是说,尤其通过正六边形柱和/或通过六边形棱锥形成半导体柱。
根据至少一个实施方式,半导体柱从底部区域开始生长。尖部与底部区域对置。尖部优选是棱锥形的,尤其是形式为正六边形棱锥。备选地,尖部可以是倒圆的或平整的。
根据至少一个实施方式,通过底部区域给半导体柱通电。底部区域尤其形成半导体柱的n型侧面。用于给半导体柱通电的半导体接触层和/或TCO接触层可以位于底部区域上。
根据至少一个实施方式,有源层分别连续在半导体柱的侧面和/或尖部上延伸。备选地,有源层可以被限制于相关的半导体柱的侧面和/或尖部的特定的区域。
根据至少一个实施方式,第一接触片在俯视图中看垂直于或几乎垂直于第二接触片地延伸。因此可以实现列触点和行触点。
根据至少一个实施方式,在运行时在半导体柱中产生的辐射仅通过底部区域并且因此沿远离尖部的方向离开所述半导体柱。在此,主发射方向优选与半导体柱的纵轴线平行,从相应的底部区域延伸到尖部地定向。备选地,可以沿远离底部区域的方向尤其仅通过尖部发射辐射。此外,也可以部分在半导体柱的侧面上发射产生的辐射。
根据至少一个实施方式,半导体柱在浇注体的一个或两个相互对置的主侧凸出于浇注体。也就是说,浇注体的厚度可以小于半导体柱的高度。因此,半导体柱沿纵轴线仅部分位于浇注体中。备选地,浇注体可以更厚地设计,从而沿纵轴线看使半导体柱完全位于浇注体内,或者半导体柱仅在主侧凸出于浇注体。
根据至少一个实施方式,第一接触片在半导体柱的尖部上沿行延伸。因此可以通过第一接触片电接触半导体柱的尖部。在此,接触片可以被局限于尖部的区域,并且因此与底部区域间隔开地延伸。第一接触片可以基本上垂直于半导体柱的纵轴线地定向。
根据至少一个实施方式,第二接触片包括半导体层、尤其n型导电的半导体层。优选地,半导体柱从所述半导体层开始生长。
根据至少一个实施方式,第二接触片的半导体层被结构化为列触点。也就是说,在俯视图中看,半导体层随后被分为多个条带。备选地,所述半导体层可以是非中断的且连续的层。所述半导体层例如具有至少10nm或0.1μm或0.2μm和/或最高2μm或1μm的厚度。
根据至少一个实施方式,在半导体层的背对半导体柱的侧面安置有至少一个镜子。所述至少一个镜子设定用于反射在运行时产生的辐射。镜子可以直接位于半导体层上,或者优选与半导体层间隔开地布置。镜子优选是金属镜子或全反射金属组合镜子。
根据至少一个实施方式,在至少一个镜子上或在镜子的至少一个上或在所有镜子上安置有电穿通接触件。穿通接触件优选沿远离半导体柱的方向延伸。此外,因此用于连接半导体柱的所有电触点可以安置在半导体显示器的唯一的主侧。
根据至少一个实施方式,半导体显示器包括一个或多个掩模层。至少一个、优选刚好一个掩模层包括多个开口。半导体柱均从开口开始生长,从而可以在开口与半导体柱之间存在一一对应关系。在此,完成生长的半导体柱优选具有比开口更大的直径,从而在俯视图中看,开口分别可以完全被半导体柱覆盖。
根据至少一个实施方式,掩模层由无机材料、如氮化物、尤其氮化硅或氧化物、如二氧化硅构成。掩模层优选是连续的层,从而在唯一的层中成形所有开口。掩模层尤其是薄的层、例如具有最高200nm或50nm或10nm或3nm的厚度。在开口旁的掩模层的厚度尤其是至少0.1nm或1nm或5nm或20nm。
根据至少一个实施方式,第二接触片包括至少一个透明的导电的层。所述导电的层优选位于底部区域上,或位于第二接触片的尤其n型导电的半导体层上。透明的导电的层可以在被结构化为各个条带时沿列延伸,并且形成列触点。
根据至少一个实施方式,第一接触片设计用于反射待产生的辐射。在此,第一接触片尤其包括通电壳。在该情况下,优选由反射金属、如银形成通电壳。通电壳不仅可以是半导体柱的一部分,而且也可以是第一接触片的一部分。
根据至少一个实施方式,第二接触片附加地包括至少一个母线、例如金属母线。在此,半导体柱优选沿主发射方向分别优选位于电气配属的透明的导电的层与配属的母线之间。也就是说,第二接触片可以沿主发射方向在半导体柱的两侧延伸。
根据至少一个实施方式,母线是可自由触及的。也就是说,半导体显示器例如可以通过母线与外部电接触。备选地,母线隐藏在半导体显示器内,以便避免电短路。
根据至少一个实施方式,在已完成的半导体显示器中的半导体柱还位于生长衬底上。备选地,从半导体柱去除生长衬底,从而已完成的半导体显示器没有生长衬底。
根据至少一个实施方式,第一和第二接触片就像所有半导体柱那样都安置在生长衬底的同一侧。在此,第一和第二接触片的主要部分、例如所有沿列和/或行延伸的部分和所有电接触面也可以位于半导体柱的同一侧。
根据至少一个实施方式,第一和/或第二接触片包括用于半导体显示器的外部电接触的电接触面。优选地,接触面设计为可焊接的或者可导电粘合的。
根据至少一个实施方式,接触面在俯视图中看位于半导体显示器的辐射区旁边。在辐射区中布置、尤其紧密地布置有半导体柱。因此可以提供半导体柱的紧凑的布置,所述布置没有被任何接触面中断。备选地,至少其中一些接触面在俯视图中看可以与半导体柱和/或辐射区重叠地布置,并且例如位于半导体显示器的不设置用于光发射的下侧。
根据至少一个实施方式,半导体显示器是可表面安装的。在该情况下优选地,所有接触面都位于半导体柱的同一侧。
根据至少一个实施方式,电接触面在俯视图中看具有比相应相关的第一和/或第二接触片更大的宽度。换言之,接触面在宽度方面相对于相关的接触片有所扩展。接触面的这种布置也被称为扇出(Fan Out)。
根据至少一个实施方式,借助半导体柱至少部分实现与角度相关的辐射。由此能够实现与立体角相关的观察通道,例如用于图像或影片的自动立体的三维显示。
例如可以通过覆盖层或半导体柱的电接触的高度变化实现与角度相关的辐射。也可以通过凹部的周期性的布置实现辐射的角度相关性,半导体柱位于所述凹部中。
此外,例如可以通过布置发光材料实现辐射的角度相关性。发光材料例如布置在半导体柱的辐射面附近的或侧面的不同的凹部中,或者相对于半导体柱的纵轴线存在发光材料的不同的填充水平。
此外,可以通过利用可透光的、尤其金属的层、如通电壳部分覆盖半导体柱来实现角度相关性,从而提供通电壳沿半导体柱的纵轴线的布置的变化。因此,此外可以通过部分通电壳实现通电的变化、尤其部分通电,所述部分通电壳尤其仅布置在半导体柱的侧面的部分区域上。
备选地或附加地,可以例如通过半导体柱的部分回蚀或抛光来实现半导体柱的部分区域的去活。此外,由于转移方法,半导体柱可以利用其底面和底部区域布置在例如相对于载体不同的水平上。
根据至少一个实施方式,在显示器和/或半导体构件下方存在具有焊球接触的布置(也被称为球栅阵列,英语:Ball Grid Array),从而半导体显示器和/或半导体构件可以例如借助焊接直接安装在集成电路上。
根据至少一个实施方式,光学器件共同安置在多个半导体柱上。因此,多个半导体柱的辐射可以例如组合为一个像点或针对像点的颜色区域。备选地,针对各个半导体柱分别设置单独的光学器件。例如,在半导体柱周围产生球形液滴。
根据至少一个实施方式,半导体柱不是直立地和/或垂直于载体或浇注体的主侧地布置,而是平躺地布置。因此,半导体柱的纵轴线可以横向于、尤其平行于半导体显示器的主延伸方向地定向。优选主要通过半导体柱的侧面,而不是通过尖部或仅次要地通过尖部实现半导体柱的辐射。半导体柱的纵轴线和优选的辐射方向形成0°(含)至小于90°、尤其最高45°或30°或15°和/或至少5°或15°的角度。
此外本发明提供一种光电子半导体构件。所述半导体构件尤其设定用于如结合一个或多个上述的实施方式描述的显示器。半导体构件的特征因此对于显示器来说也是公开的,反之亦然。
在至少一个实施方式中,半导体构件包括一个或多个半导体柱以及浇注体。浇注体形状配合地成形到至少一个半导体柱上。半导体构件优选是可单独操作的。此外,半导体构件优选包括用于给一个相关的半导体柱或多个相关的半导体柱通电的电接触面。
此外本发明提供一种用于如结合一个或多个上述的实施方式阐述的显示器和/或半导体构件的制造方法。制造方法的特征因此对于显示器和半导体构件来说也是公开的,反之亦然。
在至少一个实施方式中,所述方法包括优选在说明的顺序中的如下步骤:
A)在生长衬底上、从掩模层的开口开始生长多个半导体柱,
B)将通电壳安置在半导体柱上,
C)产生第一和第二电接触片,并且
D)分解以形成显示器和/或半导体构件。
利用在此描述的方法,各个半导体柱和/或用于像点、即像素的区域可以紧密地布置在生长衬底上,并且廉价地生长。在此,半导体柱可以扩展,即以与在生长衬底上相比相互更大的距离转移至载体。
根据至少一个实施方式,所述方法包括步骤E),所述步骤E)在步骤A)和C)之间被实施。尤其是步骤A)和B)之间实施步骤E)。
根据至少一个实施方式,在步骤E)中提供载体。仅其中一些最初在生长衬底上生长的半导体柱被转移至所述载体。因此,所述载体上的半导体柱的平均距离是比在生长衬底上更大的值。例如,所述载体上的平均距离比所述生长衬底上的平均距离大至少2或5或10或50倍。
根据至少一个实施方式,半导体柱在步骤E)中被引入转移基体中。转移基体例如由塑料、如聚合物、尤其热或光化学可固化的聚合物或热塑性的聚合物构成。
根据至少一个实施方式,转移基体在其中一些半导体柱周围凝固。仅具有凝固的转移基体的半导体柱与生长衬底分离,并且因此转移至载体上。备选地,其中一些半导体柱被压入固定的转移基体中,其中适当地,从生长衬底去除所述半导体柱。
保留在生长衬底上的半导体柱可以在随后的转移步骤中被转移至另外的载体上,其中,按顺序转移半导体柱的步骤优选一直实施,直到从生长衬底去除所有半导体柱。所述载体上的半导体柱相互的平均距离优选是所述生长衬底上的半导体柱的平均距离的四倍。
根据至少一个实施方式,在将半导体柱转移至载体上之后去除转移基体。也就是说,转移基体随后不是已完成的半导体显示器和/或已完成的半导体构件的组成部分。
根据至少一个实施方式,半导体柱直接生长在掩模层上的直径比其在远离掩模层和生长衬底处所生长的直径更小。因此,在掩模层上可以形成用于分离半导体柱与生长衬底的预期断裂位置。
根据至少一个实施方式,备选地或除了局部扩展以外,为了增加亮度,通过从生长衬底的转移进行结构的压实或压缩。因此,转移后的半导体柱的表面密度例如可以与生长衬底上的表面密度相比增加至少1.5倍或2倍。
在此,多个紧密布置的半导体柱尤其可以使用在一个组中,所述半导体柱共同作用为像素或像点或像点的颜色区域。因此,通过使用在此描述的转移方法,在已完成的半导体显示器中和/或在已完成的半导体构件中的相邻的半导体柱之间的距离可以低于可达到的、通过生长过程和/或接触过程本身可达到的距离。因此被压实的半导体柱的组可以以彼此更大的距离布置。
此外,半导体柱的大面积的或全面的压实是可能的,半导体柱随后可以共同被电连接。此外可以使用被压缩的结构,以便产生若干个体化的单元件、尤其若干LED芯片或若干具有高的辐射密度的单组。被压实的结构可以具有共同的电和/或机械触点和/或具有共同的镜子。
根据至少一个实施方式,已经在生长衬底上设置若干没有半导体柱的区域。所述区域可以在空间上与半导体柱分离。所述区域例如可以随后用于电接触。分为自由区域和由半导体柱占据的区域和/或半导体柱的组可以从生长衬底一一对应地例如转移至载体上。
随后参考附图、根据实施例详细阐述在此描述的半导体显示器、在此描述的光电半导体构件和在此描述的方法。相同的附图标记在此说明了各个附图中的相同的元件。然而在此没有按比例示出各个关系,相反地可以为了更好的理解过大地示出各个元件。
其中:
图1至5和7以截面图、立体图和俯视图示出了在此描述的用于制造在此描述的半导体显示器和光电子半导体构件的实施例的方法的方法步骤的示意图;并且
图6示出了在此描述的半导体显示器的实施例的示意性的截面图。
图1描述了一种用于制造半导体显示器1的方法。根据图1A中的截面图提供生长衬底20。生长衬底20例如是蓝宝石衬底或硅衬底。优选地,n型导电的半导体层41平面地在生长衬底20上生长。半导体层41例如是n型导电的GaN层。
在图1B的方法步骤中优选地,首先连续沉积出掩模层6。随后例如以光刻方式在掩模层6中产生多个开口61。备选地可能的是,以自组织的方式施加具有开口61的掩模层6。掩模层6例如是SiN层或SiO2层。
在图1c中示出了,从开口61出发分别生长出半导体核21。半导体核21优选以如下高度生长,该高度与在俯视图中看六边形的半导体核21的平均直径类似,相应于纵横比接近1、例如在0.8至2之间,包含端点。备选地,半导体核21和因此半导体柱2的高明显比宽更大,从而纵横比例如在5至10之间,包含端点。半导体核21例如由n型掺杂的GaN构成。
至少一个有源层22生长到半导体核21上。有源层22、例如单量子阱结构或多量子阱结构优选包括至少一个例如由InGaN构成的量子肼层,并且此外可以包含势垒层。
尤其由p型掺杂的GaN构成的半导体壳23相应生长到有源层22上。因此产生从n型导电的半导体层41上的底部区域27出发并且延伸到尖部28的半导体柱2。
在图1D中示出了俯视图。可看到的是来自图1C的半导体柱2,所述半导体柱2从掩模层6凸出。半导体柱2例如以六边形的图案布置,与图1D中的图示不同地也可以以正方形或矩形的图案布置。在俯视图中看,半导体柱2分别具有小于1μm2的面积。
在图1E中的截面图中示出了,导电的通电壳24沿行方向R优选连续施加在半导体壳23上。通电壳24优选由透明的导电的氧化物、如ITO构成或备选地由反射金属、如银构成或由这两者构成。通电壳24优选直接成形到半导体柱2的半导体材料上,并且因此三维地成形。
此外,从图1E可看到,在生长衬底20与n型导电的层41之间可选地存在缓冲层47,所述缓冲层47例如由掺杂的或未掺杂的GaN构成。通过缓冲层47,可以结合n型导电的半导体层41提高电导率。备选地,缓冲层47由TCO或金属或半导体材料、如硅构成。
在各个显示器10的具有半导体柱2的辐射区12的侧向边缘上可以存在边缘保护件74。边缘保护件74例如由氧化物、氮化物或塑料构成,并且优选完全覆盖层41、47的侧面。沿远离衬底20的方向,边缘保护件74可以与掩模层6对齐。
此外在图1E中示意性示出了,尖部28可以是削平的。相应的情况也可以适用于所有其他的实施例。然而优选地,尖部28棱锥形地成形,如在图1C中示出的那样。
可选地,在掩模层6和/或n型掺杂的半导体层41中和/或在可选的缓冲层47中可以建立中断部81。垂直于附图平面延伸的列C可以通过所述中断部81彼此电分离。
在图1F中示出了,优选由塑料产生浇注体5。所述浇注体5例如由例如具有炭黑作为黑色填料的环氧化物构成,但也可以具有其他的颜色。浇注体5直接施加到掩模层6和通电壳24上。因此,浇注体5的第二主侧52部分直接贴靠在掩模层6和通电壳24上。浇注体5的背对生长衬底20的第一主侧51优选平坦地设计,并且半导体柱2凸出于该第一主侧51。
根据图1G施加临时的连接介质72,例如粘合剂。借助使半导体柱2平整化的连接介质72安置辅助载体71。
此外,参见图1H,例如借助激光剥离法去除生长衬底20,所述激光剥离法也被称为Laser Lift Off或简称为LLO。
为了电分离为垂直于附图平面的列C,可以在相邻的列C之间制造不一样深的中断部81、82。示例性的中断部81一直延伸到掩模层6之上或之中。相反地,示例性的中断部82被限于缓冲层47,或者也可以延伸到n型导电的半导体层41中,但优选没有延伸到掩模层6。
在图1I的截面图中示出了,建立多个电连接部件。因此逐列地、即沿垂直于附图平面的方向,在半导体柱2的下方分别安置了镜子42,所述镜子42例如由银构成。镜子42可以直接位于可选的缓冲层47上,或者也可以直接位于n型导电的半导体层41上。
为了镜子42与另外的导电的部件的电绝缘,例如通过注塑或压注或印刷产生绝缘体55。穿通接触件31、43导引通过绝缘体55。第一接触片3的第一穿通接触件31连接逐行的通电壳24和可选的优选由金属构成的沿行R的接触段32。备选地,穿通接触件31可以直接延伸到第一接触片3的接触面35。
从镜子42出发,第二接触片4的穿通接触件43延伸到优选由金属构成的母线46。接触段32优选被绝缘体55覆盖,与图1I中的图示不同地,母线46也是可选地能够被绝缘体55覆盖。
根据图1J去除辅助载体71和连接介质72。因此可选地,第一和第二发光材料层91、92可以施加到其中一些半导体柱2上。利用第一发光材料层91例如产生红色的光,并且利用第二发光材料层92例如产生绿色的光。没有被发光材料层91、92覆盖的半导体柱2优选发射蓝色的光。因此,利用发光材料层91、92可以实现RGB(红绿蓝)像点。这种发光材料层91、92也可以存在于所有其他的实施例中,并且优选设定用于蓝光的完全转换。如果半导体柱2发射紫外线初级辐射,那么可以存在另外的未示出的用于产生蓝光的发光材料。发光材料91、92不一定被局限于半导体柱2上,而是也可以延伸到浇注体5上。
如在图1J中示出的那样,例如通过模具支持技术(简称为MST)建立重新布线。掩模层6到接触面35、45的区域例如具有几十微米、例如至少20μm或40μm和/或最高200μm或50μm的厚度,并且有助于半导体显示器10的机械稳定化。相反地,在掩膜层6上方具有半导体柱2的浇注体5例如仅具有几微米的明显更小的厚度,所述厚度例如是最多5μm或3μm。替代绝缘体55地,也可以通过增厚接触面35,尤其通过电镀来实现半导体显示器10的机械稳定化。
同样与图1J中的图示不同地,浇注体5可以沿远离掩模层6的方向与半导体柱2对齐,或与发光材料层91、92对齐,或也凸出于半导体柱2或发光材料层91、92。在此,半导体柱2的背对掩模层6的上侧优选没有浇注体5。
作为发光材料层91、92的替代或除了发光材料层91、92以外,也可以在半导体柱2上连续地或单独地产生光学器件、如透镜。
在图1K中示出了俯视图,图1L描述了图1K的细节图的沿线A-A的截面图。可看到,通过接触段32和母线46将半导体柱2逐个像点地和/或单独地与电接触面35、45连接,从而半导体柱2可以以矩阵方式电分离地并且沿列C和行R被控制。
由于掩模层6还存在于已完成的构件10中,所以固有地为像点提供各个部段的封装。可能暴露的触点可以例如借助于二氧化硅来保护,所述二氧化硅尤其通过简称为ALD的原子层沉积或CVD(化学气相沉积)来施加。可以通过电镀来增强扇出结构的尤其能够兼容SMT(表面贴装技术)的接触面35、45。
在图1M中以俯视图示意性示出了,接触面45、35在具有半导体柱2的辐射区12的外部位于所谓的扇出区域中。各个接触面35、45沿列方向C和行方向R优选相互错开地布置。由此可能的是,接触面35相对于接触段32和母线46加宽。因此,接触段32和母线46优选具有大约1μm的宽度。与此相对,针对第一接触片3的其中一个接触面35示例性示出地,接触面35的宽度和/或长度优选为至少10μm。尤其能够通过错开的布置实现接触面35、45的增大。
在图1N的实施方式中,第一接触片3的接触面35就像半导体柱2那样均位于掩模层6的同一侧。与图1J类似地,第二接触片4在下侧延伸。如在图1N中所示的那样,在上侧的接触面35例如可以通过焊线接触。
在图1O的实施例中,半导体柱2中的多个被组合为若干组29。这些组29例如通过接触段32相互电连接,并且被耦连至共同的接触面35。将优选仅少量的半导体柱2分组为若干组29也可以相应地在所有其他的实施例中进行,与直到达到接触面35、45的准确的接触模式无关。可以在第一和/或第二接触线路3、4上执行分组。
通过接触线路3、4的互连尤其是十字矩阵连接,其例如在所有其他的实施例中也是优选的。
如在所有其他的实施例中那样,接触段32可以是透光的,并且由透明的能导电的氧化物、如ITO构成。备选地,接触段32是金属导体线路,在俯视图中看,所述金属导体线路优选部分或完全安置在半导体柱2旁。关于母线46适用于相应的情况。
通过将多个半导体柱2连接为一个组29,在所描述的连接概念中实现更高的公差,此外可以冗余地连接半导体柱2。各个半导体柱2优选彼此间隔开地布置在已完成的半导体显示器10中,从而在针对行R和列C的连接之间,对于金属导体线路32、46保持例如至少2μm或5μm的距离可用。
在此描述的半导体显示器10可以经济地制造,因为例如取消了芯片安装技术。此外也可以实现高的使用寿命,因为部件、尤其半导体柱2可以冗余地电连接。例如从-20℃到100℃的大的温度范围可供应用使用,使得半导体显示器10可以用于例如在直接的太阳辐射的情况下易于加热的电子部件中。可以获得高的图像帧率和高的对比度。该控制技术优选与常规的控制技术兼容。此外,半导体显示器10可以被制造成尺寸可变化的。通过扇出接触、亦即在辐射区12以外的接触面35、45的设计,可以有效地安置在控制芯片上。
在此描述的半导体显示器10例如可以用于所谓的工业成像中,例如用于数据显示器、医学应用或模拟应用中。此外,在所谓的HUD(抬头显示器)和HMD(头戴式显示器)中、例如在汽车领域、航空领域或国防领域中的应用是可能的。半导体显示器10可以用作投影装置,其例如用于干涉图案、度量学、三维传感器、3D打印机或原型生产、光刻或红外投影。
也可以利用图2的方法,基于半导体柱2实现精细像素化的LED显示器10或LED投影仪芯片。与图1A至1C类似地,根据图2A中的截面图,从n型掺杂的半导体层41和安置在该半导体层上的掩模层6出发产生多个半导体柱2。除了半导体核21、有源层22和半导体壳23以外,可选地还存在附加层25,所述附加层25例如施加到半导体壳23上。
在图2B中示出了,通电壳24直接施加到附加层25上。沿行R优选连续施加通电壳24。
在图2C的截面图中示出了,浇注体5围绕半导体柱2地施加到通电壳24上,所述浇注体5例如由黑色的环氧化物构成。沿远离生长衬底20的方向,在浇注体5后面、在第二主侧52上紧跟着接触段32,所述接触段32优选以行的方式被结构化。接触段32被绝缘体55覆盖,接触面35从所述绝缘体55凸出。
在图2D中以立体的俯视图示出了在产生接触段32之前的第二主侧52。半导体柱2的尖部28从浇注体5凸出。因此,可以通过接触段32在尖部28处接触通电壳24。在此,接触段32优选被局限于尖部28的区域,从而半导体柱2的侧面26可以没有接触段32。
与图2D中的图示不同地,半导体柱2可以不一样远地从浇注体5凸出,从而例如尤其可以借助浇注体5和/或通过半导体柱2的不同的高度和/或通过未示出的填充层的可变的厚度实现周期性的水平变化。因此,半导体柱2可以不同的辐射高度被暴露。因此可以实现与角度相关的辐射。相同的情况适用于所有其他的实施例。
根据图2E中的截面图,穿过浇注体5和绝缘体55地产生用于第二接触片4的穿通接触件43。例如连续的n型导电的半导体层41通过所述穿通接触件43与用于列触点C的镜子42连接。
参见图2F中的俯视图,穿通接触件31、43在此优选位于辐射区12的外部。和接触面35一样,在辐射区12的外部的穿通接触件31、43可以在俯视图中看具有比相关的母线46和接触段32更大的底面、尤其更大的宽度。在该情况下,母线46可以与设计为列触点的、优选金属的镜子42相同。
在图2G的截面图中示出了,可选地安置有载体7。半导体显示器10通过载体7在机械上被稳定化,并且可以在机械上独立地被操作。这种载体7也可以存在于所有其他的实施例中。载体7可以包含电路和用于控制半导体显示器10的控制元件。
在图2H中示出了,透光的母线46施加到n型导电的半导体层41上。母线46可以完全覆盖半导体柱2。优选地,母线46由可透过产生的辐射的材料、如ITO构成。因此实现穿过母线46的主发射M。
在图2I中示出了,可以不同地放置用于第二接触片4的穿通接触件43。在图2I中,如在图2G和2H中那样,示出了仅其中一个或仅其中两个穿通接触件43。优选地,针对每个列C存在至少一个这种穿通接触件43、优选刚好两个穿通接触件,所述穿通接触件位于行R和列C的每个开端和每个末端处。
同样在图2G、2H和2I中分别连续示出了n型掺杂的半导体层41。备选地,与图1H类似地,可能存在在图2中未示出的中断部81、82,从而n型导电的半导体层41随后逐列地被结构化。相同的情况适用于所有其他的实施例。
与图1H类似地,这种中断部81、82例如可以借助等离子蚀刻来制成。在俯视图中看,如在所有其他的实施例中那样,所述中断部81、8也可以像半导体柱2一样六边形地设计,或者与之不同地备选地圆形,正方形或矩形地设计。
在图2J中示出了半导体显示器10的立体图。从上方可以看到各个半导体柱2,所述半导体柱2嵌入在浇注体5和绝缘体55中。半导体柱2被透光的n型导电的半导体层41以及透光的母线46覆盖。
与图1不同地,在图2的方法中可透过辐射的母线46不必与半导体柱2匹配,这与图1的可透射辐射的通电壳24不同。图2的母线46优选平坦且平整地成形。这尤其意味着,各个半导体柱2和进而半导体显示器10的像点沿辐射方向可以具有平整的表面。光在棱锥形和/或棱柱形的有源层22中产生,并且根据图2借助作用为镜子的反射的例如由银构成的通电壳24沿主发射方向M转向。
因此,在图2中行形的在辐射侧的TCO触点形成针对半导体柱2的n型侧面27的电接头。与图2中的图示不同,所述TCO触点46可以附加地与金属轨道(Metallbahn)组合。这种金属轨道在俯视图中看可以部分覆盖半导体柱2。
如果针对通电壳24不使用反射的和/或部分可透过产生的辐射的材料,那么在所有实施例中,浇注体5可以设计为反射器,并且例如通过基体材料、如具有反射填料(如二氧化钛颗粒)的硅酮形成。此外,如在所有其他的实施例中那样,通电壳24也可以由多个子层组成,例如由透明的导电的氧化物层和一个或多个金属层组成。
通过用于母线46的附加的在半导体柱2上延伸的金属涂层,还可以防止相邻的像点和半导体柱2之间的光学串扰。因此可以相对于半导体柱2的底面减小每个半导体柱2的光逸出开口。相应的情况适用于所有其他的实施例。
在图3的方法中,参见图3A中的截面图,半导体柱2的半导体材料与图1或2类似地生长。相对于图2,附加层25也可以直接施加到有源层22上,从而半导体壳23形成半导体柱2的最外侧的半导体材料。
在图3B的可选的方法步骤中,优选通过定向的施加方法来产生钝化层56。钝化层56例如由氧化物、如二氧化硅或氮化物、如氮化硅构成,但也可以由有机材料、如光刻胶形成。通过这种钝化层56,随后可以将通电壳24仅局部地导电地施加到半导体柱2的半导体材料上。
在施加钝化层56时,如在图3B中示出的那样,仅侧面26是可电接触的。直接在掩模层6和尖部28上的区域因此是不可电接触的,并且受到电保护。在该情况下,附加层25尤其可以用于沿半导体柱2的电流传播。钝化层56可以在已完成的显示器10和半导体构件1中还部分或完全存在,或者也被去除。
根据图3C中的截面图,优选沿行R连续施加通电壳24。通电壳24例如由金属层、如银形成,或由银层和透明的导电的氧化层的组合形成。例如通过蒸镀或喷涂产生通电壳24。在边缘上设置了用于随后的接触面35的区域35’。这一点也在图3D的俯视图中示意性示出。
在如在图3E的截面图中阐述的步骤中,产生浇注体5,所述浇注体延伸超过半导体柱2的尖部28,并且因此完全覆盖半导体柱2。从通电壳24和区域35’出发、例如通过电镀穿过浇注体5产生用于各个行C的穿通接触件31。
参见图3F,随后建立接触面35,所述接触面可以完全覆盖穿通接触件31,并且可以部分超过所述穿通接触件31延伸到浇注体5上。
在图3G的可选的方法步骤中,部分或完全去除n型导电的半导体层41,从而暴露底部区域27和掩模层6。因此保留掩模层6。因此,掩模层6可以用作用于半导体柱2的钝化。
在图3H的步骤中示出了,穿过浇注体5和掩模层6建立用于列触点C的穿通接触件43。此外,在浇注体5上可以产生电接触面45。因此,接触面35、45都位于浇注体5的同一侧,从而半导体显示器10随后可以是可表面安装的。
在图3I的步骤中,穿通接触件43设有母线46。母线46优选是可透过辐射的,并且由透明的导电的氧化物、如ITO构成。在图3I中此外示出了,穿通接触件43可以沿列C、即垂直于图3I的附图平面地、与半导体柱2重叠地延伸,这与图3H的错开布置的穿通接触件43不同。
在此,如在图3J中示出的那样,穿通接触件43优选位于具有半导体柱2的辐射区12的外部。由此,接触面45和/或穿通接触件46可以更大地设计,以便实现半导体显示器10的更简单的电接触。这一点此外在图3K的俯视图中示出。
在俯视图中看,穿通接触件43的直径例如是至少10μm和/或最高200μm、尤其大约50μm。
在所有其他的实施例中,相应大的穿通接触件31、43和/或接触面35、45也可以在辐射区12外部的扇出区域中存在。
在图3L的截面图和相关的俯视图中,同样在图3L中示出了与图2H的半导体显示器类似的半导体显示器10。然而与图2H不同,n型导电的半导体层41被结构化为列C,从而n型导电的半导体层41沿垂直于附图平面的方向在多个条带中延伸。用于相应的列C的穿通接触件43又优选位于具有半导体柱2的辐射区12的外部。
和n型导电的半导体层41一样,掩模层6可以被结构化。因此,浇注体5的第一主侧51部分被暴露。可选地,浇注体5的被暴露的区域和进而半导体柱2的可能同样被暴露的区域可以可选地设有未示出的保护层。
在图3M中示出了光电子半导体构件1的实施例。根据图3M的半导体构件1具有刚好一个半导体柱2,所述半导体柱直接嵌入浇注体5中。p型接触面35位于尖部28上,n型接触面45安置在底部区域27上。在此,和通电壳24一样,n型接触面45设计为透明的,并且p型接触面35优选是反射性的。因此,仅通过底部区域27并且穿过n型接触面45进行发射M。
从如尤其在图3E、3G或3L中所示的布置出发,例如通过分离过程、如锯或激光分离或断裂产生图3M的半导体构件1。在此,可以省去接触片3、4和所属部件,除了接触面35、45以外。
图3M的半导体构件1例如具有沿垂直于主发射方向M的方向的至少0.5μm和/或最高3μm的横向尺寸。沿主辐射方向M,半导体构件1的延伸尺寸例如是至少2μm,和/或最高15μm。优选地,半导体构件1是可单独机械操作的,并且例如可以利用镊子或抽吸设备进行表面安装。
在图3N的半导体构件1中,其中三个半导体柱2被组合,并且通过浇注体5机械连接。三个半导体柱2可以单独被电气控制,或者与图3M中的图示不同地,也可以电气并联。在其他方面,适用参照图3M所述。
在图3O中看到图3N的半导体构件1的俯视图。三个半导体柱2线性地布置。与图3O中的图示不同地,在俯视图中看也可以存在半导体柱2的三角形的布置。此外也可能的是,仅其中两个半导体柱2或多于三个的半导体柱2相互固定连接地存在于半导体构件1中。
图3P的半导体构件1基本上相应于图3M的半导体构件,其中,p型接触面35设计为可透过辐射的,并且n型接触面45实施为反射性的。因此,通过尖部28并且不通过底部区域27进行发射M。为了封装、尤其是有源层22的封装,如在图3M中那样,掩模层6优选也还作为钝化存在。
如在图3M中那样,在图3P中,接触面35、45优选也可以形状配合地成形到通电壳24、浇注体5和/或掩模层6上。就此而言,图3M和3P的图示应该理解为示意性的。
与图3N相对应,在图3Q中示出了,图3P的多个半导体柱2被组合为一个单元。为了能够使半导体柱2彼此独立地电气运行,可以使相邻的半导体柱2之间的通电壳24中断,从而在相邻的半导体柱2之间没有提供连续的电连接。相应的情况适用于图3N。
在图3R和3S中示出了例如图3N或3Q的半导体构件1或半导体显示器10的示意性的俯视图。在此示出了,接触面35安置在半导体柱2旁边。
根据图3R,给每个半导体柱2配属自身的接触面35,从而半导体柱2可以独立地电气运行。相反地,在图3S中存在两列半导体柱2,其中,每列半导体柱2中分别有一个半导体柱2与其中一个接触面35连接。
因此,两个半导体柱相应电气并联,这通过图3S中的示意性的电路图示出。因此可以实现半导体柱2的冗余的布置。半导体柱2的在图3S中相对应的并联电路也可以在半导体构件1和半导体显示器10的所有其他的实施例中存在。也就是说,半导体柱2的小的组可以分别冗余地组合为电气单元。
优选地,在图3N和3Q的半导体构件中,附加地存在未示出的发光材料。因此,半导体构件1优选可以用作RGB单元。利用这种例如在图3M、3N、3O、3P和/或3Q中示出的半导体构件1尤其可以实现像素段,所述像素段例如可以组合为视频墙或也可以组合为微型显示器或其他显示器。
利用图3的方法以及结合该方法描述的半导体构件1和半导体显示器10,还可以实现非常高密度的每单位面积的半导体柱,例如每mm2至少104或105或106个半导体柱。半导体柱2的高的表面密度尤其直接在生长衬底20上存在。
利用图4和5的随后描述的方法,可以相对于生长衬底20上的表面密度减小已完成的半导体显示器10和/或已完成的半导体构件1中的半导体柱2的表面密度。由此,在相应的生长衬底20上有效地、廉价地制造半导体柱2的情况下,可以同时在已完成的构件1、10中的半导体柱2之间产生可适用的距离。
根据图4A中的截面图,半导体核21、有源层22、半导体壳23和可选的附加层25在比较紧密的布置中从生长衬底20上的n型掺杂的半导体层41开始、从掩模层6的开口61生长出来。
随后,参见图4B,半导体柱2被引入转移基体75中。转移基体75优选由可交联的聚合物形成。在图4B的步骤中,转移基体75具有比较低的粘性,并且是液态的。
在图4C的步骤中,安置掩模77,并且通过利用辐射L的照射,在转移基体75中产生固化区域75’。因此,将选出的半导体柱2固定嵌入固化区域75’中。
随后,参见图4D,辅助载体71安置在临时的连接介质72上,所述连接介质72例如是粘合剂。与图4D中的图示不同地,可能已经去除转移基体75的液态的材料,从而仅可以保留固化区域75’。
相对于图4B和4C的方法步骤备选地,用于转移基体75的比较粘稠的材料仅安置于其中一些半导体柱2上,从而仅选出的半导体柱2被压入转移基体75中。被压入转移基体75中的半导体柱相应于在图4D中位于固化区域75’中的半导体柱2。
在图4E的可选的步骤中建立中断部81、82。第一中断部81延伸穿过n型导电的半导体层41和掩模层6。第二中断部82要么被局限于掩模层6,要么被局限于n型导电的半导体层41。也可能已经在图4A的方法步骤中进行中断部81、82的产生。
在图4F中示出了,例如通过激光剥离法去除生长衬底20。可以执行生长衬底20的去除,从而一方面掩模层6和n型导电的层41一起保留在固化区域75’中的半导体柱2上,参见在图4F中布置在左边的半导体柱。备选地,仅掩模层6保留在半导体柱2上,而n型导电的半导体层41没有保留在半导体柱2上,参见图4F中的中间区域。此外,n型导电的半导体层41和掩模层6在生长衬底20的分离过程中从半导体柱2去除,参见在图4F中右边的配置。
因此,参见图4G,仅一部分半导体柱2与生长衬底20分离。通过与生长衬底20分离的半导体柱2的份额和距离可以调节在辅助载体71上的表面密度,并且进而调节在随后的显示器10或半导体构件1中的表面密度。保留在生长衬底20上的半导体柱2在随后的过程步骤中与图4B至4F类似地转移至另外的辅助载体71和/或永久的载体7上。
在图4H中示出了,通过另外的临时的连接介质72,将中间载体73安置在底部区域27上,以及可选地安置在掩模层6和/或n型导电的半导体层41的剩余的区域上。
随后,参见图4I,辅助载体71被去除,并且半导体柱2保留在中间载体73上。
随后,参见图4J,通电壳24作为接触段32沿行R被连续制造。在此,通电壳24直接施加到半导体柱2的半导体材料上,并且可选地,施加到掩模层6和/或n型导电的半导体层41的保留的区域上以及连接介质72上。通电壳24的施加优选在多个条带中进行,从而形成用于行R的接触段32。
随后,参见图4K产生浇注体5。浇注体5直接施加到通电壳24上,并且直接包绕通电壳24而成形。在此,半导体柱2的尖部28优选保持没有浇注体5。
根据图4L,接触段32安置在尖部28上。接触段32可以垂直于图4L的附图平面地逐行延伸。优选地,接触段32对于在运行时产生的辐射来说是反射性的。
可选地,在相邻的行R之间,可以在通电壳24中制造中断部83。由此,相邻的行R可以有效地彼此电分离。
在例如在图4M的截面图中示出的方法步骤中,辅助载体71和临时的连接介质72施加到浇注体5和接触段32上。此外去除中间载体73,从而暴露底部区域27、掩模层6和可选的n型导电的半导体层41的保留的区域以及通电壳24。可以将连接介质72局限于相邻的接触段32之间的区域。因此,接触段32可以与辅助载体71直接接触。
根据图4N,母线46安置在底部区域27上。此外优选地,随后局部去除通电壳24的材料,从而相邻的行R不再相互电连接。
可选地,可以通过永久的载体7替代辅助载体71。载体7例如是子基板(Submount),其可以包含电子部件、如用于控制半导体柱2的晶体管。
在图4O中示出了用于导引接触片3、4的备选的可能性。沿行R,通过通电壳24实现连续的电连接,所述通电壳24同时形成接触段32。在该情况下,通电壳24优选由反射性的金属、如银构成。
第二通电片4的母线46垂直于图4O的附图平面地延伸,并且优选由透明的导电的材料、如ITO构成。附加地可以存在未示出的由金属构成的母线,所述母线优选布置在半导体柱2旁边,以便尽可能小地覆盖所述半导体柱2。在此,母线46被局限于掩模层6的保留的区域,以便避免第一接触片3的短路。因此,在尖部28的区域中,在载体7上不需要重新布线平面。
在图4P和4Q的截面图中再次概括性示出两个接触模式。根据图4P,通过位于尖部28上的第一接触片3并且通过在底部区域27上延伸的第二接触片4来控制半导体柱2。因此,半导体柱2沿主发射方向M安置在接触片3、4之间。
与此相对,接触片3、4根据图4Q全部在半导体柱2的底部区域27所在一侧延伸。
接触面35、45可以通过未示出的穿通接触件不仅在图4P中,而且也在图4Q中通向载体7或辅助载体71的背对底部区域27的一侧。因此,所有接触面35、45可以位于半导体柱2的与主发射方向M相反的一侧。
在图5的方法中,通过预期断裂位置使半导体柱2与生长衬底20分离。这种预期断裂位置也可以被称为竖直的拴链(Tether)。在此,半导体柱2根据图5A中左侧的截面图生长,如结合剩余的实施例阐述的那样。
随后,参见图5A的右边的图,从所有或在下一步骤中要分离的半导体柱2去除掩模层6。因此,可以使n型导电的半导体层41上的半导体柱2变窄。通过该变窄可以实现预期断裂位置。
在图5B中示出了,转移基体75的固化区域75’放在特定的半导体柱2上。这可以如结合图4所阐述的那样实现。备选地,可以将特定的半导体柱2推入用于转移基体75的热塑性材料中,所述推入也被称为热压成型。在这种情况下,可以取消例如在图4C中实施的照射。备选地,也可以通过印刷方法在半导体柱2周围产生相应的区域75’。
在此可选地,如图5B所示,固化区域75’可以嵌入靠近n型导电的半导体层41的半导体柱2的变窄部中。通过嵌入变窄部中简化了选出的半导体柱2与生长衬底20和n型导电的半导体层41的分离。备选地,没有发生嵌入变窄部中。
在图5C的可选的方法步骤中,尤其利用定向的方法未结构化地和全面地施加钝化层56。因此,钝化层56覆盖固化区域75’和底部区域57。
在图5D中示出了,产生浇注体5。浇注体5在此可以在底部区域27处可选地一直被引导至半导体柱2的半导体材料,并且因此延伸到钝化层56与固化区域75’之间。备选地,固化区域75’的背对辅助载体71的一侧保持完全没有浇注体5,从而固化区域75’的所述一侧仅被钝化层56保持覆盖。
在图5E中示出了,去除钝化层56,从而通过浇注体5和底部区域27一起形成该布置的背对辅助载体71的侧面。
在图5F中示出了,用于列C的母线46施加到底部区域27上。随后,参见图5G,母线46可以与尤其永久的载体7连接。尖部28在此远离可选的载体7地指向。
在图5H的可选的方法步骤中,去除转移基体的固化区域75’,从而凹部53保留在浇注体5中,在所述凹部中分别存在其中一个半导体柱2。凹部53因此在横截面图中看具有与半导体柱2不同的形状。
备选地,区域75’可以保留在已完成的半导体构件10中。在此,优选由可透光的材料形成的区域75’可以用作光学器件。此外,这种保留的区域75’也可以设有发光材料,以便导致在半导体柱2中产生的初级辐射的转换。
在图5I的方法步骤中,安置通电壳24,所述通电壳24也作用为沿行R的电流段32。在此,通电壳24优选由反射性的材料构成。母线46至少大部分是可透光的,从而穿过可选的载体7、朝远离尖部28的方向进行发射M。
与此相对,图5J中的母线46设计为镜子42,并且通电壳24是可透光的。因此,通过尖部28朝远离可选的载体7的方向进行发射M。在该情况下,浇注体5优选由反射性的材料、如被填充二氧化钛颗粒的硅酮构成,以便例如漫反射或备选地镜面反射产生的辐射。
在已完成的半导体构件10中,相邻的半导体柱2之间的距离在几微米至几毫米的范围内。这能够通过距离扩展、借助一部分半导体柱2分别与生长衬底20的按顺序的分离来实现,如在图4和5中示出的那样。相反地,在已完成的构件1、10中的半导体柱2在横截面图中看优选具有明显更小的横向尺寸,所述横向尺寸例如在0.5μm至2μm的范围内,相反地,相邻的半导体柱2之间的沿横向方向的距离优选是至少10μm或30μm,和/或是最高200μm或50μm。相应的情况也可以适用于所有其他的实施例。
在图6中示出了半导体显示器10的另外的实施例,所述另外的实施例类似地可以适用于半导体构件1。在此,仅示出了相应对于图示来说重要的部件,从而尤其相应没有示出接触线路3、4和可能存在的绝缘体55。所示的变型方案可以相应应用于相应其他的实施例。
在图6A至6F的半导体显示器10中,借助半导体柱2至少一部分实现与角度相关的辐射。由此,例如可以实现3D显示器,或者例如为了防眩光,可以将特定的角度范围变暗或特别强地照亮。
为此,根据图6A的半导体柱2a、2b、2c具有在浇注体5上方的不同的高度。与图6A不同地,也可以仅存在两种或大于三种的不同的半导体柱2a、2b、2c。
在图6B中示出了,半导体柱2a、2b具有在载体7上方和浇注体5上方的不同的高度。浇注体5的厚度可以在例如两种半导体柱2a、2b的高度之间。
图6C示出了,通过发光材料层91、92的不同的布置来实现辐射的角度相关性。例如,发光材料层91从载体7开始填充凹部53,相反地,不同的类型的发光材料层93安置在尖部28上。备选地,可能存在从载体7开始的不同的填充高度。
在图6D的实施例中,通电壳24a、24b、24c安置在半导体柱2的半导体材料的不同的区域上,例如仅安置在底部区域27上,仅在半导体柱2的中间安置在侧面26上,或者仅安置在尖部28上。通过尤其金属的、可透光的通电壳24a、24b、24c可以调节辐射特性。此外可以实现给半导体柱2通电的变化、尤其部分通电。
可选地,凹部53可以设有填料93,所述填料优选实施为光学器件、例如实施为单独配属于半导体柱2的凸透镜的布置。
在尤其图6C和6D的布置中,也可以省去载体7,例如如果凹部53设有优选透明的填料93,并且通过填料93和浇注体5一起,或备选地和绝缘体或接触面一起实现足够的机械稳定性,例如参见图1J。
根据图2E进行半导体柱2的部分区域的去活。因此部分去除有源层22。
相反地,根据图6F的半导体柱2a、2b虽然是一样长的,但是部分施加在底座94上,使得半导体柱2a、2b不一样远地凸出于例如反射性的浇注体5。
在图6G至6I中示出了设计为光学器件的填料93的不同的配置,所述配置相应也可以在所有其他的实施例中存在。根据图6G,单独由半球形的填料93覆盖半导体柱2。
在图6H中发现类似的布置,然而其中,填料93施加在浇注体5上。浇注体5中的凹部完全由半导体柱2本身填充。
与此相对,图6I中的填料93连续且圆顶形地在多个半导体柱2上延伸。因此,可以组合所述半导体柱2的辐射,从而获得每个填料93的连续的辐射区域和/或光点。因此,可以将一定量的透明可接触的半导体柱2安置在作为射束成形材料的透明的填料93中,所述填料将所述半导体柱组合为一个像素。半导体柱2优选全向辐射出,通过填料93成形辐射。
在图6J至6L中,半导体柱2不是直立地布置,而是平躺或横向地布置。在此,根据图6J的半导体柱2位于载体7上。在图6K中,半导体柱2安置在例如反射性的或也可透光的浇注体5中。
在图6L的实施例中,存在多个组29。在一个组29内,半导体柱2相同或近似相同地定向。不同的组29的半导体柱2可以相互不同地取向。
在图7的方法中,与在图4和5中不同,例如为了增加亮度,不进行扩展,而是通过转移离开生长衬底20来进行半导体柱2的表面压缩。因此,半导体柱2的表面密度可以在转移到例如载体7上之后例如增加2倍,参见图7A中的原理图。
例如,半导体柱2可以被压缩为每平方微米大于10个,其中,半导体柱2的单个面积例如是在0.3×0.3μm2=0.09μm2的范围内。
在此,多个紧密布置的半导体柱2可以被组为一个组29,所述半导体柱共同用作像素或像点或像点的颜色区域,参见图7B。组29之间的距离可以明显大于组29内的半导体柱2之间的距离。
在图7C中示出了,半导体柱2已经如随后期望的那样以空间分布的方式生长在生长衬底20上。因此,在生长衬底20上就已经可以实施半导体柱2的分组,分组本身可以转移,或者也可以扩展或压缩地转移到未示出的载体或浇注体上。
如果没有不同的指示,在图中示出的部件优选在说明的顺序中分别直接相互跟随。在图中彼此不接触的层优选彼此间隔开。如果透镜相互平行地示出,那么相应的表面优选同样相互平行地取向。同样,如果没有不同的指示,那么在图中正确地反映出所示的部件彼此间的相对位置。
在此描述的本发明并不局限于根据实施例的描述。相反地,本发明包括每个新的特征以及每个特征组合,这尤其包含权利要求中的特征的每个组合,即使当所述特征或所述组合本身没有详细在权利要求书或实施例中被说明时。
本专利申请要求德国专利申请10 2017 113 745.9的优先权,其公开内容由此通过引用并入本专利申请。
附图标记清单
1 光电子半导体构件
2 半导体柱
20 生长衬底
21 半导体核
22 有源层
23 半导体壳
24 通电壳
25 附加层
26 侧面
27 底部区域
28 尖部
29 半导体柱的组
3 第一电接触片(行接触)
31 穿通接触件
32 金属或TCO接触段
35 第一电接触面
4 第二电接触片(列接触)
41 n型导电的半导体层
42 镜子
43 电穿通接触件
44 透明的导电的层
45 第二电接触面
46 金属或TCO母线
47 缓冲层
5 浇注体
51 浇注体的第一主侧
52 浇注体的第二主侧
53 凹部
55 绝缘体
56 钝化层
6 掩模层
61 开口
7 载体
71 辅助载体
72 临时的连接介质
73 中间载体
74 边缘保护件
75 转移基体
77 掩模
81 中断部
82 中断部
83 中断部
91 第一发光材料层(例如用于红光)
92 第二发光材料层(例如用于绿光)
93 填料(光学器件、透镜)
94 底座
10 半导体显示器
12 辐射区
M 主发射方向
C 列方向
R 行方向
L 照射
Claims (19)
1.一种半导体显示器(10),具有:
-多个半导体柱(2),和
-第一和第二电接触片(3、4),和
-至少一个对于待产生的辐射来说不可透过的浇注体(5),
其中,
-所述半导体柱(2)分别具有第一导电类型的半导体核(21)和与第一导电类型不同的第二导电类型的半导体壳(23)以及位于它们之间的用于产生辐射的有源层(22),
-所述半导体柱(2)分别包括通电壳(24),所述通电壳(24)为了通电施加到相应的半导体壳(23)上,并且
-所述半导体柱(2)或半导体柱(2)的小组(29)通过第一和第二电接触片(3、4)彼此独立地被控制,并且小组(29)分别包括最高25个半导体柱(2),并且
-基于AlInGaN的至少104个半导体柱(2)位于所述浇注体(5)的凹部(53)中。
2.根据权利要求1所述的半导体显示器(10),其中,
-至少106个半导体柱(2)安置在浇注体(5)的凹部(53)中,
-所述半导体柱(2)的平均直径位于40nm与5μm之间,包括端点,
-所述半导体柱(2)的平均高度与平均直径的比是在0.5至3之间,包括端点,
-所述半导体柱(2)是六边形的,并且从底部区域(27)开始生长,以及具有与底部区域(27)对置的棱锥形的尖部(28),
-所述有源层(22)在侧面(26)和尖部(28)上连续延伸,
-所述第一电接触片(3)在俯视图中看垂直于第二电接触片(4)地延伸,并且
-半导体柱(2)的小组(29)分别包括最高16个半导体柱(2)。
3.根据前述权利要求中任一项所述的半导体显示器(10),其中,在运行时产生的辐射仅通过所述底部区域(27)沿远离所述尖部(28)的方向离开所述半导体柱(2)。
4.根据权利要求1所述的半导体显示器(10),其中,所述半导体柱(2)在所述浇注体(5)的两个相互对置的主侧(51、52)凸出于所述浇注体(5)。
5.根据权利要求1所述的半导体显示器(10),其中,所述第一电接触片(3)沿行在所述尖部(28)上延伸,并且所述半导体柱(2)至少在所述尖部(28)上被电接触。
6.根据权利要求1所述的半导体显示器(10),其中,所述凹部(53)在横截面图中看具有与所述半导体柱(2)不同的基本形状。
7.根据权利要求1所述的半导体显示器(10),其中,所述第二电接触片(4)包括n型导电的半导体层(41),所述半导体柱(2)从所述n型导电的半导体层(41)开始生长,其中,所述第二电接触片(4)设计为列触点。
8.根据权利要求7所述的半导体显示器(10),其中,在所述n型导电的半导体层(41)的背对所述半导体柱(2)的侧面安置有至少一个用于反射在运行时产生的辐射的镜子(42),其中,在所述镜子(42)上或在所述镜子(42)的至少一个上安置有沿远离半导体柱(2)的方向的电穿通接触件(43)。
9.根据权利要求1所述的半导体显示器(10),还包括具有多个开口(61)的掩模层(6),其中,所述半导体柱(2)的每个分别从一个开口(61)开始生长,并且所述开口分别完全被所述半导体柱(2)覆盖,并且其中,所述掩模层(6)由无机材料构成,并且形成具有最高10nm的厚度的连续的层。
10.根据权利要求1所述的半导体显示器(10),其中,所述第二电接触片(4)包括至少一个透明的导电的层(44),其中,所述第一电接触片(3)设计为反射待产生的辐射,并且所述第一电接触片(3)包括所述通电壳(24)。
11.根据权利要求10所述的半导体显示器(10),其中,所述第二电接触片(4)附加地包括至少一个金属母线(46),其中,所述半导体柱(2)沿主发射方向(M)分别位于电气配属的透明的导电的层(44)与配属的金属母线(46)之间,并且其中,所述金属母线(46)是可自由触及的。
12.根据权利要求1所述的半导体显示器(10),其中,所述半导体柱(2)位于生长衬底(20)上,其中,第一和第二电接触片(3、4)像所述半导体柱(2)那样安置在所述生长衬底(20)的同一侧。
13.根据权利要求1所述的半导体显示器(10),还包括用于第一和第二电接触片(3、4)的外部电接触的电接触面(35、45),其中,所述电接触面(35、45)在俯视图中看位于通过半导体柱(2)形成的辐射区(12)旁,并且其中,所有电接触面(35、45)安置在半导体柱的同一侧,从而所述半导体显示器(10)是可表面安装的。
14.根据权利要求13所述的半导体显示器(10),其中,所述电接触面(35、45)在俯视图中看具有比相关的第一和/或第二电接触片(3、4)更大的宽度。
15.根据权利要求1所述的半导体显示器(10),其中,所述凹部(53)设计为与所述半导体柱(2)形状相同,并且所述凹部的至少70%被所述半导体柱(2)填充,并且其中,所述浇注体(5)局部直接与所述通电壳(24)相邻。
16.一种用于制造根据权利要求1至15中任一项所述的半导体显示器(10)的方法,所述制造方法具有在说明的顺序中的如下步骤:
A)在生长衬底(20)上、从掩模层(6)的开口(61)开始生长多个半导体柱(2),
B)将所述通电壳(24)安置在所述半导体柱(2)上,
C)产生第一和第二电接触片(3、4),并且
D)分解以形成显示器(10)和/或半导体构件(1)。
17.根据权利要求16所述的方法,所述方法还包括在步骤A)之后并且在步骤C)之前的步骤E),其中,在步骤E)中提供载体(7),并且最初在生长衬底(20)上生长的半导体柱(2)的仅一部分被转移至所述载体(7)上,从而所述载体(7)上的半导体柱(2)彼此的平均距离比所述生长衬底(20)上的平均距离大至少2倍。
18.根据权利要求17所述的方法,其中,在步骤E)中,
-所述半导体柱(2)被引入转移基体(75)中,随后
-所述转移基体(75)在其中一些半导体柱(2)周围凝固,随后
-仅具有凝固的转移基体(75)的半导体柱(2)与所述生长衬底(20)分离,并且随后,
-去除所述转移基体(75)。
19.根据权利要求16至18中任一项所述的方法,其中,所述半导体柱(2)直接生长在掩模层(6)处的直径比其在远离掩模层(6)和生长衬底(20)处所生长的直径更小,从而在所述掩模层(6)上形成使所述半导体柱(2)与所述生长衬底(20)分离的预期断裂位置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017113745.9 | 2017-06-21 | ||
DE102017113745.9A DE102017113745A1 (de) | 2017-06-21 | 2017-06-21 | Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher |
PCT/EP2018/065866 WO2018234160A1 (de) | 2017-06-21 | 2018-06-14 | Halbleiterdisplay, optoelektronisches halbleiterbauteil und verfahren zur herstellung solcher |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110870074A CN110870074A (zh) | 2020-03-06 |
CN110870074B true CN110870074B (zh) | 2023-05-23 |
Family
ID=62716045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880045189.2A Active CN110870074B (zh) | 2017-06-21 | 2018-06-14 | 半导体显示器、光电子半导体构件和其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11476398B2 (zh) |
EP (1) | EP3642878B1 (zh) |
CN (1) | CN110870074B (zh) |
DE (1) | DE102017113745A1 (zh) |
WO (1) | WO2018234160A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3076170B1 (fr) * | 2017-12-22 | 2020-05-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de report de structures electroluminescentes |
DE102018116224A1 (de) | 2018-07-04 | 2020-01-09 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil |
DE102018132542A1 (de) * | 2018-12-17 | 2020-06-18 | Osram Opto Semiconductors Gmbh | Optoelektronische leuchtvorrichtung und herstellungsverfahren |
CN112014978A (zh) * | 2019-05-29 | 2020-12-01 | 刁鸿浩 | 裸眼立体显示器件 |
DE102019120717A1 (de) * | 2019-07-31 | 2021-02-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8350251B1 (en) * | 2011-09-26 | 2013-01-08 | Glo Ab | Nanowire sized opto-electronic structure and method for manufacturing the same |
CN103098237A (zh) * | 2010-06-18 | 2013-05-08 | Glo公司 | 纳米线发光二极管结构及其制造方法 |
DE102012109460A1 (de) * | 2012-10-04 | 2014-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display |
DE102013104273A1 (de) * | 2013-04-26 | 2014-10-30 | Osram Opto Semiconductors Gmbh | Anordnung mit säulenartiger Struktur und einer aktiven Zone |
WO2017097597A1 (de) * | 2015-12-10 | 2017-06-15 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012101718A1 (de) * | 2012-03-01 | 2013-09-05 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
KR20150098019A (ko) * | 2014-02-19 | 2015-08-27 | 삼성전자주식회사 | 광원 모듈의 제조방법 및 조명 장치의 제조방법 |
US9583533B2 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | LED device with embedded nanowire LEDs |
FR3031238B1 (fr) | 2014-12-30 | 2016-12-30 | Aledia | Dispositif optoelectronique a diodes electroluminescentes |
US10535709B2 (en) * | 2014-12-30 | 2020-01-14 | Aledia | Optoelectronic device with light-emitting diodes |
-
2017
- 2017-06-21 DE DE102017113745.9A patent/DE102017113745A1/de not_active Withdrawn
-
2018
- 2018-06-14 EP EP18733813.2A patent/EP3642878B1/de active Active
- 2018-06-14 WO PCT/EP2018/065866 patent/WO2018234160A1/de unknown
- 2018-06-14 US US16/624,913 patent/US11476398B2/en active Active
- 2018-06-14 CN CN201880045189.2A patent/CN110870074B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098237A (zh) * | 2010-06-18 | 2013-05-08 | Glo公司 | 纳米线发光二极管结构及其制造方法 |
US8350251B1 (en) * | 2011-09-26 | 2013-01-08 | Glo Ab | Nanowire sized opto-electronic structure and method for manufacturing the same |
DE102012109460A1 (de) * | 2012-10-04 | 2014-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display |
DE102013104273A1 (de) * | 2013-04-26 | 2014-10-30 | Osram Opto Semiconductors Gmbh | Anordnung mit säulenartiger Struktur und einer aktiven Zone |
WO2017097597A1 (de) * | 2015-12-10 | 2017-06-15 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
Also Published As
Publication number | Publication date |
---|---|
CN110870074A (zh) | 2020-03-06 |
US20210104649A1 (en) | 2021-04-08 |
EP3642878A1 (de) | 2020-04-29 |
WO2018234160A1 (de) | 2018-12-27 |
DE102017113745A1 (de) | 2018-12-27 |
EP3642878B1 (de) | 2021-04-21 |
US11476398B2 (en) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110870074B (zh) | 半导体显示器、光电子半导体构件和其制造方法 | |
JP5657563B2 (ja) | オプトエレクトロニクス投影装置およびその製造方法 | |
US11271143B2 (en) | μ-LED, μ-LED device, display and method for the same | |
KR102294234B1 (ko) | 고밀도 픽셀 형 멀티-led, 이를 포함하는 장치, 그리고 그 제조 방법 | |
JP6444901B2 (ja) | 表示装置 | |
US9780260B2 (en) | Semiconductor light emitting device and manufacturing method of the same | |
KR20110039313A (ko) | 나노구조 led | |
CN109844947B (zh) | 显示设备和用于生产该设备的方法 | |
US11695102B2 (en) | Active electrical elements with light-emitting diodes | |
US20120228651A1 (en) | Light-emitting-diode array | |
US20120211783A1 (en) | Light-emitting-diode array with microstructures in gap between light-emitting-diodes | |
US11574952B2 (en) | Optoelectronic semiconductor component and method for producing optoelectronic semiconductor components | |
KR20220139995A (ko) | 공진 캐비티를 갖는 발광 다이오드 구조 및 그 제조 방법 | |
KR20130043858A (ko) | 발광소자와 발광 어레이, 및 각각의 제조방법 | |
CN114556558A (zh) | 半导体发光器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |