JP6444901B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6444901B2
JP6444901B2 JP2015562025A JP2015562025A JP6444901B2 JP 6444901 B2 JP6444901 B2 JP 6444901B2 JP 2015562025 A JP2015562025 A JP 2015562025A JP 2015562025 A JP2015562025 A JP 2015562025A JP 6444901 B2 JP6444901 B2 JP 6444901B2
Authority
JP
Japan
Prior art keywords
display device
semiconductor
metallization layer
pixels
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015562025A
Other languages
English (en)
Other versions
JP2016513876A (ja
Inventor
マルム ノーヴィン フォン
マルム ノーヴィン フォン
アレクサンダー マルティン
アレクサンダー マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016513876A publication Critical patent/JP2016513876A/ja
Application granted granted Critical
Publication of JP6444901B2 publication Critical patent/JP6444901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

表示装置を開示する。
発光ダイオードをベースとする表示装置においては、ドライバ回路が組み込まれているキャリア上に個々の発光ダイオードを取り付けることができる。しかしながら、発光ダイオードから放出された放射がキャリアに吸収される結果として、機能不良および劣化が発生することがある。
解決するべき１つの問題は、高いレベルの信頼性および経時安定性を特徴とする表示装置を開示することである。
この問題は、特に、独立特許請求項の主題によって解決される。実施形態および有利な特徴は、従属特許請求項の主題である。
本表示装置の少なくとも一実施形態によると、本表示装置は、半導体積層体を備えた少なくとも１つの半導体ボディを備えている。半導体積層体は、放射を生成する目的で設けられている活性領域を備えており、複数のピクセルを形成している。活性領域において生成される放射のピーク波長は、例えば、紫外スペクトル領域、可視スペクトル領域、または赤外スペクトル領域にある。活性領域は、例えば、第１の半導体層と第２の半導体層との間に配置されており、第１の半導体層および第２の半導体層は、互いに異なる導電型を有することが有利である。本表示装置の製造時、半導体ボディのピクセルを、共通の半導体積層体から形成することができる。すなわち、半導体ボディの個々のピクセルの半導体層、特に、活性領域は、半導体ウェハ全体にわたり横方向に発生する、製造に関連する変動（manufacturing-related variations）を無視すれば、それぞれの材料組成および層厚さに関して同じである。
横方向とは、半導体積層体の半導体層の主延在面に平行に延びる方向と理解されたい。
本表示装置の少なくとも一実施形態によると、本表示装置はドライバ回路を備えている。ドライバ回路は、それぞれが少なくとも１つのピクセルを制御する目的で設けられている複数のスイッチ、を備えている。
各ピクセルに、少なくとも１つのスイッチ、特に、正確に１つのスイッチが関連付けられていることが好ましい。本表示装置の動作時、各ピクセルを、関連付けられているスイッチによって駆動することができる。したがって、放射を放出するために、複数のピクセルを同時に駆動することができ、特に、すべてのピクセルを同時に駆動することができる。例えば、スイッチによって、ピクセルのアクティブマトリクスドライバ回路が形成される。
本表示装置の少なくとも一実施形態によると、本表示装置はキャリアを備えている。キャリアの上に少なくとも１つの半導体ボディが配置されている。キャリアは、例えば、シリコンやゲルマニウムなどの半導体材料、またはセラミック（例えばアルミニウム窒化物、アルミニウム酸化物、窒化ホウ素）を含む。
本表示装置の少なくとも一実施形態によると、ドライバ回路はキャリアに組み込まれている。この場合、キャリアには、特に、シリコンなどの半導体材料が適している。「キャリアに組み込まれている」とは、本明細書においては、ドライバ回路の少なくとも１つの部分領域（例えばスイッチの半導体領域）がキャリアによって形成されていることを意味する。
本表示装置の少なくとも一実施形態によると、ドライバ回路は、少なくとも１つの半導体ボディとキャリアとの間に配置されている。この場合、キャリアは、特に、半導体積層体を機械的に安定化させる目的で使用され、したがって、その電気的特性には無関係に選択することができる。ドライバ回路は、例えば、半導体ボディの上に堆積される層によって形成される。ドライバ回路は、例えば、多結晶半導体材料、特に、多結晶シリコンを含むことができる。少なくとも１つの半導体ボディとキャリアとの間を機械的に結合するため、ドライバ回路とキャリアとの間の少なくとも一部分に接続層を配置することができる。
本表示装置の少なくとも一実施形態によると、本表示装置は、ドライバ回路と半導体ボディとの間に第１のメタライゼーション層を備えている。第１のメタライゼーション層は、ピクセル、特に、ピクセルの第１の半導体層それぞれに、導電接続することができる。言い換えれば、第１のメタライゼーション層は、第１の半導体層の端子層の機能を果たす。しかしながら、第１のメタライゼーション層をピクセルから電気的に絶縁することもできる。この場合、第１のメタライゼーション層は電気的機能を果たさない。第１のメタライゼーション層は、特に、キャリアと半導体ボディとの間に配置されている。
本表示装置の少なくとも一実施形態によると、本表示装置は、ドライバ回路と半導体ボディとの間に第２のメタライゼーション層を備えている。第２のメタライゼーション層は、半導体ボディ（例えば特に、第２の半導体層）に隣接している。特に、第２のメタライゼーション層は、第１のメタライゼーション層から電気的に絶縁されている。第１のメタライゼーション層は、少なくとも一部分が、例えば、ドライバ回路と第２のメタライゼーション層との間において垂直方向に（すなわち半導体積層体の半導体層の主延在面に垂直に延びる方向に）配置されている。第２のメタライゼーション層は、特に、キャリアと半導体ボディとの間に配置されている。
第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方は、動作時に活性領域において生成される放射に対して反射性として実施することができる。活性領域において生成される放射に対する反射率は、好ましくは少なくとも５０％、特に好ましくは少なくとも７０％である。したがって、第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方は、ミラー層の機能を果たし、ドライバ回路の方向に放出された放射を方向転換させる。さらに、第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方は、単層または多層として形成することができる。
本表示装置の少なくとも一実施形態によると、第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方は、ピクセルの少なくとも１つに導電接続されている。
本表示装置の少なくとも一実施形態によると、第１のメタライゼーション層と第２のメタライゼーション層は、表示装置の平面視において、ピクセルの１つと重なる任意の点、または２つの隣り合うピクセルの間に配置されている任意の点において、ドライバ回路がメタライゼーション層のうちの少なくとも一方によって覆われるように、互いに重なり合うように配置されている。特に、活性領域とドライバ回路との間に直接的な光経路は存在しない。すなわち、活性領域から放出された放射がドライバ回路および場合によってはキャリアに直接入射することはできず、すなわち、入射する前に第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方において反射されることなく入射することはできない。しかしながら、キャリアの縁部領域、例えば、少なくとも１つの半導体ボディの横方向に外側の領域においては、キャリアを露出させることができる。
本表示装置の少なくとも一実施形態によると、本表示装置は、半導体積層体を備えた少なくとも１つの半導体ボディを備えており、半導体積層体は、放射を生成する目的で設けられている活性領域を備えており、複数のピクセルを形成している。さらに、本表示装置はドライバ回路を備えており、ドライバ回路は、それぞれが少なくとも１つのピクセルを制御する目的で設けられている複数のスイッチ、を備えている。ドライバ回路と半導体ボディとの間には、第１のメタライゼーション層と、第１のメタライゼーション層から電気的に絶縁されている第２のメタライゼーション層とが配置されている。第１のメタライゼーション層もしくは第２のメタライゼーション層またはその両方は、ピクセルの少なくとも１つに導電接続されている。第１のメタライゼーション層と第２のメタライゼーション層は、表示装置の平面視において、メタライゼーション層のうちの少なくとも一方がピクセルの１つと重なる任意の点、または２つの隣り合うピクセルの間に配置されている任意の点において、ドライバ回路がメタライゼーション層のうちの少なくとも一方によって覆われるように、互いに重なり合うように配置されている。
重なり合うように配置されているメタライゼーション層によって、活性領域において生成されてドライバ回路の方向に放出される放射が、ドライバ回路に吸収されてそれにより機能不良や劣化が発生することを防止することができる。
本表示装置の少なくとも一実施形態によると、第１のメタライゼーション層および第２のメタライゼーション層は、ピクセルの少なくとも１つに導電接続されている。
本表示装置の少なくとも一実施形態によると、第１のメタライゼーション層または第２のメタライゼーション層は、表示装置の複数のピクセル、特に、すべてのピクセルの共通のコンタクトを形成している。例えば、第１のメタライゼーション層が複数のピクセルの共通の電気コンタクトを形成しており、各ピクセルの第２の半導体層が、第２のメタライゼーション層によって、スイッチの１つに導電接続されている、または、この逆の構造とすることができる。
本表示装置の少なくとも一実施形態によると、第２のメタライゼーション層は、半導体積層体に隣接しており、２つの隣り合うピクセルの間で分離されている。したがって、第２のメタライゼーション層は、動作時に電荷キャリアが第２の半導体層を介して活性領域内に注入される領域を画成している。言い換えれば、第２のメタライゼーション層は、互いに隔てられた複数の領域に分割されており、特に、正確に１つの部分領域が各ピクセルに関連付けられている。
本表示装置の少なくとも一実施形態によると、第２のメタライゼーション層は、表示装置の平面視において、少なくとも１つの半導体ボディによって完全に覆われている。言い換えれば、第２のメタライゼーション層の個々の領域は、いかなる位置においても、それぞれの関連付けられる半導体ボディより横方向に突き出していない。
本表示装置の少なくとも一実施形態によると、第１のメタライゼーション層は、各ピクセルごとに切取り部を有する。特に、第２のメタライゼーション層は、この切取り部において、関連付けられるドライバ回路のスイッチに導電接続されている。表示装置の平面視において、切取り部は、それぞれの関連付けられるピクセル、および特に、第２のメタライゼーション層と、完全に重なっている。したがって、切取り部は、ピクセルよりも横方向に突き出していない。言い換えれば、第１のメタライゼーション層が切り取られているのは、第２のメタライゼーション層によって覆われている領域のみである。特に、第１のメタライゼーション層は、表示装置の平面視において、ピクセルの間の中間領域を完全に覆っている。
本表示装置の少なくとも一実施形態によると、切取り部は、リング形状の輪郭を有する。この輪郭は、例えば、円または楕円の基本形状を有する。
本表示装置の少なくとも一実施形態によると、それぞれが複数のピクセルを有する複数の半導体ボディが、キャリア上に配置されている。本表示装置の製造時、個々の半導体ボディをキャリア上に連続的に、または同時に配置することができる。隣り合う半導体ボディの間の間隔は、半導体ボディの隣り合うピクセルの間の間隔より大きくすることができる。
本表示装置の少なくとも一実施形態によると、表示装置の平面視において、メタライゼーション層のうちの少なくとも一方が半導体ボディの１つと重なる任意の点、または２つの隣り合う半導体ボディの間に配置されている任意の点において、キャリアがメタライゼーション層のうちの少なくとも一方によって覆われるように、第１のメタライゼーション層と第２のメタライゼーション層が、互いに重なり合うように配置されている。したがって、２つの隣り合う半導体ボディの間の領域において、半導体ボディの活性領域からキャリアまでの直接的な光経路は存在しない。
本表示装置の少なくとも一実施形態によると、活性領域は、第１の半導体層と第２の半導体層との間に配置されており、半導体積層体は、少なくとも１つの凹部を備えており、少なくとも１つの凹部は、ドライバ回路の側の半導体積層体の裏面から活性領域を貫いて第１の半導体層の中まで達しており、第１の半導体層に電気的に接触することを目的として設けられている。特に、第１のメタライゼーション層は、凹部を通じて第１の半導体層に導電接続されている。第１の半導体層には、ドライバ回路の側の半導体積層体の面から、第１のメタライゼーション層によって電気的に接触することができる。特に、第１の半導体層がすべてのピクセルにわたり連続的に延在している実施形態においては、半導体ボディ全体に対して１つの凹部で十分であり得る。しかしながら、複数の凹部を設けることもできる。半導体ボディにおける凹部の数は、例えば、その半導体ボディのピクセルの数と少なくとも同じである。この構造は、第１の半導体層が第１のメタライゼーション層を介してスイッチに接続されている実施形態と、第１のメタライゼーション層が複数のピクセルにわたり連続的に延在している実施形態の両方に、当てはめることができる。特に、個々のピクセルの横方向範囲が比較的大きい場合、ピクセルあたり２つ以上の凹部も有利であり得る。このようにすることで、簡単な方法で、ピクセルの活性領域内に横方向に均一に電荷キャリアが注入される。
本表示装置の少なくとも一実施形態によると、ピクセルには、ドライバ回路とは反対側の半導体ボディの放射出口面から電気的に接触している。特に、ピクセルの第１の半導体層に放射出口面から電気的に接触している。例えば、半導体ボディ上に端子層が配置されている。端子層は、半導体ボディの複数またはすべての第１の半導体層の共通のコンタクトを形成することができる。この実施形態においては、第１の半導体層に接触するための、活性領域を貫く凹部を省くことができる。端子層は、活性領域において生成される放射に対して透明である、または少なくとも半透明であることが有利である。端子層は、例えば、ＴＣＯ（透明導電性酸化物）材料、例えばインジウムスズ酸化物（ＩＴＯ）や酸化亜鉛を含む。
本表示装置の少なくとも一実施形態によると、半導体積層体の成長基板が除去されている。特に、半導体積層体の成長基板は、全体的または少なくとも部分的に除去されている、あるいは、全体的または少なくとも部分的に薄くされている。キャリアが半導体積層体を機械的に安定化させており、したがってこの目的に成長基板はもはや必要ない。本表示装置には、成長基板がまったく存在しないことが好ましい。したがって、表示装置の動作時における隣り合うピクセル間の光学的クロストークの危険性を低減することができる。しかしながら、特定の残留厚さまで成長基板を薄くするだけでも十分であり得る。
本表示装置の少なくとも一実施形態によると、活性領域は、半導体ボディの複数のピクセルにわたり、特に、すべてのピクセルにわたり連続的に延在している。したがって、活性領域はコヒーレントに形成されており、オプションとして、少なくとも１つの凹部によって貫かれているのみである。したがって、個々のピクセルの活性領域を分割する追加の製造ステップが必要ない。
本表示装置の少なくとも一実施形態によると、活性領域は、それぞれが１つのピクセルを形成している複数のセグメントに分割されており、これらのセグメントは、共通の半導体積層体から形成されている。隣り合うピクセルの間の分割は、それぞれ、例えば少なくとも活性領域を分割する溝によって形成することができる。特に、溝は、半導体積層体全体を分割することができる。セグメントに分割することによって、簡単な方法で、電荷キャリアの注入を隣り合うピクセルの間で分離することができる。さらに、光学的クロストークをさらに低減することができる。
これに代えて、第１の半導体層のみに溝を形成することもできる。すなわち、溝は活性領域を分割しない。このような溝により、活性領域が分割されることなくピクセル間の光学的分離を改善することができる。
本表示装置の少なくとも一実施形態によると、ドライバ回路とは反対側の半導体積層体の面に、放射変換要素が配置されている。
放射変換要素は、特に、活性領域において生成される、第１のピーク波長を有する放射の少なくとも一部分を、第１のピーク波長とは異なる第２のピーク波長を有する第２の放射に変換する目的で、設けられている。
本表示装置の少なくとも一実施形態によると、放射変換要素は、複数のピクセルにわたり連続的に延在している。
本表示装置の少なくとも一実施形態によると、放射変換要素は、それぞれが少なくとも１つのピクセルに関連付けられている複数のセグメントを有する。例えば、３つ以上のピクセルを組み合わせて、それぞれカラートリプレット（color triple）を形成することができ、カラートリプレットは、赤色スペクトル領域、緑色スペクトル領域、および青色スペクトル領域の放射を生成する目的で設けられる。このような表示装置は、静止画または動画のフルカラー表示に適している。
本表示装置の製造は、ウェハ複合体において行うことができ、例えばソーイングまたはレーザ切断法によってウェハ複合体を分離することにより、複数の表示装置が製造される。個々の表示装置に分離するステップは、特に、キャリア上に半導体ボディを固定した後に初めて行う。
以下では例示的な実施形態について図面を参照しながら説明する。さらなる特徴、実施形態、および有利な効果は、以下の説明から明らかになるであろう。
表示装置の第１の例示的な実施形態を、概略断面図で示している。 表示装置の第１の例示的な実施形態を、平面図で示している。 表示装置の第２の実施形態を、概略断面図で示している。 表示装置の第３の実施形態を、概略断面図で示している。 表示装置の第４の例示的な実施形態を概略平面図で示している。
図面において、同じ要素、等価の要素、または同じ機能の要素には、それぞれ同じ参照数字を付してある。
図面と、図面に示した要素の互いのサイズの関係は、正しい縮尺ではない。むしろ、図をより見やすくする、および／または本発明をより深く理解できるようにする目的で、個々の要素、特に層厚さを、誇張した大きさで示してあることがある。
図１Ａは、表示装置１の第１の例示的な実施形態を断面図で概略的に示している。この表示装置は、複数のピクセルを備えており、これらのピクセルは互いに隣り合うように、特に、行列状に、配置されている。図を単純にするため、この図には、第１のピクセル２ａおよび第２のピクセル２ｂを有する表示装置の細部を示してある。
表示装置１は、半導体積層体２を有する半導体ボディを備えている。半導体ボディは、垂直方向には、放射出口面２９と、放射出口面２９とは反対側の裏面２７との間に延在している。半導体積層体は、放射を生成する目的で設けられている活性領域２０を備えている。活性領域は、第１の導電型の第１の半導体層２１と、第２の導電型の第２の半導体層２２との間に配置されている。例えば、第１の半導体層をｎ型導電性として形成することができ、第２の半導体層をｐ型導電性として形成することができる、またはこの逆とすることができる。半導体積層体２には複数の凹部２５が形成されており、これらの凹部は、裏面２７から第２の半導体層２２および活性領域２０を貫いて、第１の半導体層２１の中まで達している。凹部は、特に、第１の半導体層内で終了している。
活性領域２０は、可視スペクトル領域、紫外スペクトル領域、または赤外スペクトル領域の放射を生成するように設けることができる。活性領域は、特に、量子井戸構造（例えば多重量子井戸構造）を備えていることができる。
半導体積層体２、特に、活性領域２０は、ＩＩＩ−Ｖ族化合物半導体材料を含むことが好ましい。この半導体材料は、特に、Ｇａ、Ａｌ、Ｉｎからなる群からの少なくとも１種類のＩＩＩ族元素と、Ｎ、Ｐ、Ａｓからなる群からの少なくとも１種類のＶ族元素とを含むことができる。
ＩＩＩ−Ｖ族化合物半導体材料は、紫外スペクトル領域（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ）から可視スペクトル領域（特に青色〜緑色の放射の場合にはＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、特に黄色〜赤色の放射の場合にはＡｌｘＩｎｙＧａ１−ｘ−ｙＰ）、さらには赤外スペクトル領域（ＡｌｘＩｎｙＧａ１−ｘ−ｙＡｓ）の放射を生成するのに特に適している。この目的では、各場合において、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１が成り立ち、特に、ｘ≠１、ｙ≠１、ｘ≠０、ｙ≠０の少なくとも１つが成り立つ。特に、上に挙げた材料系からのＩＩＩ−Ｖ族化合物半導体材料を使用することで、放射の生成時に高い内部量子効率を達成することができる。
さらに、表示装置１は、キャリア５を備えており、キャリア５の上には、半導体積層体２が配置されて固定されている。キャリア５には、複数のスイッチ５５を有するドライバ回路５４が組み込まれており、これらのスイッチは、例えば、個々のトランジスタとして、あるいは複数のトランジスタと１つまたは複数のキャパシタを有する回路として、設計することができる。半導体積層体２の側のキャリア５の主面５０には、第１の接続面５１が形成されている。第１の接続面は、ピクセル２ａ，２ｂの第１の半導体層２１に導電接続する目的で設けられている。第１の接続面は、コヒーレントな面として形成されている。さらに、キャリアの主面には、複数の第２の接続面５２が形成されている。第２の接続面それぞれは、スイッチ５５と、半導体ボディ２の関連付けられるピクセルとの間を導電接続する目的で設けられている。
表示装置１の平面視において、隣り合う第２の接続面５２の間それぞれに、絶縁領域５３が形成されている。絶縁領域は、キャリア５を第１の接続層５１から絶縁している。さらに、キャリア５には給電路５７が形成されており、この給電路５７を介して、表示装置のピクセルを電気制御回路によって駆動することができる。
キャリア５は、例えばシリコンキャリアとして設計することができ、シリコンキャリアにおいて、スイッチ５５を例えばＣＭＯＳ（相補型金属酸化膜半導体）技術において具体化することができる。キャリアは、スイッチ５５に加えて、表示装置１を駆動するためのさらなる電子部品（例えばシフトレジスタやプログラマブルロジックコンポーネント）を備えていることもできる。
キャリア５は、ピクセル２ａ，２ｂを電気的に駆動することに加えて、半導体積層体２を機械的に安定化させる目的にも使用されている。半導体積層体を好ましくはエピタキシャルに堆積させるための成長基板は、この目的にはもはや必要なく、したがって、表示装置の製造中に除去することができる。
半導体積層体２を有する半導体ボディは、接続層７を介してキャリア５に機械的に結合されているのみならず、特に、キャリア５に熱伝導的に結合されており、したがって、動作時に発生する廃熱を、キャリアを介して効率的に放散させることができる。この接続層を形成するためには、例えば、はんだ付け（例：はんだペーストによるはんだ付け）、銀焼結、直接接合法、または接触突起部（バンプ）による接触結合（機械的安定性を高めるため個々の接触突起部の間にアンダーフィル材料を形成することができる）が適している。接続層７には、特に、金属（例えば、金、銀、銅、ニッケル、錫）、またはこれらの材料の少なくとも１種類を有する金属合金（例えば、金−錫、銅−銀−錫、インジウム−スズ、ニッケル−錫）が適している。
半導体積層体２とキャリア５との間には、半導体積層体２のピクセル２ａ，２ｂをキャリア５に電気的に接続するための第１のメタライゼーション層３１および第２のメタライゼーション層３２が配置されている。第１のメタライゼーション層３１は、凹部２５の中を延在しており、第１の半導体層２１に電気的に接触している。したがって、第２のメタライゼーション層３２は、第２の半導体層２２に電気的に接触しており、第２の半導体層に直接隣接している。これらのメタライゼーション層は、活性領域２０において生成される放射に対して反射性として設計されていることが好ましい。例えば、銀は、可視スペクトル領域および紫外スペクトル領域における特に高い反射率を特徴とする。これに代えて、別の金属（例えば、アルミニウム、ニッケル、金、ロジウム、パラジウム）、あるいはこれらの材料の少なくとも１種類を有する金属合金（例えば、銀−パラジウム合金、Ａｕ：Ｇｅ）を使用することもできる。メタライゼーション層３１，３２は、多層として設計することもできる。
表示装置１の平面視において、ドライバ回路５４を有するキャリア５の主面５０が、ピクセル２ａ，２ｂの一方と重なる各領域、または２つの隣り合うピクセルの間に配置されている各領域において、横方向において、メタライゼーション層の少なくとも一方によって覆われるように、第１のメタライゼーション層３１と第２のメタライゼーション層３２が互いに重なり合うように配置されている。したがって、例えば、第１のメタライゼーション層３１における中断部と、電気的導通またはピクセルを画成している第２のメタライゼーション層における中断部は、互いにずれた位置に配置されている。このような配置構造を使用することによって、特に、アクティブマトリクスドライバ回路によって個々のピクセルを個別に駆動できる場合に、表示装置１の動作時に活性領域２０からキャリア５の方向に放出される放射から、ドライバ回路を有するキャリアを保護することもできる。この放射は、メタライゼーション層の少なくとも一方によって、横方向において連続的に（すなわちキャリア５に入るすべての領域において）遮られ、さらに、その少なくとも一部分を放射出口面の方向に方向転換させることができる。したがって、特に、活性領域の下方および活性領域の間の横方向において、キャリア５が生成された放射にさらされることが防止される。したがって、放射によって引き起こされるドライバ回路５４の機能不良や劣化の危険性が最小になる。
第１のメタライゼーション層３１は、複数の切取り部３１０を備えている。切取り部にはスルーコンタクト３２０が形成されており、これらスルーコンタクト３２０を介して、各ピクセルの第２のメタライゼーション層３２が、関連付けられる第２の接続領域５２に導電接続されている。表示装置の平面視において、スルーコンタクト３２０は、第２のメタライゼーション層３２によって完全に覆われている。切取り部３１０は、リング状に形成されていることが好ましい。このようにすることで、半導体ボディ２が接続層７によって機械的に支持されない領域が最小限であることが判明した。したがって、例えば直線状の切取り部と比較して、クラックの危険性が低減する。当然ながら、切取り部の別の幾何学的基本形状、例えば多角形、例えば矩形（特に、正方形）、または六角形の基本形状も考えられる。
図示した例示的な実施形態においては、各ピクセル２ａ，２ｂのための第２のメタライゼーション層３２は、関連付けられるスイッチ５５の第２の接続面５２との導電接続を形成している。第１の半導体層２１には、第１のメタライゼーション層３１が連続的に電気的に接触しており、したがって、第１のメタライゼーション層は、表示装置のすべてのピクセル２ａ，２ｂの共通のコンタクトを形成しており、給電路５７に直接接続されている。
共通のコンタクトは、１つまたは複数の領域において給電路５７に接続する、または表示装置１の外側に直接導くことができる。
第１のメタライゼーション層３１と第２のメタライゼーション層３２との間には、第１の絶縁層４１（例えばシリコン酸化物層）が配置されている。この絶縁層は、第１のメタライゼーション層３１と第２のメタライゼーション層３２とを互いに電気的に絶縁するためと、凹部２５の領域において第１のメタライゼーション層を第２の半導体層２２および活性領域２０から電気的に絶縁するために使用されている。半導体積層体２（特に、活性領域２０）の側面は、第２の絶縁層４２によって覆われている。側面は、図１Ａに示したように正のフランク角を有することができる。この場合、半導体積層体の横方向範囲は、キャリアの方向に増大していく。しかしながら、これに代えて、負のフランク角を設けることもできる。
表示装置１の動作時、ピクセル２ａ，２ｂは、スイッチ５５によって、互いに独立して、特に、同時に動作させることができる。したがって、ピクセルが行および列における接触線に接続されている実施形態とは異なり、ピクセルの数を増やすことを、この目的のために所定の反復周波数におけるピクセルあたりのスイッチング回数を減少させる必要なしに、達成することができる。したがって、ピクセルの明るさを同じにするために、ピクセルを流れる電流を増大させる必要がない。ピクセルを個別に駆動することができるにもかかわらず、上述したように重なり合うメタライゼーション層によって、動作時に生成される放射がキャリア５に入射することができず、キャリア５の中のドライバ回路５４の損傷や機能不良につながることがない。
図示した例示的な実施形態においては、半導体積層体２は、複数のピクセル２ａ，２ｂにわたり連続的に延在している。したがって、活性領域２０はコヒーレントな領域として形成されている。この例示的な実施形態においては、ピクセルの横方向範囲は、本質的に第２のメタライゼーション層３２の横方向範囲を介して決まる。したがって、ピクセルの間の中断部によって互いに隔てられている第２のメタライゼーション層の領域によって、ピクセルの形状が決まる。ピクセルは、図１Ｂに示したように正方形の基本形状を有することができる。しかしながら、別の基本形状、特に、少なくとも部分的に湾曲した形状または多角形（例えば、三角形、矩形、または六角形の基本形状）を使用することもできる。
ピクセル２ａ，２ｂの第２のメタライゼーション層３２の領域の間の中断部の領域においては、表示装置１の平面視において、第１のメタライゼーション層３１が連続的に延在しており、したがって、ピクセルの間のいずれの領域においてもキャリア５の主面５０が見えない。したがって、動作時に生成される放射が、ドライバ回路５４を有するキャリア５に入ることが効果的に防止されている。
第１の接続面５１および第２の接続面５２の具体化は、第１のメタライゼーション層３１およびスルーコンタクト３２０の具体化と等価のミラーであり、したがって、製造時、第１のメタライゼーション層を有する第１の接続面５１と、スルーコンタクトを有する第２の結合接続面を、接続層７を介して単純な方法で互いに接続することができる。
凹部２５の数は、ピクセルの大きさと、第１の半導体層の横方向導電率とに応じて、幅広い範囲内で変化させることができる。図には例示的な実施形態を示したが、各ピクセルが個別の凹部２５を有する、または複数の個別の凹部２５を有する必要はない。そうではなく、互いに隣り合うように配置された複数のピクセルが共通の凹部２５を有することもできる。極端な場合、表示装置全体において１つの凹部で十分なことがある。
個々のピクセル２ａ，２ｂの辺長は、広い範囲内で変化させることができる。例えば、辺長は、１μｍ〜１ｍｍの範囲内（両端値を含む）とすることができる。例えば自動車のアダプティブフロントライティングシステム（ＡＦＳ）のピクセルヘッドライト（pixelated headlight）を形成するためには、辺長は、例えば２０μｍ〜１５０μｍの範囲内（両端値を含む）であることが好ましい。投写型表示装置の場合、辺長は、１μｍ〜５μｍの範囲内（両端値を含む）であることが好ましい。
隣り合うピクセルの間の非発光間隔は、０．５μｍ〜２０μｍの範囲内（両端値を含む）とすることができる。
半導体積層体の放射出口面２９には、放射変換要素６が形成されている。図示した例示的な実施形態においては、放射変換要素は、コヒーレントな要素として形成されており、複数のセグメント６ａ，６ｂを備えている。各ピクセルに正確に１つのセグメントが関連付けられている。隣り合うセグメントの間それぞれに分離ウェブ６１（separating web）が形成されている。分離ウェブによって、セグメント６ａ，６ｂを互いに光学的に隔離することができる。これにより、ピクセル２ａ，２ｂの間の光学的分離性を高めることができる。特に、変換要素の厚さ、もしくは、変換要素内の散乱中心の濃度、またはその両方によっては、分離ウェブを省くこともできる。
フルカラーの静止画または動画を表示する目的で提供される表示装置１の場合、セグメント６ａ，６ｂを、互いに異なるピーク波長を持つ二次波長を有する放射を生成するように設けることができる。例えば、３つのセグメント６ａ，６ｂによって、赤色スペクトル領域、緑色スペクトル領域、および青色スペクトル領域の放射を生成するカラートリプレットを形成することができる。当然ながら、放射変換要素６をコヒーレントな構造とせず、互いに機械的に分離された個々のセグメントの形における放射変換要素をそれぞれのピクセル２ａ，２ｂに適用することも考えられる。
放射変換要素６は、あらかじめ製造された形で放射出口面２９に固定する、または放射出口面の上に直接形成することができる。さらには、例えば、セラミック粒子、量子ドット、または有機分子によって、放射変換要素を形成することができる。これらは、マトリックス材料、例えばポリマーマトリックス材料（例：シリコーン、エポキシ、またはシリコーンおよびエポキシを有するハイブリッド材料）に埋め込むことができる。これに代えて、放射変換要素を、セラミック放射変換要素として形成することもでき、この場合、放射を変換する目的で提供される粒子が、例えば焼結によって単独でセラミックを形成する、または、このような粒子がさらなる材料の支援下でセラミックに固められる。
ピクセルヘッドライトの場合、放射変換要素６のセグメント６ａ，６ｂを同一構造に形成することもできる。例えば、人の目に白色に見える光が放出されるように、活性領域２０において生成される青色の放射を黄色のスペクトル領域の二次放射に変換するようにセグメントを設けることができる。
これに代えて、放射変換要素６を、複数のピクセル２ａ，２ｂにわたり延在する連続的な要素として形成することができる。特に、放射変換要素を一体構造として形成することができる。
図には例示的な実施形態を示したが、第２のメタライゼーション層３２を、ピクセル２ａ，２ｂの共通のコンタクトとして形成することもできる。この場合、ピクセルそれぞれが、第１のメタライゼーション層３１を介して、関連付けられるスイッチに導電接続される。
したがって、説明した例示的な実施形態においては、第１のメタライゼーション層および第２のメタライゼーション層は、ピクセルに電気的に接触することと、ドライバ回路５４を有するキャリア５を、活性領域２０および放射変換要素６から放出される放射から連続的に保護することの両方を目的して、使用されている。
図には例示的な実施形態を示したが、ドライバ回路５４をキャリア５とは個別に形成することもできる。例えば、半導体積層体２を有する少なくとも１つの半導体ボディとキャリアとの間に配置される１層または複数の層によって、ドライバ回路を形成することができる。この層は、半導体積層体を有する半導体ボディをキャリア５の上に固定する前に、半導体積層体２を有する半導体ボディの上に、例えば堆積法によって（例えばＰＥＣＶＤによって）堆積させることができる。ドライバ回路５４は、例えば、多結晶半導体材料（例えば多結晶シリコン）を含むことができる。半導体材料を作製するには、アモルファス材料を堆積させた後に再結晶化させることができる。アモルファス半導体材料と比較して、多結晶半導体材料または単結晶半導体材料は、大幅に高い電荷キャリア移動度を有することができる。例えば、アモルファスシリコンを再結晶化させることによって、単結晶材料の場合の値の半分以上である電荷キャリア移動度を達成することができる。アモルファス半導体材料の代わりに多結晶半導体材料を使用することにより、本表示装置のピクセルにおいて放射を生成するのに要求される電流をスイッチングすることのできる単純化されたスイッチを、ドライバ回路に形成することができる。再結晶化は、例えば、アモルファス層の表面全体にわたり走査法において導かれるレーザビームによって行うことができる。再結晶化は、表面全体にわたり、または部分的にのみ、行うことができる。さらに、多段階工程において再結晶化を行うこともできる。キャリアに組み込まれるドライバ回路に合わせてキャリアを固定するための貼り合わせ（aligned bonding）を省くことができる。
この場合、半導体材料に代えて、電気的絶縁材料（例えばセラミック）をキャリアに使用することもできる。この場合、ドライバ回路５４とキャリア５との間に接続層７が配置され、接続層７も電気的絶縁性として形成することができる。メタライゼーション層３１，３２は、半導体ボディ２とドライバ回路との間に配置され、したがって、半導体ボディにおいて生成されてドライバ回路の方向に放出される放射からドライバ回路を保護する。
図２は、第２の例示的な実施形態を概略的に示しており、第２の例示的な実施形態は、図１Ａおよび図１Ｂを参照しながら説明した第１の例示的な実施形態と実質的に同じである。異なる点として、隣り合うピクセル２ａ，２ｂが溝２６によって互いに隔てられている。これらの溝は、放射出口面２９から、少なくとも活性領域を貫いて、好ましくは半導体積層体２全体を貫いて、延びている。溝２６の間に配置されている、活性領域２０のセグメント２０ａ，２０ｂそれぞれが、ピクセル２ａ，２ｂを形成している。ピクセル２ａ，２ｂは、溝によって、簡単な方法で光学的かつ電気的に互いに分離することができる。ピクセルを光学的に分離するのみである場合、溝は、放射出口面２９から、活性領域２０を切断することなく第１の半導体層２１の中まで達するのみであるように形成することもできる。例えば図１Ａおよび図１Ｂを参照しながら説明したように第１の半導体層２１が連続的である場合にも、このような溝を使用することができる。
溝２６の側面は、第２の絶縁層４２を使用して覆われている。これらの溝は、未充填でも、または充填材料を使用して充填されてもよい。充填材料は、活性領域２０において生成される放射に対して透過性、吸収性、または反射性であるように形成することができる。吸収性または反射性の充填材料を使用すると、隣り合うピクセルの間の光学的分離性を高めることができる。透過性または吸収性の充填材料としては、例えば、誘電体材料（ポリマー材料など）が適している。反射性材料としては、金属層、または反射性粒子（例えばチタン酸化物）によって満たされたプラスチックを使用することができる。充填材料として誘電体材料が使用される場合、溝２６の側面上の第２の絶縁層４２を省くこともできる。
さらに、ピクセル２ａは、図１Ａおよび図１Ｂに示した例示的な実施形態とは異なり、第１の半導体層２１に接触するための複数の凹部２５を備えている。ピクセルあたり複数の凹部を設けることは、特に、比較的大きなピクセル２ａ，２ｂを有する表示装置の場合に（例えばピクセルヘッドライト用の表示装置において）適している。
図３に示した第３の例示的な実施形態は、図１Ａおよび図１Ｂを参照しながら説明した第１の例示的な実施形態と実質的に同じである。異なる点として、第１の半導体層２１への電気的な接触が、放射出口面２９の上に配置されている端子層３３によって行われる。端子層は、動作時に生成される放射に対して透過性である。端子層は、例えば、ＴＣＯ材料（例：ＩＴＯや酸化亜鉛）を含んでいる。端子層３３は、キャリアの給電路５７に接続されており、第１の半導体層の共通のコンタクトを形成している。その一方で、第１のメタライゼーション層３１は、ピクセルに電気的に接触する目的には使用されず、ドライバ回路５４を有するキャリア５を、表示装置１の動作時に放出される放射から連続的に遮蔽するために、第２のメタライゼーション層３２と一緒に追加的に設けられている。この例示的な実施形態においては、図２を参照しながら説明したように、隣り合うピクセルの間それぞれに溝を形成することもできる。さらには、図１Ａおよび図１Ｂを参照しながら説明したように、端子層３３の上に放射変換要素を配置することもできる。
図４に示した第４の例示的な実施形態は、図１Ａおよび図１Ｂを参照しながら説明した第１の例示的な実施形態と実質的に同じである。異なる点として、キャリア５の上に、複数の半導体ボディ２が互いに隣り合うように配置されている。図を単純にするため、図４には、半導体ボディ２の境界と、切取り部３１０およびスルーコンタクト３２０を有するメタライゼーション層３１，３２のみを示してある。この表示装置は、例えば、それぞれが６つのピクセル２ａ，２ｂを有する４つの半導体ボディ２を備えている。しかしながら、半導体ボディあたりのピクセルの数と、半導体ボディの数は、幅広い範囲内で変化させることができる。第１のメタライゼーション層３１は、大きい領域にわたり、特に、隣り合うピクセル２ａ，２ｂの間と、隣り合う半導体ボディ２の間において、キャリア５を覆っている。第１のメタライゼーション層３１の切取り部３１０は、第２のメタライゼーション層３２によって完全に覆われており、したがって、半導体ボディ２の下方と、半導体ボディ２の間には、ドライバ回路５４を有するキャリアと活性領域２０との間に直接的な光経路が存在しない。キャリア５は、キャリアのその領域のうち、放射に起因して機能性を損なう損傷が予測されない領域（例えば半導体ボディ２の外側境界の外側）のみにおいて、両方のメタライゼーション層が存在しないように形成することができる。
表示装置１の製造時、複数の半導体ボディ２をキャリア５の上に連続的に固定することができる。この場合、キャリアをウェハ複合体において形成することができ、その後、ウェハ複合体を分離して個々の表示装置を得る。隣り合う半導体ボディ２の間の間隔は、特に、０．５μｍ〜１００μｍの範囲内（両端値を含む）とすることができる。特に、半導体ボディ２の中の隣り合うピクセルの間の間隔は、隣り合う半導体ボディ２の間の間隔と同じ大きさとすることができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、すべての新規の特徴および特徴のすべての組合せを包含しており、特に、請求項における特徴のすべての組合せを含む。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第１０２０１３１０２６６７．２号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。

Claims (19)

  1. 半導体積層体（２）を備えた少なくとも１つの半導体ボディと、ドライバ回路（５４）とを有する表示装置（１）であって、前記半導体積層体（２）が、放射を生成する目的で設けられている活性領域（２０）と、複数のピクセル（２ａ，２ｂ）を備えており、
    − 前記ドライバ回路（５４）が、それぞれが少なくとも１つのピクセル（２ａ，２ｂ）を制御する目的で設けられている複数のスイッチ（５５）、を備えており、
    − 前記ドライバ回路と前記半導体ボディとの間に、第１のメタライゼーション層（３１）と、前記第１のメタライゼーション層から電気的に絶縁されている第２のメタライゼーション層（３２）とが配置されており、
    − 前記第１のメタライゼーション層および前記第２のメタライゼーション層の少なくとも１つが、前記ピクセルの少なくとも１つに導電接続されており、
    − 前記第１のメタライゼーション層および前記第２のメタライゼーション層が、前記表示装置の平面視において、（ｉ）前記ピクセルの１つと重なるすべての領域、および（ｉｉ）２つの隣り合うピクセルの間に配置されているすべての領域において、前記ドライバ回路が前記メタライゼーション層のうちの少なくとも一方によって覆われるように、互いに重なり合うように配置されており、
    前記第２のメタライゼーション層が、前記半導体積層体に隣接しており、２つの隣り合うピクセルの間で分割されており、
    前記第１のメタライゼーション層が、各ピクセルごとに切取り部を備えており、前記切取り部において、前記第２のメタライゼーション層が、関連付けられる前記ドライバ回路のスイッチに導電接続されている、
    表示装置（１）。
  2. 前記第１のメタライゼーション層および前記第２のメタライゼーション層が、前記ピクセルの少なくとも１つに導電接続されている、
    請求項１に記載の表示装置。
  3. 前記第１のメタライゼーション層および前記第２のメタライゼーション層は、活性領域において生成される放射に対する少なくとも７０％の反射率を有する、請求項１または請求項２に記載の表示装置。
  4. 前記第１のメタライゼーション層が、複数のピクセルの共通のコンタクトを形成している、
    請求項１から請求項３のいずれかに記載の表示装置。
  5. 前記第２のメタライゼーション層が、前記表示装置の平面視において、前記少なくとも１つの半導体ボディによって完全に覆われている、
    請求項１から請求項４のいずれかに記載の表示装置。
  6. 前記切取り部が、リング形状の輪郭を備えている、
    請求項５に記載の表示装置。
  7. 前記表示装置がキャリア（５）を備えており、前記キャリア（５）の上に少なくとも１つの半導体ボディが配置されている、
    請求項１から請求項６のいずれかに記載の表示装置。
  8. 前記ドライバ回路が前記キャリアに組み込まれている、
    請求項７に記載の表示装置。
  9. 前記ドライバ回路が、前記少なくとも１つの半導体ボディと前記キャリアとの間に配置されている、
    請求項７に記載の表示装置。
  10. 前記ドライバ回路が、前記半導体ボディの上に堆積されている、
    請求項９に記載の表示装置。
  11. 前記ドライバ回路が、多結晶半導体材料を含む、
    請求項９または請求項１０に記載の表示装置。
  12. それぞれが複数のピクセル（２ａ，２ｂ）を有する複数の半導体ボディ（２）が、前記キャリアの上に配置されている、
    請求項７から請求項１１のいずれかに記載の表示装置。
  13. 前記表示装置の平面視において、前記メタライゼーション層のうちの少なくとも一方が前記半導体ボディの１つと重なる任意の点、または２つの隣り合う半導体ボディの間に配置されている任意の点において、前記キャリアが前記メタライゼーション層のうちの少なくとも一方によって覆われるように、前記第１のメタライゼーション層と前記第２のメタライゼーション層が互いに重なり合うように配置されている、
    請求項１２に記載の表示装置。
  14. 前記半導体積層体の成長基板（２８）が除去されており、前記キャリアが前記半導体積層体を機械的に安定化させている、
    請求項７から請求項１３のいずれかに記載の表示装置。
  15. − 前記活性領域（２０）が、第１の半導体層（２１）と第２の半導体層（２２）との間に配置されており、
    − 前記半導体積層体（２）が少なくとも１つの凹部（２５）を備えており、前記少なくとも１つの凹部（２５）が、前記ドライバ回路の側の前記半導体積層体（２）の裏面（２７）から前記活性領域（２０）を貫いて前記第１の半導体層（２１）の中まで達しており、前記第１の半導体層（２１）に電気的に接触する目的で設けられており、
    前記第２のメタライゼーション層が、前記半導体積層体に隣接しており、前記表示装置の平面視において、前記少なくとも１つの半導体ボディによって完全に覆われており、
    前記第１のメタライゼーション層は、前記表示装置の平面視において、前記ピクセルの間の中間領域を完全に覆っている、
    請求項１から請求項１４のいずれかに記載の表示装置。
  16. 前記ピクセルが、前記ドライバ回路とは反対側の放射出口面（２９）から電気的に接触されている、
    請求項１から請求項１４のいずれかに記載の表示装置。
  17. 前記活性領域が複数のピクセルにわたり連続的に延在している、
    請求項１から請求項１６のいずれかに記載の表示装置。
  18. 前記活性領域が、それぞれがピクセルを形成している複数のセグメント（２０ａ，２０ｂ）に分割されており、前記セグメントが、共通の半導体積層体から形成されている、
    請求項１から請求項１６のいずれかに記載の表示装置。
  19. 放射変換要素（６）が、前記ドライバ回路とは反対側の前記半導体積層体の面に配置されている、
    請求項１から請求項１８のいずれかに記載の表示装置。
JP2015562025A 2013-03-15 2014-03-05 表示装置 Active JP6444901B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013102667.2 2013-03-15
DE102013102667.2A DE102013102667A1 (de) 2013-03-15 2013-03-15 Anzeigevorrichtung
PCT/EP2014/054275 WO2014139849A1 (de) 2013-03-15 2014-03-05 Anzeigevorrichtung

Publications (2)

Publication Number Publication Date
JP2016513876A JP2016513876A (ja) 2016-05-16
JP6444901B2 true JP6444901B2 (ja) 2018-12-26

Family

ID=50231173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562025A Active JP6444901B2 (ja) 2013-03-15 2014-03-05 表示装置

Country Status (6)

Country Link
US (1) US9917077B2 (ja)
JP (1) JP6444901B2 (ja)
KR (1) KR102175404B1 (ja)
CN (1) CN105051901B (ja)
DE (2) DE102013102667A1 (ja)
WO (1) WO2014139849A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102014115319A1 (de) * 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
US10412369B2 (en) 2015-07-31 2019-09-10 Dell Products, Lp Method and apparatus for compensating for camera error in a multi-camera stereo camera system
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
DE102015115812A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Bauelement sowie Verfahren zur Herstellung eines Bauelements
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN105470359B (zh) * 2015-12-31 2018-05-08 天津三安光电有限公司 具有内嵌式电极结构的高功率led结构及其制备方法
DE102016100351B4 (de) * 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
JP6428730B2 (ja) * 2016-08-24 2018-11-28 日亜化学工業株式会社 発光装置
FR3055948B1 (fr) * 2016-09-15 2018-09-07 Valeo Vision Procede de montage d'un composant electroluminescent matriciel sur un support
US11094208B2 (en) * 2016-09-30 2021-08-17 The Boeing Company Stereo camera system for collision avoidance during aircraft surface operations
DE102016220915A1 (de) * 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
CN107105141B (zh) * 2017-04-28 2019-06-28 Oppo广东移动通信有限公司 图像传感器、图像处理方法、成像装置和移动终端
DE102018118079A1 (de) 2017-10-09 2019-04-11 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle, betriebsverfahren und spektrometer
DE102017124307A1 (de) * 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102588293B1 (ko) * 2017-12-14 2023-10-11 엘지디스플레이 주식회사 발광 소자, 마이크로 디스플레이 장치
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
DE102018107628B4 (de) * 2018-03-29 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierende vorrichtung
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
US20220199879A1 (en) 2019-04-23 2022-06-23 Kyocera Corporation Micro-led board and display device
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
DE102021201131A1 (de) * 2021-02-08 2022-08-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement mit einer goldschicht im randbereich

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893721A (en) 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
CA2418387C (en) * 2003-02-04 2008-06-03 Magneto-Inductive Systems Limited Passive inductive switch
JP2009175198A (ja) 2008-01-21 2009-08-06 Sony Corp Ｅｌ表示パネル及び電子機器
US8643034B2 (en) * 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
KR20120038539A (ko) * 2009-07-30 2012-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 픽셀화된 ｌｅｄ
DE102009047788A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung für eine Kamera sowie Verfahren zum Betrieb derselben
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101039610B1 (ko) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5966412B2 (ja) 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US8497146B2 (en) * 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012112302A1 (de) 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung

Also Published As

Publication number Publication date
US20160027765A1 (en) 2016-01-28
KR20150130293A (ko) 2015-11-23
CN105051901A (zh) 2015-11-11
US9917077B2 (en) 2018-03-13
DE112014001400A5 (de) 2015-12-03
WO2014139849A1 (de) 2014-09-18
DE102013102667A1 (de) 2014-10-02
KR102175404B1 (ko) 2020-11-06
CN105051901B (zh) 2018-08-31
JP2016513876A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6444901B2 (ja) 表示装置
US10461120B2 (en) Display device and method for producing a display device
KR102112113B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
TWI385823B (zh) 光電組件及製造複數個光電組件之方法
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
TWI433309B (zh) 發出輻射之半導體晶片
TWI379439B (en) Method of manufacturing a plurality of optoelectronic components and optoelectronic component
TWI505493B (zh) 光電半導體晶片及製造光電半導體晶片之方法
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
KR20150097556A (ko) 광전 반도체 칩을 제조하기 위한 방법 및 광전 반도체 칩
JP2011049600A (ja) 光電素子および光電素子の製造方法
KR101548442B1 (ko) 캐리어 기판 및 반도체칩 제조 방법
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
US20130236997A1 (en) Method of fabricating light emitting device
US20180145225A1 (en) Optoelectronic semiconductor chip and optoelectronic module
KR101601995B1 (ko) 복사 방출 박막 반도체칩 및 그 제조 방법
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R150 Certificate of patent or registration of utility model

Ref document number: 6444901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250