KR102112113B1 - 디스플레이 장치 및 디스플레이 장치의 제조 방법 - Google Patents

디스플레이 장치 및 디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR102112113B1
KR102112113B1 KR1020157018557A KR20157018557A KR102112113B1 KR 102112113 B1 KR102112113 B1 KR 102112113B1 KR 1020157018557 A KR1020157018557 A KR 1020157018557A KR 20157018557 A KR20157018557 A KR 20157018557A KR 102112113 B1 KR102112113 B1 KR 102112113B1
Authority
KR
South Korea
Prior art keywords
layer
display device
semiconductor layer
pixels
sequence
Prior art date
Application number
KR1020157018557A
Other languages
English (en)
Other versions
KR20150094739A (ko
Inventor
알렉산더 에프. 포이퍼
말름 노르빈 폰
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150094739A publication Critical patent/KR20150094739A/ko
Application granted granted Critical
Publication of KR102112113B1 publication Critical patent/KR102112113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 층 스택(2)을 포함하는 디스플레이 장치(1)에 관한 것이며, 상기 층 스택은 복사선을 발생시키기 위한 활성 영역(200)을 가진 반도체 층 시퀀스(20) 및 회로 층(25)을 포함한다. 반도체 층 시퀀스는 복수의 화소(3)를 형성한다. 회로 층 내에서 각각의 화소에 대해 스위치(4)가 형성되고, 상기 스위치는 각각의 화소와 전기 전도 방식으로 접속된다. 본 발명은 또한 디스플레이 장치의 제조 방법에 관한 것이다.

Description

디스플레이 장치 및 디스플레이 장치의 제조 방법{DISPLAY DEVICE AND METHOD FOR PRODUCING A DISPLAY DEVICE}
본 발명은 디스플레이 장치 및 디스플레이 장치의 제조 방법에 관한 것이다.
디스플레이 장치를 제조하기 위해, 각각 하나의 개별 제어 가능한 LED가 화소를 형성하는 발광 다이오드가 사용될 수 있다. 소위 패시브 매트릭스의 사용시, 행 라인들 및 열 라인들을 통해 화소들의 콘택팅이 이루어진다. 그러나 이 방법에서는 복수의 발광 다이오드가 동시에 작동될 수 없기 때문에, 전체 디스플레이 장치의 광력은 최대로 개별 화소의 광력과 같은 크기일 수 있다.
대안으로서, 복수의 화소가 병렬로, 즉 동시에 작동될 수 있는 소위 액티브-매트릭스 회로가 사용될 수 있다. 이러한 디스플레이 장치를 제조하기 위해, 제어를 위한 드라이버 소자들 및 복사선 방출 LED-구조들이 별도의 지지체 상에 제조되고, 조절된 본딩 프로세스에 의해 서로 접속된다. 그러나 이런 본딩 프로세스는 복잡하고, 화소들의 소형화 증가에 따라 본딩 프로세스에서 조절 정확도에 대한 점점 더 큰 요구가 주어진다.
본 발명의 과제는 높은 광력을 나타내며 동시에 간단한 방식으로 제조될 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 본 발명의 과제는 디스플레이 장치를 간단하고 확실하게 제조할 수 있는 방법을 제공하는 것이다.
상기 과제는 특히 독립 청구항들에 따른 디스플레이 장치 및 방법에 의해 해결된다. 다른 실시예 및 유용성은 종속 청구항들에 제시된다.
디스플레이 장치의 적어도 하나의 실시예에 따라 디스플레이 장치는 층 스택을 포함한다. 층 스택이란 겹치게 배치된, 특히 겹치게 증착된, 층들의 배치를 의미한다. 개별 층들은 측면 방향으로 구조화될 수 있거나 구조화될 수 없다.
측면 방향이란 층 스택의 메인 연장 면에 대해 평행하게 연장하는 방향을 의미할 수 있다.
특히 층 스택의 층들 중 하나의 층의 구조화는 층 스택의 제 1 층의 증착과 제 2 층의 증착 사이에 이루어질 수 있다. 개별 층들의 증착을 위해, 여러 증착 프로세스가 적용될 수 있다.
후속해서 예를 들면 결합 층에 의해 서로 고정되는 2개의 미리 제조된 소자들은 본 발명의 의미에서 층 스택을 형성하지 않는다.
디스플레이 장치의 적어도 하나의 실시예에 따라 디스플레이 장치, 특히 층 스택은 복사선의 발생을 위해 제공된 액티브 영역을 가진 반도체 층 시퀀스를 포함한다. 액티브 영역은 가시광선, 자외선 또는 적외선 스펙트럼 범위의 복사선을 발생시키기 위해 제공될 수 있다. 바람직하게는 반도체 층 시퀀스, 특히 액티브 영역이 Ⅲ-Ⅴ-화합물 반도체 재료를 포함한다. Ⅲ-Ⅴ-화합물 반도체 재료들은 자외선(AlxInyGa1-x-yN)에서 가시광선(AlxInyGa1 -x- yN, 특히 청색 내지 녹색 복사선에 대해, 또는 AlxInyGa1 -x- yP, 특히 황색 내지 적색 복사선에 대해)을 지나 적외선(AlxInyGa1 -x-yAs) 스펙트럼 범위까지의 복사선 발생을 위해 특히 적합하다. 이 경우, 특히 x ≠ 1, y ≠ 1, x ≠ 0 및/또는 y ≠ 0인 조건에서 각각 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x + y ≤1 이 적용된다. 특히 상기 재료 시스템으로 이루어진 Ⅲ-Ⅴ-화합물 반도체 재료에 의해 또한 복사선 발생시 높은 내부 양자 효율이 달성될 수 있다.
반도체 층 시퀀스는 디스플레이 장치의 복수의 화소를 형성한다. 화소들은 측면 방향에서 서로 나란히, 예를 들면 매트릭스 형태로 배치된다.
수직 방향으로, 즉 반도체 층 시퀀스의 반도체 층들의 메인 연장 면에 대해 수직으로, 반도체 층 시퀀스가 특히 복사선 방출 면과 상기 복사선 방출 면에 마주 놓인 배면 사이로 연장된다. 예를 들면, 반도체 층 시퀀스는 제 1 반도체 층 및 제 2 반도체 층을 포함하고, 활성 영역은 제 1 반도체 층과 제 2 반도체 층 사이에 배치된다. 제 1 반도체 층과 제 2 반도체 층의 도전형은 바람직하게 서로 다르다. 예를 들면, 제 1 반도체 층은 p-도전형으로 그리고 제 2 반도체 층은 n-도전형으로 형성되거나 또는 그 역으로 형성될 수 있다.
활성 영역은 예를 들면 pn-접합으로서 또는 양자 구조로서 형성된다. 양자 구조라는 표현은 본 출원의 범위에서 특히 전하 캐리어의 에너지 상태가 밀폐("confinement")에 의해 양화(quantification)될 수 있는 모든 구조를 포함한다. 특히, 양자 구조라는 표현은 양화의 차원수를 나타내지 않는다. 따라서, 양자 구조는 특히 양자 우물, 양자 와이어 및 양자 점 그리고 이들 구조의 모든 조합을 포함한다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 디스플레이 장치, 특히 층 스택은 회로 층을 포함한다. 회로 층에는 각각의 화소에 대해 스위치가 형성된다. 스위치는 각각의 화소와 전기 전도 방식으로 접속된다. 예를 들면, 스위치는 각각 해당 화소의 제 1 반도체 층 또는 제 2 반도체 층과 전기 전도 방식으로 접속된다. 예를 들면 제 1 반도체 층은 활성 영역과 회로 층 사이에 배치된다. 회로 층은 바람직하게는 복사선 방출 면을 등지는 반도체 층 시퀀스의 면에 배치된다. 회로 층과 반도체 층 시퀀스 사이에 특히 적어도 부분적으로 하나의 절연 층이 배치된다. 절연 층은 특히 반도체 층 시퀀스 및 회로 층에 인접할 수 있다. 예를 들면 절연 층 내에 리세스들이 형성되고, 상기 리세스들을 통해 화소들이 스위치와 전기 전도 방식으로 접속된다.
디스플레이 장치의 적어도 하나의 실시예에서, 디스플레이 장치는 층 스택을 포함하고, 상기 층 스택은 복사선을 발생시키기 위해 제공된 활성 영역을 가진 반도체 층 시퀀스 및 회로 층을 포함한다. 반도체 층 시퀀스는 복수의 화소를 형성하고, 회로 층 내에 각각의 화소에 대해 스위치가 형성되며, 상기 스위치는 각각의 화소와 전기 전도 방식으로 접속된다.
복사선 발생을 위해 제공된 활성 영역, 및 화소의 제어를 위한 스위치가 형성된 회로 층은 공통의 층 스택 내에 집적된다. 디스플레이 장치의 제조시, 미리 제조된 활성 영역 및 특히 이로부터 분리되어 미리 제조된 스위치를 서로 접속하는 본딩 프로세스가 생략될 수 있다. 이로 인해, 디스플레이 장치의 소형화가 간단해진다. 또한, 제조의 신뢰도가 높아진다.
특히 화소들은 2 ㎛ 이상 내지 300 ㎛ 이하의, 바람직하게는 2 ㎛ 이상 내지 50 ㎛ 이하의, 특히 바람직하게는 2 ㎛ 이상 내지 10 ㎛ 이하의 에지 길이를 가질 수 있다. 화소들이 작을수록, 동일한 측면 연장일 때 디스플레이 장치의 분해능이 더 커질 수 있다. 대안으로서, 측면 연장이 더 작아지면, 디스플레이 장치의 동일한 분해능이 달성될 수 있다. 이로 인해, 예를 들면 하나의 웨이퍼 어셈블리로부터 더 많은 디스플레이 장치들이 동시에 제조될 수 있다.
또한, 각각 할당된 스위치가 각각 화소의 후방에, 즉 복사선 방출 면을 등지는 반도체 층 시퀀스의 면에 배치될 수 있다. 특히, 전체 제어 회로가 화소들의 후방에 배치될 수 있다. 인접한 화소들 사이에 제어 회로의 부분들의 배치에 비해, 제어 회로에 의한 섀도잉의 위험이 방지될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라 디스플레이 장치는 반도체 층 시퀀스와 회로 층 사이의 응집 결합을 갖지 않는다. 응집 결합시, 특히 미리 제조된 결합 파트너가 원자 또는 분자의 힘에 의해 결속된다. 응집 결합의 형성은 예를 들면 결합 층, 예를 들면 납땜 층 또는 접착층에 의해 이루어질 수 있다. 전형적으로 응집 결합의 분리는 결합 층 및/또는 적어도 하나의 결합 파트너의 파괴를 수반한다. 이와는 달리, 겹치게 증착된 개별 층들은 응집 결합에 의해 서로 결합된 소자로 간주되지 않아야 한다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 회로 층은 다결정 반도체 재료를 포함한다. 예를 들면 회로 층은 다결정 실리콘을 포함할 수 있거나 또는 그런 재료로 이루어질 수 있다. 회로 층은 또한 하나 또는 복수의 도핑된 영역들을 포함할 수 있다.
비정질 반도체 재료에 비해, 다결정 또는 단결정 반도체 재료는 훨씬 높아진 전하 캐리어 이동도를 가질 수 있다. 예를 들면 비정질 실리콘의 재결정화에 의해, 단결정 재료에 대한 값의 절반 또는 그 이상인 전하 캐리어 이동도가 달성될 수 있다. 단결정 실리콘은 전형적으로 400 내지 500 ㎠/Vs의 전하 캐리어 이동도를 갖는다. 비정질 반도체 재료 대신에 다결정 반도체 재료의 사용에 의해, 회로 층 내에 스위치들이 간단히 형성될 수 있고, 상기 스위치들은 디스플레이 장치의 화소들에서 복사선 발생을 위해 필요한 전류를 스위칭할 수 있다.
이에 대한 대안으로서, 회로 층은 높은 전하 캐리어 이동도를 가진, 즉 적어도 하나의 전하 캐리어 타입에 대해 적어도 100 ㎠/Vs의 전하 캐리어 이동도를 가진 비정질 반도체 재료를 포함할 수 있다. 예를 들면, 인듐-갈륨-지르코늄 산화물(IGZO)이 MOCVD 또는 스퍼터링에 의해 제공될 수 있다. 상기 재료는 높은 전자 이동도 및 낮은 누설 전류를 갖는다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 반도체 층 시퀀스 및 회로 층은 측면 방향으로 각각 단위 셀로 주기적으로 반복하는 구조를 갖고, 측면 방향으로 회로 층의 단위 셀의 길이는 반도체 층 시퀀스의 단위 셀의 길이보다 작거나 같다. 2개의 인접한 화소들 사이의 중심 간격은 각각의 화소에 대한 제어 회로의 측면 연장에 의해 결정되는 것이 아니라, 화소들 자체의 측면 연장 및 경우에 따라 그들의 간격에 의해서만 결정된다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 화소들은 디스플레이 장치의 평면도로 볼 때 해당 스위치를 각각 완전히 커버한다. 스위치는 측면 방향으로 화소를 지나 돌출하지 않는다. 인접한 화소들 사이의 간격은 간단히 최소화될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 층 스택은 거울 층을 포함한다. 거울 층은 특히 반도체 층 시퀀스와 회로 층 사이에 배치된다. 거울 층은 특히 디스플레이 장치의 작동 중에 활성 영역에서 발생되는 복사선의 반사를 위해 제공된다. 회로 층의 방향으로 방출된 복사선은 거울 층에서 반사되고 후속해서 복사선 투과 면을 통해 방출된다. 바람직하게는 거울 층은 활성 영역에서 발생된 복사선의 피크 파장에 대해 적어도 60%, 바람직하게는 적어도 70%의 반사도를 갖는다. 특히, 거울 층은 금속 거울 층으로서 형성된다. 거울 층은 또한 바람직하게는 추가로 전하 캐리어를 반도체 층 시퀀스 내로 주입하기 위해 사용된다. 거울 층은 단일 층으로 또는 복수 층으로 형성될 수 있다. 거울 층은 반도체 층 시퀀스에 직접 인접할 수 있다. 대안으로서, 반도체 층 시퀀스와 거울 층 사이에 TCO-재료를 포함하는 층이 배치될 수 있다. TCO(Transparent Conductive Oxide)-재료들은 투명한 전도성 산화물이다. 예를 들면 TCO-재료는 지르코늄 산화물 또는 인듐 주석 산화물(ITO)을 포함할 수 있거나 또는 이런 재료로 이루어질 수 있다. 전기 전도성을 높이기 위해, TCO-재료가 도핑될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 반도체 층 시퀀스는 지지체에 고정된다. 바람직하게는 반도체 층 시퀀스와 지지체 사이에 회로 층이 배치된다. 지지체는 반도체 층 시퀀스를 등지는 회로 층의 면에 배치된다. 지지체 자체는 제어 회로용 전자 소자들을 포함하지 않을 수 있다. 그러나 지지체 내에 또는 지지체 상에 와이어링 소자들이, 예를 들면 도체 트랙 또는 전기 전도성으로 채워진 관통부가 배치되거나 또는 형성될 수 있다. 예를 들면 지지체는 전기 절연성 지지체로서 형성된다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 디스플레이 장치, 특히 층 스택은 제 1 접속 층을 포함하고, 상기 접속 층은 제 1 반도체 층과 전기 전도 방식으로 접속된다. 제 1 접속 층은 특히 반도체 층 시퀀스의 외부에 배치되며 제 1 반도체 층의 전기 콘택팅을 위해 사용된다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 디스플레이 장치, 특히 층 스택은 제 2 접속 층을 포함하고, 상기 제 2 접속 층은 제 2 반도체 층과 전기 전도 방식으로 접속된다. 제 2 접속 층은 특히 반도체 층 시퀀스의 외부에 배치되고 제 2 반도체 층의 전기 콘택팅을 위해 사용된다.
제 1 접속 층 및/또는 제 2 접속 층은 반도체 층 시퀀스와 회로 층 사이에 적어도 부분적으로 배치될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라 활성 영역이 적어도 2개의 인접한 화소들, 특히 모든 화소들에 걸쳐 전면적으로 연장된다. 따라서, 화소들을 형성하기 위해 활성 영역들을 분리하기 위한 반도체 층 시퀀스의 구조화는 필요 없다.
디스플레이 장치의 적어도 하나의 실시예에 따라 활성 영역은 특히 각각 하나의 화소를 형성하는 개별 세그먼트들로 세분된다. 이 경우, 활성 영역은 예를 들면 트렌치들에 의해 분리되고, 트렌치들은 각각 인접한 활성 영역들 사이에 형성된다. 트렌치들에 의해, 측면 방향으로 활성 영역에 공간적으로 제한된 전류 공급이 달성될 수 있다. 트렌치들은 수직 방향으로 완전히 또는 부분적으로만 반도체 층 시퀀스를 통해 연장될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 세그먼트들은 세그먼트들의 둘레를 따라, 특히 전체 둘레를 따라 전기 콘택팅된다. 예를 들면, 세그먼트들의 제 2 반도체 층이 둘레를 따라 전기 콘택팅된다. 특히, 제 2 반도체 층의 전기 콘택팅을 위한 접속 층, 예를 들면 제 2 접속 층이 세그먼트의 측면에 걸쳐 안내된다. 제 2 접속 층은 측면 방향으로 특히 부분적으로 2개의 인접한 세그먼트들의 활성 영역들 사이로 연장된다. 특히, 상기 접속 층은 활성 영역을 측면 방향으로 적어도 부분적으로 커버한다.
디스플레이 장치의 적어도 하나의 실시예에 따라 반도체 층 시퀀스는 적어도 하나의 리세스를 포함하고, 상기 리세스는 회로 층으로부터 활성 영역을 통해 연장된다. 예를 들면 적어도 하나의 리세스가 제 1 반도체 층 및 활성 영역을 통해 연장될 수 있고 제 2 반도체 층에서 끝난다.
적어도 하나의 리세스에 의해 2개의 도전형의 전하 캐리어들, 즉 전자들 및 정공들은 상이한 측면의 반도체 층 시퀀스의 배면으로부터 활성 영역 내로 주입될 수 있고, 거기서 복사선의 방출 하에 재결합된다. 반도체 층 시퀀스의 전기 콘택팅을 위해 복사선 방출면 상에 배치된 콘택 층들은 필요 없다.
디스플레이 장치의 적어도 하나의 실시예에 따라 각각의 화소는 적어도 하나의 리세스를 포함하고, 상기 리세스는 회로 층으로부터 활성 영역을 통해 연장된다. 예를 들면 각각의 화소는 정확히 하나의 리세스를 포함하고, 상기 리세스는 디스플레이 장치의 평면도에서 볼 때 화소의 중심과 중첩한다. 특히, 비교적 큰 화소의 경우, 각각의 화소는 하나보다 많은 리세스를 포함할 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라, 활성 영역의 하나의 면 상의 화소들은 공통의 콘택, 예를 들면 접지 콘택과 접속된다. 바람직하게는 활성 영역의 다른 면은 스위치와 접속된다. 특히, 활성 영역의 하나의 면 상의 화소들은 공통의 접속 층과 접속된다. 달리 표현하면, 화소들의 모든 제 1 반도체 층들 또는 화소들의 모든 제 2 반도체 층들은 공통의 콘택, 특히 공통의 접속 층과 전기 전도 방식으로 접속된다. 예를 들면 제 1 접속 층 또는 제 2 접속 층은 공통의 접속 층이다.
디스플레이 장치의 적어도 하나의 실시예에 따라 공통의 접속 층은 완전히 반도체 층 시퀀스의 복사선 방출 면에 걸쳐 연장되고 특히 복사선 방출 면에 인접한다. 예를 들면 제 2 접속 층은 공통의 접속 층이다. 이 경우, 제 2 접속 층은 바람직하게 활성 영역에서 발생된 복사선에 대해 투과성이다. 예를 들면, 제 2 접속 층은 TCO-재료를 포함한다.
디스플레이 장치의 적어도 하나의 실시예에 따라 제 1 반도체 층은 제 2 반도체 층의 측면을 적어도 부분적으로 커버한다. 따라서, 전체적으로 복사선 발생을 위해 이용 가능한 면이 커진다.
이런 화소들을 제조하기 위해, 반도체 층 시퀀스가 이미 구조화되어 에피택셜로 성장될 수 있다. 예를 들면 에칭 방법에 의한 반도체 층 시퀀스의 후속하는 분리는 반도체 층 시퀀스 내에 세그먼트들의 형성을 위해 필요 없다.
제 2 반도체 층 상에 제 1 반도체 층의 구조화된 증착은, 제 1 반도체 층이 제 2 반도체 층의 측면을 적어도 부분적으로 커버하도록 이루어질 수 있다. 이와는 달리, 제 1 반도체 층은, 제 1 반도체 층이 제 2 반도체 층 상에서만 성장되고, 제 2 반도체 층의 측면 상에서 성장되지 않도록, 제 2 반도체 층 상에 증착될 수 있다.
디스플레이 장치의 적어도 하나의 실시예에 따라 디스플레이 장치는 표면 실장 가능한 부품(Surface Mounted Device, smd)으로서 형성된다. 예를 들면 지지체는 반도체 층 시퀀스를 등지는 면에 외부의 전기 콘택팅을 위한 콘택을 포함한다.
디스플레이 장치의 적어도 하나의 실시예에 따라 방출 방향으로 볼 때 화소들의 후방에 적어도 부분적으로 하나의 복사선 변환 소자가 배치된다. 복사선 변환 소자는 해당 화소 상에 직접 배치될 수 있거나 또는 화소로부터 이격되어 배치될 수 있다. 복사선 변환 소자는 특히, 디스플레이 장치의 작동 중에 활성 영역에 발생된 1차 복사선을 완전히 또는 적어도 부분적으로 2차 복사선으로 변환시키기 위해 제공된다. 특히, 디스플레이 장치는 적색, 녹색 및 청색 스펙트럼 범위의 복사선을 방출하기 위해 제공될 수 있다.
투사 장치는 적어도 하나의 실시예에 따라 전술한 특징들 중 적어도 하나의 특징을 가진 적어도 하나의 디스플레이 장치, 및 방출 방향으로 볼 때 디스플레이 장치의 후방에 배치된 광학 소자를 포함한다. 광학 소자는 예를 들면 하나 또는 복수의 렌즈를 포함할 수 있다. 투사 장치는 하나보다 많은 디스플레이 장치, 예를 들면 3개의 디스플레이 장치를 포함할 수 있고, 상기 디스플레이 장치들에 의해 방출된 복사선은 서로 상이한 스펙트럼 범위에 놓인다. 방출된 복사선은 이 경우 광학 소자에 의해 중첩되어 하나의 공통 이미지를 형성할 수 있다.
복수의 화소를 가진 디스플레이 장치의 제조 방법에서, 적어도 하나의 실시예에 따라, 복사선을 발생시키기 위해 제공된 활성 영역을 포함하며 화소를 형성하는 반도체 층 시퀀스, 및 각각의 화소에 대해 스위치가 형성된 회로 층을 구비한 층 스택이 형성된다. 회로 층 및 반도체 층 시퀀스는 겹치게 증착된다.
화소를 제어하기 위해 각각 할당된 스위치와 반도체 층 시퀀스의 화소의 접속은 특히 증착 프로세스 및 구조화 프로세스에 의해 이루어진다. 스위치들이 형성된 지지체와 화소들이 형성된 추가의 지지체 사이에 조절된 본딩 접속부의 제조는 필요 없다.
상기 방법의 적어도 하나의 실시예에 따라 회로 층을 형성하기 위해 비정질 반도체 층이 증착되고 바람직하게는 후속해서 적어도 부분적으로 재결정화된다. 재결정화는 예를 들면 레이저 빔에 의해 이루어질 수 있고, 상기 레이저 빔은 래스터 방법에서 비정질 층의 표면을 통해 안내된다. 재결정화는 완전히 또는 부분적으로만 이루어질 수 있다. 재결정화는 다단계 프로세스에서도 이루어질 수 있다.
비정질 반도체 재료의 증착은 예를 들면 CVD(Chemical Vapor Deposition)-방법, 예를 들면 PECVD-방법에 의해 이루어진다.
상기 방법의 적어도 하나의 실시예에 따라 회로 층이 반도체 층 시퀀스에 증착된다. 회로 층의 증착시, 반도체 층 시퀀스는 측면 방향으로 구조화되지 않거나 또는 이미 화소들 내에 구조화되어 형성될 수 있다. 또한, 반도체 층 시퀀스 내에 적어도 하나의 리세스가 형성될 수 있고, 상기 리세스는 회로 층이 증착된 면으로부터 활성 영역을 통해 연장된다. 또한, 이미 추가의 층들, 예를 들면 거울 층 및/또는 하나 또는 복수의 절연 층 및/또는 하나 또는 복수의 접속 층이 반도체 층 시퀀스 상에 증착될 수 있다.
방법의 적어도 하나의 실시예에 따라 반도체 층 시퀀스는, 증착시 화소들이 형성되도록, 구조화되어 증착된다. 즉, 개별 세그먼트들을 형성하기 위한 후속하는 구조화 방법은 생략될 수 있다. 특히 구조화된 증착은 제 1 반도체 층이 적어도 부분적으로 제 2 반도체 층의 측면을 커버하도록 이루어질 수 있다. 제 2 반도체 층의 증착은 특히 마스킹 층 내의 개구를 통해 이루어진다. 마스킹 층에는 예를 들면 산화물층 또는 질화물층이 적합하다.
개구로부터 성장은 특히 활성 영역이 각각 마스킹 층의 해당 개구보다 더 큰 횡단면을 갖도록 이루어진다. 후속하는 제 1 반도체 층의 증착은 완성된 제 1 반도체 층이 연속해서 형성되도록 이루어질 수 있다.
대안으로서, 반도체 층 시퀀스가 전체 면에 증착될 수 있다. 반도체 층 시퀀스의 전체 면의 증착시, 활성 영역은 연속해서 인접한 화소들에 걸쳐 연장된다. 화소들의 공간적 분리가 바람직하면, 이는 후속해서 구조화 방법에 의해, 예를 들면 습식 화학적 또는 건식 화학적 에칭에 의해 이루어질 수 있다.
설명한 방법에 의해, 복수의 디스플레이 장치가 동시에 제조될 수 있다. 예를 들면 디스플레이 장치들이 하나의 웨이퍼 어셈블리 내에 형성될 수 있고, 상기 웨이퍼 어셈블리는 특히 반도체 층 시퀀스 및 회로 층을 포함하며 후속해서 개별 디스플레이 장치로 개별화된다. 바람직하게는 화소들이 각각 회로 층의 스위치와 이미 전기 전도 방식으로 접속된 후에 상기 개별화가 이루어진다.
전술한 방법은 전술한 디스플레이 장치의 제조에 특히 적합하다. 따라서, 디스플레이 장치와 관련해서 설명된 특징들은 방법에도 적용될 수 있고, 역으로도 적용될 수 있다.
도 1a 내지 도 1c는 디스플레이 장치의 제 1 실시예의 개략적인 단면도(도 1a), 개략적인 회로도(도 1b) 및 회로 층의 일부의 개략적인 단면도(도 1c).
도 1d 및 도 1e는 각각 디스플레이 장치를 구비한 투사 장치의 실시예의 개략적인 단면도.
도 2 및 도 3은 디스플레이 장치의 제 2 또는 제 3 실시예의 개략적인 단면도.
도 4a 및 도 4b는 디스플레이 장치의 제 4 실시예의 개략적인 단면도(도 4a) 및 개략적인 회로도(도 4b).
도 5a 및 도 5b는 디스플레이 장치의 제 5 실시예의 개략적인 단면도(도 5a) 및 개략적인 회로도(도 5b).
도 6a 내지 도 6c는 디스플레이 장치의 제 6 실시예의 개략적인 단면도(도 6a) 및 각각 일부가 도시된 2개의 변형 실시예(도 6b 및 도 6c).
도 7은 디스플레이 장치의 제 6 실시예의 개략적인 단면도.
도 8a 내지 도 8e는 디스플레이 장치의 제조 방법에 대한 일 실시예의 중간 단계를 각각 나타낸 개략적인 단면도.
동일한, 동일한 형태의 또는 동일한 작용의 부재들은 도면들에서 동일한 도면 부호로 표시된다.
도면들은 각각 개략도이기 때문에 축척에 맞지 않는다. 오히려, 비교적 작은 소자들 및 특히 층 두께들은 명확히 나타낼 목적으로 과도한 크기로 도시될 수 있다.
도 1a 내지 도 1c에 따라 형성된 제 1 실시예의 디스플레이 장치(1)는 층 스택(2)을 포함한다.
층 스택(2)은 반도체 층 시퀀스(20)를 포함한다. 반도체 층 시퀀스는 활성 영역(200)을 포함하고, 상기 활성 영역은 p-도전형 제 1 반도체 층(201)과 n-도전형 제 2 반도체 층(202) 사이에 배치된다. 반도체 층들은 그 극성과 관련해서 반전될 수 있다. 반도체 층 시퀀스(20), 특히 활성 영역(200)은 Ⅲ-Ⅴ 반도체 물질을 기반으로 하고 자외선, 가시광선 또는 적외선 스펙트럼 범위의 복사선을 발생시키기 위해 제공된다.
수직 방향으로, 반도체 층 시퀀스는 복사선 방출 면(271)과 상기 복사선 방출 면에 마주 놓인 배면(272) 사이에서 연장된다.
측면 방향으로, 즉 반도체 층 시퀀스(20)의 반도체 층들의 메인 연장 평면을 따라 연장하는 방향으로, 활성 영역(200)은 복수의 세그먼트(30)로 세분되고, 상기 세그먼트들은 각각 하나의 화소를 형성한다. 디스플레이 장치는 복수의 화소를 포함하고, 상기 화소들은 매트릭스 형태로 복수의 열 및 복수의 행으로 배치된다. 인접한 세그먼트들(30) 사이에 각각 하나의 트렌치(22)가 형성되고, 상기 트렌치(22)는 수직 방향으로 완전히 반도체 층 시퀀스(20)를 통해 연장된다. 세그먼트들의 측면들(301)에는 각각 제 2 절연 층(242)이 제공된다. 제 2 절연 층(242)은 패시베이션 층으로서 사용되고, 특히 측면에서 노출된 활성 영역(200)을 보호한다.
층 스택(2)은 또한 회로 층(25)을 포함한다. 회로 층(25)에 의해 제어 회로(40)가 형성된다. 제어 회로(40)는 각각 화소에 대해 각각 스위치(4)를 포함한다. 디스플레이 장치의 작동 중에, 화소들(3)은 각각 스위치를 통해 제어될 수 있으므로, 디스플레이 장치(1)의 모든 화소들은 서로 독립적으로 제어되고 동시에 작동될 수 있다.
회로 층(25)은 바람직하게 다결정 반도체 재료, 예를 들면 다결정 실리콘을 포함한다. 스위치는 특히 박막-트랜지스터로서, 예를 들면 MOSFET으로서 형성될 수 있다.
층 스택(2)은 또한 제 1 접속 층(231)을 포함한다. 제 1 접속 층은 제 1 반도체 층(201)의 전기 콘택팅을 위해 제공된다. 도 1a에 도시된 실시예에서, 제 1 접속 층(231)은 연속해서 디스플레이 장치의 모든 화소(3)에 걸쳐 연장되고, 화소들(3)에 대한 공통의 콘택을 형성한다.
제 1 접속 층(231)은 또한 거울 층(26)으로서 형성된다. 디스플레이 장치의 작동 중에 활성 영역(200)에서 생성되어 회로 층(25)의 방향으로 방출되는 복사선은 거울 층에서 반사되고 복사선 방출 면의 방향으로 편향될 수 있다. 따라서 회로 층에서 복사선 흡수의 위험은 피해진다.
층 스택(2)은 또한 제 2 접속 층(232)을 포함한다. 제 2 접속 층(232)은 화소들(3)의 제 2 반도체 층들(202)의 전기 콘택팅을 위해 제공된다.
도 1a에 도시된 실시예에서, 스위치들(4)은 각각 제 2 접속 층(232)을 통해 해당 화소(3)의 제 2 반도체 층(202)과 전기 전도 방식으로 접속된다. 반도체 층 시퀀스(20)에서 각각의 화소(3) 내에 하나의 리세스(21)가 형성되고, 상기 리세스는 배면(272)으로부터 제 1 반도체 층(201) 및 활성 영역(200)을 통해 제 2 반도체 층(202) 내로 연장된다. 제 2 접속 층(232)은 리세스(21) 내에서 각각 제 2 반도체 층(202)과 접속된다. 전기 단락을 피하기 위해, 제 2 접속 층(232)과 활성 영역(200) 사이에서 그리고 제 2 접속 층과 제 1 반도체 층(201) 사이에 제 1 절연 층(241)이 형성된다. 제 1 절연 층(241)은 또한 제 1 접속 층(231)과 제 2 접속 층(232) 사이에 배치된다.
반도체 층 시퀀스(20)와 회로 층(25)의 측면 구조는 각각 하나의 단위 셀(209) 또는 (259)를 포함한다. 측면 방향으로 단위 셀의 구조가 주기적으로 반복된다. 단위 셀(209)의 측면 연장은 선(210)으로 표시되어 있다. 회로 층(25)의 단위 셀(259)의 측면 연장은 반도체 층 시퀀스(20)의 단위 셀(209)과 동일하다. 즉, 인접한 화소들(3)의 간격은 화소들(3)의 측면 연장에 의해서만 결정되고, 화소(3)당 제어 회로에 대한 공간 필요에 의해 결정되지 않는다.
특히 각각의 화소(3)는 디스플레이 장치의 평면도로 볼 때 각각 할당된 스위치(4)를 완전히 커버한다.
공통의 층 스택(2) 내에 반도체 층 시퀀스(20) 및 회로 층(25)의 집적에 의해, 간단한 방식으로 디스플레이 장치가 구현되고, 상기 디스플레이 장치에서 매우 작은 화소들은 확실하게 그리고 동시에 전기 제어될 수 있다. 화소들 내에 구조화된 반도체 층 시퀀스와, 제어 회로가 집적된 지지체 사이의 조절된 본딩 단계가 제조시 생략될 수 있다.
화소의 측면 연장은 넓은 한계로 가변될 수 있다. 특히 화소의 측면 연장은 2 ㎛ 이상 내지 300 ㎛ 이하, 바람직하게는 2 ㎛ 이상 내지 50 ㎛ 이하, 특히 바람직하게는 2 ㎛ 이상 내지 10 ㎛ 이하이다.
또한, 복사선 방출 면(271)은 전기 콘택팅을 갖지 않는다. 따라서, 복사선 불투과성 층, 예를 들면 금속 콘택 층에 의한 섀도잉의 위험은 방지된다.
도시된 실시예에서, 층 스택(2)은 결합 층(6), 예를 들면 접착층에 의해 응집으로 지지체(5)에 고정된다. 지지체는 바람직하게 전기 절연 방식으로 형성된다. 예를 들면 지지체는 세라믹, 예컨대 질화알루미늄 또는 Al2O3와 같은 알루미늄 함유 세라믹, 또는 질화붕소를 포함할 수 있거나 또는 이런 재료로 이루어질 수 있다. 반도체 재료, 예를 들면 실리콘 또는 게르마늄도 지지체에 사용될 수 있다.
지지체(5) 내에 관통부(50)가 형성된다. 지지체(5)는 층 스택(2)을 등지는 배면 상에 제 1 콘택(71), 제 2 콘택(72), 및 디스플레이 장치의 외부 전기 콘택팅을 위한 추가 콘택(73)을 포함한다. 제 2 콘택(72)은 예를 들면 접지 콘택으로서 형성될 수 있다. 제 1 접속 층(231)은 공급 라인(75)을 통해 제 2 콘택(72)과 전기 전도 방식으로 접속된다. 제 1 콘택을 통해 화소용 작동 전압이 공급될 수 있다.
디스플레이 장치는 반도체 층 시퀀스(20)의 에피택셜 증착을 위한 성장 기판을 갖지 않는다. 따라서, 성장 기판은 그 광학 특성과 관계없이 선택될 수 있다. 특히 복사선 투과성 성장 기판의 경우, 성장 기판은 적어도 부분적으로, 예를 들면 얇아진 형태로, 완성된 디스플레이 장치에 남을 수 있다.
디스플레이 장치(1)는 표면 실장 가능하게 구현된다. 디스플레이 장치의 전기 콘택팅은 그 배면을 통해서만 이루어진다. 즉, 앞면의 콘택은 생략될 수 있다. 도 1b에는 개별 화소(3)의 접속을 나타내는 회로도가 도시되어 있다. 수평선(28)은 접속 층을 가진 반도체 층 시퀀스(2)와 제어 회로(40)를 가진 회로 층(25) 사이의 분리를 나타낸다. 도 1a에 도시된 변형 실시예와는 달리, 도 1b에 도시된 변형 실시예에서, 각각의 화소(3)의 제 1 반도체 층(201)은 제 1 접속 층(231)을 통해 각각 할당된 스위치(4)와 전기 전도 방식으로 접속된다. 화소의 제 2 반도체 층(202)은 제 2 접속 층(232)을 통해 공통의 제 2 콘택(72)과 전기 전도 방식으로 접속된다. 공통의 콘택과 전기 전도 방식 접속은 도 1a에서와 유사하게 제 2 접속 층(232)의 연속하는 형성을 통해 또는 도 1b에 도시된 바와 같이 제어 회로(40)에 의해 이루어질 수 있다.
화소(3)의 각각의 스위치(4)를 제어하는 제어 신호들은 추가 콘택(73)을 통해 공급될 수 있다. 특히, 콘택들(73)은 광학 이미지 데이터용 입력부로서 사용될 수 있고, 상기 이미지 데이터는 예를 들면 회로 층(25) 내에 포함된 시프트 레지스터(도시되지 않음)를 통해 스위치(4)에 공급된다. 콘택들(73)의 수는 화소들의 수보다 훨씬 더 적을 수 있고, 특히 매트릭스형 디스플레이 장치의 행의 수와 열의 수의 합보다 더 적을 수 있다.
회로 층(25)의 일부가 도 1c에 개략적으로 도시되어 있다. 회로 층(25) 내에 각각 리세스들(250)이 제공되고, 상기 리세스들(250)은 수직 방향으로 완전히 회로 층(25)을 통해 연장된다. 리세스들(250)은 화소들과 전기 전도 방식 접속을 형성하기 위해 제공되고, 도 1c에서는 예시적으로 제 2 접속 층(232)과의 전기 전도 방식 접속을 형성하기 위해 제공된다. 반도체 층 시퀀스(20)와 회로 층(25) 사이에, 특히 제 2 접속 층(232)과 회로 층(25) 사이에 제 3 절연 층(243)이 형성된다.
반도체 층 시퀀스(20)를 등지는 회로 층(25)의 면 상에 제 4 절연 층(244)이 형성된다. 회로 층(25)을 등지는 제 4 절연 층(244)의 면 상에 스위치(4)의 게이트 전극(41)이 형성된다. 스위치는 또한 추가 전극들(42)을 포함한다. 스위치(4)의 추가 전극들 중 하나, 예를 들면 소스 전극 또는 드레인 전극은 공급 라인 층(43)을 통해 전기 전도 방식으로 제 2 접속 층(232)과 접속된다. 공급 라인 층은 수직 방향으로 회로 층(25) 및 제 3 절연 층(243)을 통해 연장된다. 추가의 전극들(42)은 각각 회로 층(25)의 도핑된 영역(252)에 인접한다. 디스플레이 장치의 평면도로 볼 때, 게이트 전극은 도핑된 영역들(252) 사이에 배치된다.
물론, 제어 회로(40)는 추가 소자들, 예를 들면 샘플 앤드 홀드 회로(sample and hold), 드라이버 모듈, 회로 소자 및/또는 시프트 레지스터의 형성을 위한 커패시터를 포함할 수 있다. 특히 상기 소자들 중 몇몇은 개별 화소에만 할당될 수 없고, 복수의 화소들 또는 모든 화소들에 할당될 수 있다.
절연 층, 특히 제 1 절연 층(241), 제 2 절연 층(242), 제 3 절연 층(243) 및 제 4 절연 층(244)에는 산화물, 예를 들면 실리콘산화물, 질화물, 예를 들면 실리콘질화물, 또는 옥시질화물, 예를 들면 실리콘옥시질화물이 적합하다. 개별 절연 층들의 넘버링은 설명을 간단히 하기 위해서만 사용되고, 제조의 순서 또는 존재하는 절연 층의 수와 관련한 제한을 나타내지 않는다. 절연 층들의 형성을 위해 예를 들면 CVD(chemical vapor deposition)-방법, 예를 들면 증착 또는 ALD(atomic layer deposition)-방법, 또는 PVD(physical vapor deposition)-방법, 예를 들면 스퍼터링이 적합하다.
제 1 접속 층(231) 및 제 2 접속 층(232)은 금속 및/또는 TCO-재료를 포함할 수 있다. 제 1 접속 층(231)은 바람직하게 활성 영역(200)에서 발생된 복사선용 거울 층(26)으로서 형성된다. 예를 들면, 거울 층은 은, 알루미늄, 로듐, 팔라듐, 니켈 또는 크롬을 포함한다. 상기 재료들은 가시광선 스펙트럼 범위에서 그리고 자외선 스펙트럼 범위에서 높은 반사율을 나타낸다. 적외선 스펙트럼 범위에 대해서는 예를 들면 금을 포함하거나 또는 금으로 이루어진 거울 층이 적합하다.
선택적으로, 도 1a에 도시된 바와 같이, 방출 방향으로 볼 때 화소들(3)의 후방에 각각 복사선 변환 소자들(8a, 8b, 8c)이 배치될 수 있다. 예를 들면, 반도체 층 시퀀스(20), 특히 활성 영역(200)은 작동 중에 자외선 스펙트럼 범위의 1차 복사선을 방출할 수 있고, 상기 1차 복사선은 복사선 변환 소자들(8a, 8b, 8c)에 의해 특히 완전히 청색, 적색 또는 녹색 스펙트럼 범위의 2차 복사선으로 변환된다. 대안으로서, 1차 복사선은 청색 스펙트럼 범위 내에 놓일 수 있다. 이 경우, 복사선 변환 소자(8a)가 생략될 수 있다. 물론, 상기 복사선 변환 소자들은 하기에 설명되는 실시예에도 적용될 수 있다. 그러나 간단한 도시를 위해, 이들은 다음 도면들에 도시되어 있지 않다.
도 1d 및 도 1e에는 각각 투사 장치(10)에 대한 실시예가 도시되어 있다. 도 1a 내지 도 1c와 관련해서 그리고 다음 도면들과 관련해서 설명되는 바와 같이 구현될 수 있는 디스플레이 장치(1)의 세부 사항은 간단한 도시를 위해 도시되어 있지 않다. 투사 장치(10)는 디스플레이 장치(10)의 광 경로 내에 각각 하나의 광학 소자(9)를 포함한다. 도 1d에 도시된 실시예에서, 디스플레이 장치의 화소들은 각각 전술한 바와 같이 작동 중에 발생된 복사선을 변환시키는 복사선 변환 소자들(8a, 8b, 8c)을 포함한다. 디스플레이 장치의 화소들의 수는 이 경우 광학적으로 표시 가능한 화소들의 수의 3배이므로, 투사 장치의 작동 중에 완전한 색의 이미지가 생긴다.
도 1d에 도시된 실시예와는 달리, 투사 장치(10)는 하나의 파장 범위의 복사선을 발생시키기 위해 각각 제공되는 3개의 디스플레이 장치(1)를 포함한다. 디스플레이 장치들의 화소들의 수는 각각 광학적으로 표시 가능한 화소들의 수와 동일하다. 디스플레이 장치들의 광 경로 내에 각각 전체 디스플레이 장치에 대해 공통인 복사선 변환 소자(8a, 8b, 8c)가 배치된다. 디스플레이 장치들(1)에 의해 방출되는 복사선은 중첩 장치(91)에 의해 중첩되어 완전한 색의 공통의 이미지를 형성한다. 중첩 장치는 예를 들면 교차된 이색성으로 코팅된 프리즘에 의해 형성될 수 있다.
도 2에 도시된 제 2 실시예는 도 1과 관련해서 설명된 제 1 실시예에 실질적으로 상응한다. 이와는 달리, 디스플레이 장치(1)는 배면에서가 아니라 앞면에서 외부에 전기 콘택팅 가능한 소자로서 형성된다. 제 1 콘택(71), 제 2 콘택(72) 및 추가 콘택(73)(명확히 도시되지 않음)은 반도체 층 시퀀스(20)와 동일한, 회로 층(25)의 면에 배치된다. 디스플레이 장치의 이러한 형성은 하기에 설명된 실시예에도 적합하다.
도 3에 도시된 제 3 실시예는 특히, 인접한 화소들 사이에 트렌치가 형성되지 않는 점이 도 1a 내지 도 1c와 관련해서 설명된 제 1 실시예와 다르다. 반도체 층 시퀀스(20)는 연속해서 화소들에 걸쳐 연장된다. 활성 영역(200)의 개별 세그먼트들을 형성하기 위한 구조화 단계가 생략될 수 있다. 이런 연속하는 반도체 층은 특히, 스위치(4)와 연결된 제 1 또는 제 2 반도체 층의 가로 방향 전도도가 낮아서, 전하 캐리어의 주입시 복사선이 방출되는 영역의 측면 연장이 해당 접속 층의 연장에 의해 실질적으로 결정되는 경우에 적합하다. AlInGaN 을 기반으로 하는 반도체 층 시퀀스의 경우, 전형적으로 p-도전형 반도체 재료는 n-도전형 반도체 재료보다 더 낮은 가로 방향 전도도를 갖기 때문에, 스위치(4)와 접속된 연속하는 반도체 층은 바람직하게 p-도전형으로 형성된다.
개별 화소들의 전기 콘택팅은 도 1b와 관련해서 설명된 바와 같이 이루어진다. 즉, 제 1 반도체 층(201)은 제 1 접속 층(231)을 통해 각각 해당 스위치(4)와 전기 전도 방식으로 접속된다. 제 2 접속 층(232)은 디스플레이 장치(1)의 모든 화소들(3)에 대해 공통인 콘택을 형성한다. 도 4a 및 도 4b에 도시된 제 4 실시예는 도 3과 관련해서 설명된 제 3 실시예에 실질적으로 상응한다. 이와는 달리, 반도체 층 시퀀스(20)가 활성 영역(200)을 통해 연장되는 리세스(21)를 포함하지 않는다. 따라서, 반도체 층 시퀀스(20)는 측면 방향으로 완전히 구조화되지 않는다. 제 2 반도체 층(202)의 전기 콘택팅을 위해, 제 2 접속 층(232)은 복사선 방출 면(271)에 걸쳐 연장되고, 반도체 층 시퀀스(20)의 측면에서 반도체 층 시퀀스를 측면 방향으로 제한하는 측면(205)에 걸쳐 연장된다. 전기 단락을 피하기 위해, 측면(205)은 적어도 활성 영역(200)의 높이에서 그리고 제 1 반도체 층(201)의 높이에서 제 1 절연 층(241)으로 커버된다. 제 1 절연 층(241)은 측면(205)과 제 2 접속 층(232) 사이에 배치된다. 제 2 접속 층(232)은 이 실시예에서 바람직하게 TCO-재료, 예를 들면 ITO 또는 ZnO 를 포함한다.
도 4b에 도시된 회로도는 공통의 콘택(72)과 제 2 반도체 층(202)의 콘택팅을 제외하고 도 1b에 도시된 회로도에 상응한다.
도 5a 및 도 5b에 도시된 제 5 실시예는 도 1a 내지 도 1c와 관련해서 설명된 제 1 실시예에 실질적으로 상응한다. 특히, 스위치들(4)은 각각 도 1b와 관련해서 설명된 바와 같이 제 1 접속 층(231)을 통해 화소(3)의 제 1 반도체 층(201)과 전기 전도 방식으로 접속된다.
제 1 실시예와는 달리, 제 2 반도체 층(202)의 전기 콘택팅은 화소들(3) 사이에 형성된 트렌치(22)를 통해 이루어진다. 트렌치들은 제 1 반도체 층(201) 및 활성 영역(200)을 통해 연장되고 제 2 반도체 층에서 끝난다. 제 2 접속 층(232)은 트렌치에서 제 2 반도체 층(202)과 전기 전도 방식으로 접속된다. 따라서, 제 2 반도체 층의 콘택팅은 각각 화소의 둘레를 따라 이루어진다. 제 2 접속 층은 세그먼트(30)의 측면(301)을 부분적으로 커버한다. 디스플레이 장치의 평면도에서, 제 2 접속 층은 특히 금속 격자의 형태를 갖는다. 트렌치에 추가해서 제공된, 활성 영역(200)을 통한 리세스가 생략될 수 있다. 따라서, 거울 층(26)의 면은 반도체 층 시퀀스 내에 리세스를 가진 실시예에 비해 커진다.
전기 단락을 방지하기 위해, 제 2 접속 층(232)과 활성 영역(200) 사이에 제 1 절연 층(241)이 형성된다.
제 2 접속 층(232)은 복사선 투과성으로 또는 복사선 불투과성으로 형성될 수 있다. 예를 들면 금속 층을 이용한 복사선 불투과성 실시예에서, 인접한 화소들 사이의 광학 크로스토크가 제 2 접속 층(232)에 의해 방지될 수 있거나 또는 적어도 줄어들 수 있다. 도 5b에 도시된 회로도는 제 2 반도체 층(202)의 가장자리 측 콘택팅을 제외하고 도 1b에 도시된 회로도에 상응한다.
도 6a 내지 도 6c에 도시된, 3개의 변형 실시예를 가진 제 6 실시예는 도 5a 및 도 5b와 관련해서 설명된 제 5 실시예에 실질적으로 상응한다. 이와는 달리, 트렌치들(22)은 수직 방향으로 완전히 반도체 층 시퀀스(20)를 통해 연장된다. 따라서, 인접한 화소들 사이의 광학 크로스토크가 더욱 줄어들 수 있다.
도 6a에 도시된 변형 실시예에서, 제 2 반도체 층(202)은 돌출부(203)를 포함한다. 돌출부는 제 2 접속 층(232)을 부분적으로 커버한다. 따라서, 제 2 접속 층과 제 2 반도체 층 사이의 확실한 전기 접촉이 간단해진다. 제 1 절연 층(241)은 복사선 방출 면(271)의 방향으로 돌출부(203)까지 연장된다.
도 6c에 도시된 변형 실시예에서, 제 2 접속 층(232)은 추가로 추가 부분 층(233)을 포함한다. 추가 부분 층은 도 4a와 관련해서 설명된 바와 같이 연속해서 복사선 방출면(271) 상에 형성될 수 있고 트렌치의 영역에서 상기 트렌치 내에 배치된 제 2 접속 층의 부분 층에 인접한다. 이로 인해, 화소들에 측면 방향으로 균일한 전류 공급이 더욱 간단해질 수 있다.
도 6b에 도시된 변형 실시예에서, 추가 부분 층(233)은 각각 세그먼트(30)의 전체 측면(301)에 걸쳐 연장된다. 또한, 제 1 절연 층(241)은 세그먼트의 측면을 완전히 커버한다.
도 7에 도시된 제 7 실시예에서, 개별 화소들(3)의 전기 콘택팅은 도 4a 및 도 4b 와 관련해서 설명된 제 4 실시예에 상응한다. 도 7에 도시된 실시예에서, 반도체 층 시퀀스(20)의 증착은 선행 실시예들과는 달리, 반도체 층 시퀀스의 측면 구조화가 에피택셜 증착시 이미 형성되도록 이루어진다. 이를 위해, 에피택셜 증착시 마스킹 층(2011)이 제공된다. 제 2 반도체 층은 마스킹 층의 개구(2012)를 통해 성장한다. 따라서, 나중의 화소들의 위치가 마스킹 층을 통해 이미 결정된다. 특히, 각각의 화소에는 정확히 하나의 개구가 할당된다. 활성 영역(200)은 횡단면으로 볼 때 U-형 구조를 갖고, 상기 U-형 구조는 수직 방향으로 마스킹 층(2011)에 의해 한정된다. 따라서, 예를 들면 습식 화학적 또는 건식 화학적 방법에 의해 활성 영역(200)을 분리하기 위한 후속하는 구조화는 생략될 수 있다. 이로 인해, 이런 구조화 프로세스에서 생겨서 개별 화소의 복사선 출력을 떨어뜨릴 수 있는 결함들이 방지될 수 있다.
도시된 실시예에서, 활성 영역(200) 및 제 1 반도체 층(201)은, 제 1 반도체 층(201)이 측면 방향으로 제 2 반도체 층(202)을 지나 돌출하도록, 제 2 반도체 층(202) 상에 증착된다. 특히, 제 2 반도체 층(202)의 측면들(2020)은 활성 영역(200) 및 제 1 반도체 층(201)에 의해 커버된다. 증착의 설명된 방식에 의해, 복사선 발생에 이용 가능한 활성 영역(200)의 면이 커질 수 있다.
제 1 반도체 층(201) 및 제 2 반도체 층(202)이 부분적으로 마스킹 층(2011)에 인접한다. 제 1 반도체 층(201)은 연속해서 인접한 화소들(3)에 걸쳐 연장된다. 제조시, 제 1 반도체 층(201)의 성장은, 상기 층의, 먼저 측면으로 서로 분리된 부분 영역들이 함께 성장하도록, 이루어진다.
마스킹 층(2011)의 개구(2012) 및 화소(3)의 각각의 제 1 접속 층(231)은 디스플레이 장치(1)의 평면도로 볼 때 중첩된다.
또한, 복사선 투과면은 도시된 실시예에서 아웃 커플링 효율을 높이기 위한 구조화(12)를 포함한다. 구조화는 예를 들면 러프닝(roughening)일 수 있다. 이런 구조화는 전술한 실시예에도 적용될 수 있다.
디스플레이 장치의 제조 방법에 대한 실시예는 도 8a 내지 도 8e에서 단면도로 개략적으로 도시된 중간 단계로 나타난다. 디스플레이 장치의 제조는 예시적으로 도 1a 내지 도 1c와 관련해서 설명된 바와 같이 구현된 디스플레이 장치에 대해 이루어진다.
도면들은 각각 디스플레이 장치의 일부만을 도시한다. 제조시, 복수의 동일한 형태의 디스플레이 장치가 차례로 하나의 웨이퍼 어셈블리에서 제조될 수 있다. 제조 방법의 종료 후에 웨이퍼 어셈블리는 복수의 디스플레이 장치로 개별화될 수 있다.
도 8a에 도시된 바와 같이, 활성 영역(200), 제 1 반도체 층(201) 및 제 2 반도체 층(202)을 가진 반도체 층 시퀀스(20)는 에피택셜로 예를 들면 MOVPE 또는 MBE 에 의해 성장 기판(29) 상에 증착된다. 에피택셜 증착 후에, 복수의 리세스(21)가 형성되고, 상기 리세스들은 제 1 반도체 층(201) 및 활성 영역(200)을 통해 제 2 반도체 층(202) 내로 연장된다.
성장 기판(29)을 등지는 반도체 층 시퀀스(20)의 면 상에, 제 1 접속 층(231)이 증착된다. 대안으로서, 리세스들(21)이 제 1 접속 층(231)의 증착 후에도 형성될 수 있다.
제 1 절연 층(241)은, 제 2 반도체 층(202)이 리세스들(21)의 영역에서 적어도 부분적으로 노출되도록, 성장 기판(29)을 등지는 반도체 층 시퀀스(20)의 면 상에 구조화되어 형성된다.
후속해서, 제 1 절연 층(241) 상에 제 2 접속 층(232)이 증착되고 측면으로 구조화된다. 제 2 접속 층은 리세스들(21)의 영역에서 제 2 반도체 층(202)에 인접한다.
접속 층들(231, 232) 상에 제 3 절연 층(243)이 증착된다. 후속해서, 비정질 반도체 층(251)이 예를 들면 PECVD-방법에 의해 증착된다. 이렇게 형성된 층 스택(2)은 도 8b에 도시되어 있다.
전하 캐리어 이동도를 높이기 위해, 비정질 반도체 층(251)은 적어도 부분적으로 재결정화된다. 이는 예를 들면 레이저 빔에 의한 표면의 스캐닝에 의해 이루어질 수 있다.
이렇게 형성된 회로 층(25)에 의해, 도 8c에 도시된 바와 같이, 제어 회로(40)는 복수의 스위치(4)로 형성된다. 도시의 간소화를 위해, 제어 회로를 형성하기 위해 제공된 추가 절연 층 및 금속화층들, 예를 들면 스위치(4)의 게이트 전극 및 추가 전극(도 1c 참고)의 형성을 위한 층들은 도 8c에 명확히 도시되어 있지 않다. 제어 회로(40)를 가진 회로 층(25)의 형성은 특히
- 제 1 접속 층(231) 및 제 2 접속 층(232)의 노출;
- 스위치, 예를 들면 소스 전극 및 드레인 전극용 전극(42)의 증착, 및 전극과 해당 접속 층의 접속; 및
- 산화물층의 증착(도 1c 의 제 4 절연 층(244)) 및 후속해서 상기 산화물층에 게이트 전극(41)의 제공을 포함한다.
또한, 회로 층의 형성은 예를 들면 이온 주입에 의한 도핑된 영역(252)의 형성을 포함할 수 있다.
제어 회로(40)의 형성 후에, 층 스택(2)은 연결 층(6)에 의해 지지체(5)에 고정된다(도 8d). 디스플레이 장치의 개별 화소에 이미 각각 스위치가 할당된 후에 지지체(5)에 고정이 이루어진다. 층 스택(2)을 등지는 지지체(5)의 면으로부터 디스플레이 장치의 전기 콘택팅을 위해, 지지체(5)의 배면에 제 1 콘택(71), 제 2 콘택(72) 및 추가 콘택(73)이 형성된다. 이들은 관통부(50)를 통해 회로 층(25)에 전기 전도 방식으로 접속된다. 관통부(50)의 형성은 층 스택(2)에 지지체(5)의 고정 전에 또는 후에 이루어질 수 있다.
지지체(5)에 층 스택(2)의 고정 후에, 성장 기판(29)이 분리된다. 이는 예를 들면 기계적으로, 예를 들면 연삭, 래핑 또는 폴리싱에 의해, 및/또는 화학적으로, 예를 들면 습식 화학적 또는 건식 화학적 에칭에 의해 또는 레이저 리프트 오프(Laser Lift Off, LLO)-방법에 의해 이루어질 수 있다. 활성 영역(200)을 개별 세그먼트들(30)로 세분하기 위해, 예를 들면 습식 화학적 또는 건식 화학적 에칭에 의해 트렌치들(22)이 형성된다. 전술한 실시예와는 달리, 층 스택(2)이 지지체(5)에 고정되기 전에, 특히 제 3 절연 층(243) 및 비정질 반도체 층(251)이 형성되기 전에, 트렌치들(22)이 형성될 수도 있다.
활성 영역(200)이 세그먼트들(30)로 세분되지 않는 디스플레이 장치를 제조하기 위해서는 트렌치들(22)의 형성이 완전히 생략될 수 있다.
트렌치들의 형성 후, 세그먼트들(301)의 측면들, 특히 활성 영역(200)의 노출 부분들에 제 2 절연 층(242)이 제공된다.
전술한 실시예와는 달리, 성장 기판(29)이 완전히 또는 부분적으로, 예를 들면 얇아진 형태로 디스플레이 장치에 남을 수 있다.
설명된 제조 방법에 의해, 복사선 발생 반도체 층들, 특히 활성 영역(200), 및 전기 제어를 위해 제공된 층들, 특히 회로 층(25)이 공통의 층 스택 내에 집적되는 디스플레이 장치가 제조될 수 있다. 따라서 미리 제조된 화소들 및 미리 제조된 제어 회로가 매우 정확하게, 즉 인접한 화소들의 중심 간격보다 작거나 같은 조절 정확도로 서로 위치 설정되어야 하는 복잡한 본딩 프로세스가 필요 없다. 지지체(5)에 층 스택(2)의 고정에는 이에 비해 비교적 적은 조절 요구들만이 주어지며, 이 요구들은 개별 화소들의 크기와는 대체로 무관하다.
본 특허 출원은 독일 특허 출원 10 2012 112 302.0의 우선권을 주장하고, 상기 우선권의 공개 내용은 인용에 의해 여기에 포함된다.
본 발명은 실시예를 참고로 하는 설명에 의해 제한되지 않는다. 오히려, 본 발명은 모든 새로운 특징들 및 특징들의 모든 조합이 청구범위 또는 실시예에 명확히 제시되지 않더라도, 상기 특징 및 상기 조합들, 특히 청구범위에 포함된 모든 조합을 포함한다.

Claims (20)

  1. 층 스택(2)을 포함하는 디스플레이 장치(1)로서, 상기 층 스택은 복사선을 발생시키기 위해 제공된 활성 영역(200)을 구비하는 반도체 층 시퀀스(20) 및 회로 층(25)을 포함하고,
    상기 반도체 층 시퀀스는 복수의 화소(3)를 형성하며, 상기 회로 층 내에서 각각의 화소에 대해 스위치(4)가 형성되고, 상기 스위치는 각각의 화소와 전기 전도 방식으로 접속되고,
    상기 활성 영역은 각각 하나의 화소를 형성하는 개별 세그먼트들(30)로 세분되며,
    상기 세그먼트들은 상기 세그먼트들의 둘레를 따라 전기 콘택팅되는 것인, 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 디스플레이 장치는 상기 반도체 층 시퀀스와 상기 회로 층 사이에 응집(cohesive) 결합을 갖지 않는 것인, 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 회로 층은 적어도 하나의 전하 캐리어 타입에 대해 적어도 100 ㎠/Vs의 전하 캐리어 이동도를 가진 다결정 반도체 재료 또는 비정질 반도체 재료를 포함하는 것인, 디스플레이 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 층 시퀀스와 상기 회로 층은 측면 방향을 따라 각각 단위 셀로 주기적으로 반복하는 구조를 갖고, 상기 측면 방향으로 회로 층의 단위 셀(259)의 길이는 반도체 층 시퀀스의 단위 셀(209)의 길이와 동일한 것인, 디스플레이 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 화소들은 상기 디스플레이 장치의 평면도로 볼 때 해당 스위치를 각각 완전히 커버하는 것인, 디스플레이 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 층 스택은 상기 반도체 층 시퀀스와 상기 회로 층 사이에 배치된 거울 층(26)을 포함하는 것인, 디스플레이 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 층 시퀀스는 지지체(5)에 고정되고, 상기 반도체 층 시퀀스와 상기 지지체 사이에 상기 회로 층이 배치되는 것인, 디스플레이 장치.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 층 시퀀스는 적어도 하나의 리세스(21)를 포함하고, 상기 리세스는 상기 회로 층으로부터 상기 활성 영역(200)을 통해 연장되는 것인, 디스플레이 장치.
  9. 제 8 항에 있어서,
    각각의 화소는 적어도 하나의 리세스(21)를 포함하고, 상기 리세스는 상기 회로 층으로부터 상기 활성 영역(200)을 통해 연장되는 것인, 디스플레이 장치.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 활성 영역의 하나의 면 상의 상기 화소들은 공통의 접속 층(231, 232)과 접속되는 것인, 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 공통의 접속 층은 상기 반도체 층 시퀀스의 복사선 방출 면(271)에 걸쳐 전면적으로 연장되는 것인, 디스플레이 장치.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 활성 영역은 제 1 반도체 층(201) 및 제 2 반도체 층(202) 사이에 형성되고, 상기 제 1 반도체 층은 상기 제 2 반도체 층의 측면(2020)을 적어도 부분적으로 커버하는 것인, 디스플레이 장치.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    방출 방향으로 볼 때 상기 화소들 후방에 적어도 부분적으로 복사선 변환 소자(8a, 8b, 8c)가 배치되는 것인, 디스플레이 장치.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 디스플레이 장치, 및 방출 방향으로 볼 때 상기 디스플레이 장치 후방에 배치된 광학 소자를 포함하는 투사 장치.
  15. 복수의 화소(3)를 가진 디스플레이 장치(1)의 제조 방법으로서, 복사선을 발생시키기 위해 제공된 활성 영역(200)을 포함하며 상기 화소들(3)을 형성하는 반도체 층 시퀀스(20), 및 각각의 화소에 대해 스위치(4)가 형성된 회로 층(25)을 구비한 층 스택(2)이 형성되고,
    상기 회로 층 및 상기 반도체 층 시퀀스는 겹치게 증착되고,
    상기 활성 영역은 각각 하나의 화소를 형성하는 개별 세그먼트들(30)로 세분되며,
    상기 세그먼트들은 상기 세그먼트들의 둘레를 따라 전기 콘택팅되는 것인, 디스플레이 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 회로 층의 형성을 위해 비정질 반도체 층(251)이 증착되고 후속해서 재결정화되는 것인, 디스플레이 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 디스플레이 장치는 제 1 항 내지 제 3 항 중 어느 한 항에 따른 디스플레이 장치인 것인, 디스플레이 장치의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020157018557A 2012-12-14 2013-11-29 디스플레이 장치 및 디스플레이 장치의 제조 방법 KR102112113B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012112302.0 2012-12-14
DE102012112302.0A DE102012112302A1 (de) 2012-12-14 2012-12-14 Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
PCT/EP2013/075122 WO2014090605A1 (de) 2012-12-14 2013-11-29 Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung

Publications (2)

Publication Number Publication Date
KR20150094739A KR20150094739A (ko) 2015-08-19
KR102112113B1 true KR102112113B1 (ko) 2020-05-18

Family

ID=49683732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018557A KR102112113B1 (ko) 2012-12-14 2013-11-29 디스플레이 장치 및 디스플레이 장치의 제조 방법

Country Status (5)

Country Link
US (1) US9899418B2 (ko)
KR (1) KR102112113B1 (ko)
CN (1) CN104854696B (ko)
DE (1) DE102012112302A1 (ko)
WO (1) WO2014090605A1 (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102667A1 (de) 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
DE102013114691A1 (de) 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
DE102014105734A1 (de) 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
JP6612119B2 (ja) * 2015-02-16 2019-11-27 株式会社東芝 半導体発光装置
DE102015107526A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
CN111048463A (zh) 2015-07-23 2020-04-21 首尔半导体株式会社 显示装置制造方法
DE102015116495A1 (de) 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP6782539B2 (ja) * 2015-11-24 2020-11-11 スタンレー電気株式会社 発光装置
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
DE102016100351B4 (de) * 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016112104A1 (de) 2016-07-01 2018-01-04 Osram Opto Semiconductors Gmbh Modulares modul
DE102016112857A1 (de) 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016113193A1 (de) 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
DE102016114571A1 (de) * 2016-08-05 2018-02-08 Osram Opto Semiconductors Gmbh Filament mit einem träger
DE102017121346A1 (de) 2016-09-15 2018-03-15 Osram Opto Semiconductors Gmbh Messsystem, Verwendung zumindest einer individuell betreibbaren Leuchtdioden-Leuchteinheit als Sendereinheit in einem Messsystem, Verfahren zum Betrieb eines Messsystems und Beleuchtungsquelle mit einem Messsystem
DE102016123013A1 (de) 2016-11-29 2018-05-30 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102017100798A1 (de) 2017-01-17 2018-07-19 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
TWI646651B (zh) * 2017-01-26 2019-01-01 宏碁股份有限公司 發光二極體顯示器及其製造方法
DE102017107201A1 (de) 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
FR3065322B1 (fr) * 2017-04-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif d'affichage a matrice de leds
DE102017112127A1 (de) 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017113741A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102017117650A1 (de) * 2017-08-03 2019-02-07 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einer Kontaktstruktur und Verfahren zur Herstellung einer Kontaktstruktur für ein optoelektronisches Halbleiterbauelement
DE102017123290A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017124307A1 (de) * 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017129524A1 (de) * 2017-12-12 2019-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines semitransparenten Displays sowie ein semitransparentes Display
FR3075464A1 (fr) * 2017-12-15 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
DE102017130578A1 (de) 2017-12-19 2019-06-19 Osram Opto Semiconductors Gmbh Lichtquelle
DE102018110905A1 (de) 2018-05-07 2019-11-07 Lucas Automotive Gmbh Elektrode für ein Eloxal-Verfahren
US10652963B2 (en) * 2018-05-24 2020-05-12 Lumiode, Inc. LED display structures and fabrication of same
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
DE102018119538A1 (de) 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
WO2020100295A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100303A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210343905A1 (en) * 2018-11-16 2021-11-04 Sakai Display Products Corporation Micro led device and production method therefor
JPWO2020100294A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100292A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20220013510A1 (en) * 2018-11-16 2022-01-13 Sakai Display Products Corporation Micro led device and method for manufacturing same
WO2020100300A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100302A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100291A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210336099A1 (en) * 2018-11-16 2021-10-28 Sakai Display Products Corporation Micro led device and method for manufacturing same
US20210408106A1 (en) * 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and method for manufacturing same
WO2020100293A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100297A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100296A1 (ja) * 2018-11-16 2021-09-09 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR20200062863A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법
WO2020115851A1 (ja) * 2018-12-06 2020-06-11 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020121449A1 (ja) * 2018-12-12 2021-10-21 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020136848A1 (ja) * 2018-12-27 2021-11-04 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020136846A1 (ja) * 2018-12-27 2020-07-02 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20220093579A1 (en) * 2019-01-28 2022-03-24 Sakai Display Products Corporation Micro led device and method for manufacturing same
US11349052B2 (en) * 2019-02-05 2022-05-31 Facebook Technologies, Llc Bonding interface for hybrid TFT-based micro display projector
US11070778B2 (en) * 2019-02-14 2021-07-20 Facebook Technologies, Llc Multi-projector display architecture
DE102019105402A1 (de) * 2019-03-04 2020-09-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
US20220216371A1 (en) * 2019-03-22 2022-07-07 Sakai Display Products Corporation Micro led ultraviolet radiation source
US20220165925A1 (en) * 2019-03-22 2022-05-26 Sakai Display Products Corporation Micro-led uv radiation source and method for manufacturing same
WO2020255348A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020255347A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
CN114868261A (zh) * 2020-01-09 2022-08-05 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法
US11699775B2 (en) * 2020-01-22 2023-07-11 Samsung Electronics Co.. Ltd. Semiconductor LED and method of manufacturing the same
DE102021102332A1 (de) * 2021-02-02 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
DE102022129058A1 (de) 2022-11-03 2024-05-08 Ams-Osram International Gmbh Optoelektronische vorrichtung und verfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002446A1 (de) 2003-02-24 2004-09-09 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zu deren Herstellung
WO2010149027A1 (en) 2009-06-22 2010-12-29 Industrial Technology Research Institute Light-emitting unit array, method for fabricating the same and projection apparatus
CN104011864A (zh) 2011-12-22 2014-08-27 欧司朗光电半导体有限公司 显示设备和用于制造显示设备的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
JP4632690B2 (ja) 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
CN1964081A (zh) 2005-11-10 2007-05-16 中国科学院半导体研究所 氧化锌基的蓝光发光二极管及其制备方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101960601B (zh) 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
KR20110039313A (ko) 2008-07-07 2011-04-15 글로 에이비 나노구조 ｌｅｄ
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002446A1 (de) 2003-02-24 2004-09-09 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zu deren Herstellung
WO2010149027A1 (en) 2009-06-22 2010-12-29 Industrial Technology Research Institute Light-emitting unit array, method for fabricating the same and projection apparatus
CN104011864A (zh) 2011-12-22 2014-08-27 欧司朗光电半导体有限公司 显示设备和用于制造显示设备的方法

Also Published As

Publication number Publication date
WO2014090605A1 (de) 2014-06-19
US20150325598A1 (en) 2015-11-12
CN104854696A (zh) 2015-08-19
KR20150094739A (ko) 2015-08-19
DE102012112302A1 (de) 2014-06-18
US9899418B2 (en) 2018-02-20
CN104854696B (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
KR102112113B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
US10461120B2 (en) Display device and method for producing a display device
US9917077B2 (en) Display device
US8476666B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices
US8975656B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
TWI433309B (zh) 發出輻射之半導體晶片
CN110036483B (zh) 具有多个发光单元的发光二极管
KR20150097556A (ko) 광전 반도체 칩을 제조하기 위한 방법 및 광전 반도체 칩
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
US11764196B2 (en) Optoelectronic device comprising light-emitting diodes
KR102555828B1 (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
TWI729612B (zh) 主動矩陣led陣列前驅物
KR20220139995A (ko) 공진 캐비티를 갖는 발광 다이오드 구조 및 그 제조 방법
US20240072014A1 (en) Micro-light emitting diode display and methods of manufacturing and operating the same
KR102471684B1 (ko) 반도체 소자 패키지
CN116190387A (zh) 发光面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant