JP2011049600A - 光電素子および光電素子の製造方法 - Google Patents

光電素子および光電素子の製造方法 Download PDF

Info

Publication number
JP2011049600A
JP2011049600A JP2010270229A JP2010270229A JP2011049600A JP 2011049600 A JP2011049600 A JP 2011049600A JP 2010270229 A JP2010270229 A JP 2010270229A JP 2010270229 A JP2010270229 A JP 2010270229A JP 2011049600 A JP2011049600 A JP 2011049600A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor functional
region
functional region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010270229A
Other languages
English (en)
Other versions
JP2011049600A5 (ja
JP5355536B2 (ja
Inventor
Ralph Wirth
ヴィルト ラルフ
Herbert Brunner
ブルナー ヘルベルト
Stefan Illek
イレク シュテファン
Dieter Eissler
アイスラー ディーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011049600A publication Critical patent/JP2011049600A/ja
Publication of JP2011049600A5 publication Critical patent/JP2011049600A5/ja
Application granted granted Critical
Publication of JP5355536B2 publication Critical patent/JP5355536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

【課題】光電素子および、容易かつ低コストで製造可能な、多数の光電素子を有する装置並びに、光電素子に対する容易な製造方法を提供すること
【解決手段】アクティブゾーンおよびラテラル方向のメイン延在方向を有する半導体機能領域を含んでいる形式のものにおいて、当該半導体機能領域は、前記アクティブゾーンを通る少なくとも1つの孔部を有しており、当該孔部の領域内に接続導体材料が配置されており、当該接続導体材料は、前記アクティブゾーンから、少なくとも孔部の部分領域において電気的に絶縁されている、ことを特徴とする光電素子。
【選択図】図2

Description

本発明は、請求項1、2の上位概念に記載された光電素子および請求項3の上位概念に記載された方法に関する。
この種の従来の光電素子の製造時には通常は個別処理ステップが必要とされる。これは例えば半導体機能領域または、この半導体機能領域を含む半導体チップをハウジング内に配置すること、ボンディングワイヤを介して半導体チップを外部接続部と接触接続させること、または半導体チップを保護カバーによって押し出し被覆することである。個別処理は通常は、同時に多数のエレメントで実行可能である処理ステップと比較してコストがかかる。
半導体機能領域は例えば、半導体層列から成るウェハ結合体において構成される。ここでこのウェハ支持体層上に配置された半導体層列を含む。その後、ウェハ結合体は通常は半導体チップに個別化される。この半導体チップは個別処理ステップにおいて、光電素子のためにさらに処理される。
さらに、従来の構成素子では、非常に平らな構造体の構成はしばしば、ボンディングワイヤによる半導体機能領域の接触接続のために困難であった。ボンディングワイヤのアーチはしばしば比較的高く、光電素子の高さの決定に実質的に関与する。半導体機能領域と別個に構成されるハウジングも、小さい光電素子を構成することを困難にする。このハウジングの空間的な広さはしばしば、半導体機能領域の空間的な広さよりも格段に大きい。
本発明の課題は、光電素子および、容易かつ低コストで製造可能な、多数の光電素子を有する装置並びに、光電素子に対する容易な製造方法を提供することである。
上述の課題は本発明では、光電素子であって、当該光電素子は、アクティブゾーンおよびラテラル方向のメイン延在方向を有する半導体機能領域を含んでいる形式のものにおいて、当該半導体機能領域は、前記アクティブゾーンを通る少なくとも1つの孔部を有しており、当該孔部の領域内に接続導体材料が配置されており、当該接続導体材料は、前記アクティブゾーンから、少なくとも孔部の部分領域において電気的に絶縁されている、ことを特徴とする光電素子によって解決される。さらに上述の課題は本発明では、光電素子であって、当該光電素子は、アクティブゾーンおよびラテラル方向のメイン延在方向を有する半導体機能領域を含んでいる形式のものにおいて、当該半導体機能領域は、ラテラル方向の、前記アクティブゾーンと接する側面を有しており、当該側面にはラテラル方向において接続導体材料が後続配置されており、当該接続導体材料は、前記アクティブゾーンから、少なくとも前記側面の部分領域において電気的に絶縁されている、ことを特徴とする光電素子によって解決される。さらに上述の課題は本発明では、光電素子の製法方法であって、以下のステップを特徴とする、すなわち、a)支持体層(300)上に配置された半導体層列(200)を伴うウェハ結合体を準備し、当該半導体層列はアクティブゾーン(400)およびラテラル方向のメイン延在方向を有しており、b)アクティブゾーンを通る少なくとも1つの孔部(9、27、29)が生じる、ないしは、少なくとも1つのラテラル方向の、アクティブゾーンとラテラル方向で接する側面(26)が構成されるように半導体層列を構造化し、c)アクティブゾーンが少なくとも孔部ないし側面の部分領域において電気的に接続導体材料から絶縁されるように、接続導体材料(8)を前記孔部ないし側面の領域内に配置し、d)光電素子(1)に個別化し、ここで当該光電素子の電気的な接触接続は少なくとも部分的に接続導体材料を介して行われる、を特徴とする、光電素子の製造方法によって解決される。
概略的な断面図に基づいて本発明による光電素子の第1の実施例を示す図。 概略的な断面図に基づいて本発明による光電素子の第2の実施例を示す図。 概略的な断面図に基づいて本発明による光電素子の第3の実施例を示す図。 図4A〜4Iにおいて、種々の概略的な図で示された中間ステップに基づく、光電素子の本発明による製造方法の第1の実施例を示す図。 多数の光電素子を有する、本発明による装置の実施例を示す図。 図6A〜6Eにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第2の実施例を示す図。 図1に示された実施例の別形態の概略的な断面図。 図2に示された実施例の別形態の概略的な断面図。 図9A〜9Iにおいて、概略的な断面図及び平面図に基づいて、半導体機能領域の電気的な接触接続のための接触接続構造体を構成する種々の形態を示す図。 図10A〜10Kにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第3の実施例を示す図。 図11A〜11Gにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第4の実施例を示す図。
本発明の光電素子は、第1の実施形態では、アクティブゾーンとラテラル方向のメイン延在方向を有している半導体機能領域を有している。ここで半導体機能領域は、アクティブゾーンを通る少なくとも1つの孔部を有しており、この孔部の領域内に接続導体材料が配置されている。この接続導体材料はアクティブゾーンから、少なくとも孔部の部分領域において電気的に絶縁されている。本発明の別の実施形態では、光電素子はアクティブゾーンと、ラテラル方向のメイン延在方向とを有している半導体機能領域を有している。ここでメイン延在方向は、ラテラル方向の、アクティブゾーンと接している側面を有しており、ラテラル方向においてこの側面の後ろには接続導体材料が配置されている。ここでこの接続導体材料はアクティブゾーンから、少なくとも側面の部分領域において絶縁されている。この側面は、場合によっては半導体機能領域をラテラル方向に制限する。ここでこの側面は、半導体機能領域を殊に部分的にラテラル方向において制限する。さらにこの側面は平らである。すなわち、実質的にへこみまたは突出がなく、殊に、ラテラル方向での凹部がないように構成されている。
有利には、この半導体機能領域の後には、成形材料からなる層が配置されている。この層は自立式ないし機械的に支持可能に構成されていてよい。このような成形材料層は実質的にカバー部、カプセル封入エレメントまたは安定化層の形状で構成され得る。これは以下でより詳細に説明する。
本発明の素子は利点を伴って、実質的にまたは完全にウェハ結合体において製造される。比較的費用のかかるおよび/または手間のかかる個別処理ステップの数は、本発明の光電素子の場合には有利には低減される。特に有利には、個別処理ステップが回避される。
本発明の枠内では、光電素子の製造中に支持体層上に配置された半導体層列がウェハ結合体として見なされる。ここでこの半導体層列は複数の半導体機能領域を構成するために設けられている。この半導体機能領域は、素子の製造中に少なくとも部分的に結合体において、半導体層列の領域から成る支持体層上に構成される。この支持体層は、その上に半導体層列が例えばエピタキシャルに製造されている成長基板によって構成される、または成長基板を含む。
ウェハ結合体内の光電素子の製造中に半導体層列内に形成される、アクティブゾーンを通る孔部も本発明の枠内の孔部として見なされることに注意されたい。
殊に、完成した光電素子の電気的な接触接続に用いられる接触接続構造体が少なくとも部分的に、有利には完全に、既にウェハ結合体内に製造される。光電素子の接触接続は、有利には、少なくとも部分的に、導電性の接続導体材料を介して行われる。ここでこの接続導体材料は既にウェハ結合体内において、アクティブゾーンを通る孔部の領域内に、またはアクティブゾーンに接する側面の領域内に配置される。この接続導体材料は例えば金属、Au、Al、Ag、Ti、Pt、Snまたは少なくとも1つのこれらの材料を有する合金等を含む。
本発明の有利な構成では、この接続導体材料はラテラル方向において、殊にアクティブゾーンの領域において、半導体機能領域と間隔が空けられている。これによって、素子の作動中の短絡の危険性が低減される。さらにこの接続導体材料は、殊にラテラルな、半導体機能領域の縁部領域内に配置される、および/または側面と間隔が空けられる。
本発明の別の有利な構成では、半導体機能領域は少なくとも1つの凹部をラテラル方向において有している。この凹部は特に有利にはアクティブゾーンを通る孔部を少なくとも部分的に取り囲む。殊に孔部を、半導体機能領域の凹部としてラテラル方向に構成すること、および/または側面がラテラル方向において凹部を有することが可能である。
孔部は、本発明では殊に、半導体機能領域を完全には貫通しない切欠部の形状で、または半導体機能領域を完全に貫通する孔部の形状で構成される。ここでこの切欠部または孔部はアクティブゾーンを通る孔部を少なくとも部分的に、有利には完全に取り囲むまたは構成する。
孔部は、有利には実質的に、半導体機能領域のラテラル延在方向に対して垂直に、垂直方向に全体的な半導体機能領域を通って延在する。さらに例えばこの孔部は孔部として半導体機能領域内に構成される。
接続導体材料は、有利には少なくとも部分的に絶縁材料によって電気的にアクティブゾーンから絶縁されている。絶縁材料は、有利には孔部ないし側面の領域内で、殊に直接的にアクティブゾーンに接して配置されており、例えば、SiNまたはSi等の窒化ケイ素を含有するか、または、SiOまたはSiO等の酸化ケイ素を含有するか、またはSiON等の酸窒化ケイ素を含有する。
絶縁材料は有利には次のように孔部、殊に凹部内部に張られる、ないし絶縁材料が有利には殊に直接的に次のように側面に配置される。すなわち、アクティブゾーンが絶縁材料によって電気的に接続導体材料から絶縁されるようにされる。従って接続導体材料を介したアクティブゾーンの短絡の危険性が低減される。
特に有利には、少なくともほぼ、孔部の壁部全体に絶縁材料が張られる、ないし少なくともほぼ側面全体に絶縁材料が被覆される。従って、素子の作動中の短絡の危険性が格段に低減される。
さらに、接続導体材料は有利には少なくとも、半導体機能領域の実質的に全体的な垂直延在部にわたって配置される。これはウェハ結合体内におけるこの種の光電素子の製造時に接触接続構造体の構成を有利には容易にする。
垂直方向において半導体機能領域全体に沿って延在する接続導体材料は、殊に、相応に配置された絶縁材料と共に、垂直方向において、アクティブゾーンの領域を介した光電素子ないしその半導体機能領域の電気的接触接続を可能にする。しかも短絡の危険を高めることはない。有利には、光電素子の接触接続構造体のこの部分はウェハ結合体内に製造される。
本発明の別の有利な実施形態では、半導体機能領域は第1の主要面および、アクティブゾーンに関してこの第1の主要面に対向する第2の主要面を有する。ここで半導体機能領域は、有利には第1の主要面の側で接続導体材料と導電性接続されている。
これは例えば、第1のコンタクトを介して実現される。この第1のコンタクトは半導体機能領域および接続導体材料と、半導体機能領域の第1の主要面の側で導電性に接続される。このような第1のコンタクトは、例えばAu、Al、Ag、Pt、Ti、Sn等の金属またはこれらの材料のうちの少なくとも1つの材料を有する合金(例えばAuGe)を含有し、同じように、有利にはウェハ結合体内で製造される。
接続導体材料と、半導体機能領域の第1の主要面上の第1のコンタクトとの間の導電性接続は、第2の主要面の側での半導体機能領域の第1の主要面の電気的接続を可能にする。ここでこの接続導体材料は孔部、凹部において、または半導体機能領域の縁部領域、殊に側面に沿って、垂直方向で半導体機能領域の垂直延在部にわたって延在している。
場合によっては、接続導体材料から構成された接続導体および第1のコンタクトは一体として構成され、殊に同一の材料によって構成される。
本発明の有利な実施形態では、接続導体材料は、半導体機能領域の第2の主要面から電気的に絶縁されている。従って短絡の危険性が格段に低減される。
本発明の別の有利な構成では、第2の主要面から、第2のコンタクトが、例えばAu、Al、Ag、Pt、Ti、Sn等の金属、またはこれらの材料のうちの少なくとも1つの材料を有する合金(例えばAuGe)を含有し、配置されている。この第2のコンタクトは半導体機能領域と、殊に電流注入のために、第2の主要面の側で導電性接続されている。
光電素子は、第1および第2のコンタクトを介して電気的接続される。殊にこの光電素子は表面実装可能に、SMD構成素子(SMD:表面実装デバイス)として構成されている。さらに、この素子はハイブリッドモジュールのために設けられる。
第1のコンタクトと接続導体材料との間の導電性接続は、第2のコンタクトとともに、接触接続構造体を提供する。この接触接続構造体は、第2の主要面からの光電素子の接触接続を容易にする。ここでこの接続導体材料は、第1の主要面から第2の主要面まで延在している。
第1および第2のコンタクトによるこの種の素子の電気的接触接続時には、ボンディングワイヤを省くことができる。これによって有利には素子の高さが低減され、容易に小さい素子が構成される。さらにこの種の接触接続構造体は有利にはウェハ結合体内で構成される。
当然ながらコンタクトの数は2つに制限されているのではなく、場合によっては多数のコンタクトまたはコンタクト対も設けられる。
光電素子、殊にアクティブゾーンを有する半導体機能領域は、ビーム放出またはビーム受光素子に相応して構成される。アクティブゾーンは、エレクトロルミネセンスビーム生成または信号生成のために、入射ビームに基づいてアクティブゾーン内で生成される電荷キャリアに従って構成される。半導体機能領域は、例えばLEDチップ、ラテラルまたは垂直な放射方向を有するレーザダイオードチップまたはフォトダイオードチップに相応して構成される。第1および第2のコンタクトはこの場合には有利には、ダイオード接触接続の2つの極に相応して構成される。
半導体機能領域、殊にアクティブゾーンは、有利には少なくとも1つのIII−V半導体材料を含む。これは例えば、InGaAl1−x−yP、InGaAl1−x−yNまたはInGaAl1−x−yAs等の、III−V半導体材料系から成る材料である。ここではそれぞれ0≦x≦1、0≦y≦1およびx+y≦1である。
有利には、紫外スペクトル領域、可視スペクトル領域または赤外スペクトル領域におけるビーム用にこの光電素子は構成されている。
材料系InGaAl1−x−yNは例えば紫外から緑までのスペクトル領域のビームに特に適している。またInGaAl1−x−yPは例えば黄緑から赤までのスペクトル領域のビームに特に適しており、InGaAl1−x−yAsは赤外スペクトル領域におけるビームに特に適している。
素子は、III−V材料系内に含まれていない他の材料に基づくことも可能である。例えば、半導体機能領域は、Si、殊にホトダイオードに対して、またはII−VI半導体材料を含むことができる。ないしはSiまたはII−VI半導体材料に基づくことができる。しかしこれに対して、III−V半導体材料によって容易に、素子の比較的高い内部量子効果が得られる。
アクティブゾーンは、孔部の領域においてビームを生成または受光することができないので、孔部は光電素子において有利にはラテラル方向において次のように僅かな寸法を有する。すなわち、ビーム生成またはビーム受光に使用されるアクティブゾーンの面ができるだけ大きくなるように、僅かな寸法を有している。これは孔部の適切な構成によって実現される。
半導体機能領域内の孔部および/または凹部はラテラル方向において有利には次のように寸法が定められている。すなわち、接続導体材料ないしこの接続導体材料を取り囲む接続導体が、半導体機能領域の各構成に整合されている導電率を有するように寸法が定められている。高い出力を有する素子はしばしば、比較的低い出力を有する素子よりも高い導電性を有する。孔部ないし凹部または接続導体材料のラテラル方向寸法は、ナノメータ領域からマイクロメータ領域までわたる。例えばラテラル寸法は100μmであり、有利には50μm以下であり、例えば100nmまたは10μmである。
十分に高い導電性は場合によっては、孔部内に配置された接続導体材料または、相応の寸法決めと孔部の数の調整された組み合わせを有する多数の孔部によって実現される。
本発明の別の有利な実施形態では、光電素子は半導体機能領域の後に配置されたウィンドウを有している。ここで、このウィンドウは、アクティブゾーンによって受光されるべきまたは生成されるべきビームに対して有利には透過性であり、および/またはこのビームのビーム路内に位置する。このウィンドウは、光電素子へのビームの入力または光電素子からのビーム取り出しのために設けられている。
本発明の別の有利な実施形態において光電素子はカバー部をしている。ここでこのカバー部は半導体機能領域を有利には少なくとも部分的に包囲するまたは取り囲む。半導体機能領域は、殊にカバー部内に埋め込まれる。カバー部はウィンドウの一部であり得る、および/またはウィンドウを構成する。有利にはカバー部は半導体機能領域を、損害を与える外部影響、例えば湿度から保護する。
有利には、カバー部は、アクティブゾーンによって生成されるまたは受光されるべきビームに対してビーム透過性に構成されている。有利には、このようにしてカバー部内での、不所望なビーム吸収が低減される。
さらに、カバー部の材料は、有利にはアクティブゾーンによって生成されるビーム、またはアクティブゾーンに入射するビームに対して耐性がある。従って効果を低減するカバー部の変色または軟化の恐れが低減される。
別の有利な発展形態では、半導体機能領域、殊にアクティブゾーンは、カプセル封入部によって取り囲まれている。これは有利には、少なくとも素子の始動時および/または作動中に、影響を与える外部影響(例えば湿気)に対して実質的に密閉されており、殊に気密性に密閉されている。カバー部および場合によっては1つまたは複数の別のカプセル封入エレメントを囲むことができるカプセル封入部は、半導体機能領域ないしはアクティブゾーンを有利には完全に取り囲み、有利には損害を与える外部影響に対して半導体機能領域ないしはアクティブゾーンの保護を高める。
カプセル封入部はさらに有利には次のように構成されている。すなわち、光電素子のコンタクトが、有利にはカプセル封入部によって接続可能であるように構成されている。従って外部接続部または外部接続手段は、カプセル封入部の一部である。殊にこの光電素子は、外部接続部分によって導電性に導体プレートの導体路と導電性接続される。有利には素子は導体路とはんだ接続を介して接続される。
カプセル封入部ないしはカプセル封入エレメントは有利には少なくとも部分的に次のように構成されている。すなわち、カプセル封入部ないしカプセル封入エレメントとアクティブゾーンの間の領域が殊に生成される、または受光されるビームのビーム路において、実質的に中空空間を有していないように構成されている。このようにして、境界面での相応する高い反射損失を伴う、中空空間によって生じる過度の屈折率跳躍が、ビーム取り出し時または素子へのビーム入力結合時に低減される。
有利には、カプセル封入部に関与するエレメント(例えばカバー部および/またはウィンドウ)が既にウェハ結合体内に構成されていてもよい。特に有利には、カプセル封入部全体がウェハ結合体内に製造される。
カプセル封入部は、本発明の有利な構成では機械的に安定しており、付加的な、半導体機能領域を保護するハウジングが省かれる。さらに、有利には全面で保護する、半導体機能領域のカプセル封入部を伴う非常に小さい光電素子の構成が容易になる。
カプセル封入部ないしカプセル封入部のエレメント(例えばカバー部)は、有利には少なくとも部分的に次のように構成されている。すなわち、これが少なくとも短期的に高い温度(例えば、素子の接続部のはんだ付け時に生じるような200℃を超える温度、有利には300℃まで)に対して安定しているように構成されている。従って、はんだ付けプロセスに基づく半導体機能領域および/またはカバー部の損傷の危険性が過度には高まらない。
本発明の有利な構成では、半導体機能領域の後ろには少なくとも吸収材料または発光材料が配置されている。発光材料または吸収材料は有利には直接的にウィンドウ、カバー部または半導体機能領域内に設けられる、または配置されるか、またはこれに接して、またはこの上に設けられる、または配置される。有利には吸収材料または発光材料は粉体として構成されている。
有機着色材等の吸収材料は例えば、ビーム受光素子として構成された素子内に設けられる。これによってフィルタリング材料として、ビーム検出器の感度(例えばスペクトル感度分布)が吸収によって、適切な、殊に設定された、半導体機能領域に入射するビームからの波長のもとで影響される。従って有利にはビーム検出器として構成された光電素子のスペクトル感度分布が所期のように調整される。
光電素子が放射部として構成されている場合には、発光材料は有利には、アクティブゾーンによって生成された波長λのビームを吸収し、波長λのビームとして再放出する。この波長λは有利には波長λより大きい。この種の光電素子は混合色光、殊に白色光を生じさせ、この色に、波長λおよびλの波長のビームの混合が関与する。従ってこの種の発光材料は、少なくとも部分的に波長λのビームを波長λのビームに変換し、従ってしばしば変換材料、殊にルミネセンス変換材料と称される。
ここでルミネセンス変換材料としては、無機ケイコウ体、ドーピングされたガーネット、CeまたはTb活性されたガーネット(例えばYAG:Ce、TAG:Ce、TbYAG:Ce)、アルカリ土類硫酸塩または有機着色剤が使用される。適切なルミネセンス変換材料は、例えば文献 WO98/12757号に記載されている。その内容は本明細書において参考として取り入れられている。
白色光を生じさせるために殊に適切であるのは、発光材料、殊にYAGベースの発光材料である。これは、半導体機能領域において生成されたビーム、例えば紫外スペクトル領域または青色スペクトル領域のビームを、より長い波長のビーム、例えば黄色のスペクトル領域のビームに変換する。変換されたビーム成分と、変換されていないビーム成分の混合から、混合色の、殊に白色の光が生じる。
有利な構成では、使用されている粉体のルミネセンス変換材料の平均粒径は最大で30μmである。特に有利には、ここで平均粒径は2〜6μmの間である。このような粒径の場合にはルミネセンス変換が殊に効果的に行われることが示されている。
変換材料は有利には、アクティブゾーンのできるだけ近傍に配置される。これによって変換の効果が高まる。なぜならアクティブゾーンによって生成されたビームの強度は、アクティブゾーンからの間隔が増大するにつれて二乗して低減されるからである。さらに到達範囲の最適化または観察角度への混合色ビームの色位置の依存性の最適化が容易になる。
アクティブゾーン近傍でのビームを、より大きな波長のエネルギーが僅かなビームに変換することは、変換材料を取り囲んでいるまたは変換材料の後に配置されているエレメント(例えばカバー)を保護する作用も有する。有利には、ビームによって生じるカバー材料の変色の危険性は、アクティブゾーン近傍での変換によって低減される。
別の有利な構成では、発光材料は殊に直接的に、半導体機能領域上に配置される。この発光材料は、発光材料層の形状で構成されている。これによって、アクティブゾーン近傍での特に効果的なルミネセンス変換が容易になる。発光材料は有利にはウェハ結合体内で、半導体層列ないしは、半導体層列から生じた半導体機能領域上に被着される。発光材料は殊に静電力によって被着される。これは有利には相応して吸収材料に当てはまる。
本発明の有利な実施形態では、半導体機能領域の後に1つまたは複数の光学素子が配置されている。この光学素子は、素子の効率または放射特性ないし受光特性に有利に影響を与える。このような光学素子は、例えばビーム形成のためのレンズとして構成される。さらに光学素子は、フィルタリング素子または散乱素子として構成される。
さらにこの光学素子は、反射防止層ないし反射防止積層部として構成される。反射防止積層部を介して、屈折係数跳躍によって生じる反射損失が有利には低減される。1つまたは多数のλ/4層はこれに特に適している。例えばこの反射防止層は、上方で、絶縁材料のために構成された材料を含む。殊にこの材料は同一である、および/または反射防止層および絶縁材料はエレメント内に集積されて構成されている。反射防止層は、カバー部と半導体機能領域の間および/またはカバー部とウィンドウの間に配置される。
本発明の有利な実施形態ではこの光学素子は、カバー部またはウィンドウ内に構成されているか、カバー部またはウィンドウ上に載置されているか、カバー部またはウィンドウと直接的に接触接続されている。
光学素子、殊にレンズ構造体または散乱構造体は、例えばカバー材料またはウィンドウ材料内で構造化される、またはこれらの材料から形成される。これは例えばスタンピングによって、またはエッチング方法によって行われる。
さらに散乱エレメントまたはフィルタエレメントは、例えば散乱粒子またはフィルタリング粒子の形状で、カバー部またはウィンドウ内に配置される。
さらに光学素子は、カバー材料または半導体機能領域上に接着される、蒸着される、またはスパッタリングされる。接着は殊に、ビーム形成のための光学エレメントに適しており、スパッタリングまたは蒸着は反射防止積層部に特に良好に適している。
有利には光学エレメントはウェハ結合体において構成されている。
本発明の有利な構成では、半導体機能領域は支持体上に配置されている。ここでこの支持体は半導体機能領域の成長基板の一部分から構成されているか、または他の方法の、成長基板から析出された、支持体層の一分部から構成されているか、またはこれを含む。後者の場合には成長基板は有利には、支持体層上への半導体層列または半導体機能領域の配置後に剥離される。ここで上述した半導体層列から、半導体機能領域が素子の製造時に生じる。また上述の支持体層上には、半導体層列が処理時にまたは製造時に、例えばウェハ結合方法によって配置される。支持体は有利には半導体機能領域を支持するおよび機械的に安定させる。殊に半導体機能領域は支持体の面上に配置される。
有利には、接続導体材料は少なくとも、半導体機能領域に対向する支持体面まで延在する。これによって、半導体機能領域に対向する支持体面からの光電素子の電気的な接続が容易にされる。
接続導体材料が少なくとも部分的に孔部内に配置されている場合、孔部は有利には、半導体機能領域に対向している支持体面まで延在する。ここでこの孔部は例えばラテラル凹部として構成されている。支持体が素子の電気的接触接続に関与している場合には、これは有利には導電性に構成される。例えばこの支持体は適切な半導体材料を含む。これはその導電性を高めるためにドーピングされている。
光電素子の有利な実施形態では、アクティブゾーンおよび/または半導体機能領域の後方には、ミラー層が配置されている。このようなミラー層は例えばBraggミラーとして半導体機能領域内に集積されている、または金属含有の、殊に金属製ミラー層(例えばAu、Al、Ag、Pt、Tiまたはこれらの金属のうちの少なくとも1つを含む合金、例えばAuGeを含有する)として構成されている。特に有利にはミラー層は支持体とアクティブゾーンの間および/または半導体機能領域上に配置される。
ミラー層は、有利には導電性に構成されており、素子の接触接続に関与している。このためのミラー層は有利には半導体機能領域と導電性に接続されている。
ミラー層は、有利には、アクティブゾーンによって受光されるべきビームまたは生成されるべきビームに関して反射性に構成されている。有利には、このミラー層は例えば支持体内でのビームの吸収を回避することによって、または光電素子の放射特性または受光特性への有利な影響によって光電素子の効果を高める。
ミラー層は特に有利には既にウェハ結合体内で、例えば成長によって(例えばBraggミラー)半導体層列とともに、および半導体層列内に集積される、または例えば蒸着またはスパッタリング(例えば金属含有ミラー層)による後からの被着によって、半導体層列または半導体機能領域上に製造される。
場合によっては、ミラー層は、半導体層列または半導体機能領域内にモノリシック集積された第1の部分ミラー層と、集積されたこの部分ミラー層の側で、半導体層列ないし半導体機能領域上に配置された、殊に金属を含有した、第2の部分ミラー層とを含む。有利にはこれらの部分ミラー層の間には中間層が配置される。これは特に有利には導電性に部分層と接続されている。ビーム透過性の導電性酸化物、殊に酸化金属(例えば酸化亜鉛、酸化インジウムスズまたは酸化スズを含有する中間層が特に適している。中間層は、集積された部分ミラー層に対する金属含有部分ミラー層の電気的コンタクトの最適化に用いられる。
光電素子、殊に金属含有ミラー層を有する素子の製造中に、半導体層列の成長基板が剥離される。従ってこの種の成長基板の剥離のもとで製造された素子は薄膜素子と称される。金属含有ミラーを有する薄膜素子は、殊に、ランベルトの放射器に相応して、実質的に余弦形状の放射特性を有する。
本発明の有利な発展形態では、カプセル封入部ないしカプセル封入部の少なくとも1つのエレメントは次のように構成されている。すなわち半導体機能領域が機械的に安定されるように構成されている。有利には、このような安定化作用に基づいて、半導体機能領域を安定させる支持体を省くことができる。これは非常に薄い光電素子の構成を容易にする。従ってこの支持体は殊に薄くされるまたは除去される。
多数の光電素子を有する本発明による装置は、上述した形式の、多数の本発明による光電素子を有する。ここで半導体機能領域は、有利には少なくとも部分的にラテラル方向において順次連続して配置されている。有利には、ラテラル方向の順次連続した配置は、半導体機能領域の配置に相応する。これは、ウェハ結合体内での支持体層上で半導体層列を複数の半導体機能領域に相応に構造化することから生じる。装置は殊にウェハ結合体における製造に適している。
有利な構成ではこの装置はカバー部を有している。このカバー部は半導体機能領域を少なくとも部分的に囲むまたは包囲する。カバー部は有利には一体として構成されている。有利にはこのカバー部は、同じようにウェハ結合体内に構成される。特にカバー部は上述した実施形態に従って構成される。
別の有利な構成では半導体機能領域は安定化層によって機械的に安定されている。有利には半導体機能領域は次のような配置において安定される。この配置は、装置の半導体機能領域をウェハ結合体内に、殊に平らな支持体層上に配置することによって与えられる。
装置の有利な発展形態では、安定化層は、カバー部および/またはウィンドウを含む、および/または安定化層は実質的にカバー部と同一である。従って、カバー部は同時に保護する作用を、半導体機能領域に関して有し、安定化作用を有することができる。これによってカバー部は安定化層として構成される、または安定化層の一部である。
光電素子を製造する本発明の方法では、まずは、支持体層上に配置された半導体層列を伴うウェハ結合体が準備される。ここでこの半導体層列はアクティブゾーンおよびラテラル方向のメイン延在方向を有している。次に、半導体層列が次のように構造化される。すなわち、アクティブゾーンを通る少なくとも1つの孔部ないしは少なくとも1つのラテラルな、アクティブゾーンをラテラル方向で制限する側面が構成されるように構造化される。その後、接続導体材料が孔部ないしは側面の領域内に次のように配置される。すなわち、アクティブゾーンが少なくとも孔部ないし側面領域の縁部において電気的に接続導体材料から絶縁されるように配置される。次に光電素子に個別化される。ここでその電気的な接触接続は少なくとも部分的に接続導体材料を介して行われる。
このような方法は次のような利点を有している。すなわち、その接触接続構造体を含む光電素子が少なくとも部分的に、有利には完全に、廉価にウェハ結合体内に製造可能であるという利点を有している。アクティブゾーンが電気的に接続導体材料から絶縁されていることによって、接続導体材料を介してアクティブゾーンが短絡する危険性が低減される。ここでこの絶縁は、アクティブゾーンに対して接続導体材料を適切に配置すること、例えばアクティブゾーンに対して間隔を空けて配置することによって行われる。有利には、構成素子の接触接続構造体は次のように構成されている。すなわち、光電素子がワイヤボンディングなしで、ないしはボンディングワイヤなしで接触接続可能であるように構成されている。
支持体層は半導体層列の成長基板を含み得る。この成長基板上には半導体層列が有利にはエピタキシャルに製造されている。また支持体は半導体層列の成長基板から析出される。後者の場合には、成長基板は有利には、半導体層列の配置後に、殊に成長基板に対向している自身の面で支持体層上で剥離される。
有利にはアクティブゾーンは絶縁材料を介して、接続導体材料から電気的に絶縁されている。殊にSiNまたは上述した材料の他のものを含有している絶縁材料が、さらに有利には少なくとも部分的に孔部ないしは側面の領域内に配置される。得に有利には、絶縁材料は直接的にアクティブゾーンに接して配置される、および/または接続導体材料は、アクティブゾーンと接続導体材料の間に配置された絶縁材料によって電気的にアクティブゾーンから絶縁される。従ってアクティブゾーンが短絡する危険性は格段に低減される。絶縁材料は有利には、接続導体材料の前に被着される、および/または接続導体材料は直接的に絶縁材料と接する。絶縁材料は例えば蒸着によって、スパッタリング等のPVD方法で、またはPECVD等のCVD方法で被着される。
この方法の有利な構成では、半導体層列はラテラル方向において少なくとも1つの凹部を有している。この凹部は有利にはアクティブゾーンを通る孔部を少なくとも部分的に取り囲む。場合によって孔部は、半導体層列の凹部としてラテラル方向で構成されている。
さらに有利には、孔部の壁部が少なくとも部分的に絶縁材料によって覆われる。
別の有利な実施形態では、導電性の接続導体材料は少なくとも部分的に孔部内、殊に有利には凹部内に配置されている。従って孔部は光電素子の接触接続構造体を定める。
さらに孔部は、半導体層列のラテラルな延在方向に対して垂直に、垂直方向において殊に半導体層列全体を通って延在している。有利には孔部は支持体層まで、または支持体層内まで延在する。特に有利には孔部は、完全な支持体層を通って延在する。従って孔部は殊に、半導体層列を通るおよび/または支持体層内まで延在するまたは支持体層を通って延在する貫通孔として構成される、ないしは半導体層列の貫通孔として構成される。特に貫通孔は半導体層列の領域内に、ラテラル方向で少なくとも部分的に、有利には完全に、半導体層列によって制限される。このようにして半導体層列は、孔部をラテラル方向において完全に取り囲む。
この方法の別の有利な構成では、半導体層列は次のように構造化される。すなわち、特に隙間によってラテラル方向において相互に空間的に別個にされている、複数の半導体機能領域が生じるように構造化される。特に有利には、半導体層列のこの構造化は1つのステップにおいて、殊に接続導体材料の配置前の孔部ないしは側面の構成とともに行われる。半導体機能領域内におけるこの構造化は、孔部ないしは側面の構成前または後に行うことができる。
半導体層領域は有利には少なくとも部分的にアクティブゾーンを通る孔部ないしアクティブゾーンとラテラル方向で接する側面を有している。このために、半導体層列の構造化時には有利には多数の孔部が、多数の半導体機能領域のために生成される。特にこの孔部は半導体機能領域の貫通孔として構成される。これは有利には半導体機能領域の領域においてラテラル方向において少なくとも部分的に、有利には完全に、半導体機能領域によって制限される。従って半導体機能領域は孔部をラテラル方向において完全に取り囲む。
有利な構成では、アクティブゾーンを通る多数の孔部が生成される。ここで多数の半導体機能領域は少なくとも1つの、アクティブゾーンを通る孔部を有している。
別の有利な構成では、多数の半導体機能領域はそれぞれ少なくとも1つの凹部をラテラル方向において有している。ここでこの凹部は、孔部を少なくとも部分的に取り囲んでいる、ないしは、半導体機能領域が多数の場合には、孔部は各半導体機能領域の凹部としてラテラル方向において構成されている。
別の有利な構成では、多数の半導体機能領域はそれぞれ少なくとも1つの、各半導体機能領域のアクティブゾーンを制限する側面を有している。有利にはこの側面は、各半導体機能領域を、側面の側からラテラル方向において制限する。殊に全体的な半導体機能領域はこのような側面によって制限される。
このような1つまたは複数の側面は例えば、半導体層列の構造化時に構成される。側面は殊に、2つの半導体機能領域の間に配置された隙間に接している。
接続導体材料は、側面の後に、有利にはラテラル方向において次のように配置される。すなわち、接続導体材料がアクティブゾーンから、少なくとも側面の部分領域において電気的に絶縁されるように配置される。
本発明の別の有利な構成では、絶縁材料が、殊に直接的に側面に配置されている。
有利には接続導体材料は垂直方向において、アクティブゾーンの領域にわたって延在している、および/または、接続導体材料と側面ないしは半導体機能領域の間に配置され得る絶縁材料によって、アクティブゾーンから間隔が空けられている、および/または絶縁されている。
別の有利な構成では、第1の電気的コンタクトは、支持体層の方を向いていない半導体層列ないし半導体機能領域の面に被着されている。有利には第1の電気的コンタクトは、ウェハ結合体内で製造されるべき光電素子の接触接続構造体の構成を容易にする。第1の電気的コンタクトは、ここで、孔部ないし側面の構成前または構成後に設けられる。例えば実質的に各半導体機能領域にはこのような第1のコンタクトが設けられている。
さらに場合によっては、多数の第1のコンタクトが半導体層列上に設けられるまたは構成されてもよい。有利にはこれは次のように行われる。すなわち、実質的に、半導体層列から半導体機能領域を構成するために設けられた半導体層列の各領域に、少なくとも1つのこの種の第1のコンタクトが割り当てられるように行われる。
別の有利な構成では、接続導体材料が孔部ないし側面の領域において次のように配置されている。すなわち、殊に直接的に、導電性接続部が接続導体材料と第1のコンタクトの間に構成されるように配置される。殊に、接続導体材料と第1のコンタクトは直接的に機械的に接触接続している。
別の有利な構成では、孔部ないし側面は次のように構成される。すなわち第1のコンタクトが、第1のコンタクトに対向している半導体層列ないし半導体機能領域の面から、孔部の領域ないし側面の領域を介して電気的に接続可能であるか、または、第1のコンタクトが少なくとも部分的に露出されるように構成される。すなわち、第1のコンタクトが殊に垂直方向において、半導体層列ないし半導体層領域によって覆われていないように構成される。有利には第1のコンタクトはこの場合、孔部ないし側面の構成前に設けられる。孔部ないし側面を構成するためにこの場合には所期のように、第1のコンタクトを覆っている半導体層例の領域が剥離される。これによって第1のコンタクトが露出され、第1のコンタクトは、第1のコンタクトに対向している半導体層列ないし半導体機能領域の面から、殊に接続導体材料によって電気的に接続可能である。殊に第1のコンタクトは孔部をラテラル方向において殊に完全に覆う。このために、第1のコンタクトは有利には、孔部のそれよりも大きい、ラテラル方向の拡がりを有している。
この方法の別の有利な構成では、構造化されていない半導体層列ないし半導体機能領域の後に、支持体層の方を向いていない側から、安定化層が配置される。有利には、安定化層は半導体層列ないしは半導体機能領域上に被着される。さらに安定化層は、場合によっては適切なコンタクト層ないし中間層を使用して、半導体層列ないし半導体機能領域の後に配置される。
安定化層は有利には自立式に構成され、半導体層列ないし半導体機能領域を機械的に安定させる。さらにこの安定化層はこれらの半導体機能領域を機械的に安定して相互に接続させる。
このような安定化層は有利には、ウェハ結合体を次のように機械的に安定させる。すなわち、支持体層を省く、または支持体層を薄くすることができるように機械的に安定させる。支持体層は例えばエッチングまたは研磨によって少なくとも部分的に薄くされる、または殊に完全に除去される。
これによって、非常に薄い光電素子の製造が容易になる。その半導体機能領域は、究極の場合には実質的にアクティブゾーンしか含んでいない。
殊に、半導体層列は、支持体層の部分的な、殊に完全な除去または薄化の後に、多数の半導体機能領域に構造化される。機械的な安定性はこの場合には有利には、事前に設けられた安定化層によって保証される。
さらに場合によっては複数回行われる被着を介して、場合によって行われる、種々のこのような安定化層の除去と組み合わせて、多面的な、有利には全面的な、ウェハ結合体内の支持体層上の半導体層列の構造化が可能になる。
特に有利には、安定化層はホト構造可能に構成されている。これはさらなる処理を容易にする。有利にはこの安定化層はこのためにホト構造化可能なラッカを含む。
別の有利な構成では、安定化層は、孔部ないし側面領域の構成前に半導体層列ないし半導体機能領域の後に配置される。有利にはこの場合には、孔部ないし側面は、安定化層に対向している側から、半導体層列ないし半導体領域内に構成される。有利にはこのために支持体層は、殊に領域的にまたは完全に除去されるか、または孔部ないし側面は、同時に行われる適切な、殊に領域毎の支持体層除去のもとで構成される。
支持体層は、安定化層の機械的安定化作用に基づいて領域的にまたは完全に除去される。しかも半導体層列または半導体機能領域が損害を受ける危険性を高めることはない。
有利な発展形態では、支持体層は少なくとも部分領域において、有利には完全に除去され、孔部ないし側面は、安定化層の方を向いていない面から、殊に、支持体層が除去されている領域を通って、半導体層列ないし半導体機能領域内に構成される。
この方法の別の有利な構成では、安定化層は半導体機能領域を少なくとも部分的に覆うおよび/または包囲する。これによって、半導体機能領域は殊にその縁部領域において、危害を与える外部影響から、既に光電素子の製造中に有利に保護される。
別の有利な構成では、孔部ないし側面は、支持体層に対向する面から、半導体層列ないし半導体機能領域内に構成される。このために、例えば半導体層列ないし半導体機能領域は、支持体層に対向している面からエッチングによって適切に構造化される。この構造化は半導体機能領域の構成前、構成後または構成と同時に行われ得る。ここでは、結合体の機械的な安定性は有利には支持体層によって保証される。
有利な発展形成では、安定化層は、半導体層列ないし半導体機能領域の後ろに、孔部ないし側面領域の構成後に配置される。
さらに、安定化層は有利には、アクティブゾーンから生成されるべきビーム、またはアクティブゾーンによって受光されるべきビームに対して透過性である。これによって、安定化層は、光電素子の別個のカバー部またはカプセル封入部の一部にも成り得る。しかも、入射ビームまたは放射されるビームが安定化層材料内へ吸収されることによってこのような構成素子の効果が不利に低減されることはない。
安定化層を、半導体層列または半導体機能領域の後に、種々異なる方法によって配置することができる。例えば安定化層は、例えばCVDプロセスまたはPVDプロセスによる蒸着方法またはスピンコーティングによって設けられる。スピンコーティングに特に適している材料は、例えばBCB(ベンゾシクロブテン)、シロキサン、シリコーン、スピンオン酸化物(例えばAl2O3等の酸化アルミニウム)またはラッカであり、蒸着、例えばCVD方法には特にガラスが適している。
半導体機能領域または半導体層列上に安定化層を設けた後に、安定化層は場合によって硬化される。ここでこの硬化は有利には、例えば400℃より低いまたは300℃より低い温度で行われる。この温度は半導体構造体に対して、殊に加熱時間が比較的短い場合には実質的に損害を与えない。これは、液相から成る安定化層の材料が被着される場合に殊に有利である。
さらに、安定化層を半導体層列または半導体機能領域上に結合することもできる。これは例えばウェハボンディング方法または陽極結合または分散的結合を介して行われる。殊に、安定化層はファンデルワールス力を用いて、半導体層列ないし半導体機能領域上に固定される。このために、安定化層をウェハ結合体に密着させることができる。安定化層はこの場合に殊に平らに構成され、例えばガラスプレートを含む。
安定化層は、半導体層列または半導体機能領域の後に、さらに接着促進層よって配置される。ここで接着促進層は有利には、半導体機能領域と安定化層の間に配置されるおよび/または半導体層列ないし半導体機能領域は有利には機械的に安定して安定化層と接続されている。安定化層はこの場合には殊に平らに構成され、例えばガラスプレートを含む。
さらに、この安定化層はウィンドウ層としてビーム取り出しのために構成される。
接着促進層は半導体機能領域を包囲し、光電素子の後のカバー部および/またはカプセル封入部の一部である。
接着促進材料としては例えばシロキサン等のシリコーン、またはBCBが使用される。この材料は、良好な接着促進作用の他に、紫外ビーム等の短い波長のビームに対する高い安定性、高い温度耐性および/または高いビーム透過性も特徴とする。接着促進層は同じように、例えば温度を援用して硬化される。
さらに、安定化層が安定化膜として構成されてよい。これはウェハ結合体、殊に半導体層列ないし半導体機能領域上に被着、殊に積層される。被着後に安定化膜は場合によって硬化、殊に光り硬化または熱硬化される。硬化の後に、安定化膜は有利には機械的に安定した、有利には支持体無く構成される層を構成する。有利には、硬化されたこの層および/または膜はビーム透過性である。
本発明の有利な構成では、半導体層列または複数の半導体機能領域は、安定化層を介して次のように機械的に安定される。すなわち、支持体層が有利には、自身の、安定化層の方を向いていない側から構造化されるように安定化される。この構造化は例えばマスキングを介して、エッチングプロセスまたは機械的な方法(例えば研磨またはソーシング)と組み合わせて行われる。
このような構造化から、有利には支持体層領域が支持体層から生じる。これは、後の光電素子において半導体機能領域内の支持体を構成する。このために支持体層は特に有利には、半導体機能領域の配置に相応して、支持体層上に構造化される。ここで有利には、実質的に各支持体層領域上に少なくとも1つの半導体機能領域が配置される。これは、安定化層、半導体機能領域および構造化された支持体層領域から成る結合体の機械的な安定化を有利には安定化層によって保証する。支持体層は、殊に支持体なく構成された安定化層の機械的安定化が十分である場合、上述した実施形態に相応して場合によっては完全に除去される。
上述した方法では例えば、10μm〜100μmの半導体機能領域のエッジ長さを有する素子または10mmまでの素子が製造される。約1000μmのエッジ長さが殊に適していることが判明している。以下では、ラテラル方向における半導体機能領域のエッジ長さないし寸法は基本的に、製造方法において使用されている構造化方法、殊に半導体機能領域内の半導体層列または孔部の構造化に使用されている方法の解像度によってのみ制限される。
ここでは例えばリソグラフィ、殊にホトリソグラフィ方法が使用される。こでは殊に適切に構成されたマスクを、ウェットエッチング方法またはドライエッチング方法、レーザ構造化方法または機械的な構造化方法(例えばソーイング)と組み合わせて用いる。
特に有利には、この完全な方法はウェハ結合体において実行される。従って、コストのかかる個別処理ステップが回避される。この方法は殊に、ウェハ結合体内での、完全かつ使用可能にされている構成素子の廉価な製造を可能にする。このように製造された光電素子は殊に直接的に個別化の後に、例えばピックアンドプレースプロセスを用いて導体プレート上に位置づけされ、その後に電気的に接続される。場合によってこの素子は、付加的なハウジング内に配置される。これによって構成素子の保護がさらに高められる。
この方法の別の有利な構成では、光電素子はカプセル封入部を有している。このカプセル封入領域は半導体機能領域、殊にアクティブゾーンを、実質的にハーメチックに取り囲む。有利にはカプセル封入部は半導体機能領域のカバー部と、少なくとも1つの別のカプセル封入エレメントを含む。このカプセル封入エレメントは、有利にはウェハ結合体内に設けられ、半導体機能領域を、有利にはカバー部および/または安定化層に対向する面から覆うまたは包囲する。有利には、このように簡易化されて、素子の十分な保護のもとで付加的なハウジングが省かれる。付加的なハウジング無しにより小さい素子を構成することが以下で容易にされる。このカプセル封入エレメント、殊にカプセル封入エレメントは例えばスピンコーティングによって、ウェハ結合体上に被着され、場合によっては、例えば温度を援用して硬化される。例えばカプセル封入エレメントはBCBを含有する。
素子のカバー部は例えば結合体の個別化時に行われ、および/または接着促進層の一部を含む。ここでこの接着促進層は、半導体機能領域を少なくとも部分的に包囲するまたは覆う。
殊に上述した結合方法では、安定化層、殊にカバー部および/またはウィンドウによって、絶縁材料および/または接着促進層はこれによって光電素子に個別化される。
この方法の有利な構成では、個別化前に分断溝が構成される。これはウェハ結合体を機械的に安定させる層内まで延在する。分断溝が、安定させる層の方を向いていない結合体の面から安定化させる層内まで延在することが可能である。特に有利には、分断溝は安定させる層を完全には貫通しない。有利には、このようにして、結合体の安定性は、安定させる層内での分断溝にもかかわらず保証される。分断溝は、有利には次のように構成されている。すなわち、分断溝が安定化層を完全に通過する場合に、結合体が個別エレメントに分けられるように構成されている。
安定させる層は例えば、上述のように、安定化層として構成されるか、または支持体層として構成される。
安定させる層は、殊に半導体機能領域に対向している面から、および/または、垂直方向において、少なくとも分断溝までまたは分断溝内まで薄くされると、ウェハ結合体は光電素子ないし装置に分けられる。なぜなら分断溝まで薄くすることによって安定させる層は自身の機械的に安定化させる作用を失う。このような個別化の形態は、「dicing by thinning」(薄化による分離ないし個別化)と称される。
分断溝はさらに有利には、2つの、殊に任意の半導体機能領域の間に配置されている。特に有利には、分断溝は、この分断溝に割り当てられた半導体機能領域を、殊にラテラル方向において完全に囲む。
別の有利な構成では、半導体機能領域ないし半導体層列の後ろには、殊にウェハ結合体内で、発光材料または吸収材料が配置されている。有利には発光材料または吸収材料は静電力によって直接的に半導体層列ないし半導体機能領域上に被着される。これによって有利には、発光材料層または吸収材料層が構成される。
有利には、半導体層列ないし半導体機能領域上に設けられるべき材料、すなわち、吸収材料または発光材料は、静電的な引きつけ、殊に静電力によって半導体層列ないし半導体機能領域上に被着される。このために、半導体機能領域の側から例えば補助層が被着される。これは続いて静電的に充電され、有利には電気的に絶縁されている。この材料は例えば、補助層の電荷に対して異なる電荷で充電される。これによって、静電的な引きつけが、補助層とこの材料の間に生じる。この材料が電気的に極化可能である場合には、有利には材料の充電は必要ない。有利には補助層は、電気的に絶縁されて構成されている。例えば補助層は絶縁材料によって構成されている。
さらにこの材料は有利には、支持体層または安定化層の方を向いていないウェハ結合体面上に被着されている。この材料は、適切に構造化されて結合体の上に配置されるか、または被着の後に適切に構造化される。
さらに、被着されるべき材料は、材料混合状態おいて被着される。これは有利には、吸収材料または発光材料に対して付加的にコンタクト材料を有する。これは半導体機能領域ないし補助層上への材料のコンタクトを高める。コンタクト材料は場合によっては温度上昇のもとで硬化される。コンタクト材料としては、樹脂、例えばドライマトリクスポリマー樹脂(サーモプラスト)が特に適している。このコンタクト材料によって、材料の半導体層列ないし半導体機能領域への接着が改善される。
充電を介して、殊に材料層の厚さが調整される。静電力による材料の被着時には、充電の適切な選択を介して、被着されるべき材料層の厚さが調整される。材料層の厚さは有利には15〜25μmの間である。
別の有利な構成では、発光材料または吸収材料は安定化層内に配置される。例えば発光材料または吸収材料は、有利には平らな安定化層、殊にウィンドウ層内に配置される。ここでフィルタガラスプレートまたは、発光材料、殊に貴金属材料を含有してドーピングされる、または置き換えられるガラスプレートは、安定化層として使用可能である。
上述した方法に相応して有利には、さらに上方でかつ以下でより詳細に記載された構成素子または装置が製造される。これによってここでおよび以下で、この方法において挙げられた特徴は、構成素子または装置に関連し、かつ逆にされる。
本発明の別の利点、特徴および有効性は、図と組み合わせて以下の実施例の説明に記載されている。
図1には、概略的な断面図に基づいて本発明による光電素子の第1の実施例が示されており、
図2には、概略的な断面図に基づいて本発明による光電素子の第2の実施例が示されており、
図3には、概略的な断面図に基づいて本発明による光電素子の第3の実施例が示されており、
図4には、図4a〜4iにおいて、種々の概略的な図で示された中間ステップに基づく、光電素子の本発明による製造方法の第1の実施例が示されており、
図5には、多数の光電素子を有する、本発明による装置の実施例が示されており、
図6には、図6a〜6eにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第2の実施例が示されており、
図7には、図1に示された実施例の別形態の概略的な断面図が示されており、
図8には、図2に示された実施例の別形態の概略的な断面図が示されており、
図9には、図9a〜9iにおける、概略的な断面図及び平面図に基づいて、半導体機能領域の電気的な接触接続のための接触接続構造体を構成する種々の形態が示されており、
図10には、図10a〜10kにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第3の実施例が示されており、
図11には、図11a〜11gにおいて、概略的に示された中間ステップに基づく、光電素子の本発明による製造方法の第4の実施例が示されており、
同種類のエレメントおよび同じ作用を有するエレメントにはこれらの図面において同じ参照番号が付与されている。
図1には、概略的な断面図に基づいた本発明による光電素子の第1の実施例が示されている。
光電素子1は半導体機能領域2を含む。この半導体機能領域は支持体3上に配置されている。半導体機能領域は、ビーム生成またはビーム受光のために設けられているアクティブゾーン400を含み、ラテラル方向のメイン延在方向を有している。
アクティブゾーンは、例えばヘテロ構造、殊にダブルヘテロ構造、一重または多重量子井戸構造またはpn接合を含む。
半導体機能領域2、殊にそのアクティブゾーン400は、例えば多数の半導体層を含むおよび/または例えばGaNまたはGaPに基づく。半導体機能領域がGaPをベースにしている場合、光電素子は有利には、赤外スペクトル領域から黄緑スペクトル領域での放射に対して設けられ、GaNに基づいた半導体機能領域の場合には、有利には、紫外スペクトル領域から緑スペクトル領域における放射に対する。上述のスペクトル領域に対しては、GaPないしGaNベースのIII−V半導体材料が、得られる内部量子効果が高いことから、特に適している。光電素子に対しては例えばInGaNまたはInGaAlPが特に適している。
支持体3は有利には次のような材料を含んでいる。すなわち、成長基板として半導体機能領域のエピタキシャル製造に適している材料を含んでいる。ないしはこの支持体は有利には、半導体機能領域の製造に対して適切な成長基板から成る。GaPベースの半導体機能領域には例えばGaAsまたはGeが特に適しており、GaNベースの半導体機能領域には例えばSiCまたはサファイアが成長基板に特に適している。
アクティブゾーン400は、貫通孔9として構成された孔部を有している。ここでこの貫通孔は半導体機能領域を完全に貫通する。孔部の領域内には、接続導体材料8が配置されている。この貫通孔はラテラル方向において有利には完全に半導体機能領域によって取り囲まれており、従って半導体機能領域によってラテラル方向で境界付けされている。
半導体機能領域はカバー部4によって覆われている。このカバー部は有利にはビーム透過性に構成されており、例えばシリコーン、BCB、ガラス、Al2O3等のスピンオン酸化物またはラッカを含んでいる。
半導体機能領域2上には、有利には支持体3の方を向いていない半導体機能領域の面上には、電流拡張層5が配置されている。この電流拡張層は有利には、半導体機能領域の側方に配置された、有利には半導体機能領域に接する半導体材料に対する良好な電気的接触接続特性を有している。
電流拡張層はさらに有利には、ラテラル方向において高い導電性を有している。これによって、半導体機能領域の主要面6から半導体機能領域、殊にアクティブゾーンへの均一な電流供給が容易になる。これはビーム放射構成素子の場合には殊に有利である。
さらに、電流拡張層は有利には、半導体機能領域2内で生成されるべきビーム、または半導体機能領域2によって受光されるべきビームに対する高い透過性を特徴とする。これによって有利には、同時に良好な電気的接触接続特性を保ちつつ、電流拡張層内へのビーム吸収が低減される。
本発明の有利な構成では、電流拡張層はビーム透過性の、導電性酸化物を含む。これは殊に金属酸化物、例えばいわゆるTCO(透明な導電性酸化物、Transparent Conducting Oxide=TCO)である。TCO材料、例えば酸化亜鉛(ZnO)、酸化スズ(SnO)、酸化インジウム(ITO)、酸化チタン(TiO)または類似の材料が、ラテラル方向における比較的高い導電性および、広い波長領域にわたる高いビーム透過性の故に、電流拡張層に対する材料として良く適している。ZnOは例えばp−伝導性半導体材料、殊にIII−V半導体材料へのコンタクトに対して特に適しており、これに対して実質的にオーム接触を構成する。ラテラル方向における伝導性を高めるために、電流拡張層を例えば金属(ZnOの場合にはAl)によってドーピングすることができる。n−伝導性半導体材料に対するコンタクトに対しては例えばSnO、場合によってはSbによってドーピングされたSnOが特に適している。モノリシックに半導体機能領域内に集積された半導体材料とは異なって、この種の電流拡張層は、有利にはラテラル方向において高い伝導率を有している。従って電流拡張のための比較的厚い、半導体機能領域内に集積された半導体層を省くことができる。これによって平坦な構成素子を構成することが容易になる。
半導体機能領域の第1の主要面6から見て、電流拡張層5には有利には直接的に第1のコンタクト層7が後置接続されており、電流拡張層と導電性接続されている。この第1のコンタクト層は有利には金属、例えばTi、Pt、Au、Alまたはこれらの材料のうちの少なくとも1つを有する合金を含む。
第1のコンタクト層は有利には平面で見て、実質的に環状に構成されている(図4eに示された概略的な平面図を参照)。その中央領域においてコンタクト層7は導電性に接続導体材料8と接続されている。この接続導体材料は例えば同じように金属(例えばSn)を含有している。Snは、この種の光電素子の製造に対して、殊に接続導体の製造時に有利である。接続導体材料8がこの接続導体を構成する(図4に関連した実施例の記載を参照)。
接続導体材料8は垂直方向において、半導体機能領域2内のアクティブゾーンの孔部を、コンタクト層7から、電流拡張層5および半導体機能領域2を介して、並びに支持体3を通って、半導体機能領域2に対向している支持体面へ延在する。従ってこの実施例では孔部は有利には半導体機能領域だけでなく、支持体3も完全に貫通する。支持体の領域ではこの孔部は、有利には貫通孔として構成されている。この貫通孔は殊に有利にはラテラル方向において完全に支持体よって境界付けされている。
半導体機能領域2はおよび殊にアクティブゾーン400は、例えばSiNを含有する絶縁材料10によって、孔部の領域において、導電性接続導体材料8から電気的に絶縁されており。これによって不利には作動中に素子の誤った機能に導いてしまう、接続導体材料8を介したアクティブゾーン400の短絡が回避される。貫通孔9は、実質的に完全に接続導体材料によって満たされ、少なくとも半導体機能領域の領域において電気的に、これと絶縁されている。絶縁材料10は、半導体機能領域において貫通孔の壁部を、殊にアクティブゾーンで、有利には完全に覆う。
接続導体材料8は、半導体機能領域2の方を向いていない、支持体の面で、第1の第1の接続部11と導電性接続されている。第1の接続部と、支持体の間には、例えばSiNを含有している別の絶縁材料10aが配置されている。この別の絶縁材料は、第1の接続部を電気的に、第2の接続部12から絶縁させる。ここでこの第2の接続部は、半導体機能領域の方を向いていない支持体の面に配置されている。有利には、別の絶縁材料10aは、ラテラル方向において第1の接続部よりも大きい拡張を有している。これによって、接続部11と接続部12の短絡の危険性がさらに低減される。
接続部12は、有利には導電性に構成されている支持体と導電性に接続されている。従って、半導体機能領域は第1の接続部と第2の接続部を介して電気的に駆動制御可能である。例えば第1の接続部および/または第2の接続部は金属、例えばTi、Pt、AlまたはAuを含有する。合金、殊にこれらの材料の少なくとも1つを含む合金、例えばAuGeも接続部のこの構成に適している。
構成素子の接触接続は、半導体機能領域、殊にアクティブゾーンの領域を介して行われる。従って絶縁材料10は有利には、接続導体材料を介したアクティブゾーンの短絡を阻止するのに十分に厚い。貫通孔は有利には完全に絶縁材料によって覆われている。
カバー部4は支持体3とともに、アクティブゾーンないし半導体機能領域に対する保護するカプセル封入部を構成する。
ここに示されている光電素子1は完全に、ウェハ結合体内に製造可能である(図4に示された実施列に相応する類似した素子の製造の概略的な図を参照されたい)。
半導体機能領域は例えばエピタキシャルに成長基板上に支持体3から生じ、製造され、成長後に電流拡張層5が設けられる。次に、貫通孔9として構成された孔部、並びに絶縁材料および接続導体材料および第1のコンタクト層を有する導体構造体が構成される。この上に、半導体機能領域の第1の主要面の側から、有利には液相であるカバー材料が半導体機能領域および支持体層の上に被着される。このカバー材料は例えば蒸着される、またはスピンコーティングによって被着される。半導体機能領域の第2の主要面13から、絶縁材料10aおよび第1の接続部11並びに第2の接続部12が例えば蒸着またはスパッタリングによって設けられる。
この種の素子は種々の大きさで製造可能である。これらの異なる大きさは、素子の接触接続構造体の異なるサイジング、殊に孔部ないし貫通孔9の異なるサイジングにも相応する。半導体機能領域のラテラル方向の拡張は例えば10μm〜数100μm、例えば200μm、300μmまたは400μmに達する。ここで孔部ないし貫通孔のラテラル方向の寸法、例えば直径は相応に、100または数100nmから約30μmまたは50μmに達する。接続導体材料のラテラル方向寸法と、貫通孔の数(図示されたものとは異なって多数の貫通孔を設けることもできる)を適切に整合調整することによって、半導体機能領域の有効な接触接続のために必要な、接続導体構造体の伝導率ないし耐電能力が実現される。半導体機能領域ないし素子の接触接続は接続部11および12を介して行われる。この2つの接続部は、半導体機能領域の第2の主要面の側から配置される。光電素子はその後、殊に表面実装可能に構成される。例えば接続部12および13は導体路の導体プレートとはんだ付けされる。
このようにして、ボンディングワイヤを用いた半導体機能領域の接触接続または類似の複雑な措置を必要とする電気的なコンタクトを省くことができる。この結果、非常に小さい素子の構成が容易になる。
さらに、少なくとも部分的に、支持体を省くことができる。なぜならカバー部は有利には機械的に安定した作用を、半導体機能領域に対して有しているからである。従って、半導体層列の支持体層ないしは半導体機能領域の支持体は素子の製造時に少なくとも部分的にまたは完全に除去される、ないしは薄化される。これは例えば研磨またはエッチングによって行われる。これによって素子の高さが有利には低減される。
この種の素子の半導体機能領域はその後、殊にエピタキシャルに成長可能な層構造体から構成される。半導体機能領域を安定させる支持体を省くことができる。究極の場合には半導体機能領域は実質的にアクティブゾーン400しか含んでいない。
カバー部内にはさらに、発光材料が、例えば発光材料粒子の形状で配置されている。この発光材料は半導体機能領域によって生成されたビームを部分的に吸収して、より大きな波長のビームとして再放射する。この結果、2つのビームは混合され、混合色の光、殊に白色光が生じる。この構成素子が白色光を放射すべき場合、半導体機能領域は有利にはGaNをベースにする。GaNは、短い波長、殊に青または紫外ビームを生成するのに特に適している。発光材料は有利にはYAGベースの発光材料として構成され、例えば青色ビームを部分的に黄色ビームに変える。青色ビーム成分と黄色ビーム成分を適切に混合することによって、白色光が生じる。
場合によって発光材料は発光材料層として、半導体機能領域上に配置される。ここでこの発光材料層はカバー部と半導体機能領域との間に配置され得る。有利には発光材料はこの場合には、静電力によって半導体機能領域上に被着される。
図2には、概略的な断面図に基づいた本発明による光電素子の第2の実施例が示されている。
ここで示された素子は実質的に、図1に示された素子に相応している。
図1に示された素子とは異なって、図2では、電流拡張層5の後に、別の絶縁材料10bが配置されている。この絶縁材料層は例えばSiNを含み、絶縁作用を及ぼすだけでなく、有利には半導体機能領域2および殊に半導体機能領域のアクティブゾーンに関して、保護作用または不動態化作用を及ぼす。この絶縁材料10bは有利には、半導体機能領域2のエッジにも配置され、特に有利には垂直方向に、半導体機能領域の第1の主要面6から第2の主要面13へ延在する。危害を与える外部影響からのアクティブゾーンの保護は、このような付加的な絶縁層ないしパッシブ化層によって格段に高められる。素子の電気的な接触接続は、図1に示された素子でのように、第1のコンタクト材料を介して半導体機能領域2の第1の主要面6の側から行われる。ここでこのコンタクト材料は、接続材料8と導電性接続されている。
パッシブ化層はさらに、半導体機能領域の側方エッジを保護し、有利にはこれに接して配置される。さらにパッシブ化層10bを支持体3上に配置することができる。
カバー部4と半導体機能領域との間、殊にパッシブ化層とカバー部の間に、1つまたは複数の反射防止層を配置することができる。この反射防止層は例えばλ/4層として配置され得る。これによって、屈折率跳躍によって生じる、境界面での反射損失が有利には低減される。
接続導体材料8は第1の第1の接続部11と導電性に接続されている。この第1の接続部は、絶縁材料10aを介して、半導体機能領域に対向している支持体の主要面の側から電気的に第2の接続部12と絶縁されている。支持体3の方を向いていない接続部11および12の面にはそれぞれ第1のはんだ層14ないし第2のはんだ層15が配置されている。これらのはんだ層は例えばAuGeを含み、各接続部と有利には導電性接続されている。この種のはんだ層を介して、例えばはんだ、接続部11および12を介して外部接続部(例えば導体プレートの導体路または類似の外部導体装置)との接続が容易になる。
さらに、図1に示された実施例とは異なって、図2の示された光電素子にはカプセル封入部16が設けられている。このカプセル封入部はウィンドウ17を含む。このウィンドウは、半導体機能領域の第1の主要面から見てカバー部4の後ろに配置されている。ここでこのカバー部は、半導体機能領域を少なくとも部分的に覆うないしは半導体機能領域内に埋設されている。さらに、カプセル封入部16はカプセル封入エレメント18を含む。このカプセル封入エレメントは支持体の方向においてカバー部4の後に配置されている、ないしは第1の主要面に対向する、半導体機能領域の面に配置されている。カプセル封入エレメント18は支持体3を有利には、半導体機能領域2の方を向いていない側から例えばペンチ状に囲む。殊にカプセル封入エレメント18は、半導体機能領域2の第2の主要面13の領域においてカバー部4と接している。カプセル封入部16は、有利にはウェハ結合体内に構成されている。ここでこのカプセル封入部は、カバー部4とカプセル封入エレメント18および場合によってはウィンドウ17を含む。
図2でカバー部4およびカプセル封入エレメント18の領域内に示された破線は、カプセル封入部の種々の部分の間の境界領域を示している。有利にはカバー部4およびカプセル封入エレメント18は既に実質的に外部影響に対してハーメチックに密閉されたカプセル封入部を構成している。カプセル封入エレメントの材料は有利には任意に、製造方法の範囲内で選択され、殊に実質的にビーム透過性に構成されている。なぜなら、カプセル封入エレメント18の領域において、僅かな程度しか、半導体機能領域によって受光されるべきビームまたは半導体機能領域において生成されるべきビームがカプセル封入部に入射しないからである。ウィンドウ17およびカバー部4は有利には、このビームに関してビーム透過性に構成されており、有利には素子の効率を高める。
ウィンドウ17は例えばガラス、ガラスプレートの一部または実質テクにカバー部と同じ材料を含む。後者の場合にはカバー部4とウィンドウ17を有利には1つのステップで構成することができる。殊にカバー部およびウィンドウを1つの部分として共通の構造体内に構成することができる。この場合にはウィンドウとカバー部の間の破線は仮想の線に相応する。しかしウィンドウとカバー部が2つの部分として実現される場合、破線はこれらのエレメントの間の境界領域をあらわす。
この実施例ではウィンドウ17内には光学エレメント19が構成されている。この光学エレメントは有利には既にウェハ結合体内に設けられている。このためにウィンドウ材料は、適切に構造化される。カバー部とウィンドウを1つの部分として構成する場合には、カバー部は殊に光学エレメントの構成に相応して形成される。ウィンドウの構造化は例えば、エッチングプロセスまたは、場合によっては積層後にまだ塑性変形可能なウィンドウ材料内へ、光学エレメントの構造をスタンピングすることによって得られる。この実施例ではこの光学エレメントはレンズの形状に湾曲して構成され、有利には光電素子の効率が高まる。さらに均一なビーム分布のための分散エレメントを設けることができる。この分散エレメントは、例えば、ウィンドウ等から構造されている構造体によって、またはウィンドウ内および/またはカバー部内に配置されている分散粒子によって実現される。光学エレメントは場合によっては、フレネルレンズとしても構成される。
はんだ層14および15が外部導体によって接続されている場合、はんだ付け過程において、はんだは通常は高い温度にさらされる。従って、これは少なくとも部分的に軟化される。有利にははんだははんだ付け過程の間に、カプセル封入エレメントに対する境界領域において、カプセル封入エレメントの材料と次のように接続する。すなわち、光電素子のカプセル封入部が実質的に密閉されるように接続する。
カプセル封入部の一部、殊にカプセル封入エレメント18とカバー部4は有利には次のように構成されている。すなわちはんだ付け時に生じる温度に対して、少なくとも、はんだ付け過程に相当する時間期間の間、実質的に耐性があり、有利には形状安定性であるように構成されている。
ウィンドウ17は、カバー部4とともに構成される、または例えばカバー部上に接着される。後者の場合には有利にはカバー部は、すでに接着促進作用を有している。従って、ウィンドウとカバー部の間の付加的な接着層は省かれる。これは、境界表面の数が少ないことが原因で、半導体機能領域からのビーム取り出しまたは、半導体機能領域へのビーム入力に対して利点を有している。
ウィンドウ17がカバー部4上の接着接続を介して配置されている場合には、このカバー部は有利にはシリコーンまたはBCBを含む。これは、カバー部およびウィンドウ材料に関する接着促進作用を有している。これは殊に、ガラスを含有している、またはガラスプレートから製造されているウィンドウに適用される。
発光材料、殊に混合色光を生成させるための発光材料が有利にはカバー部4内にできるだけアクティブゾーンの近傍に配置される。殊にカバー材料は、支持体マトリクスとして発光材料粒子に対して用いられる。これは以下で、カバー部の材料とともに半導体機能領域上に被着される。エネルギーが豊富な短い波長のビームによるカバー部ないしウィンドウの劣化の危険は、半導体機能領域近傍の波長変換によって低減される。
図1および図2における図とは異なって、支持体の方を向いている半導体機能領域の面には、ミラー層、例えば、殊に半導体機能領域内にモノリシックに集積されたBraggミラーまたは金属含有の、殊に金属製のミラー層が配置されている。ここで金属製のミラー層は例えばAu、Pt、Alまたは少なくとも1つのこれらの材料を含有する合金、例えばAuGeを含有している。支持体3は、金属製ミラー層の場合には、有利には半導体層列の成長基板から析出される。この成長基板から半導体機能領域が有利にはウェハ結合体内で構成される。成長基板はミラー層の被着後に、成長基板の方を向いていない半導体機能領域面ないし半導体層列面上で剥離される。成長基板の剥離前に、半導体機能領域ないし半導体層列は、殊にミラー層の側から、支持体層上に固定される、または配置される。ここから、薄膜素子の支持体3が個別化時に生じる。支持体3は、ここでは殊に成長基板から析出される。
図1に示された実施例の相応する形態は、図7において、断面図に基づいて概略的に示されている。成長基板とは異なっている支持体3と、半導体機能領域2の間には、金属含有ミラー層22が配置されている。これは例えばAuまたはAgを含有している。ミラー層と支持体3の間には有利には接続層25、例えばはんだ層が配置されている。この接続層を介して、半導体機能領域は機械的に安定して支持体上に配置されている。貫通孔9として構成された孔部は、殊に半導体機能領域2、ミラー層22および接続層25を貫通する。
図2に示された図とは異なり、さらに支持体3が配置され得る。殊に、カバー部および/またはウィンドウ層が半導体機能領域2を有利には完全に機械的に安定化させる場合には支持体は薄くされるまたは殊に完全に除去される。しかも半導体機能領域に損害が与えられる危険が高められることはない。これによって、より薄い光電素子を構成することが容易になる。半導体機能領域の支持体が省かれる場合には、カプセル封入エレメント18は、半導体機能領域の第2の主要面の側13から実質的に平らに延在することができる、ないしカプセル封入エレメントを平らな層として構成することができる。
図2に示された実施例の相応する形態が、図8において断面図に基づいて概略的に示されている。図2に示された実施例とは異なり、素子1は図8に示されたこの実施例において、半導体機能領域2の支持体を有していない。ここでは半導体機能領域はモノリシックに集積された、例えばエピタキシャル成長可能な、半導体層構造体として構成されている。殊に素子の全体的な半導体コンポーネントをモノリシックに集積することが可能である。カプセル封入エレメント18は直接的に半導体機能領域2の第2の主要面と境界を成している。さらにカプセル封入エレメント18はカバー部4に接している。
図2、または図7および図8の別の形態に示されているように、光電素子はカプセル封入部を含めて完全にウェハ結合体内で製造可能である。
図3には、本発明による光電素子の別の実施例が、概略的な断面図に基づいて示されている。
光電素子1は、この実施例では、いわゆる薄膜素子として構成されている。薄膜素子とはここでは次のことを意味している。すなわち、既に上述したように、製造過程中に半導体層列の成長基板が除去されることを意味する。この半導体層列から半導体機能領域2が構成される。成長基板は例えばレーザーアブレーションまたは除去方法、エッチングまたは機械的な方法を介して除去される。成長基板の除去前または除去後に半導体層列または半導体機能領域には有利にはミラー層、特に有利には金属含有ミラー層が設けられる。このミラー層は光電素子の効果を改善する。例えばミラー層は、半導体機能領域内で生成されたビームが、半導体機能領域に対向しているミラー層面上に配置されている構造体(例えば導体プレート)内に吸収されてしまうのを低減する。
図3には、薄膜素子が示されている。ここでこの薄膜素子はウェハ結合体内全体に製造可能である。
光電素子1は半導体機能領域2を含む。この半導体領域はアクティブゾーン400とラテラル方向のメイン延在方向を有している。ここでこの半導体機能領域は、ラテラル方向の、アクティブゾーンと接する側面26を有しており、この面領域にラテラル方向で後置されて、接続導体材料8が配置されている。この接続導体材料は、アクティブゾーン400から、少なくとも側面26の一部分において電気的に絶縁されている。殊にこの側面26は平らに、すなわち、ラテラル方向における凹部を有していないように構成されている。
接続導体材料8は半導体機能領域のラテラル方向において、面領域の領域において、絶縁材料10によってアクティブゾーン400から絶縁されている。ここでこの絶縁材料は有利には直接的に側面26に接している。このため接続導体材料は、殊に絶縁材料によって、ラテラル方向において、側面と間隔が空けられている。従って全体的に、接続導体材料によるアクティブゾーンの短絡の危険性は少なくとも強く低減される。
側面26は、有利には半導体機能領域と、自身の全体的な垂直方向の伸張を介して接触する。半導体機能領域2ないしアクティブゾーン400はさらに全面で、このように構成された側面によって境界付けされている。殊に半導体機能領域2ないしアクティブゾーン400が多数の側面によってラテラル方向おいて境界付けされていてもよい。
例えばGaNまたはGaPベースの半導体機能領域2には、その第1の主要面6の側に、電流拡張層5が後続配置されている。電流拡張層5は例えばTCO材料、例えばZnOまたは適切なIII−V半導体材料を含む。III−V半導体材料、殊にエピタキシャルに半導体機能領域とともに製造可能であるこの種の半導体材料は通常、ラテラル方向において比較的低い導電性を有しており、TCO材料が有利である。
半導体機能領域2は、自身の第1の主要面6の側で、電流拡張層5を介して導電性に接続導体材料8と接続されている。接続導体材料はここで垂直方向において、半導体機能領域の第1の主要面から第2の主要面13へ延在している。
半導体機能領域の第2の主要面の側で、第2の主要面の後にはミラー層22が配置されている。このミラー層は有利には金属、例えばTi,Au,Pt,Ag,Alまたはこれらの金属のうちの少なくとも1つを含有する合金、例えばAuGeを含む。ミラー層22は有利には、光電素子によって生成されるべきビームまたは受光されるべきビームに関して、反射性に構成されており、有利には素子の効果を高める。ミラー層は殊に直接的に、半導体機能領域上に配置される。
この光電素子が例えば送出部として構成される場合には、素子の作動中に、半導体機能領域のアクティブゾーンにおいてビームが生成される。アクティブゾーンからミラーの方向へ放出されたビームは、ミラー層によって、半導体機能領域2の第1の主要面6の方向へ反射され、電流拡張層5、カバー部4および場合によってはカバー部の後に配置されているウィンドウ17を介して素子を離れる。有利には、ミラー層22によって、第2の主要面の方向において素子から放出するビーム部分が格段に低減される。従って、構造体内への吸収が少なくとも強く低減される。ここでこの構造体は、半導体機能領域から見てミラー層の後に配置され、例えば導体プレート等であり得る。
ミラー層22は、半導体機能領域の方を向いていない自身の面で、導電性にはんだ層15と接続されている。接続導体材料8は、半導体機能領域2の第2の主要面13の側で、別のはんだ層14と導電性に接続されている。別のはんだ層14とはんだ層15の間の隙間には別の絶縁材料10b(これは例えばSiNを含有している)が配置されている。この別の絶縁材料は、はんだ層によって構成された、光電素子の電気的接続部の短絡の危険性を低減させる。半導体機能領域は、接続導体材料およびミラー層および接続部ないしはんだ層を介して外部と電気的に接触接続可能である。
図示された光電素子は、実質的にハーメチックな、半導体機能領域のカプセル封入を有する。半導体機能領域はこの場合には全面で保護材料、例えば絶縁材料によって取り囲まれる。ここでこの保護材料は有利には、パッシブ化層または保護層としても、図10,10a,10bの形状で用いられる。ここで電気的コンタクトの領域においてこの保護構造体は中断される。接続部のはんだ付け時にははんだ層は有利には絶縁材料と接続し、従って有利には半導体機能領域の保護が格段に高められる。絶縁材料はこのために例えばはんだ層と融着される。
さらに半導体機能領域は少なくとも部分的にカバー部4によって取り囲まれる、ないしカバー部内に組み込まれる。このカバー部は半導体機能領域の保護を格段に高める。殊にこれは、光電素子の次のような面にあてはまる。すなわち、導体プレートへの取付後に、半導体機能領域から見て導体プレートに対向して位置し、従って高い程度で損害をもたらす外部影響にさらされ得る面である。
カバー部4は、半導体機能領域によって生成されるべきビームまたは半導体機能領域によって受光されるべきビームに対して透過性であり、例えばシリコーンまたはBCBを含有する。ここでシリコーンは、短い波長の、殊に紫外ビームに対する特に有利な耐性を特徴としている。またはこれは上述した材料から析出された、例えば蒸着またはスピンコーティングによって被着されたカバー材料を含む。このカバー部の後ろに配置されているウィンドウ17は例えばガラスプレートの一部であり得る。これはカバー材料上に接着接続によって、例えば同じようにシリコーンまたはシロキサンを介して接続される。しかしカバー部4およびウィンドウ17は実質的に同じ材料から製造されてもよく、殊に一体として構成され得る。これは破線によって示されている(図2に示された実施例に対する相応の説明を参照)。
はんだ層14と接続導体材料8の間に配置された層22aは、例えばミラー層と同じ材料を含む。これは、ウェハ結合体内での素子の製造時に有利である。はんだ層およびミラー層の被着に対して殊に同じマスク構造を使用することができる。特に有利には、ミラー層およびはんだ層は同じ材料、殊にAuGeを含む。
図3とは異なり、この光電素子は付加的なカプセル封入エレメントを含むこともできる。このカプセル封入エレメントは第2の主要面の側で、例えば図2に示されたカプセル封入エレメント18に相応して設けられている。有利にはこのようなカプセル封入エレメントは、損害を与える外部影響から半導体機能領域の保護を格段に高める。
電流拡張層5と半導体機能領域2との間の、図3に示された段階部は、半導体機能領域の縁部側傾斜面と同様に絶縁材料10の被着を容易にする。急峻なエッジで生じ得る絶縁材料内における破損の危険性、ひいては短絡の危険性は相応に構成された段階部または傾斜面によって有利には低減される。ここでこれは例えば絶縁材料10または別の材料(例えば接続導体材料8)によって積層化されるべき構造体である。
ウィンドウ17および/またはカバー部4は有利には、半導体機能領域に関して次のような安定化作用を有する。すなわち、素子の製造時に、ウェハ結合体内で第2の主要面の側に配置された支持体層(例えば半導体層列の成長基板)が完全に除去され、以降でミラー層22が第2の主要面13に被着可能であるような安定化作用を有する。
図4には、本発明による光電素子製造方法の実施例が、異なった視点および中間ステップに基づいて概略的に示されている。図示されているのは、図2に示された素子と類似している素子の製造である。
はじめに半導体層列200が支持体層300上に準備される。ここでこの半導体層列は、図4aに示されたように、ラテラル方向のメイン延在方向と、ビーム生成および/またはビーム受光のために設けられたアクティブゾーン400を含む。支持体層300は例えば、成長基板によって与えられる。この成長基板はエピタキシャル成長された半導体層列200を上部に有している。例えば半導体層列は、少なくとも1つのIII−半導体材料系に基づく。成長基板は、GaPまたはGaAsベース半導体層列の場合には例えばGaAsを含有し、GaNベースの半導体層列の場合にはSiCまたはサファイアを含有する。
次にこのように準備されたウェハ結合体ないしウェハ結合体の半導体層列は次のように構造化される。すなわち、多数の半導体機能領域2が生じるように構造化される。ここでこれらの半導体機能領域は、共通の支持体層300上で、隙間20によって相互に間隔を空けて配置されている(図4b参照)。隙間20は例えば支持体層を上から見た平面図で、実質的に交差格子状のパターンを構成している。
半導体機能領域2へ半導体層列200を構造化することは例えばホトリソグラフィ構造化方法によって、エッチング方法、レーザ構造化または他の公知の構造化方法(例えばソーイング)と組み合わせて行われる。
例えばまずはホトラック層が、支持体層の方を向いていない半導体層列面に被着される。これは以降で、半導体機能領域の定められた配置に相当したパターン構造を用いて露光され、現像される。ホトラック層が半導体層列から現像によって除去された領域では、半導体層列はウェットケミカルエッチングまたはドライケミカルエッチングを介して、支持体層に対向している面から構造化される。半導体層列を多数の半導体機能領域に構造化した後に、ホトラック材料が除去される。
図4bには、半導体機能領域2が断面図で概略的に示されている。ここでこの半導体機能領域は、隙間20によって相互に間隔が空けられており、支持体層300上に配置されている。図4bとは異なって、隙間20が支持体層300内まで延在していてもよい。
次に半導体機能領域上に電流拡張層5が被着される(図4c)。この電流拡張層は例えばZnO,SnOまたはSnOを含有している。導電性を高めるためにZnOはAlによってドーピングされ、SnOまたはSnOは、Sbによってドーピングされている。電流拡張層5は、マスク構造体によって、例えば電流拡張層の被着後に相応して再び除去されるホトラックマスクによって構造化されて、半導体機能領域上に被着される。
択一的に電流拡張層5は、支持体の方を向いていない半導体層列200の面に、半導体層列を半導体機能領域に構造化する前に有利には全面で被着される。有利には、この場合には、必要とされる半導体層列および電流拡張層の構造化は1つのステップにおいて、殊に共通のマスクを用いて行われる。
電流拡張層は有利には蒸着、殊にスパッタリングによって、半導体機能領域ないし半導体層列上に被着される。
半導体機能領域2は有利には、ほぼ全面で、電流拡張層によって覆われる。半導体機能領域の縁部には、図4とは異なって、半導体機能領域と電流拡張層との間に段階部が設けられてもよい。これによって例えば、半導体機能領域の縁部に配置されるべきエレメントの製造のさらなる経過中に、亀裂形成による損傷の危険が低減される。さらに、半導体機能領域または電流拡張層がこの目的のために、殊に縁部側の傾斜面を有してもよい。
電流拡張層の被着後に、半導体機能領域および電流拡張層を有する構造体は次のように構造化される。すなわち、アクティブゾーンを通る貫通孔9として構成された孔部が生じるように構造化される。貫通孔9は電流拡張層5および半導体機能領域2を通って、支持体層まで達する。
場合によって電流拡張層は既に事前に構造化されて半導体機能領域ないし半導体層列上に被着される、または被着後に相応に事前に構造化される。殊に電流拡張層における貫通孔は、以降で切り欠きされた電流拡張層の領域によって作成される、半導体機能領域内の貫通孔よりも大きいラテラル方向の寸法を有している。
半導体機能領域2および/または電流拡張層5における貫通孔9は、例えばマスキングプロセスおよび後続のエッチングプロセスまたは他の適切な構造化方法によって構成される。
貫通孔9の構造化前または後に、半導体機能領域2の方を向いていない電流拡張層面に第1のコンタクト層7が被着される。ここでこのコンタクト層は例えばTi,PtまたはAu等の金属を含有する。この被着は例えばスパッタリングまたは蒸着によって、殊に相応に構成されたマスクを用いて行われる。第1のコンタクト層は有利には貫通孔9に相応して構造化されて、被着されるか、または被着後にこれに相応して構造化される。有利には、後者の場合には、コンタクト層の構造化は、貫通孔9の構成と同じ1つのステップにおいて、殊に共通のマスクを用いて行われる。
電流拡張層5と第1のコンタクト層7との間のコンタクト面を拡大するために、貫通孔の領域において有利には段階部が電流拡張層と半導体機能領域の間に構成される。第1のコンタクト層はこの場合には、図4cに示されたのと異なって、電流拡張層の段階に沿って、半導体機能領域の方を向いていない電流拡張層面から垂直方向に半導体機能領域へ延在する。殊に電流拡張層における貫通孔の壁部は第1のコンタクト層7の材料によって覆われる。このようにして、電流拡張層とコンタクト層の間のコンタクト面は格段に拡大される。しかも、コンタクト層によって影が付けられるアクティブゾーン領域を決定的に増やすことはない。従って第1のコンタクト層内へのビーム吸収による吸収損失は、同じ面積のコンタクト層と比較すると低減される。ここでこのコンタクト層は完全に、半導体機能領域の方を向いていない電流拡張層面に配置されている。
結果として生じた構造体は、図4cに断面図に基づいて概略的に示されている。ここでこの構造体は支持体層300、支持体層上に配置されている半導体機能領域2、半導体機能領域上に配置された電流拡張層5および第1のコンタクト層7を伴う。このコンタクト層は貫通孔を例えば環状に取り囲んでいる。
次にアクティブゾーン400を通る孔部を構成する、半導体機能領域にける貫通孔9が垂直方向においてさらに支持体層内で深くされる。これは例えば再びマスキングプロセスおよびエッチングプロセスによって実現される。ここから結果として生じた構造体が図4dにおいて概略的に示されている。しかし有利にはこの貫通孔は、半導体機能領域および電流拡張層内の貫通孔の構成と同時に、支持体層内に構造化される。従って図4cに示された貫通孔9は既に支持体層内まで延在する。
図4eには、図4dに示された構造体を上から見た平面図が示されている。電流拡張層5によって覆われた半導体機能領域3はここでは実質的に正方形に構成されており、隙間20のつながっている網によって相互に分けられている。半導体機能領域内の貫通孔9は、この実施例では実質的に環状であり、各半導体機能領域の過度部の領域内に配置されている。
貫通孔9の周りに第1のコンタクト層7が配置されている。これは有利には貫通孔9を取り囲んでいる。半導体機能領域の角部領域内に貫通孔を配置することによって有利には、後に構成される光電素子の効果を高めることができる。なぜなら、半導体機能領域中央のアクティブゾーンの中央面に有利には実質的にコンタクト層7が設けられず、ひいてはコンタクト層によって覆われないからである。ここでこのアクティブゾーン中央面は通常は、ビーム生成またはビーム受光に関して特に高い量子効果を有している。従ってより高い効果を有するこの中央領域内への金属製のコンタクト層による吸収は格段に低減される。
貫通孔9のラテラル方向の寸法、例えば直径またはエッジの長さは例えば100nmから約100μmまで達する。1つの半導体領域内に複数の貫通孔を設けることもできる。ラテラル方向の寸法は、後の光電素子ないし半導体機能領域の構成およびサイズに応じて製造方法の枠内で、各要求に合わせられる。
次に、図4dに示された構造体上に、例えばSiN等の窒化ケイ素を含有する絶縁材料10が被着される。絶縁材料は例えば全面で、図4dに示された構造体上に被着される。絶縁材料を被着するために、例えば蒸着方法(スパッタリングまたはPECVD)が適している。
この絶縁材料は、貫通孔の壁部を少なくとも次のような領域において覆う。すなわち、貫通孔の壁部が半導体機能領域によって構成されている領域において覆う。貫通孔壁部への絶縁材料の被着は、貫通孔の1つまたは複数の相応する傾斜した壁部によって容易になる。
次に絶縁材料が例えば、エッチング方法と組み合わされたホトリソグラフィ方法によって次のように構造化される。すなわち、第1のコンタクト層7が少なくとも部分領域において絶縁材料10を有していないように構造化される。場合によっては、この構造体はバックスパッタリングによっても行われる。さらに絶縁材料を適切なマスクによって既に相応に構造化して、図4dまたは4eに示された構造体上に被着させることもできる。
ここから結果として生じた構造体は図4fに、断面図に基づいて概略的に示されている。絶縁材料が第1のコンタクト層を、支持体の方を向いていないその面上でまだ部分的に覆っていることによって、次のような危険が低減される。すなわち、絶縁材料の構造化時にまたはその構造化された被着時にアクティブゾーンが半導体機能領域2において絶縁材料を有していないという危険が低減される。従って全体的に、以下で貫通孔9内にもたらされる接続度体材料8を介したアクティブゾーンの短絡の危険が低減される。
接続導体材料8は例えば金属(殊にSn)を含有しており、有利には次のように貫通孔9内に装入される。すなわち、この貫通孔が実質的に完全に接続導体材料によって満たされるように装入される。スズを含有した材料、殊にSnは、接続導体材料として特に適している。なぜならこれは、殊に貫通孔のラテラル方向の寸法が比較的小さい場合には、例えば毛管作用に基づいて、それ自体、貫通孔内に「引き込まれる」および/または貫通孔が完全に充填されるからである。
接続導体材料は、ガルバニック充填、気相からの充填またははんだの合金化(Einlegieren)によって貫通孔内に装入される。さらに縁部の適切な成形によって、例えば、貫通孔のエッジにウェットケミカルエッチングまたはドライケミカルエッチングによって形状を付与することによって、殊に丸くすることによって、貫通孔内への液状接続材料、殊にSnの引き込みが容易にされる。
有利には接続導体材料は垂直方向に次のように配置されている。すなわちこれが、コンタクト層を有する半導体機能領域の面から、半導体機能領域のアクティブゾーンの領域を通って延在するように配置されている。しかし特に有利には接続導体材料は、貫通孔内で、支持体層内部にまで達する。例えば接続導体材料は貫通孔を満たす。絶縁材料10を有していない第1のコンタクト層の領域において、接続導体材料は導電性に第1のコンタクト層と接続される。
ここから結果として生じる構造体が図4gに、断面図に基づいて概略的に示されている。半導体機能領域2は接続導体材料8と、第1のコンタクト層7を介して、第1の主要面6の側で導電性に接続されている。絶縁材料10は、半導体機能領域2ないし電流拡張層5を部分領域において層状に取り囲み、さらに半導体機能領域に対して有利な保護層ないしパッシブ化層を殊に垂直方向において半導体機能領域の縁部領域内に構成する。さらに、絶縁材料はアクティブゾーンおよび接続導体材料に関して電気的に絶縁性に構成されており、有利には、素子の後の作動中の、接続導体材料を介したアクティブゾーンの短絡を回避する。
以下のステップでは、支持体層に対向する半導体機能領域面からカバー部4が有利には全面に被着される。ここでこのカバー部は半導体機能領域を少なくとも部分的に多い、殊に2つの半導体機能領域間の隙間20内に配置され得る(図4h)。カバー部は例えば、スピンコーティング、蒸着、スパッタリングによって被着される。スピンコーティングによって例えば、BCBを含有しているカバー部4が設けられる。
カバー部は有利には液状および/または塑性変形可能な相で被着され、次に固定した、機械的に安定した相へ転化される。これは例えば温度上昇およびカバー材料の硬化によって得られる。有利にはこれは次のような温度のもとで行われる。すなわち、半導体機能領域に損傷を与えない温度のもとで行われる。有利にはこの温度は300℃を下回り、殊に有利には200℃を下回る。
半導体機能領域から見てカバー部の後ろにはウィンドウ層170が配置されている。このウィンドウ層は有利には、カバー部4のように、半導体機能領域によって生成されるビームまたは半導体機能領域によって受光されるビームに関してビーム透過性に構成されており、さらに、有利には高い機械的な安定性を特徴としている。従ってウィンドウ層170は、場合によっては、カバー部4との相互作用において、支持体層300上の半導体機能領域に対する安定化層を構成することができる。有利にはこのカバー部4およびウィンドウ層170は、同じ材料からおよび/または一体として構成されており、従って安定させる層を付加的に設けることが回避される。むしろ、この場合には、カバー部は安定化層としておよびウィンドウ層として構成される。
ビーム透過性のラッカ、例えば酸化アルミニウム含有ラッカが高いビーム透過性および高い機械的安定性の故にこれに特に適している。ここでこのラッカはスピンオンによって被着され、その後で硬化される。安定させるウィンドウ層およびカバー部が、場合によっては一体として構成されることが図4hにおいて破線で示唆されている。
しかし、別個のウィンドウ層170を設けることも可能である。これは例えば、ガラスプレートであり、カバー部4と有利には機械的に安定して接続されている。これは例えば接着接続部を介して行われる。この接着接続部は、特に有利には、ウィンドウ層に対して接着促進させるカバー部4によって構成される。従って、付加的な接着促進層を省くことができる。このような接着促進カバー部は例えばシリコーンまたはBCBを含有している。
カバー部および/またはウィンドウ層から構成されたこのような安定化層は有利には、半導体機能領域および支持体層を伴う全体的なウェハ結合体を次のように安定させることができる。すなわち、半導体機能領域を機械的に安定させる支持体層300を省く、これを少なくとも部分的に除去するまたは薄くすることができるように安定させることができる。
特に有利にはこの安定化層は次のような安定化作用を有している。すなわち、全体的な支持体層を除去することができるような安定化作用を有している。従って非常に薄い光電素子を製造することが容易になる。
図4hは、非常に薄くされた支持体層300を有する概略的な断面図に基づいて、結果として生じる構造体を示している。カバー部およびウィンドウ層の安定化作用は、図4gと比べて180°回転された構造体の位置設定によって明確にされている。支持体層は有利には少なくとも次の限り薄くされる。すなわち、貫通孔9における接続導体材料が、半導体機能領域2の第2の主要面13から電気的に接続可能である限り薄くされる。支持体層を薄くすることまたは完全に除去することは例えば研磨または、その他に例えば機械的または化学的な構造化方法(例えばエッチング)によって行われる。
次に図4hに示された構造体が、半導体機能領域の第2の主要面13から次のように構造化される。すなわち、支持体層300および/または絶縁材料10が隙間20の領域において除去されるように構造化される(図4i)。これは例えばマスキングおよびエッチングによって行われる。有利には、少なくともカバー部4の材料までまたは材料内まで構造化される。これは例えば支持体層が領域的に完全に除去されることによって行われる。支持体層が除去されたこの領域は、半導体機能領域を有利には完全に取り囲む。
半導体機能領域の第2の主要面13の側から、このような構造体の前または後ろに絶縁層10aが設けられる。半導体機能領域から見てこの後ろには第1の接続部11が配置されている。この第1の接続部は絶縁層10aによって第2の接続部12と電気的に絶縁されている。この第2の接続部は同じように第2の主要面の側から、支持体層の完全な除去のもとで、支持体層ないし半導体機能領域上に被着されている。半導体機能領域2は第1の接続部11と接続導体8および電流拡張層5を介して、第1の主要面6の側から導電性に接続されている。また半導体機能領域の第2の主要面13は、第2の接続部12と、場合によっては、構造化された支持体層から生じる支持体3を介して導電性に接続されている。
半導体機能領域の第2の主要面13から、この上にカプセル封入材料180が設けられる。このカプセル封入材料はここで有利には次のように配置されている。すなわち、これがカバー部材料4と直接的に接触接続するように配置されている。例えばこのカプセル封入材料はスピンオンされ、場合によっては続いて硬化される。
光電素子を接触接続するための接続部11および12の領域内では有利にははじめに、全面で被着されたカプセル封入材料に構造が設けられる。この構造によってはんだ層14および15が接続部上に設けられることが可能になる。例えばカプセル封入材料はこのために領域的に接続部11ないし12上で除去される、または空間が残しておかれる。有利には、カプセル封入エレメントはこのためにフォト構造可能に構成されている。従って付加的なホトラッカ層を省くことができる。はんだ層14、15は例えばAuGeを含有しており、有利には接続部11および12と導電性接続されている、および/または蒸着によってまたは電着めっき過程によって生成される。
ここから生じた構造体は、概略的な断面図に基づいて図4iに示されている。図4i内の一点鎖線21に沿って例えば薄膜上で個別化され、これによって素子が生じる。この素子は完全にウェハレベル上に製造されている。この素子はその主要面の側で接続可能であり、アクティブゾーンに関してハーメチックに密閉されたカプセル封入部を有している。殊にこの素子は表面実装可能なように構成されている。
ここで安定化層、殊にカバー部を通って、場合によってはウィンドウ層およびカプセル封入エレメントを通って個別化される。ここで、上述のエレメント内に個別化によって、分断痕、例えばソーイングの痕が構成され得る。
光学素子(例えば図2に示された素子に相応するレンズまたは光の入力または取り出しを高めるマイクロ構造体)もさらにウェハ結合体内でウィンドウ層170内に、例えばマイクロリソグラフィ方法(例えばエッチングによって)またはスタンピングによって構成される。
ウェハ結合体を安定させる安定化層が多重用途を見いだし得ることにも留意されたい。有利には、ホト構造可能に構成されている第1の安定化層は、第2の安定化層の被着および場合によっては硬化後に除去され得る。有利には第1の安定化層は第2の安定化層の硬化後に除去され、第1の安定化層に対向している半導体機能領域面上に配置される。
ここで実施例に基づいて示されている方法は当然ながら、これらの実施例に制限されない。
さらに、択一的または付加的に、図4aに示された、支持体300の方を向いていない半導体層列の面上に、殊に金属含有のミラー層を被着させ、続いて、半導体層列がミラー層の側から付加的支持体層の上に配置されるおよび/または固定される。これは例えば接着またはウェハボンディング方法を介して行われる。支持体層はこの上で除去され得る。従って付加的支持体と半導体層列との間にミラー層が配置される。この付加的支持体層および/またはミラー層は図4に示された支持体層に相応して、さらなる方法で処理され得る。支持体層によって含まれ得る半導体層列の成長基板はここで有利には引き離される(図7に示された実施例を参照。ここでは、支持体3が上述の実施例に相応して、個別化の際に、付加的支持体層から生じる)。
さらに、この方法に従って、複数の光電素子を有する装置も製造される。
図5には、本発明の装置の実施例が概略的な断面図に基づいて示されている。
ラテラル方向で相互に隣接して配置されている、例えば3つの光電素子1の接続部11および12はそれぞれ外部の接続部23および24と導電性に接続されている。光電素子の配置は、ウェハ結合体内の半導体機能領域2のそれに相当する。示された装置は、一体として連続しているカバー部4および/またはカプセル封入エレメント18によって構成されているカプセル封入部16によって機械的に安定されている、および損傷を与える外部の影響から保護されている。この種の装置は、次の場合に図4iに示された構造体から生じる。すなわち、生じる光電素子ないし装置が、殊に平面状にアレイとして配置され得る複数の半導体機能領域を有するようにこの構造体が個別化される場合である。半導体機能領域のアクティブゾーンは、図5では、見やすくするために省かれている。
上述の実施例に相応して、カバー部4が安定化層として適切に構成された場合または付加的に設けられた安定化層、例えばウィンドウ層がある場合には、半導体機能領域の支持体3も省かれる。
カプセル封入エレメントが十分に薄く構成されている場合には、高出力素子ないし高出力素子のアレイの構成が容易になる。なぜなら、外部ヒートシンクへの作動中に生じる損失熱の熱導出がカプセル封入エレメントを通じて改善されるからでる。ここでこの外部ヒートシンク上には高出力素子が配置されるおよび/または固定される。高出力素子は例えばレーザまたは高出力ルミネセンスダイオードとして構成される。
個別に半導体機能領域を導電接続する外部接続部は場合によってはリソグラフィ、殊にマイクロリソグラフィによって、図5に示された結合体、殊にカプセル封入エレメント内に組み込まれる。これによって小さく、かつコンパクトな装置レイアウトが得られる。これに加えて例えば半導体機能領域の方を向いていないカプセル封入エレメント表面をこれに相応して構成し、外部接続部を例えば金属化部として、構成された構造体内に配置することが可能である。金属化は例えば電着めっきプロセスによって行われる。
さらに、複数の装置または1つの装置が、1つまたは複数の個別の光電素子と導電性に接続される。装置および素子は場合によっては共通に作動される。
実質的に図3に示されたものと一致する光電素子も、図4に示されたものから僅かに偏光された方法によって製造可能である。このために接続導体材料および絶縁材料は例えばアクティブゾーンを通る孔部の領域において、図4bの隙間20に配置される。
半導体機能領域の縁部領域は有利にはこれに相応して階段状にされる、または傾斜が付けられる。これによって、絶縁材料および/または接続導体材料の配置が容易になる。支持体層は、安定化層によって保持されている構造体から有利には完全に除去される。従って続いて、金属を含有する、殊に金属製のミラー層が第2の主要面の側から半導体機能領域上に被着される。
これに相応する光電素子の製造方法の実施例が図6に、図6a〜6eにおいて概略的に示された中間ステップに基づいて示されている。
はじめに、図6aにおける断面図に基づいて示されているように、支持体層300上に配置されている半導体層列200を伴うウェハ結合体が準備される。半導体層列は、ビーム生成またはビーム受光のために設けられているアクティブゾーン400を含む。この支持体層は例えば成長基板によって与えられる。この成長基板上には半導体層列がエピタキシャルに成長されている。
次に、半導体層列200が、例えば、エッチングプロセスと組み合わされたホトリソグラフィプロセスによって、隙間20によって空間的に相互に分けられた複数の半導体機能領域2に構造化される(図6b参照)。ここで、半導体機能領域のアクティブゾーンが、ラテラル方向において接している側面26内に構成される。図6には、見やすくするために1つの個別半導体機能領域2だけが示されている。
半導体機能領域2または、まだ構造化されていない半導体層列200上に電流拡張層5(これは例えばZnO:Alを含有している)被着される(図6b)。これには例えばスパッタリングが適している。電流拡張層が、構造化されていない半導体層列上に被着される場合、これは半導体機能領域の所望の構造に従って構造化されて被着される、または全面に、構造化されずに被着される。後者の場合、場合によって半導体機能領域への半導体層列の構造化および電流拡張層の構造化は、1つのステップで、例えば、共通のマスクを用いて行われる。
電流拡張層が必ずしもTCO材料を含有しなければならいということはない。場合によっては択一的または付加的に金属を含有した、殊に金属製のおよび/または吸収性の電流拡張構造がもうけられる。これは、アクティブゾーン内での均一な電流印加のために構成される。均一な電流印加は、電流拡張層構造体を相応に構成することによって実現される。これは例えば金属製中央領域から流出している金属製フィンガーおよび/または金属製フレーム構造を有している。ここでこのフレーム構造は半導体機能領域の縁部領域を有利には完全に取り囲んでいる。電流拡張構造体は、支持体層の方を向いていない半導体機能領域表面を有利には完全には覆わない。従って、半導体機能領域の少なくとも表面(殊に第1の主要面6)の部分領域が電流拡張構造体を有していない。これによって、半導体機能領域内への均一な電流印加が次のような場合に得られる。すなわち、この構造体によって覆われているないし影にされているアクティブゾーン領域における適度な吸収および、この構造体を有していない半導体機能領域表面領域におけるビームの実質的に完全な透過のもとで得られる。
次に、絶縁材料10、例えば窒化ケイ素、酸化ケイ素、酸窒化ケイ素が側面26の領域内に配置される。
有利には絶縁材料は殊に直接的に、半導体機能領域2の側面26で、支持体層300に対向している半導体機能領域の第1の主要面6に沿って、垂直方向でアクティブゾーンを通過して、支持体層の方向へまたは支持体層まで延在する。この絶縁材料は有利には、例えばスパッタリングによって、まずは全面的に被着され、引き続き、支持体層の方を向いていない半導体機能領域表面、殊に電流拡張層と重畳している領域において、および/または隙間20の領域において領域的に除去される。半導体機能領域の傾斜付けないし電流拡張層と半導体機能領域との間の段階付けによって、絶縁材料の被着が容易になり、絶縁材料によって形成された絶縁材料層において亀裂が生じる危険が低減される。
絶縁材料が除去された領域には、接続導体材料8(これは例えばTi、Pt、Auまたはこの材料のうちの少なくとも1つを有する合金を含有する)が配置される。この接続導体材料は、半導体機能領域と、その第1の主要面6の側で、電流拡張層を介して導電性に接続される。これには例えば蒸着、殊に相応に構成されたマスクを用いた蒸着が適している。
接続導体材料は、半導体機能領域の縁部領域において、絶縁材料および側面26に沿って、アクティブゾーン400の領域に沿って、半導体機能領域2の第2の主要面13まで延在する。接続導体材料とアクティブゾーンの間で短絡を生じさせる直接的な接触接続は、絶縁材料によって阻止される。
図6bでは支持体層の方を向いていない構造体面上に場合によってはさらに、1つまたは複数の層を含む反射防止積層部または他の光学コーティングが被着される。以降で被着されるべき材料に対する屈折係数跳躍が反射防止層によって低減される。ここでこの屈折係数跳躍は、製造された光電素子によって放射されるまたは受光されるべきビームでの反射損失を伴う。殊に絶縁材料は反射防止層として、例えばλ/4層として構成される。
次に、支持体層300の方を向いていない、半導体機能領域2の面から、ビーム透過性の安定化層500が図6bに示された構造体上に配置される。例えばこの安定化層はスピンコーティングによって被着され、例えばこれに続く、殊に温度援用硬化によって硬くされる。これにはスピンオン酸化物またはラッカが安定化層に対する材料として特に適している。安定化層は有利には一体として構成される。場合によって安定化層は2つの部品または複数の部品から構成されてもよく、例えばウィンドウ層と有利にはウィンドウ層に関して接着促進性の、例えば図4に関連して説明された実施例に従ったカバーから構成されてもよい。これは、図6cにおける概略的な断面図において破線で示されている。
安定化層は、半導体機能領域を部分的に包囲し、ウェハ結合体を機械的に安定させ、安定させる支持体層を省くことができる。支持体層は次に、例えばエッチングプロセスまたはレーザーアブレーション方法またはレーザ分離方法によって完全に除去される。これによって、この結合体は、半導体機能領域の第2の主要面13の側から、さらなる処理のためにアクセス可能になる。
引き続き、安定化層の方を向いていない結合体の面に、殊に導電性のミラー層22(これは例えば金属またはAuGe等の合金を含有する)が半導体機能領域上に配置される。結果として生じる構造体は、概略的な断面図に基づいて図6dに示されている。
ミラー層22は、例えば蒸着またはスパッタリングを介して、殊に適切の構成されたマスクを用いて被着される。有利にはミラー層は次のように被着される。すなわち、第2の主要面の側で露出している接続導体8上にミラー層の材料から成る層22aが配置されるように被着される。これは殊に有利にはミラー層の厚さと比較可能な厚さを有している、またはミラー層の厚さと同じ厚さである。ミラー層は半導体機能領域とその第2の主要面13の側で導電性接続されており、層22aは半導体機能領域の第1の主要面6の側で導電性接続されている。ミラー層と層22aの比較可能な、殊に同じ厚さによって、後で構成される素子の電気的接触接続のために設けられている構造体、すなわちミラー層と層22aの均等な上昇が、半導体機能領域にわたって得られる。これによって、後続の、例えば同じように接触接続に用いられる構造体の被着が容易になる。AuGeは、同時の高い反射性のもとで、一方ではGaPベースの半導体材料(殊にIII−V材料)に対する特に有利な電気的接触接続特性を特徴とし、他方では、金属含有材料(例えば接続導体材料)に対する電気的接触接続特性を特徴としている。
ミラー層は有利には、半導体機能領域内で生成されるビームまたは半導体機能領域によって受光されるべきビームに関して反射性であるように構成されている。これによって、例えばビーム放射性素子の効果が、素子からの高められた指向性のビーム取り出しによって高められる。
次に、安定化層に対向する結合体面に別の絶縁材料10aが、有利にはまず全面に配置される。有利にはこの材料は絶縁材料10と同一である、および/または別の絶縁材料10aは窒化ケイ素、酸化ケイ素または酸窒化ケイ素を含む。まずは全面に被着された絶縁材料10aは、接続導体材料8ないし半導体機能領域2と重畳している領域において領域的に、例えばウェットケミカルエッチングまたはドライケミカルエッチングによって除去される。除去された領域では、次にはんだ材料が次のように配置される。すなわち、第1のはんだ層14と第2のはんだ層15が構成されるように配置される。第1のはんだ層は半導体機能領域と第1の主要面の側で層22a、接続導体材料8および電流拡張層5を介して導電性接続されており、第2のはんだ層はミラー層22を介して半導体機能領域と、第2の主要面13の側で導電性接続されている。
半導体機能領域は、図6eの概略的な断面図に相応して、全面で保護構造体(殊に絶縁材料10および10a並びに機械的に安定させる安定化層)によって取り囲まれており、従って例えばハーメチックにカプセル封入される。カプセル封入部は接触接続のための部分領域においてのみ空白があけられている。
線21に沿って、個別の半導体領域を有する光電素子または多数の半導体領域を有する装置において、例えばソーイングによっておよび/または薄膜上で個別化される。ここで個別化は隙間20の領域において、殊に安定化層並びに絶縁材料10および10aを通って行われる。
素子ないし装置はその後、完全にウェハ結合において製造され、ハーメチックなカプセル封入の故に、付加的な保護ケーシングが省かれる。さらなる保護のために、場合によってはさらに結合体内に、第2の主要面の側に、付加的なカプセル封入エレメント(例えば図4に示されたエレメント180に類似している)が設けられる。しかし素子の接触接続ないし支持体プレート(例えば動態プレート)上への取付は第2の主要面の側で行われ、この取付面は第1の主要面と比較して僅かな程度でしか、損傷を与える外部影響に曝されないので、付加的なカプセル封入エレメントを省くことができる。しかも、素子の損傷の危険を甚大に高めることはない。
半導体機能領域のカプセル封入部は、別の絶縁材料10aとはんだ材料との殊に密接な接続部によって実質的に密閉される。ここでこの接続部は、取付、殊に例えばはんだ付けによる、導体プレート上への薄膜素子の表面取付時に構成される。
図6に示された方法において、光学素子も安定化層内に構成可能である、または安定化層の材料内にルミネセンス変換材料を配置することが可能である。上述した実施例で説明された別の特徴が、図6に示された方法と関連していてもよい。
図9は、図9a〜9iにおいて概略的な断面図および概略的な平面図に基づいて、半導体機能領域の電気的な接触接続のための接触接続構造体の実施に対する種々異なる変形を示している。
図9に示されたエレメントは、全体的に完全にウェハ結合体内に実現されている。
図9aは、半導体機能領域2の第1の主要面6を上から見た概略的な平面図を示しており、図9bはこれに属する、線A−Aに沿った断面の概略的な断面図を示している。
図9aおよび9bには、半導体機能領域2のアクティブゾーン400を通る孔部が、ラテラル方向の凹部27として構成されている。凹部27は殊に、半導体機能領域2の側面28の湾曲部として構成されている。絶縁材料10はアクティブゾーン400を、ラテラル方向の簿瘤内に配置された接続導体材料8から絶縁させる。この接続導体材料は半導体機能領域の第1の主要面6の側で、第1のコンタクト7と導電性に接続されている。垂直方向において、接続導体材料は半導体機能領域に沿って、第1の主要面6に関してアクティブゾーンに対向している第2の主要面6の方向において、ないしは、ウェハ結合体の支持体層の方向において延在している。支持体層および第2の主要面は図9aおよび9bにおいて正確には示されていない(これに関しては、詳細に説明された上述の実施例を参照されたい)。ここに示された変形は、殊に、図1、2、7および8に示された実施例に従った素子に適している。しかし場合によっては、図3に示された素子でも使用可能である。
このような接触接続構造体の製造時には、ウェハ結合体の半導体層列200内にはじめに孔部が形成される。これは有利には、殊にラテラル方向において全面で半導体層列によって境界付けされている貫通孔9として構成される(次にこれらの孔部には有利には接続導体材料8が充填される。特に有利には、この前に絶縁材料10が孔部の領域内に配置される。この絶縁材料は孔部の壁部を覆う、および/または貫通されたアクティブゾーンを接続導体材料から電気的に絶縁させる。この上で半導体壮烈200が半導体機能領域2に構造化される。ここで有利には、次のように孔部によって構造化される。すなわち、例えば図9aおよび9bに相応して、半導体機能領域2がラテラル方向に凹部を有しているように構造化される。これは図9cにおいて、破線によって示されている。この破線に従って、半導体層列は有利には半導体機能領域2に構造化される。
場合によってはここで、孔部領域内への接続導体材料8および/または絶縁材料10の配置は、半導体層列を半導体機能領域へ構造化した後に行われてもよい。
上述した変形とは異なり、図9dの平面図および線D−Dに沿った図9eの断面図に示された変形では、半導体機能領域2はラテラル方向において凹部を有していない。絶縁材料10は、アクティブゾーン400にラテラル方向で接している、平らな側面26に配置されている。接続導体材料8は第1の主要面6と導電性に接続されており、垂直方向において半導体機能領域2の第2の主要面13まで延在している。第2の主要面の側で接続導体材料は第1の接続部11と導電性接続されている。接続導体材料8ないし第1の接続部11と、第2の主要面13との間の直接的な電気的接触接続は、絶縁材料10によって阻止される。第2の主要面は第2の接続部と導電性接続されている。アクティブゾーンの短絡の危険性を格段に低減させるために、絶縁材料10は有利には側面26に対して平行な方向において、接続導体材料8より大きな拡がりを有している。このような接触接続構造体は例えば図3に示された素子に対して特に適している。
図3に示された素子とは異なり、図9dおよび9eでは接続導体材料は垂直方向において一方で延在する。すなわち、半導体機能領域2の個別の側面26に沿って延在する。
これとは異なって、図9fの概略的な平面図および線F−Fに沿った概略的な断面図9gに示された変形では、接続導体材料はラテラル方向において全面で半導体機能領域2の周りに配置されている。
図9hには、接触接続構造体の別の形態の断面図が示されている。接続導体材料8は、半導体機能領域の第1の主要面6と導電性に接続されており、第2の主要面の側で絶縁材料10によって、半導体機能領域2に対する直接的な電気的接触接続に関して、その第2の主要面13の側で絶縁されている。第2の主要面の側で接続導体材料は第1の接続部11を構成する。場合によっては、別個の第1の接続部および/または別個の別の絶縁材料が、第1の接続部11および/または接続導体材料8の各一体構成の代わりに設けられても良い(これに関しては例えば図1を参照されたい)。第2の接続部12はダイオード接触接続部の対向極を構成する。これは第2の主要面13と、殊に直接的に導電性に接続されている。接続導体領域8は、半導体機能領域2を有利にはクランプ状につかむ。接続導体材料がアクティブゾーン400を通る孔部29の領域内に配置されている場合には、図示された接触接続構造体は図1、2、7または8に示された素子に特に適している。接続導体材料が、アクティブゾーンにラテラル方向で接している側面26に沿って延在している場合には、図9hに示された接触接続構造体は図3に示された素子に特に適している。
図9iには、半導体機能領域2の接触接続構造体の別の変形が、断面図に基づいて概略的に示されている。
図9に示された他の接触接続構造体とは異なって、第1のコンタクト7および第2のコンタクト30は半導体機能領域2の共通の面上に配置されており、殊にウェハ結合体内で支持体層の方を向いていない面ないしは素子の支持体の方を向いていない面に配置される。図示されていないその第2の主要面の側で、半導体機能領域の接触接続を可能にするために、絶縁材料10を介してアクティブゾーン400から絶縁されている第1のコンタクトと接続されている接続導体材料8が第2の主要面の方向へ延在し、第2のコンタクト30と接続されている別の接続導体材料8aが第2の主要面の方向へ延在する。さらに第1の主要面6上には別の絶縁材料10aが配置されている。この別の絶縁材料は半導体機能領域2に関して、殊にそのエッジで、保護作用およびパッシブ化作用を有し、また、第2のコンタクト30を介したアクティブゾーンの短絡の危険性も低減させる。
半導体機能領域ないし半導体層列は、例えばウェハ内での適切なエッチングによって次のように構造化される。すなわち、図9iにおいて示されたようなアクティブゾーンが、半導体機能領域の共通の面上に配置されたコンタクト7および30によってでんきてきに接触接続可能であるように構造化される。コンタクト7および30は、アクティブゾーン400と、殊にアクティブゾーンの殊に種々の面から導電性に接続される。
接続導体材料8は孔部29の領域内に延在するか、アクティブゾーンにラテラル方向で接する側面26に沿って延在する。ここで孔部は有利には、半導体機能領域の貫通孔として構成される。ここでこの貫通孔は、ラテラル方向で全面的に半導体機能領域と接している。
図10は、本発明に相応する光電素子製造方法の第3の実施例を示している。これは図10aから図10kに概略的に示された中間ステップに基づいている。
まずは、10aで概略的断面図に基づいて示されているように、支持体層300上に配置された半導体層列200がウェハ結合体内に準備される。ここでこの半導体層列はビーム生成またはビーム受光のために設けられたアクティブゾーン400を有している。
支持体層300は有利には、上部に半導体層列200がエピタキシャル成長されている成長基板から構成される。例えばこの半導体同列はGaNベースである。成長基板としてこれには、例えばSiC支持体層またはサファイア支持体層が特に適している。しかしサファイア含有成長基板は、炭化ケイ素成長基板と比較して通常は低価格である。しかしサファイアはしばしば、SiCよりも格段に低い導電率を有する。支持体層300が製造方法の経過において除去されるおよび/または支持体層が製造される光電素子の電気的な接触接続に関与しない場合には、有利にはサファイア基板が使用される。
半導体層列、殊にアクティブゾーンは有利にはInGaNを含有する。さらにアクティブゾーンを、効果的なビーム生成ないしは効果的なビーム受光のために多重量子井戸構造として構成することができる。
半導体層列の厚さは例えば10μm以下であり、有利には6μm以下である。
半導体層列200はさらに第1の主要面6と、第1の主要面に関してアクティブゾーン400に対向している第2の主要面13を有している。ここで半導体層列200は第2の主要面13の側で、支持体層300上に配置されている。
次に図10bでは、第1のコンタクト層700が、支持体層300に対向している面に、殊に半導体層列200の第1の主要面6上に被着される。有利には、始めに第1のコンタクト層700の第1の層710が半導体層列上に被着される。これは半導体層列に対する電気的な接触接続を形成するのに有利には特に適している。
次に、第1の層上に、コンタクト層700の第2の層が被着される。その材料は、第1の層と比べて有利には比較的自由に選択可能である。殊に第2の層に対しては、第1の層の材料と比較してより廉価な材料が使用可能である。
第1の層710は、半導体層列200と第2の層720の間に配置されている。コンタクト層700は例えば蒸着によって半導体層列200上に被着される。
GaN含有材料に対する良好な電気的接触接続を構成するのには例えば、Pt含有の、またはここから生じた第1の層710が特に適している。高い値のコンタクトを構成するために、この層は比較的薄く構成され、例えば100nmの厚さ、有利には40nmの厚さ、またはそれ以下の厚さを有している。第2の層としては例えば、Au含有層が特に適している。AuはPtと比較すると、比較的廉価である。第2の層720は有利には、第1の層710より厚い厚さを有している。第2の層720は、比較的厚いので、有利にはコンタクトの電流負荷能力を定める。第2の層は有利には、500μmより厚い厚さを有し、殊に有利には800μmより厚い厚さを有している。1000μmの厚さを有する第2の層が特に適していることが判明している。
半導体層列200は有利には、アクティブゾーン400に関して対向して配置されている2つの面で異なる導電型を有する。例えば半導体層列200は、支持体層300に対向している面の側でp導電型に構成されており、支持体に方を向いている面の側ではn導電型に構成されている。これは、殊にエピタキシャル過程の間に半導体層列を適切にドーピングすることによって実現される。GaNをベースにしたp導電型材料に対する電気的な接触接続形成に対しては、Ptが殊に適している。
第1のコンタクト層700は有利には全面で、実質的に支持体層の方を向いていない半導体層列200の表面に被着されている。
さらに、10cでは、コンタクト層700は次のように構造化されている。すなわち、多数の第1のコンタクト7が形成されるように構造化されている。このような構造化は、例えばエッチングプロセス、ウェットエッチングまたはドライエッチング、および/またはバックスパッタリングによって行われ、場合によっては適切に形成されたマスク(例えばホトラックマスクまたはハードマスク、殊に金属マスク)と組み合わせて行われる。Auを含有した第2の層720をエッチングするためにはエッチングが特に適しており、Ptを含有した第1の層710をエッチングするためにはバックスパッタリングが特に適している。殊に、第1および第2の層の構造化に対しては、場合によっては共通のマスクが使用可能である。
さらに、第1のコンタクト層700は有利には次のように第1のコンタクト7内に構造化される。すなわち、実質的に半導体層列の表面の各領域が少なくとも1つのこの種の第1のコンタクト7を有しているように構造化される。ここでこの領域は、後の半導体機能領域の表面のために設けられている。第1のコンタクト7を有する例示された半導体機能領域は、図10cにおける破線によって限定されている。
半導体層列上で隣接して配置された、有利には任意の2つの第1のコンタクトは有利には相互の直接的な導電性接続を伴わない。第1のコンタクト7は、殊にそれぞれ、中央領域70および有利には少なくとも1つの、殊に有利には多数の、この中央領域からラテラル方向の間隔が空けられ、中央領域と導電性接続されている部分領域71を有している。
従って第1のコンタクトによって張力がかけられた半導体層列の表面の部分領域は殊に、これを覆っている接触接続構造体を伴わない。従って、第1のコンタクトによって覆われていないこの部分領域を介したビーム取り出しは、第1のコンタクト内の吸収によって低減されない。同時に、第1のコンタクト7を介して、アクティブゾーン400内への、平らな、比較的平均的な電流注入が実現される。なぜなら、第1のコンタクトと半導体層列の間に多数の接触接続箇所、例えば部分領域71によって構成された接触接続箇所が製造されるからである。GaNベースの半導体材料はラテラル方向において通常は比較的低い伝導率を有しているので、第1のコンタクトの接触接続箇所は、アクティブゾーンの均一な電流印加のためにラテラル方向において有利には相互に比較的密接して配置されている。アクティブゾーンの均一な電流印加は場合によっては、電流拡張層を使用することによっても実現される。ここでこの電流拡張層は、ビーム透過性の伝導性の酸化物を含有している。
図10dおよび10e内には、半導体層列200の主要面6の概略的な部分平面図に基づいて、第1のコンタクト7の2つのバリエーションが示されている。
部分領域71は、それぞれウェブ72を介して中央領域70と接続されている。
図10dに示されたバリエーションでは、共通のウェブ72が、殊にウェブの両側でウェブ72からフィンガー状に延びている部分領域71を導電性に中央領域と接続させている。
これとは異なり、図10eに示されたバリエーションでは、部分領域71は、中央領域を取り囲むフレームとして構成されている。これは中央領域70と、多数のウェブ72を介して導電性に接続されている。ここでこのウェブは中央領域から出発して、殊に半径方向に外部に向かって延在している。
図10dおよび10e内の破線は、それぞれ、半導体機能領域の構成のために設けられた半導体層列200の領域を限定する。
図10dおよび10e内に示されたコンタクトの実施例に対して択一的に、第1のコンタクト7は、格子状コンタクトとしても構成可能である。これは例えば規則的な格子、例えば正方形格子または方形格子の形状である。従って異なる部分領域71が格子の格子点で交差するだろう。この場合には有利には、格子点は、部分領域71bのラテラル方向の拡がりと比べてより大きいラテラル方向の拡がりを有する中央領域70として構成される。
次に図10fでは、半導体層列200には、支持体層300の方を向いていない自身の側に、殊に第1の主要面6の側に、ウィンドウ層170、例えばガラスプレート、殊にホウケイ酸(Borsilikat)−ガラスプレートが後置配置されている。
有利にはウィンドウ層170は、例えばBCBを含有している接着促進層800によって半導体層列200上に、殊にウェハ結合体上に固定される。
有利にはウィンドウ層170も接着促進層800も、アクティブゾーン400によって受光されるべきビームまたはアクティブゾーン400によって生成されるべきビームに関してビーム透過性に構成されている。
接着促進層は、例えば液相で、例えばスピンコーティングによって、ウェハ結合体またはウィンドウ層上に被着される。次に、ウィンドウ層は接着促進層800によって、半導体層列上に固定される。ウィンドウ層はこのために例えば圧力をかけて、接着促進層が設けられた結合体にプレスされる。接着促進層800は有利には、ウィンドウ層170に対する接着促進作用も、半導体層列200および/または第1のコンタクト7に対する接着促進作用も特徴とする。場合によっては、接着促進層は例えば温度援用方法によって、例えば200℃から300℃の温度に加熱することによって、硬化される、または完全に硬化される。これによって、半導体層列ないしウェハ結合体へのウィンドウ層の機械的な接続の安定性が高められる。
接着促進層は、500nm以下の厚さ、有利には300nm以下の厚さを有している。約100nmの厚さが特に適していることが判明している。
ウィンドウ層170は半導体層列200を機械的に安定させるので、支持体層300の機械的な安定化作用を省くことができる。このためにウィンドウ層は有利には自立して、殊に適切な大きい厚さで構成される。例えばウィンドウ層は200μm以下の厚さ、有利には100μm以下の厚さを有している。従ってウィンドウ層は有利には、安定化層として構成される。
目下の安定化層があるので、次に支持体層300が剥離される。これは図10gに示されている。この剥離は例えばレーザリフトオフ方法によって行われる。このような方法は、GaN含有半導体層列からサファイア含有支持体層を剥離させるのに特に適している。
半導体層列200は、安定化層の方を向いていない面で、殊に第2の主要面13の側で、全体的な支持体層300を剥離することに基づいて、支持体層に事前に侵入することなく、全面的に直接的に構造化可能である。
択一的に場合によって支持体層は薄くされる、または領域毎に除去される。なぜならその機械的な安定化作用を省くことができるからである。しかしこれに対して、支持体層全体を剥離することによって有利には、より薄い光電素子を構成することができる。
図10gに示されている別のステップでは、半導体層列は、殊に安定化層の方を向いていない自身の側から次のように構造化される。すなわち、隙間20によって空間的に相互に別個にされた多数の半導体機能領域2が構成されるように、構造化される。このような構造化は、エッチング、例えばウェットエッチングまたはドライエッチングによって、場合によっては適切に形成されたマスク(殊にホトラックマスクを使用して)行われる。マスクはこのために第2の主要面13上に配置され、構造化の後に除去される。例えば50μm以下のラテラル方向の拡がりを有する比較的密接な隙間の構成にはドライエッチングが殊に適している。ドライエッチングによって、約10μmまでのラテラル方向の寸法の構造化が特に効果的に行われる。隙間が密接に構成されればされるほど、有利には、構造化によって生じる、半導体材料の損失が少なくなる。
さらに、有利には半導体機能領域2の構成を伴う共通のステップにおいて、半導体機能領域内に、アクティブゾーン400を通る孔部が生成される。有利には孔部は貫通孔9として、各半導体機能領域2内に構成される。有利には、孔部および半導体機能領域の構成は、共通のマスクを用いて行われる。
有利にはアクティブゾーンを通る孔部は次のように設けられる。すなわち、貫通孔9が第2の主要面13から第1の主要面6まで達し、第1のコンタクト7、殊に第1のコンタクトの中央領域70がこの孔部を少なくとも部分的に、有利には完全に覆うように設けられる。場合によってはここで、第1のコンタクト7の第1の主要面の方を向いていない第1の層内まで、またはこの層まで構造化される。
孔部を構成した後、安定化層の方を向いていない結合体面から、絶縁材料10が結合体上に被着される。これは図10gに示されている。この絶縁材料は例えばSiを含有し得る、またはこれから成る。絶縁材料を被着するためには例えば特にスパッタリングまたはPECVD方法が特に適している。有利には、絶縁材料は全面的に、安定化層の方を向いていない結合体面に被着される。例えば絶縁材料10は絶縁層を形成する。これは殊に500nmを下回る厚さ、有利には400nm以下の厚さを有する。330nmの厚さが特に有利であることが判明している。絶縁材料10は、貫通孔の壁部を有利には実質的に完全に覆い、半導体機能領域のエッジで保護作用を有し、そこで露出しているアクティブゾーン400に関してパッシブ化作用を有する。有利には実質的に、半導体機能領域2の完全に露出している表面は、殊に結合体の全体的な露出している表面は絶縁材料10によってコーティングされる。
続いて、絶縁材料は領域毎に結合体から除去される。これは10hに示されている。
有利にはここで、半導体機能領域の第1のコンタクト7の少なくとも1つの部分領域、殊に中央領域70の部分領域から絶縁材料10が除去される。
さらに、隙間20の領域においても、絶縁材料10が領域的に次のように結合体から除去される。すなわち、接着促進層800が隙間の領域において露出されるように除去される。有利には絶縁材料は隙間においてラテラルに殊にそれぞれ全体的な半導体機能領域2を取り囲んで次のように除去される。すなわち、接着促進層800が各半導体機能領域2を取り囲んで露出されるように、除去される。しかし半導体機能領域2の側方エッジは有利には絶縁材料10によって覆われたままであり、以降において保護される。
有利にはさらに、第2の主要面13の側で半導体機能領域2から絶縁材料10が領域的に次のように除去される。すなわち、各半導体機能領域2の第2の主要面13が部分領域において露出されるように除去される。
絶縁材料10のこのような構造化は例えばエッチング、殊にウェットエッチングまたはドライエッチングによって、場合によっては適切に構成されたマスクと組み合わせて行われる。ドライエッチングはこれに特に適している。
絶縁材料を除去した後に、第2の主要面13の側で絶縁材料が除去された半導体機能領域2の領域に第2の接続部12が、例えばTi、Pt、Au、Al、Ag等の金属またはこれらの材料のうちの少なくとも1つを有する合金を含有して、配置される。これは、半導体機能領域と、第2の主要面の側で直接的に導電性接続されている。
第2の接続端部が一層で構成されている図10に対して択一的に、第2の接続部が多数の個別層を伴って多層に構成されていてもよい。
有利な実施形態では、第2の接続部は第1の接続層と第2の接続層を含む。この第1の接続層は、第2の主要面13の側で半導体材料に対する効果的な電気的な接触接続形成のために構成されている。第2の接続層は、半導体材料上に、例えば半導体機能領域2に対向している第1の接続層の面上に配置されている。第2の接続層は、第1の接続層を保護する。第1の接続層の方を向いていない第2の接続層の面に例えばはんだ層が被着される。このはんだ層によって、素子は外部の接続手段とはんだ付け可能になる。従って第2の接続層は、第1の接続層を有利には融解されたはんだによる損傷から保護する。従って第2の接続層はバリア、殊にはんだバリアとして構成される。半導体材料に対する第1の接続層の電気的コンタクトが損傷する危険はこの結果、低減される。
第2の接続部の第1の接続層は例えば2つの部分層を含む。これは例えば第1の部分層と第2の部分層である。第1の部分層は半導体材料の側に配置され、第2の部分層は、第1の部分層に対向する半導体材料面に配置される。
GaNベースの半導体材料には、例えば3nmの厚さを有し、Tiから成る第1の部分層と、これに続く、例えば200nmの厚さを有し、Alから成る第2の部分層が適している。チタンを含有した第1の部分層と、アルミニウムを含有した第2の部分層を有する第1の接続層はさらに、GaNベースの半導体材料上でのn導電型に対する効果的な電気的コンタクトの構成に特に適している。
第2の接続部の第2の接続層も多数の部分層を含むことができる。GaNベースの半導体材料には、3つの部分層を有する第2の接続層が特に適している。第1の接続層の側には例えば、約50nmの厚さを有する、Tiから成る第1の部分層が配置されている。この第1の部分層上には、有利には、例えば100mの厚さを有する、Ptから成る第2の部分層が配置される。これに続いて同じように、例えば1000nmの厚さを有する、Auから成る第3の部分層が配置される。このように構成された第2の接続層は、はんだバリアとして特に適している。
さらに、孔部の領域において、例えば金属(Ti、Pt、Au、Al、Ag、Snまたはこれらの材料のうちの少なくとも1つを含む合金)を含有する接続導体材料8が次のように配置される。すなわち、接続導体材料8が第1のコンタクト7、ひいては半導体機能領域2の第1の主要面6と導電性接続されるように配置される。有利には接続導体材料は第1のコンタクトと直接的に機械的に接触接続している。接続導体材料は例えば蒸着によって孔部内に配置される。接続導体材料としてはAuが特に適している。
貫通孔9は有利には次のように接続導体材料によって満たされる。すなわち、貫通孔が完全に満たされ、接続導体材料が第2の主要面13の側で第1の接続部11を構成するように満たされる。この第1の接続部は有利にはラテラル方向の拡がりを有している。これは孔部よりも大きい。従って第1の接続部と接続導体は殊に一体として実現される。接続導体材料8はアクティブゾーンから電気的に絶縁され、同じように第1の接続部は第2の主要面13から絶縁材料10を介して電気的に絶縁されている。従って、運転開始時の接続導体材料を介したアクティブゾーンの短絡または第2の主要面を介した2つの接続部の短絡が低減される。さらに第1および第2の接続部は、第2の主要面13の側に配置され、ラテラル方向で相互に間隔が空けられている。
図10とは異なり、接続導体材料8を介して形成された接続導体および/または第1の接続部11が多層に構成されていてもよい。有利には接続導体は単層に構成される、および/または例えばAuを含有する。
第2の主要面13の側で、接続導体上に第1の接続部11が配置される。これは多数の接続層を、例えば第2の接続部に対する上述の実施例に従って含むことができる。しかし有利には、第1の接続部の第2の接続層を省くことができる。従って接続導体材料に第2の主要面の側で後続配置されて、第1の接続層が後続配置される。この第1の層は、例えばTiから成る第1の部分層および例えばAlから成る第2の部分層を含む。
接続導体材料および/または接続部は例えばリフトオフプロセスを用いて結合体上に被着される。
これに続くステップでは、カプセル封入層180が結合体上に被着される(図10i)。殊にカプセル封入層180は、安定化層の方を向いていない結合体の面から半導体機能領域上に被着される。カプセル封入層は、半導体機能領域2を包囲する。殊にカプセル封入層は半導体機能領域を有利には鉗子状に包括する。
有利にはカプセル封入層180はビーム透過性に構成されている。なぜならこれは垂直方向においてアクティブゾーン400の領域を介して延在し、従ってアクティブゾーン内で受光されるべきビームまたはアクティブゾーン内で生成されるべきビームが高い程度でカプセル封入層に入射する。従ってカプセル封入層180内での吸収損失は低減される。
有利には、例えばBCBを含有しているカプセル封入層180はスピンコーティングによって殊に全面的に結合体上に被着され、場合によって例えば温度上昇によって硬化または有利には完全に硬化される。カプセル封入層は有利には全体的に、安定化層の方を向いていない結合体の面を覆い、殊に、隙間20の領域内に配置されている。さらにカプセル封入層180は有利には、接着促進層800と直接的に機械的に接触接続している。
全面的に被着されたカプセル封入層180によって覆われ得る第1の接続部11および第2の接続部12を露出させるために、カプセル封入層を接続部の領域において除去することができる。この除去は例えば、エッチング、例えばドライエッチングによって、適切に構成されたハードマスク(例えば金属含有、殊にアルミニウムを含有した、またはアルミニウムからなるハードマスク)を使用して行われる。この場合のエッチング材料としては、フルオレンベースのエッチング材料、例えば不レオンが特に適している。
ドライエッチングプロセスのために、適切に構造化されたハードマスクを構成するために、例えばまずはアルミニウム層が全面的に、安定化層の方を向いていない結合体面上に、殊にカプセル封入層180上に配置される。続いて、フォトラック層が半導体機能領域の方を向いていないハードマスクの面上に被着され、適切な照明および現像を介して次のように構造化される。すなわち、カプセル封入層が除去されるべき領域内にフォトラックが無いように構造化される。次にアルミニウム層が、フォトラックによって覆われていない領域において、例えばウェットケミカルエッチングを介して除去される。これによって、ハードマスクが構成される。これに続いて、ドライエッチングによって、カプセル封入層が、ハードマスク層によって覆われていない領域において除去される。続いてハードマスクが有利には結合体から除去される。
露出された領域において、接続部上に、例えばAuまたはSnまたはこれらの材料のうちの少なくとも1つを含む合金、例えばAuSnを含有したはんだ層14および15が被着される。これは各接続部と導電性に接続されている。はんだ層は例えばリフトオフプロセスによって被着される。
次に、線21に沿って、使用に対して準備がされた、表面実装可能かつ殊にハーメチックにカプセル封入された光電素子に個別化される。これはウェハ結合体からの個別化直後に外部導体プレート上に接続可能である。光電素子は殊に薄膜素子として構成され、完全にウェハレベル上でスライス結合体(ウェハ結合体)で製造される。コストのかかる個別処理ステップおよびワイヤボンディングを有利には省くことができる。
個別化の有利な形態では、この方法の間に分断溝が設けられる。この分断溝は有利には、結合体を安定させる層(この実施例の場合にはウィンドウ層170)に対向している結合体の面から安定化層内にまで突出する。例えば分断溝は、隙間20に領域内におよび/またはドライエッチングによって設けられる。上述の方法では、このような分断溝は有利には次のように構成される。すなわち、これがカプセル封入層、接着促進層を通ってウィンドウ内まで達するが、これを完全には貫通しないように構成される。有利にはウィンドウ層の安定化作用がウィンドウ層内に突出している分断溝によって損なわれることはない。個別化するために、結合体を安定化させている層を、半導体機能領域に対向している面上で薄くすることができる。このようにしてウェハ結合体は光電素子に個別化される、ないしウェハ結合体は光電素子に分かれる。なぜなら、個々の素子の間には機械的な結合がもはや生じていないからである。ウェハ結合体の機械的な結合は、分断溝形成後および個別化前に有利には実質的に安定化層によってのみ保証される。従って安定化層を分断溝まで薄くした後、結合体の機械的な結合がなくなり、個別の光電素子が形成される。結合体を個別の構成部分に分断するこのような方法は、「薄化による分断(dicing by thinning)」とも称される。この個別化は殊に薄膜上で行われる。
図10jおよび10k内には、個別化後の光電素子1が断面図(図10j)およびはんだ層側上での平面図で概略的に示されている。図10jは、図10kからの線A−Aに沿った断面図に相応する。
素子のアクティブゾーン400のカプセル封入は断片部分80およびカプセル封入エレメント18によって形成される。ここでこの断片部分は個別化時に接着促進層80から生じ、カプセル封入エレメントは個別化時にカプセル封入層180から生じる。個別化時に、ウィンドウ層170から生じるウィンドウ17は、素子1を有利には機械的に安定させる。
さらに図10jおよび10kには、光電素子の寸法の例がμmで示されている。半導体機能領域2は、平面図で正方形で、図10jで示された1000μmのエッジ長さで構成され得る。素子の高さは例えば120μmである。図10kの平面図では、殊に実質的に正方形に構成され得る、素子全多のエッジ長さは1010μmから1050μmになる。図10jおよび10kにおける表示は、当然ながら制限するものではなく、単に例として示されている。
さらに第1の接続部、第2の接続部および/または接続導体を、素子によって生成されるべきビームまたは素子によって受光されるビームに対して反射性にミラー層として構成することが可能である。これによって、素子の効果が有利には上昇される。
図10に示された実施例に対して択一的にまたは付加的に、上述の実地例に記載された素子、方法または装置に相応するさらなる変化を、相応に変化された方法で図10に従って行うこともできる。
図11は、本発明による光電素子製造方法の第4の実施例を、図11aから11gにおいて概略的に示された中間ステップに基づいて示している。
まずは、支持体層300上に配置された半導体層列200を伴うウェハ結合体が準備される(図11a)。ここでこの半導体層列は、ビーム形成またはビーム受光のために設けられたアクティブゾーン400を有している。例えばウェハ結合体は図10に対する実施に相応して構成されている。
支持体層300の方を向いていない、半導体層列200の面上に第1のコンタクト層700が被着される。この第1のコンタクト層は有利には第1の層710と第2の層720を有している(図10に対する実施例を参照)。
後続のステップにおいて、第1のコンタクト層700は、隙間31によって空間的に相互に別個にされた多数の領域に構造化される(図11b)。これには例えばエッチングおよび/またはバックスパッタリングが適している。このような構造化の間に、殊に、支持体層の方を向いていない、半導体層列200の第1の主要面6が、隙間31の領域において露出される。第1のコンタクト層700の部分領域は、多数の第1のコンタクト7を半導体層列200に対して構成する。特に有利には少なくとも、半導体機能領域の構成に対し設けられた、半導体層列200の各領域には第1のコンタクト7が割り当てられる。
第1の主要面6の側で、半導体層列は有利にはp導電型に構成されており、アクティブゾーン400に関して第1の主要面6に対向している第2の主要面13の側で有利にはn導電型に構成されている。p導電型の面の厚さ(例えば0.5μm)は有利には、n導電型の面の厚さ(例えば5μm)を下回る。
次に、半導体層列200は、殊に第1のコンタクト層700が除去された領域において次のように構造化される。すなわち支持体層300上に隣り合って配置された多数の半導体機能領域2が構成されるように構造化される(図11c)。これには例えば特にドライエッチング方法が適している。半導体機能領域2は隙間20によって相互に間隔が空けられている。この隙間は場合によっては支持体層300内にまで延在可能である。
次に図11dでは、貫通孔32が半導体機能領域の第1のコンタクト内に構成される。場合によってこの貫通孔32を既に、第1のコンタクト層における隙間31の構成とともに、1つの共通のステップにおいて、殊に共通のマスクを使用して設けることができる。
これに続いて、図11eでは、半導体機能領域2のアクティブゾーン400を通る孔部が設けられる。有利には、実質的に各半導体機能領域は少なくとも1つの孔部を有する。この孔部は例えばドライエッチングによって形成される。さらにこの孔部は有利には、半導体機能領域2を垂直方向において完全には貫通しない切欠部33として構成される。従って孔部は、第2の主要面13の側で、殊に支持体層300の面上で、垂直方向において半導体機能領域の半導体材料によって境界付けされている。孔部は例えば10μmの直径を有している。
孔部の形成後に、絶縁材料10が、支持体層300の方を向いていない半導体機能領域の面から、有利には全面的に、ウェハ結合体上に被着される。絶縁材料は孔部の壁部を殊にアクティブゾーンの領域において、しかし有利には完全に覆う。
次に、絶縁材料が領域的に結合体から除去される。これには例えばドライエッチング方法が、適切なマスクと組み合わされて特に適している。絶縁材料の除去時には、孔部の領域において、殊に切欠部の底において、半導体機能領域2の半導体材料が露出される。これは有利には、これは半導体機能領域2内の孔部の侵入箇所に対向している、アクティブゾーン400の面上に配置されている。
さらに有利には絶縁材料が隙間の領域において領域的に除去される。ここで支持体層300が露出される。特に有利には絶縁材料10は半導体機能領域のエッジで残る。従ってこれは絶縁材料によって保護される。
さらに絶縁材料10が、第1のコンタクト7から接続領域において除去される。これは有利には孔部と、ラテラル方向において間隔が空けられている。
続いて、接続導体材料8が切欠部33内に配置される。接続導体材料8は、半導体機能領域と、殊に切欠部の底で、絶縁材料10が除去された孔部の領域において導電性に接触接続している。アクティブゾーン400および第1のメイン面6から、接続導体材料は電気的に絶縁されている。切欠部は有利には次のように接続導体材料8によって満たされている。すなわち接続導体材料が凹部を実質的に完全に満たし、半導体機能領域の方を向いていない、絶縁材料10の面で半導体機能領域の第1の主要面6上に配置されるように満たされている。接続導体材料のラテラル方向の拡がりは、第1の主要面の側で有利には、孔部のラテラル方向の拡がりよりも大きい。
次に、結合体を機械的に安定させる支持体層300の方を向いていない、結合体の面から別の絶縁材料10aが有利には全面的に、結合体上に被着される。この絶縁材料10aは次に有利には次のように領域的に除去される。すなわち第1のコンタクト7が殊に、絶縁材料10が既に事前に除去されている接続領域において、再び露出するように除去される。さらに絶縁材料10aは、接続導体から除去される。従ってこれはさらなる処理が可能になる。
有利には、別の絶縁材料10aは垂直方向において接続導体材料の縁部で延在する。有利にはこの別の絶縁材料10aは絶縁材料10と、接続導体材料の領域において直接的に機械的に接触接続している。
さらに第1の接続部11および第2の接続部12が次のように、結合体の半導体機能領域2上に被着される。すなわち、第1の接続部11が接続領域において第1のコンタクト7と殊に直接的に導電性に接続され、第2の接続部12が接続導体材料8と殊に直接的に導電性に接続されるように被着される(図11f)。有利には、第1の接続部11との接触接続のために設けられている第1のコンタクト層の部分領域のみが絶縁材料10および/または10aを有していない。第1のコンタクト7の残りの領域は、絶縁材料10および/または10aによって覆われる。従って第2の接続部12は有利には、接続導体材料と比較して、第1の主要面6の側で、より大きな面積で構成されており、絶縁材料10および/または10aによって電気的に第1のコンタクト7ないし第1の接続部11から絶縁されている。このようにして殊に、第1および/または第2の接続部12の経路状の接続構造が実現される。しかも、短絡の恐れが著しく上昇することはない。
次に、カバー部4が、支持体層300の方を向いていない結合体の面から、結合体上に被着される。例えば、カバー部はスピンオン堆積されるおよび/またはBCBを含有している。場合によってカバー部は被着後に、殊に炉内の例えば加熱によって硬化される。有利にはカバー部4は結合体を、殊に有利には完全に覆う。
続いてカバー部4は次のように構造化される。すなわち第1の接続部11および第2の接続部12が露出されるように構造化される(図11g)。
このためには例えば、図10に関連して記載された、図10のカプセル封入層180の構造化が行われる。
さらに有利には分断溝34が構成される。これは、支持体層の方を向いていないカバー部4の面から、結合体を安定させる支持体層300内まで延在する。しかし支持体層は有利には完全には分断溝によって貫通されない。殊に、支持体層は有利には依然として結合体の機械的な安定性を保証する。有利には分断溝34は共通のステップにおいて、殊に共通のマスクを使用して、第1および第2の接続部の露出とともに設けられる。
第1の接続部と第2の接続部の上には、さらなる経過においてはんだ層14および15が被着される。
次に、支持体層300は、半導体機能領域2の方を向いていない自身の側から分断溝34まで、またはこの分断溝内まで、例えば図11gに示された破線まで薄くされる。これによって、結合体は光電素子に個別化される。分断溝はこのために有利には、半導体機能領域2を取り囲んで配置される。
場合によっては、個別化はソーイングまたは破砕によっても行われる。
有利には支持体層300は、アクティブゾーン400内で生成されるビーム又はアクティブゾーン400によって受光されるビームに対して透過性である。例えばサファイアは低コストでありかつ、殊にGaNベースの半導体によって生成されるビームに対してビーム透過性である。従ってビームは、支持体層ないしは個別化時に支持体層から形成された、素子の支持体層部分を介して、素子内に入力結合される、または素子から取り出される。
特に有利には、第1のコンタクト、第1の接続部、第2の接続部および/または接続導体材料は、アクティブゾーン内で形成される、またはアクティブゾーンによって受光されるビームに対して反射性に構成される。これによって光電素子の効果が格段に高められる。従って上述のエレメント、殊に第1のコンタクトはミラー層として構成される。
絶縁材料および/またはカバー部は有利にはビーム透過性である。
図11で説明された方法に関連して、支持体層300の除去は必ずしも必要ではない。従って支持体層を除去するためのステップを省くことができる。有利には、支持体層の除去のないこの方法は、より少ないステップ数によって、支持体層が除去される方法と比較してコストが低い。
図11に示された実施例に対して択一的または付加的に、上述の実地例に記載された素子、方法または装置に相応するさらなる変化を、相応に変化された方法で図11に従って行うこともできる。
本特許出願は、ドイツ連邦挙和国特許出願DE102004008853.5(2004年2月20日出願)の優先権を主張するものである。この文献の全体的な開示内容は、本特許出願に参考として取り入れられている。
本発明は、実施例に基づいた本発明の説明によって限定されない。むしろ本発明は、それらの特徴またはそれらの組み合わせ自体が明確に特許請求の範囲または実施例に記載されていない場合にも各新たな特徴ならびに特徴の組み合わせ(これは殊に特許請求の範囲の特徴部分の構成の各組み合わせ)を含む。
有利な実施形態では、接続導体材料(8)は、少なくとも部分的に絶縁材料(10)によって電気的に、アクティブゾーン(400)から絶縁されている。
有利な実施形態では、孔部は凹部(27)としてラテラル方向に構成されている、ないしは、側面(26)は凹部をラテラル方向において有している。
有利な実施形態では、絶縁材料(10)は孔部(9、27、29)を少なくとも部分的に覆っている、ないしは、少なくとも部分的に側面(26)に配置されている。
有利な実施形態では、孔部(9、27、29)は垂直方向において、半導体機能領域(2)全体を通って延在している。
有利な実施形態では、半導体機能領域(2)は第1の主要面(6)と、アクティブゾーン(400)に関して当該第1の主要面に対向している第2の主要面(13)とを有しており、半導体機能領域は第1の主要面の側で、接続導体材料(8)と導電性接続されている。
有利な実施形態では、接続導体材料(8)は、電気的に、半導体機能領域(2)の第2の主要面(13)から絶縁されている。
有利な実施形態では、孔部(9、27、29)のラテラル方向の寸法は100μm、有利には50μmである、またはそれを下回る。
有利な実施形態では、半導体機能領域(2)は少なくとも部分的にカバー部(4)によって包囲されている。
有利な実施形態では、カバー部(4)は、アクティブゾーン(400)によって生成されるビームまたはアクティブゾーン(400)によって受光されるビームに対して透過性である。
有利な実施形態では、アクティブゾーン(400)はカプセル封入部(16)によって取り囲まれており、カプセル封入部は実質的にハーメチックに密閉されている。
有利な実施形態では、半導体機能領域(2)は支持体(3)上に配置されている。
有利な実施形態では、接続導体材料(8)は、半導体機能領域に対向している支持体面まで延在している。
有利な実施形態では、素子(1)はウェハ結合体(300、200)において実現される。
本願発明は、本願発明に記載された、多数の光電素子を有する装置にも関し、ここで半導体機能領域(2)は少なくとも部分的にラテラル方向において相互に隣接して配置されている。
有利な実施形態では、カバー部(4)は一体として構成されており、半導体機能領域を少なくとも部分的に包囲している。
有利な実施形態では、半導体機能領域(2)は、安定化層(4、18)によって機械的に安定されている。
有利な実施形態では、カバー部(4)は、安定化層(500)として構成されている、または安定化層の一部である。
有利な実施形態では、装置はウェハ結合体において実現される。
有利な実施形態では、アクティブゾーン(400)を絶縁材料(10)を介して、接続導体材料(8)から電気的に絶縁させる。
有利な実施形態では、絶縁材料(10)を孔部(9、27、29)ないし側面(26)の領域内に配置する。
有利な実施形態では、半導体層列(200)がラテラル方向において有している少なくとも1つの凹部(27)は孔部を少なくとも部分的に取り囲む、ないしは、孔部を半導体層列の凹部としてラテラル方向において構成する。
有利な実施形態では、孔部(9、27、29)の壁部は少なくとも部分的に絶縁材料によって覆われている、ないしは、絶縁材料を少なくとも部分的に前記側面(26)に配置する。
有利な実施形態では、孔部(9、27、29)は垂直方向において、半導体層列(200)全体を通って延在している。
有利な実施形態では、孔部を、半導体層列(200)の貫通孔(9)として構成する。
有利な実施形態では、複数の半導体機能領域(2)が生じるように半導体層列(200)を構造化する。
有利な実施形態では、半導体機能領域(2)を隙間(20)によって空間的に相互に分ける。
有利な実施形態では、アクティブゾーン(400)を通る複数の孔部(9、27、29)を形成し、複数の半導体機能領域(2)は、アクティブゾーンを通る少なくとも1つの孔部を有している。
有利な実施形態では、複数の半導体機能領域(2)はそれぞれ少なくとも1つの凹部(27)をラテラル方向において有しており、この凹部は孔部を少なくとも部分的に取り囲む、ないしは、複数の半導体機能領域の場合には、孔部を各半導体機能領域の凹部としてラテラル方向において構成する。
有利な実施形態では、複数の半導体機能領域(2)はそれぞれ少なくとも1つの、ラテラル方向の、相応する半導体機能領域のアクティブゾーン(400)に接する側面(26)を有する。
有利な実施形態では、側面(26)は、相応する半導体機能領域(2)とラテラル方向において接する。
有利な実施形態では、側面(26)にラテラル方向において接続導体材料(8)を後続配置し、この接続導体材料を、半導体機能領域(2)のアクティブゾーン(400)から、少なくとも、半導体機能領域のアクティブゾーンに接する側面の部分領域において電気的に絶縁させる。
有利な実施形態では、第1の電気的コンタクト(7)を、支持体層(300)の方を向いていない、半導体層列(200)ないし半導体機能領域(2)の面上に被着させる。
有利な実施形態では、接続導体材料と第1のコンタクト(7)の間に導電性接続が形成されるように、接続導体材料(8)を孔部(9、27、29)ないし側面(26)の領域内に配置する。
有利な実施形態では、第1のコンタクト(7)が、この第1のコンタクトに対向している半導体層列(200)ないし半導体機能領域(2)の面から電気的に接続可能であるように、孔部(9、27、29)ないし側面(26)を構成する。
有利な実施形態では、半導体層列(200)または半導体機能領域(2)の後に、支持体層(300)の方を向いていない面に、安定化層(4、170、500)を配置する。
有利な実施形態では、安定化層(4、170、500)を、半導体層列(200)または半導体機能領域(2)上に被着させる。
有利な実施形態では、安定化層(4、170、500)を、半導体層列ないし半導体機能領域の後ろに、孔部(9、27、29)ないし側面(26)を構成する前に、配置する。
有利な実施形態では、孔部(9、27、29)ないし側面(26)を、安定化層(4、170、500)に対向する面から、半導体層列ないし半導体機能領域(2)内に構成する。
有利な実施形態では、孔部(9、27、29)ないし側面(26)を、支持体層に対向している面から半導体層列(200)ないし半導体機能領域(2)内に構成する。
有利な実施形態では、安定化層(4、170、500)を、半導体層列(200)ないし半導体機能領域(2)の後ろに、孔部(9、27、29)ないし側面を構成した後に、配置する。
有利な実施形態では、安定化層(4、170、500)は半導体機能領域(2)を少なくとも部分的に包囲する。
有利な実施形態では、安定化層(4、170、500)は自立式である。
有利な実施形態では、安定化層(4、170、500)は、アクティブゾーン(400)によって生成されるビームまたはアクティブゾーン(400)によって受光されるビームに対して透過性である。
有利な実施形態では、安定化層(4、170、500)を、少なくとも部分的にスピンコーティングによって設ける。
有利な実施形態では、安定化層(4、170、500)を、少なくとも部分的に蒸着によって設ける。
有利な実施形態では、安定化層(4、170、500)を、半導体層列(200)または半導体機能領域(2)の後に、接着促進層(4)を介して配置する。
有利な実施形態では、安定化層(4、170、500)は、半導体層列(200)または半導体機能領域(2)を有する構造体を安定させる。
有利な実施形態では、支持体層(300)を少なくとも部分的に薄くするまたは除去する。
有利な実施形態では、半導体層列を、支持体層を薄くした後または除去した後に、複数の半導体領域に構造化する。
有利な実施形態では、支持体層(300)を、半導体機能領域(2)の配置に相応して構造化し、支持体層領域が生じ、支持体層領域は少なくとも部分的に、光電素子(1)の半導体機能領域(2)の支持体(3)を構成する。
有利な実施形態では、支持体層を少なくとも部分領域において除去し、孔部ないし側面を、安定化層の方を向いていない面から、半導体層列ないし半導体機能領域内に構成する。
有利な実施形態では、光電素子(1)はカプセル封入部(16)を有しており、カプセル封入部は半導体機能領域(2)を実質的にハーメチックに密閉して取り囲む。
有利な実施形態では、光電素子はカバー部(4)を有しており、このカバー部は半導体機能領域(2)を少なくとも部分的に覆い、または包囲し、カバー部は個別化時に少なくとも部分的に前記安定化層(4、170、500)から生じる。
有利な実施形態では、カプセル封入部(16)は、カバー部(4)と少なくとも1つの別のカプセル封入エレメント(18)を含む。
有利な実施形態では、本願発明の方法をウェハ結合体において実行する。
1 光電素子、 2 半導体機能領域、 3 支持体、 4 カバー部、 5 電流拡張層、 6 第1の主要面、 7 第1のコンタクト、 8 接続導体材料、 9、27、29 孔部、 10 絶縁材料、 11 第1の接続部、 12 第2の接続部、 13 第2の主要面、 14、15 はんだ層、 16 カプセル封入部、 17 ウィンドウ、 26 側面、 33 切欠部、 34 分断溝、 300 支持体層、 400 アクティブゾーン

Claims (3)

  1. 光電素子(1)であって、
    当該光電素子は、アクティブゾーン(400)およびラテラル方向のメイン延在方向を有する半導体機能領域(2)を含んでいる形式のものにおいて、
    当該半導体機能領域は、前記アクティブゾーンを通る少なくとも1つの孔部(9、27、29)を有しており、当該孔部の領域内に接続導体材料(8)が配置されており、
    当該接続導体材料は、前記アクティブゾーンから、少なくとも孔部の部分領域において電気的に絶縁されている、
    ことを特徴とする光電素子。
  2. 光電素子(1)であって、
    当該光電素子は、アクティブゾーン(400)およびラテラル方向のメイン延在方向を有する半導体機能領域(2)を含んでいる形式のものにおいて、
    当該半導体機能領域は、ラテラル方向の、前記アクティブゾーンと接する側面(26)を有しており、当該側面にはラテラル方向において接続導体材料(8)が後続配置されており、
    当該接続導体材料は、前記アクティブゾーンから、少なくとも前記側面の部分領域において電気的に絶縁されている、
    ことを特徴とする光電素子。
  3. 光電素子の製法方法であって、以下のステップを特徴とする、すなわち、
    a)支持体層(300)上に配置された半導体層列(200)を伴うウェハ結合体を準備し、当該半導体層列はアクティブゾーン(400)およびラテラル方向のメイン延在方向を有しており、
    b)アクティブゾーンを通る少なくとも1つの孔部(9、27、29)が生じる、ないしは、少なくとも1つのラテラル方向の、アクティブゾーンとラテラル方向で接する側面(26)が構成されるように半導体層列を構造化し、
    c)アクティブゾーンが少なくとも孔部ないし側面の部分領域において電気的に接続導体材料から絶縁されるように、接続導体材料(8)を前記孔部ないし側面の領域内に配置し、
    d)光電素子(1)に個別化し、ここで当該光電素子の電気的な接触接続は少なくとも部分的に接続導体材料を介して行われる、
    を特徴とする、光電素子の製造方法。
JP2010270229A 2004-02-20 2010-12-03 光電素子および光電素子の製造方法 Active JP5355536B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004008853.5 2004-02-20
DE102004008853 2004-02-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006553430A Division JP5305594B2 (ja) 2004-02-20 2005-02-18 光電素子、多数の光電素子を有する装置および光電素子を製造する方法

Publications (3)

Publication Number Publication Date
JP2011049600A true JP2011049600A (ja) 2011-03-10
JP2011049600A5 JP2011049600A5 (ja) 2012-03-01
JP5355536B2 JP5355536B2 (ja) 2013-11-27

Family

ID=34832991

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006553430A Active JP5305594B2 (ja) 2004-02-20 2005-02-18 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
JP2010270229A Active JP5355536B2 (ja) 2004-02-20 2010-12-03 光電素子および光電素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006553430A Active JP5305594B2 (ja) 2004-02-20 2005-02-18 光電素子、多数の光電素子を有する装置および光電素子を製造する方法

Country Status (8)

Country Link
US (1) US8835937B2 (ja)
EP (1) EP1716597B1 (ja)
JP (2) JP5305594B2 (ja)
KR (2) KR101228428B1 (ja)
CN (2) CN1922733A (ja)
DE (1) DE102005007601B4 (ja)
TW (2) TWI317180B (ja)
WO (1) WO2005081319A1 (ja)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010500766A (ja) * 2006-08-10 2010-01-07 アイスモス・テクノロジー・リミテッド ウエハ貫通ビアを備えたフォトダイオードアレイの製造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
DE102006046038A1 (de) * 2006-09-28 2008-04-03 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
KR100818466B1 (ko) 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007046337A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008013030A1 (de) 2007-12-14 2009-06-25 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
DE102008015941A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung
DE102008006988A1 (de) 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102008010512A1 (de) 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102008026841A1 (de) 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009106063A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102008016525A1 (de) * 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008013028A1 (de) 2008-03-07 2009-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, Gerät zur Aufzeichnung von Bildinformation und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008016487A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008021620A1 (de) 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Strahlung emittierender Dünnfilm-Halbleiterchip und Verfahren zur Herstellung eines Strahlung emittierenden Dünnfilm-Halbleiterchips
DE102008025491A1 (de) 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008034708A1 (de) * 2008-07-25 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102008038748B4 (de) 2008-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares, optoelektronisches Halbleiterbauteil
DE102008047579B4 (de) 2008-09-17 2020-02-06 Osram Opto Semiconductors Gmbh Leuchtmittel
DE102008048650A1 (de) 2008-09-24 2010-04-01 Osram Opto Semiconductors Gmbh Strahlung emittierende Vorrichtung
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102008061152B4 (de) 2008-12-09 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102008062932A1 (de) 2008-12-23 2010-06-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102009004724A1 (de) 2009-01-15 2010-07-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
WO2011010436A1 (ja) 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
DE102009034370A1 (de) 2009-07-23 2011-01-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optischen Elements für ein optoelektronisches Bauteil
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
WO2011046388A2 (ko) * 2009-10-15 2011-04-21 엘지이노텍주식회사 태양광 발전장치 및 이의 제조방법
DE102009059887A1 (de) 2009-12-21 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
TWI470832B (zh) * 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
DE202010000518U1 (de) 2010-03-31 2011-08-09 Turck Holding Gmbh Lampe mit einer in einem hermetisch verschlossenen Gehäuse angeordneten LED
WO2011125311A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
JP4657374B1 (ja) * 2010-06-16 2011-03-23 有限会社ナプラ 発光ダイオード、発光装置、照明装置及びディスプレイ
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101688379B1 (ko) * 2010-07-12 2016-12-22 삼성전자주식회사 발광 디바이스 및 그 제조방법
KR101784417B1 (ko) * 2010-07-12 2017-11-07 삼성전자주식회사 발광 디바이스 및 그 제조방법
DE102010031237A1 (de) 2010-07-12 2012-01-12 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010038405A1 (de) 2010-07-26 2012-01-26 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102010039382A1 (de) 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
KR101114191B1 (ko) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102010043378A1 (de) 2010-11-04 2012-05-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010053809A1 (de) * 2010-12-08 2012-06-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zu dessen Herstellung und Verwendung eines derartigen Bauelements
DE102010063760B4 (de) 2010-12-21 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102010056056A1 (de) * 2010-12-23 2012-06-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektrischen Anschlussträgers
KR101762173B1 (ko) 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
DE102011003969B4 (de) 2011-02-11 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102011011378A1 (de) 2011-02-16 2012-08-16 Osram Opto Semiconductors Gmbh Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
WO2012123840A1 (en) * 2011-03-14 2012-09-20 Koninklijke Philips Electronics N.V. Led having vertical contacts redistributed for flip chip mounting
US9246052B2 (en) 2011-07-15 2016-01-26 Institute Of Semiconductors, Chinese Academy Of Sciences Packaging structure of light emitting diode and method of manufacturing the same
DE102011079403A1 (de) 2011-07-19 2013-01-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101276053B1 (ko) * 2011-07-22 2013-06-17 삼성전자주식회사 반도체 발광소자 및 발광장치
DE102011080458A1 (de) 2011-08-04 2013-02-07 Osram Opto Semiconductors Gmbh Optoelektronische anordnung und verfahren zur herstellung einer optoelektronischen anordnung
DE102011054891B4 (de) 2011-10-28 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
EP2600168A1 (de) * 2011-12-01 2013-06-05 Leica Geosystems AG Entfernungsmesser
DE102011087543A1 (de) 2011-12-01 2013-06-06 Osram Opto Semiconductors Gmbh Optoelektronische anordnung
DE102011087614A1 (de) 2011-12-02 2013-06-06 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung
JP5700561B2 (ja) * 2011-12-12 2015-04-15 日本電信電話株式会社 受光素子
DE102012200416B4 (de) 2012-01-12 2018-03-01 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls
DE102012200973A1 (de) 2012-01-24 2013-07-25 Osram Opto Semiconductors Gmbh Leuchte und verfahren zur herstellung einer leuchte
US9368702B2 (en) 2012-02-10 2016-06-14 Koninklijke Philips N.V. Molded lens forming a chip scale LED package and method of manufacturing the same
KR101911865B1 (ko) 2012-03-07 2018-10-25 엘지이노텍 주식회사 발광소자
JP2013232503A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
DE102012209325B4 (de) 2012-06-01 2021-09-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
TWI572068B (zh) 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
WO2014049154A2 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit schutzschaltung
DE102012217932B4 (de) 2012-10-01 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Schutzschaltung
DE102012217652B4 (de) * 2012-09-27 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauteil
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
KR20140076204A (ko) * 2012-12-12 2014-06-20 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
US10439107B2 (en) 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 高反射フリップチップledダイ
EP3022779B1 (en) * 2013-07-19 2020-03-18 Lumileds Holding B.V. Pc led with optical element and without substrate carrier
DE102013110041B4 (de) 2013-09-12 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
US11398579B2 (en) 2013-09-30 2022-07-26 Commissariat à l'énergie atomique et aux énergies alternatives Method for producing optoelectronic devices comprising light-emitting diodes
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
EP2860769A1 (en) * 2013-10-11 2015-04-15 Azzurro Semiconductors AG Layer structure for surface-emitting thin-film p-side-up light-emitting diode
CN103594583A (zh) * 2013-11-07 2014-02-19 溧阳市江大技术转移中心有限公司 一种倒装发光二极管
DE102014101492A1 (de) * 2014-02-06 2015-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014102183A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
KR102181398B1 (ko) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 발광소자 및 조명시스템
DE102014118349B4 (de) 2014-12-10 2023-07-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US10217914B2 (en) * 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR102460072B1 (ko) * 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
DE102015117198A1 (de) * 2015-10-08 2017-04-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
SE1650769A1 (sv) * 2016-06-01 2017-10-24 Fingerprint Cards Ab Fingerprint sensing device and method for manufacturing a fingerprint sensing device
DE102016111058A1 (de) * 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
DE102016111442A1 (de) * 2016-06-22 2017-12-28 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle
FR3054725B1 (fr) * 2016-07-26 2019-05-17 Institut Polytechnique De Grenoble Dispositif optoelectronique et son procede de fabrication
DE102016114204B4 (de) * 2016-08-01 2018-12-20 Ketek Gmbh Strahlungsdetektor und Verfahren zur Herstellung einer Mehrzahl von Strahlungsdetektoren
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
US10572747B2 (en) * 2017-05-31 2020-02-25 Innolux Corporation Display apparatus
US10546842B2 (en) 2017-05-31 2020-01-28 Innolux Corporation Display device and method for forming the same
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
CN109004037A (zh) * 2017-06-07 2018-12-14 中国科学院物理研究所 光电子器件及其制造方法
WO2019031745A2 (ko) * 2017-08-11 2019-02-14 서울바이오시스주식회사 발광 다이오드
KR102499308B1 (ko) 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
DE102017119778A1 (de) 2017-08-29 2019-02-28 Osram Opto Semiconductors Gmbh Laserbauelement, Verwendung eines Laserbauelements, Vorrichtung mit Laserbauelement und Verfahren zur Herstellung von Laserbauelementen
CN107946382A (zh) * 2017-11-16 2018-04-20 南京日托光伏科技股份有限公司 Mwt与hit结合的太阳能电池及其制备方法
DE102018106685A1 (de) * 2018-03-21 2019-09-26 Osram Opto Semiconductors Gmbh Halbleiterlaser und projektor
DE102018123931A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102018132824A1 (de) * 2018-12-19 2020-06-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer optoelektronischen leuchtvorrichtung
JP6766900B2 (ja) * 2019-01-15 2020-10-14 日亜化学工業株式会社 発光装置
EP3872872B1 (en) 2019-06-06 2022-11-30 Nuvoton Technology Corporation Japan Semiconductor light emitting element and semiconductor light emitting device
KR102530795B1 (ko) * 2021-02-04 2023-05-10 웨이브로드 주식회사 엘이디 패키지를 제조하는 방법
CN114171540A (zh) * 2021-12-08 2022-03-11 镭昱光电科技(苏州)有限公司 微显示led芯片结构及其制作方法
WO2023169673A1 (en) * 2022-03-09 2023-09-14 Ams-Osram International Gmbh Optoelectronic package and method for manufactuiring an optoelectronic package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177080A (ja) * 1989-12-05 1991-08-01 Nkk Corp 発光ダイオードアレー
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2002064112A (ja) * 2000-08-22 2002-02-28 Sanyu Rec Co Ltd 光電子部品の製造方法
US20020117681A1 (en) * 2001-02-23 2002-08-29 Weeks T. Warren Gallium nitride material devices and methods including backside vias
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313153A3 (en) * 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2657743B2 (ja) 1992-10-29 1997-09-24 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
US6274890B1 (en) * 1997-01-15 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and its manufacturing method
US6281524B1 (en) 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
JP4370071B2 (ja) 1999-12-24 2009-11-25 シスメックス株式会社 複合因子血液凝固能測定試薬
DE10017336C2 (de) 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
CN1156030C (zh) 2001-02-27 2004-06-30 连威磊晶科技股份有限公司 具有高透光率的发光二极管元件
ATE551731T1 (de) 2001-04-23 2012-04-15 Panasonic Corp Lichtemittierende einrichtung mit einem leuchtdioden-chip
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
TWI220578B (en) 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177080A (ja) * 1989-12-05 1991-08-01 Nkk Corp 発光ダイオードアレー
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2002064112A (ja) * 2000-08-22 2002-02-28 Sanyu Rec Co Ltd 光電子部品の製造方法
US20020117681A1 (en) * 2001-02-23 2002-08-29 Weeks T. Warren Gallium nitride material devices and methods including backside vias
WO2003044872A1 (en) * 2001-11-19 2003-05-30 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method

Also Published As

Publication number Publication date
EP1716597B1 (de) 2018-04-04
KR101332771B1 (ko) 2013-11-25
TWI317180B (en) 2009-11-11
TW200729557A (en) 2007-08-01
KR20070004737A (ko) 2007-01-09
JP5355536B2 (ja) 2013-11-27
US8835937B2 (en) 2014-09-16
EP1716597A1 (de) 2006-11-02
DE102005007601A1 (de) 2005-09-08
JP5305594B2 (ja) 2013-10-02
DE102005007601B4 (de) 2023-03-23
KR20120085318A (ko) 2012-07-31
TWI347022B (en) 2011-08-11
CN1922733A (zh) 2007-02-28
CN101685823A (zh) 2010-03-31
CN101685823B (zh) 2012-04-18
KR101228428B1 (ko) 2013-01-31
TW200536151A (en) 2005-11-01
WO2005081319A1 (de) 2005-09-01
US20090065800A1 (en) 2009-03-12
JP2007523483A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP5355536B2 (ja) 光電素子および光電素子の製造方法
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
TWI385823B (zh) 光電組件及製造複數個光電組件之方法
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
EP2308107B1 (en) Semiconductor light emitting device including a window layer and a light-directing structure
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
KR20100028654A (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
TW201029232A (en) Radiation-emitting semiconductor chip
US9627583B2 (en) Light-emitting device and method for manufacturing the same
US9502612B2 (en) Light emitting diode package with enhanced heat conduction
US20150008471A1 (en) Contacting an Optoelectronic Semiconductor Component Through a Conversion Element and Corresponding Optoelectronic Semiconductor Component
CN110021691B (zh) 一种半导体发光器件
EP2930749B1 (en) Light-emitting device and method of producing the same
US20150303179A1 (en) Light Emitting Diode Assembly With Integrated Circuit Element
KR20150069228A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2014064541A2 (en) Light emitting diode package with enhanced heat conduction
KR20150067566A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250