KR101276053B1 - 반도체 발광소자 및 발광장치 - Google Patents
반도체 발광소자 및 발광장치 Download PDFInfo
- Publication number
- KR101276053B1 KR101276053B1 KR1020110072814A KR20110072814A KR101276053B1 KR 101276053 B1 KR101276053 B1 KR 101276053B1 KR 1020110072814 A KR1020110072814 A KR 1020110072814A KR 20110072814 A KR20110072814 A KR 20110072814A KR 101276053 B1 KR101276053 B1 KR 101276053B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor layer
- conductive semiconductor
- electrodes
- diode unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 22
- 230000005496 eutectics Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 92
- 230000017525 heat dissipation Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- -1 AuSn Chemical class 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Abstract
본 발명은 반도체 발광소자 및 발광장치에 관한 것으로서, 본 발명의 일 측면은 투광성 기판 상의 일 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 다이오드부와, 상기 투광성 기판 상의 타 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 제너 다이오드부와, 상기 발광 다이오드부의 제1 도전형 반도체층과 상기 제너 다이오드부의 제2 도전형 반도체층을 연결하는 제1 연결 전극과, 상기 발광 다이오드부의 제2 도전형 반도체층과 상기 제너 다이오드부의 제1 도전형 반도체층을 연결하는 제2 연결 전극과, 상기 제1 및 제2 연결 전극을 덮도록 형성되되 상기 제1 및 제2 연결 전극의 적어도 일부를 노출시키도록 오픈 영역을 갖는 절연부 및 상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 연결 전극 상에 형성되어 각각 상기 제1 및 제2 연결 전극과 접속된 제1 및 제2 패드 전극를 포함하는 반도체 발광소자를 제공한다.
Description
본 발명은 반도체 발광소자 및 발광장치에 관한 것이다.
반도체 발광소자의 일 종인 발광 다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 3족 질화물 반도체가 각광을 받고 있다.
이러한 질화물 반도체를 이용한 발광 다이오드가 개발된 후에, 많은 기술적 발전을 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으며, 최근에는 점차 그 활용범위가 고전류/고출력 분야로 확대되고 있다.
한편, 발광 다이오드를 이용하여 발광장치를 구현 시 정전기 전압 등으로부터 보호하기 위하여 제너 다이오드가 사용되며, 일반적으로 이러한 제너 다이오드는 패키지에 발광 다이오드와 함께 실장된다. 그러나, 제너 다이오드를 실장하기 위한 공정이 추가로 요구되며, 또한, 제너 다이오드 및 제너 다이오드에 전기 신호를 인가하기 위한 추가적인 와이어 등으로 인하여 발광 효율이 저하되는 문제가 있는바, 당 기술 분야에서는 발광 다이오드에 일체로 제너 다이오드를 구현하기 위한 시도가 진행되고 있다.
본 발명의 목적 중 하나는 제너 다이오드가 일체로 구현되어 패키지 공정의 편의성과 신뢰성이 향상될 수 있는 반도체 발광소자를 제공하는 것에 있다.
본 발명의 목적 중 또 다른 하나는 소자에 일체화된 제너 다이오드의 동작 신뢰성이 향상되며, 발광장치에 실장 시 방열 효율이 향상될 수 있는 반도체 발광소자를 제공하는 것에 있다.
본 발명의 목적 중 또 다른 하나는 상기와 같은 구조를 갖는 반도체 발광소자를 포함하는 발광장치를 제공하는 것에 있다.
상기와 같은 과제를 해결하기 위하여, 본 발명의 일 측면은,
투광성 기판 상의 일 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 다이오드부와, 상기 투광성 기판 상의 타 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 제너 다이오드부와, 상기 발광 다이오드부의 제1 도전형 반도체층과 상기 제너 다이오드부의 제2 도전형 반도체층을 연결하는 제1 연결 전극과, 상기 발광 다이오드부의 제2 도전형 반도체층과 상기 제너 다이오드부의 제1 도전형 반도체층을 연결하는 제2 연결 전극과, 상기 제1 및 제2 연결 전극을 덮도록 형성되되 상기 제1 및 제2 연결 전극의 적어도 일부를 노출시키도록 오픈 영역을 갖는 절연부 및 상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 연결 전극 상에 형성되어 각각 상기 제1 및 제2 연결 전극과 접속된 제1 및 제2 패드 전극를 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시 예에서, 상기 절연부에 의하여 상기 발광 다이오드부의 상부 영역은 외부로 노출되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 절연부에 의하여 상기 제너 다이오드부의 상부 영역은 외부로 노출되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 패드 전극은 상기 제너 다이오드부에 대응하는 영역에는 형성되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 패드 전극이 차지하는 면적은 상기 반도체 발광소자의 상면 면적에 대하여 80 ~ 95%일 수 있다.
본 발명의 일 실시 예에서, 상기 발광 다이오드부는 상기 제1 도전형 반도체층의 일면에 형성된 하나 이상의 제1 전극을 더 구비하며, 상기 제1 연결 전극은 상기 제1 전극과 연결될 수 있다.
이 경우, 상기 제1 전극은 상기 발광 다이오드부에서 상기 활성층 및 상기 제2 도전형 반도체를 관통하도록 형성되며, 상기 제1 전극은 상기 절연부에 의하여 둘러싸여 상기 활성층 및 제2 도전형 반도층과 전기적으로 분리될 수 있다.
이 경우, 상기 발광 다이오드부는 상기 제2 도전형 반도체층의 일면에 형성된 제2 전극을 더 구비하며, 상기 제2 연결 전극은 상기 제2 전극과 연결될 수 있다.
이 경우, 상기 제2 전극은 광 반사성 물질로 이루어질 수 있다.
또한, 상기 제2 전극은 상기 제1 전극을 둘러싸도록 형성될 수 있다.
또한, 상기 제1 및 제2 전극의 상면은 서로 동일한 레벨을 가질 수 있다.
또한, 상기 제1 및 제2 전극은 서로 동일한 방향을 향하도록 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 패드 전극은 공융 금속으로 이루어질 수 있다.
본 발명의 다른 측면은,
실장 기판; 및
상기 실장 기판 상에 배치되며, 전기 신호 인가시 빛을 방출하는 반도체 발광소자를 포함하며, 상기 반도체 발광소자는, 투광성 기판 상의 일 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 다이오드부와, 상기 투광성 기판 상의 타 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 제너 다이오드부와, 상기 발광 다이오드부의 제1 도전형 반도체층과 상기 제너 다이오드부의 제2 도전형 반도체층을 연결하는 제1 연결 전극과, 상기 발광 다이오드부의 제2 도전형 반도체층과 상기 제너 다이오드부의 제1 도전형 반도체층을 연결하는 제2 연결 전극과, 상기 제1 및 제2 연결 전극을 덮도록 형성되되 상기 제1 및 제2 연결 전극의 적어도 일부를 노출시키도록 오픈 영역을 갖는 절연부 및 상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 연결 전극 상에 형성되어 각각 상기 제1 및 제2 연결 전극과 접속된 제1 및 제2 패드 전극을 포함하는 것을 특징으로 하는 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 실장 기판은 회로 기판일 수 있다.
본 발명의 일 실시 예에서, 상기 실장 기판은 리드 프레임일 수 있다.
본 발명의 일 실시 예에서, 상기 반도체 발광소자는 상기 제1 및 제2 패드 전극이 상기 실장 기판을 향하는 방향으로 배치될 수 있다.
본 발명의 일 실시 예에 의할 경우, 제너 다이오드가 일체로 구현되어 패키지 공정의 편의성과 신뢰성이 향상될 수 있는 반도체 발광소자를 얻을 수 있다.
또한, 소자에 일체화된 제너 다이오드의 동작 신뢰성이 향상되며, 발광장치에 실장 시 방열 효율이 향상될 수 있는 반도체 발광소자를 얻을 수 있다.
또한, 상기와 같은 구조를 갖는 반도체 발광소자를 포함하는 발광장치를 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 평면도이다.
도 2는 도 1에서 A-A` 라인을 따라 절개하여 본 개략적인 단면도이다.
도 3은 도 1에서 B-B` 라인을 따라 절개하여 본 개략적인 단면도이다.
도 4 내지 14는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 개략적인 공정도이다.
도 15는 본 발명의 다른 측면에 따른 발광장치를 개략적으로 나타낸 단면도이다.
도 2는 도 1에서 A-A` 라인을 따라 절개하여 본 개략적인 단면도이다.
도 3은 도 1에서 B-B` 라인을 따라 절개하여 본 개략적인 단면도이다.
도 4 내지 14는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 개략적인 공정도이다.
도 15는 본 발명의 다른 측면에 따른 발광장치를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 평면도이다. 도 2는 도 1에서 A-A` 라인을 따라 절개하여 본 개략적인 단면도이다. 도 3은 도 1에서 B-B` 라인을 따라 절개하여 본 개략적인 단면도이다. 도 1 내지 3을 함께 참조하면, 반도체 발광소자(100)는 투광성 기판(101) 상의 일 영역에는 발광 다이오드부(①)가 배치되며, 타 영역에는 제너 다이오드부(②)가 배치된 구조이다. 즉, 반도체 발광소자(100)는 제너 다이오드부(②)가 소자에 일체로 구비된 구조이며, 이에 따라, 패키지 등에 적용 시 제너 다이오드를 함께 실장할 필요가 없으므로, 공정 편의성과 제너 다이오드와 연결되는 와이어 본딩의 단락 우려 등이 없다. 나아가, 제너 다이오드가 소자에 포함됨에 따라 패키지 등의 소자 집적도가 향상될 수 있다.
도 2 및 도 3을 참조하면, 발광 다이오드부(①)는 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)를 포함하는 구조로서, 제1 도전형 반도체층(102)의 일면에는 제1 전극(105a)이 형성되고, 제2 도전형 반도체층(104)의 일면에는 제2 전극(105b)이 형성된다. 또한, 제너 다이오드부(②)는 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 포함하는 구조로서, 제1 도전형 반도체층(102)의 일면에는 제1 전극(105a)이 형성되고, 제2 도전형 반도체층(104)의 일면에는 제2 전극(105b)이 형성된다. 이 경우, 제1 전극(105a)을 형성하기 위하여 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 일부 제거할 수 있으며, 이에 따라, 발광 다이오드부(①) 및 제너 다이오드부(②)의 측면은 경사면이 될 수 있다. 다만, 도 4 등에 표현된 바와 같이, 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)의 제거 방식에 따라 상기 측면은 경사면으로 형성되지 않을 수도 있다.
발광 다이오드부(①)의 제1 도전형 반도체층(102)과 제너 다이오드부(②)의 제2 도전형 반도체층(104)을 전기적으로 연결하도록 제1 연결 전극(109a)이 형성되며, 발광 다이오드부(①)의 제2 도전형 반도체층(104)과 제너 다이오드부(②)의 제1 도전형 반도체층(102)을 전기적으로 연결하도록 제2 연결 전극(109b)이 형성된다. 또한, 전기적 단락을 방지하기 위하여 절연부(106)가 제1 및 제2 연결 전극(109a, 109b) 상부, 제1 및 제2 전극(105a, 105b)의 주변 영역 등에 형성될 수 있다. 이 경우, 절연부(106)는 제1 및 제2 연결 전극(109a, 109b)의 적어도 일부를 노출시키도록 오픈 영역을 가지며, 이러한 오픈 영역을 통하여 제1 및 제2 연결 전극(109a, 109b)과 각각 접속되는 제1 및 제2 패드 전극(110a, 110b)이 형성되어 외부 전기 신호가 인가될 수 있다. 이하, 각각의 구성 요소를 더욱 상세히 설명한다.
투광성 기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있으며, 활성층(103)에서 방출된 빛의 적어도 일부가 투과될 수 있는 특성을 갖는다. 이 경우, 가장 바람직하게 사용될 수 있는 것은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 도시하지는 않았으나, 투광성 기판(101)의 상면, 즉, 반도체층들의 성장면에는 다수의 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다.
발광 다이오드부(①) 및 제너 다이오드부(②)에 모두 구비되는 제1 및 제2 도전형 반도체층(102, 104)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 제한되는 것은 아니며, 반대로 각각 p형 및 n형 반도체층이 될 수도 있을 것이다. 또한, 제1 및 제2 도전형 반도체층(102, 104)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 다만, 이 외에도 AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다. 제1 및 제2 도전형 반도체층(102, 104) 사이에 배치된 활성층(103)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 다만, 제너 다이오드부(②)의 경우, 활성층(103)은 발광을 위한 것이 아니므로, 발광 다이오드부(①)의 활성층(103)과 다른 구조로 이루어질 수도 있을 것이다. 한편, 발광구조물을 구성하는 제1 및 제2 도전형 반도체층(102, 104)과 활성층(103)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.
발광 다이오드부(①) 및 제너 다이오드부(②)에 모두 구비되는 제1 전극(105a) 및 제2 전극(105b)은 각각 제1 및 제2 도전형 반도체층(102, 104)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 예컨대, Ag, Al, Ni, Cr, 투명 도전성 산화물(TCO) 등의 물질 중 하나 이상을 증착하거나 스퍼터링하는 등의 공정으로 형성될 수 있다. 제1 전극(105a) 및 제2 전극(105b)은 서로 동일한 방향으로 배치될 수 있으며, 후술할 바와 같이, 리드 프레임 등에 소위, 플립 칩(flip chip) 형태로 실장될 수 있다. 이 경우, 제1 및 제2 전극(105a, 105b)은 서로 동일한 방향을 향하도록 배치될 수 있다. 또한, 후술할 바와 같이, 제1 및 제2 전극(105a, 105b)은 동일한 마스크 패턴을 이용하여 동시에 혹은 연속적인 공정에 의하여 형성될 수 있으므로, 이 경우, 도 2 및 도 3에서 볼 수 있듯이, 제1 및 제2 전극(105a, 105b)의 상면은 서로 동일한 레벨을 가질 수 있다.
한편, 도 8과 관련하여 후술할 바와 같이, 발광 다이오드부(①)에 구비된 제1 전극(105a)은 다수 개 구비되어 활성층(103) 및 제2 도전형 반도체(104)를 관통하도록 형성될 수 있으며, 이러한 관통 구조가 열과 행을 이루어 배열됨으로써 전류의 흐름이 균일해질 수 있다. 이 경우, 제1 전극(105a)은 절연부(106)에 의하여 둘러싸여 활성층(103) 및 제2 도전형 반도층(104)과 전기적으로 분리될 수 있다. 또한, 도 8에서 볼 수 있듯이 상부에서 보았을 때 제1 전극(105a)은 제2 전극(105b)에 의해서도 둘러싸인 형태를 갖는다. 제2 전극(105b)은 제2 도전형 반도체층(104)과의 전기적 오믹을 형성하는 기능 외에 광 반사 물질로 이루어짐으로써 발광소자(100)를 플립 칩 구조로 실장 시 활성층(103)에서 방출된 빛을 투광성 기판(101) 배치된 방향으로 유도할 수 있다. 다만, 제2 전극(105b)은 반드시 광 반사성 물질로 이루어지는 것은 아니며, 투명 전도성 산화물과 같은 물질로 이루어질 수도 있다.
절연부(106)는 전기적으로 절연 특성을 갖는 물질이면 어느 것이나 사용할 수 있으며, 예를 들어, 실리콘 산화물이나 실리콘 질화물 등의 투광성 물질로 이루어질 수 있다. 또한, 이러한 투광성 물질 내에 광 반사성 필러가 분산되어 광 반사 구조를 형성할 수도 있을 것이다.
제1 및 제2 연결 전극(109a, 109b)은 발광 다이오드부(①)와 제너 다이오드부(②)를 전기적으로 연결하기 위한 구조로서, 발광 다이오드부(①)의 제1 및 제2 전극(105a, 105b)과 각각 접속되며, 제너 다이오드부(②)에서는 이와 반대 극성인 제2 및 제1 전극(105b, 105a)과 각각 접속된다. 이 경우, 제1 및 제2 연결 전극(109a, 109b)과 제1 및 제2 전극(105a, 105b)은 서로 직접 접촉될 수도 있지만, 그 사이에 제1 및 제2 도전층(108a, 108b)이 개재될 수도 있다. 제1 및 제2 도전층(108a, 108b)은 본 실시 형태에서 반드시 필요한 요소는 아닌바 제외될 수도 있지만, 적절한 물질을 선택하여 연결전극과 전극 사이의 전기 저항을 더욱 저감할 수 있으며, 연결전극과 전극을 이격되도록 하여 이들 사이의 의도하지 않은 단락을 방지하는 기능 등을 수행할 수 있다.
제1 및 제2 연결 전극(109a, 109b)은 제1 및 제2 전극(105a, 105b)과 동일한 물질로 이루어질 수도 있으나, 경우에 따라 다른 물질로 이루어질 수도 있으며, 다만, 제2 전극(105b)이 투광성 물질로 이루어진 경우라면 광 반사성 물질로 이루어지는 것이 바람직하다. 한편, 도 3에서는 발광 다이오드부(①)와 제너 다이오드부(②) 사이 영역에서 제2 연결 전극(109b)이 발광 다이오드부(①)와 제너 다이오드부(②)의 형상에 따라 굴곡지도록 형성된 구조를 나타내었으나, 이러한 구조만 가능한 것은 아니다. 구체적으로, 제2 연결 전극(109b)을 형성하기 전에 발광 다이오드부(①)와 제너 다이오드부(②) 사이 영역에서 절연부(106)를 평탄하게 형성함으로써 제2 연결 전극(109b)은 굴곡진 영역을 갖지 아니하고 평탄하게 형성될 수도 있으며, 이에 따라, 전기적 특성과 신뢰성 등이 향상될 수 있을 것이다.
제1 및 제2 패드 전극(110a, 110b)은 각각 제1 및 제2 연결 전극(109a, 109b)과 접속되며, 소자(100)의 외부 단자로 기능할 수 있다. 제1 및 제2 패드 전극(110a, 110b)은 하나의 층 또는 2개 이상의 층으로 이루어질 수 있으며, 도 2에 도시된 것과 같이, 2개의 층으로 된 경우에는 하층, 즉, 절연부(106)의 오픈 영역에 형성되어 연결 전극과 접촉하는 부분과 상층은 서로 동일하거나 다른 물질로 이루어질 수 있다. 본 실시 형태의 경우, 제1 및 제2 패드 전극(110a, 110b)은 공융 금속, 예컨대, AuSn 등으로 이루어질 수 있으며, 패키지 등에 실장 시 공융 접합에 의하여 본딩될 수 있으므로, 플립 칩 본딩 시 일반적으로 요구되는 솔더 범프를 사용하지 않을 수 있다. 솔더 범프를 이용하는 경우에 비하여 공융 금속을 이용한 실장 방식에서 방열 효과가 더욱 우수한 장점이 있다. 이 경우, 우수한 방열 효과를 얻기 위하여 제1 및 제2 패드 전극(110a, 110b)은 넓은 면적을 차지하도록 형성될 수 있으며, 구체적으로, 제1 및 제2 패드 전극(110a, 110b)이 차지하는 면적은 소자의 상면 면적에 대하여 80 ~ 95%일 수 있다.
한편, 본 실시 형태의 경우, 도 1 및 도 3에서 볼 수 있듯이, 절연부(106)에 의하여 제너 다이오드부(②)의 상부 영역은 외부로 노출되지 않는 구조이며, 또한, 발광 다이오드부(①) 역시 외부로 노출되지 않을 수 있다. 즉, 소자(100)의 상부에서 제1 및 제2 패드 전극(110a, 110b)과 절연부(106) 외의 다른 부분은 외부로 노출되지 않을 수 있으며, 이에 의하여 소자(100)에서 주요 기능을 수행하는 영역이 보호될 수 있다. 또한, 도 1에 도시된 것과 같이, 제1 및 제2 패드 전극(110a, 110b)은 제너 다이오드부(②)에 대응하는 영역에는 형성되지 않을 수 있다. 제1 및 제2 패드 전극(110a, 110b)이 제너 다이오드부(②)의 상부에 형성되어 서로 다른 극성의 전극이 절연부(106)를 사이에 둔다면 커패시터로 기능할 수 있으므로, 제너 다이오드부(②)의 동작에 영향을 줄 수 있기 때문이다.
상술한 구조를 갖는 반도체 발광소자(100)의 경우, 소자 내에 제너 다이오드가 집적되어 패키지 등에 적용 시 공정편의성과 신뢰성이 향상될 수 있으며, 나아가, 공융 접합이 가능한 패드 전극을 이용함으로써 방열 효율이 향상될 수 있다. 또한, 제너 다이오드부와 발광 다이오드부로 기능하는 영역이 외부로 노출되지 않도록 하여 소자가 안정적으로 동작될 수 있도록 하였다. 상술한 소자의 구조는 이하의 제조방법에 대한 설명으로부터 보다 구체적으로 이해될 수 있을 것이다.
도 4 내지 14는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 개략적인 공정도이다. 본 실시 형태에 따른 반도체 발광소자 제조방법의 경우, 우선, 도 4(단면도) 및 도 5(평면도)에 도시된 것과 같이, 투광성 기판(101) 상에 MOCVD, HVPE 등과 같은 공정을 이용하여 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 성장시켜 반도체 적층체를 형성한다. 이러한 반도체 적층체는 발광 다이오드와 제너 다이오드로 기능하는 영역을 모두 포함하고 있다. 반도체 적층체 형성 후에는 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)의 일부를 제거하여 제1 도전형 반도체층(102)을 노출시키며, 이는 제1 전극을 형성하기 위한 것임과 더불어 반도체 적층체를 발광 다이오드부(①)와 제너 다이오드부(②)로 분리하기 위한 것이다. 본 제조방법의 예에서는 앞서와 달리 반도체 적층체의 측면이 경사지지 않도록 식각된 형태를 기준으로 한다.
다음으로, 도 7(단면도) 및 도 8(평면도)에 도시된 것과 같이, 절연부(106)의 일부를 식각하여 제1 및 제2 도전형 반도체층(102, 104)을 노출한 후 각각에 제1 및 제2 전극(105a, 105b)을 형성하며, 발광 다이오드부(①)와 제너 다이오드부(②)에 모두 형성한다. 제1 및 제2 전극(105a, 105b)은 당 기술 분야에서 공지된 증착, 스퍼터링, 도금 등의 방법을 이용할 수 있다. 이 경우, 효율적인 공정을 수행하기 위한 측면에서, 제1 및 제2 전극(105a, 105b)은 서로 동일한 물질로 형성할 수도 있으며, 도 7에서 볼 수 있듯이 서로의 상면이 동일한 레벨을 가질 수도 있다. 또한, 앞서 설명한 바와 같이, 균일한 전류 흐름을 제공하기 위하여 제1 전극(105a)은 활성층(103) 및 제2 도전형 반도체층(104)을 관통하는 구조로 채용될 수 있으며, 도 8에서 볼 수 있듯이, 제2 전극(105b)은 일체로 형성되어 제1 전극(105a)을 둘러싸는 형태로 제공될 수 있다.
다음으로, 도 9(단면도) 및 도 10(평면도)에 도시된 것과 같이, 제1 및 제2 전극(105a, 105b)을 덮도록 절연부(106)를 형성하고 오픈 영역을 형성하여 제1 및 제2 도전층(108a, 108b)을 형성하며, 발광 다이오드부(①)와 제너 다이오드부(②)에 모두 형성한다. 이 경우, 제1 및 제2 도전층(108a, 108b)은 제1 및 제2 전극(105a, 105b)과 동일한 물질 또는 이종의 물질로 이루어질 수 있다. 다만, 본 제1 및 제2 도전층(108a, 108b) 형성 단계의 경우, 실시 형태에 따라 수행되지 아니할 수 있으며, 제1 및 제2 전극(105a, 105b) 상에 바로 연결 전극을 형성할 수도 있다.
다음으로, 도 11(단면도) 및 도 12(평면도)에 도시된 것과 같이, 제1 및 제2 연결 전극(109a, 109b)을 형성한다. 제1 및 제2 연결 전극(109a, 109b)은 서로 분리되어 있는 발광 다이오드부(①)와 제너 다이오드부(②)를 전기적으로 연결하는 기능을 하며, 특히, 제1 연결 전극(109a)은 발광 다이오드부(①)에 포함된 복수의 제1 전극(105a)을 연결시키도록 제공될 수 있다. 이를 위하여, 제1 및 제2 연결 전극(109a, 109b)은 도 12에 도시된 예와 같은 형상을 가질 수 있으며, 다만, 동일한 기능을 수행하는 다른 형상으로 변형될 수도 있을 것이다. 한편, 제1 및 제2 연결 전극(109a, 109b)은 적절한 디자인으로 고반사 물질을 증착하는 방법 등으로 형성될 수 있다.
다음으로, 도 13(단면도) 및 도 14(평면도)에 도시된 것과 같이, 절연부(106)를 추가적으로 형성하고 제1 및 제2 연결 전극(109a, 109b)과 각각 연결되도록 제1 및 제2 패드 전극(110a, 110b)을 형성한다. 앞서 설명한 바와 같이, 제1 및 제2 패드 전극(110a, 110b)은 AuSn 등과 같은 공융 금속으로 이루어질 수 있다. 도 14의 예의 경우, 제1 및 제2 패드 전극(110a, 110b)은 1층으로만 이루어져 있으며, 그 위에 1층을 더 형성하여 도 1 내지 3에서 설명한 구조를 얻을 수 있다. 이 경우, 가장 외측에 배치되는 제1 및 제2 패드 전극(110a, 110b)은 충분한 방열 기능을 수행하도록 소자의 면적에 대하여 80 ~ 95%의 면적을 차지하도록 형성될 수 있다.
한편, 상술한 구조를 갖는 반도체 발광소자는 실장 기판 등에 배치되어 발광장치로 이용될 수 있으며, 여기서 말하는 발광장치는 백라이트 유닛과 같은 디스플레이 장치, 실내외 조명 장치, 헤드라이트 등을 모두 포괄하는 것이라 할 것이다.
이를 구체적으로 설명하면, 도 15는 본 발명의 다른 측면에 따른 발광장치를 개략적으로 나타낸 단면도이다. 본 실시 형태에 따른 발광장치(200)는 패키지 구조로서, 패키지 본체(201), 리드 프레임(202, 203) 및 반도체 발광소자(100)를 포함하며, 반도체 발광소자(100)를 보호하도록 밀봉 수지(204)가 형성될 수 있다. 이 경우, 반도체 발광소자(100)는 도 1 내지 3에서 설명한 구조를 가질 수 있다. 반도체 발광소자(100)는 플립 칩 형태, 즉, 제1 및 제2 패드 전극이 리드 프레임(202, 203) - 실장 기판에 배치되는 경우에는 실장 기판 - 을 향하는 방향으로 배치되며, 이 경우, 패드 전극은 리드 프레임(202, 203)과 공융 접합될 수 있으므로 솔더 범프를 이용할 시보다 높은 방열 성능을 보일 수 있다. 또한, 반도체 발광소자(100)에는 제너 다이오드가 일체로 구비되어 있으므로 발광장치(200)에 따로 제너 다이오드를 실장할 필요가 없다. 따라서, 본 실시 형태의 발광장치(200)에서는 와이어를 본딩할 필요가 없어 와이어 공정 불량에 따른 신뢰성 저하가 없다.
한편, 본 실시 형태의 발광장치(200)에서 예로든 패키지 구조의 경우, 다른 형태로 변형될 수 있으며, 예를 들어, 패키지 본체(201)를 따로 구비하지 아니하고 리드 프레임(202, 203)의 하면이 외부로 노출된 패키지도 이용될 수 있다. 이 경우, 밀봉 수지(204)는 반도체 발광소자(100)를 보호함과 더불어 리드 프레임(202, 203)의 형태를 유지하도록 제공될 수 있다. 또한, 발광장치의 다른 형태로서 패키지 구조가 아닌 PCB, MCPCB, FPCB, MPCB 등과 같은 실장 기판 상에 반도체 발광소자(100)가 배치될 수도 있을 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 투광성 기판 102: 제1 도전형 반도체층
103: 활성층 104: 제2 도전형 반도체층
105a, 105b: 제1 및 제2 전극 106: 절연부
108a, 108b: 제1 및 제2 도전층 109a, 109b: 제1 및 제2 연결 전극
110a, 110b: 제1 및 제2 패드 전극 201: 패키지 본체
202, 203: 리드 프레임 204: 밀봉 수지
103: 활성층 104: 제2 도전형 반도체층
105a, 105b: 제1 및 제2 전극 106: 절연부
108a, 108b: 제1 및 제2 도전층 109a, 109b: 제1 및 제2 연결 전극
110a, 110b: 제1 및 제2 패드 전극 201: 패키지 본체
202, 203: 리드 프레임 204: 밀봉 수지
Claims (17)
- 투광성 기판 상의 일 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 다이오드부;
상기 투광성 기판 상의 타 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 제너 다이오드부;
상기 발광 다이오드부의 제1 도전형 반도체층과 상기 제너 다이오드부의 제2 도전형 반도체층을 전기적으로 연결하는 제1 연결 전극;
상기 발광 다이오드부의 제2 도전형 반도체층과 상기 제너 다이오드부의 제1 도전형 반도체층을 전기적으로 연결하는 제2 연결 전극;
상기 제1 및 제2 연결 전극을 덮도록 형성되되 상기 제1 및 제2 연결 전극의 적어도 일부를 노출시키도록 오픈 영역을 갖는 절연부; 및
상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 연결 전극 상에 형성되어 각각 상기 제1 및 제2 연결 전극과 접속된 제1 및 제2 패드 전극;을 포함하고,
상기 제1 및 제2 패드전극은 상기 제너 다이오드부와 두께 방향에서 겹치지 않도록 형성된 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 절연부에 의하여 상기 발광 다이오드부의 상부 영역은 외부로 노출되지 않는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 절연부에 의하여 상기 제너 다이오드부의 상부 영역은 외부로 노출되지 않는 것을 특징으로 하는 반도체 발광소자.
- 삭제
- 제1항에 있어서,
상기 제1 및 제2 패드 전극이 차지하는 면적은 상기 반도체 발광소자의 상면 면적에 대하여 80 ~ 95%인 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 발광 다이오드부는 상기 제1 도전형 반도체층의 일면에 형성된 하나 이상의 제1 전극을 더 구비하고,
상기 제1 전극은 상기 발광 다이오드부에서 상기 활성층 및 상기 제2 도전형 반도체층을 관통하도록 형성되며, 상기 절연부에 의하여 둘러싸여 상기 활성층 및 제2 도전형 반도체층과 전기적으로 분리되되, 상기 제1 연결 전극과 연결된 것을 특징으로 하는 반도체 발광소자.
- 삭제
- 제6항에 있어서,
상기 발광 다이오드부는 상기 제2 도전형 반도체층의 일면에 형성된 제2 전극을 더 구비하며, 상기 제2 연결 전극은 상기 제2 전극과 연결된 것을 특징으로 하는 반도체 발광소자.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,
상기 제2 전극은 광 반사성 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제8항에 있어서,
상기 제2 전극은 상기 제1 전극을 둘러싸도록 형성된 것을 특징으로 하는 반도체 발광소자.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,
상기 제1 및 제2 전극의 상면은 서로 동일한 레벨을 갖는 것을 특징으로 하는 반도체 발광소자.
- 제8항에 있어서,
상기 제1 및 제2 전극은 서로 동일한 방향을 향하도록 배치된 것을 특징으로 하는 반도체 발광소자.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,
상기 제1 및 제2 패드 전극은 공융 금속으로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 실장 기판; 및
상기 실장 기판 상에 배치되며, 전기 신호 인가시 빛을 방출하는 반도체 발광소자;를 포함하며,
상기 반도체 발광소자는,
투광성 기판 상의 일 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 다이오드부;
상기 투광성 기판 상의 타 영역에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 제너 다이오드부;
상기 발광 다이오드부의 제1 도전형 반도체층과 상기 제너 다이오드부의 제2 도전형 반도체층을 전기적으로 연결하는 제1 연결 전극;
상기 발광 다이오드부의 제2 도전형 반도체층과 상기 제너 다이오드부의 제1 도전형 반도체층을 전기적으로 연결하는 제2 연결 전극;
상기 제1 및 제2 연결 전극을 덮도록 형성되되 상기 제1 및 제2 연결 전극의 적어도 일부를 노출시키도록 오픈 영역을 갖는 절연부; 및
상기 오픈 영역에 의하여 노출된 상기 제1 및 제2 연결 전극 상에 형성되어 각각 상기 제1 및 제2 연결 전극과 접속된 제1 및 제2 패드 전극;을 포함하고,
상기 제1 및 제2 패드전극은 상기 제너 다이오드부와 두께 방향에서 겹치지 않도록 형성된 것을 특징으로 하는 발광장치.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제14항에 있어서,
상기 실장 기판은 회로 기판인 것을 특징으로 하는 발광장치.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제14항에 있어서,
상기 실장 기판은 리드 프레임인 것을 특징으로 하는 발광장치.
- 제14항에 있어서,
상기 반도체 발광소자는 상기 제1 및 제2 패드 전극이 상기 실장 기판을 향하는 방향으로 배치된 것을 특징으로 하는 발광장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110072814A KR101276053B1 (ko) | 2011-07-22 | 2011-07-22 | 반도체 발광소자 및 발광장치 |
| US13/553,998 US20130020554A1 (en) | 2011-07-22 | 2012-07-20 | Semiconductor light emitting device and light emitting apparatus |
| CN2012102565286A CN102891160A (zh) | 2011-07-22 | 2012-07-23 | 半导体发光装置和发光设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110072814A KR101276053B1 (ko) | 2011-07-22 | 2011-07-22 | 반도체 발광소자 및 발광장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130011575A KR20130011575A (ko) | 2013-01-30 |
| KR101276053B1 true KR101276053B1 (ko) | 2013-06-17 |
Family
ID=47534618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110072814A KR101276053B1 (ko) | 2011-07-22 | 2011-07-22 | 반도체 발광소자 및 발광장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130020554A1 (ko) |
| KR (1) | KR101276053B1 (ko) |
| CN (1) | CN102891160A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160079275A (ko) * | 2014-12-26 | 2016-07-06 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR20200034094A (ko) * | 2018-09-21 | 2020-03-31 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비한 광원 모듈 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227256B (zh) * | 2013-03-21 | 2016-04-13 | 深圳大道半导体有限公司 | 半导体发光芯片及其制造方法 |
| JP6273945B2 (ja) * | 2013-04-26 | 2018-02-07 | 日亜化学工業株式会社 | 発光装置 |
| KR102075984B1 (ko) | 2013-12-06 | 2020-02-11 | 삼성전자주식회사 | 반도체 발광소자 및 이를 구비한 반도체 발광장치 |
| KR102122358B1 (ko) | 2014-01-20 | 2020-06-15 | 삼성전자주식회사 | 반도체 발광 소자 |
| JP6299336B2 (ja) * | 2014-03-28 | 2018-03-28 | 日亜化学工業株式会社 | 発光素子及びそれを用いた発光装置 |
| KR101669122B1 (ko) * | 2015-02-26 | 2016-10-25 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
| KR102347480B1 (ko) * | 2015-03-18 | 2022-01-07 | 서울바이오시스 주식회사 | 금속 벌크를 포함하는 발광 소자 |
| CN104752575B (zh) * | 2015-03-23 | 2017-10-03 | 华灿光电股份有限公司 | 一种发光二极管及其制造方法 |
| JP6696298B2 (ja) * | 2015-07-30 | 2020-05-20 | 日亜化学工業株式会社 | 発光素子及びそれを用いた発光装置 |
| TWI587548B (zh) * | 2015-09-07 | 2017-06-11 | 隆達電子股份有限公司 | 發光二極體封裝件 |
| KR102087948B1 (ko) * | 2016-10-18 | 2020-03-11 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
| CN113644177B (zh) * | 2021-08-10 | 2022-12-09 | 厦门三安光电有限公司 | 发光二极管及发光装置 |
| CN114631197A (zh) * | 2021-10-29 | 2022-06-14 | 厦门三安光电有限公司 | 发光二极管结构及发光装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007523483A (ja) * | 2004-02-20 | 2007-08-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光電素子、多数の光電素子を有する装置および光電素子を製造する方法 |
| KR100872301B1 (ko) * | 2007-06-22 | 2008-12-05 | 삼성전기주식회사 | 발광장치 및 그 제조방법 |
| KR20110071270A (ko) * | 2009-12-21 | 2011-06-29 | 엘지디스플레이 주식회사 | 발광다이오드 패키지 및 이의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783210B2 (ja) * | 1995-09-04 | 1998-08-06 | 日本電気株式会社 | 面発光型ダイオード |
| TW513821B (en) * | 2002-02-01 | 2002-12-11 | Hsiu-Hen Chang | Electrode structure of LED and manufacturing the same |
| JP2005311089A (ja) * | 2004-04-22 | 2005-11-04 | Fuji Xerox Co Ltd | 垂直共振器型面発光半導体レーザ装置 |
| JP5044986B2 (ja) * | 2006-05-17 | 2012-10-10 | サンケン電気株式会社 | 半導体発光装置 |
| WO2008031280A1 (en) * | 2006-09-13 | 2008-03-20 | Helio Optoelectronics Corporation | Light emitting diode structure |
| JP4288620B2 (ja) * | 2006-11-10 | 2009-07-01 | ソニー株式会社 | 半導体発光素子およびその製造方法 |
| US7929587B2 (en) * | 2007-04-27 | 2011-04-19 | Sanyo Electric Co., Ltd. | Semiconductor laser diode element and method of manufacturing the same |
-
2011
- 2011-07-22 KR KR1020110072814A patent/KR101276053B1/ko not_active IP Right Cessation
-
2012
- 2012-07-20 US US13/553,998 patent/US20130020554A1/en not_active Abandoned
- 2012-07-23 CN CN2012102565286A patent/CN102891160A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007523483A (ja) * | 2004-02-20 | 2007-08-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光電素子、多数の光電素子を有する装置および光電素子を製造する方法 |
| KR100872301B1 (ko) * | 2007-06-22 | 2008-12-05 | 삼성전기주식회사 | 발광장치 및 그 제조방법 |
| KR20110071270A (ko) * | 2009-12-21 | 2011-06-29 | 엘지디스플레이 주식회사 | 발광다이오드 패키지 및 이의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160079275A (ko) * | 2014-12-26 | 2016-07-06 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR102326926B1 (ko) * | 2014-12-26 | 2021-11-16 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 및 발광 소자 패키지 |
| KR20200034094A (ko) * | 2018-09-21 | 2020-03-31 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비한 광원 모듈 |
| KR102618107B1 (ko) | 2018-09-21 | 2023-12-27 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광소자 및 이를 구비한 광원 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130011575A (ko) | 2013-01-30 |
| US20130020554A1 (en) | 2013-01-24 |
| CN102891160A (zh) | 2013-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101276053B1 (ko) | 반도체 발광소자 및 발광장치 | |
| KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
| CN109728135B (zh) | 半导体发光元件和发光装置及制造半导体发光元件的方法 | |
| US9240433B2 (en) | Light emitting device | |
| KR102070088B1 (ko) | 반도체 발광소자 | |
| KR101007130B1 (ko) | 발광소자 및 그 제조방법 | |
| US20140231849A1 (en) | Semiconductor light-emitting devices | |
| KR102323250B1 (ko) | 반도체 발광소자 제조방법 | |
| KR102227769B1 (ko) | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 | |
| KR20190091124A (ko) | 반도체 발광소자 | |
| KR102223038B1 (ko) | 반도체 발광소자 및 이를 구비한 반도체 발광장치 | |
| US20150091041A1 (en) | Semiconductor light emitting device and semiconductor light emitting apparatus including the same | |
| JP2016092414A (ja) | 発光素子及び照明システム | |
| US10505092B2 (en) | Light-emitting diode device | |
| US9406635B2 (en) | Semiconductor light emitting device and semiconductor light emitting device package using the same | |
| JP2014086727A (ja) | 発光素子及び発光素子パッケージ | |
| KR20140142826A (ko) | 발광 소자 및 발광 소자 패키지 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| TWI453952B (zh) | Light emitting element and manufacturing method thereof | |
| KR100887072B1 (ko) | 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지 | |
| KR20110132161A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR20120041717A (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR101710358B1 (ko) | 발광 소자 및 발광소자 패키지 | |
| KR20120028567A (ko) | 멀티셀 어레이를 갖는 반도체 발광장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |