DE102010038405A1 - Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements - Google Patents

Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements Download PDF

Info

Publication number
DE102010038405A1
DE102010038405A1 DE102010038405A DE102010038405A DE102010038405A1 DE 102010038405 A1 DE102010038405 A1 DE 102010038405A1 DE 102010038405 A DE102010038405 A DE 102010038405A DE 102010038405 A DE102010038405 A DE 102010038405A DE 102010038405 A1 DE102010038405 A1 DE 102010038405A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
layer
substrate
voided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010038405A
Other languages
English (en)
Inventor
Bernd Barchmann
Gertrud Kräuter
Klaus Müller
Reinhard Streitel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010038405A priority Critical patent/DE102010038405A1/de
Priority to PCT/EP2011/062082 priority patent/WO2012013514A1/de
Priority to TW100125959A priority patent/TW201222899A/zh
Publication of DE102010038405A1 publication Critical patent/DE102010038405A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

Es handelt sich um ein elektronisches Bauelement (100a, 100b, 200), insbesondere ein optoelektronisches Bauelement. Das elektronische Bauelement weist ein Substrat (124, 224) mit mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210) auf. Auf der Halbleiterchip-Kontaktschicht (110a, 110b, 210) ist ein Halbleiterchip (102, 202) angeordnet. Zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontaktfläche (104, 204) des Halbleiterchips (102, 202) ist eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet.

Description

  • Die vorliegende Erfindung betrifft ein elektronisches Bauelement, insbesondere ein optoelektronisches Bauelement, und ein Verfahren zur Herstellung eines solchen Bauelements.
  • Elektronische Bauelemente, insbesondere optoelektronische Bauelemente, mit einem Halbleiterchip erzeugen im Betrieb Wärme, die die Effizienz des elektronischen Bauelements verringert. Insbesondere bei optoelektronischen Bauelementen der oberen Leistungsklasse kann das thermische Management problematisch sein.
  • Eine Aufgabe der Erfindung ist es, ein elektronisches Bauelement anzugeben, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann.
  • Diese Aufgabe wird durch ein elektronisches Bauelement gemäß dem unabhängigen Patentanspruch 1 und durch ein Verfahren zur Herstellung eines elektronischen Bauelements gemäß dem unabhängigen Patentanspruch 11 gelöst.
  • Weiterbildungen und vorteilhafte Ausgestaltungen des elektronischen Bauelements und des Verfahrens zur Herstellung des elektronischen Bauelements sind in den abhängigen Ansprüchen angegeben.
  • Beispielhafte Ausführungsformen
  • Verschiedene Ausführungsformen weisen ein elektronisches Bauelement auf, bei dem die im Halbleiterchip erzeugte Wärme schnell an das Substrat abgeführt werden kann.
  • Das elektronische Bauelement weist ein Substrat auf mit mindestens einer Halbleiterchip-Kontaktschicht. Auf der Halbleiterchip-Kontaktschicht ist ein Halbleiterchip angeordnet. Zwischen der Halbleiterchip-Kontaktschicht und einer dem Substrat zugewandten Kontaktfläche des Halbleiterchips ist eine Poren aufweisende Verbindungsschicht angeordnet.
  • Die Halbleiterchip-Kontaktschicht kann eine metallisierte Schicht sein, die elektrisch und/oder thermisch leitfähig ist. Beispielsweise weist die Halbleiterchip-Kontaktschicht Gold auf. Die Halbleiterchip-Kontaktschicht kann je nach Ausführungsform in einer meßbaren Dicke oder als Fläche mit einer nahezu verschwindenden Dicke vorliegen.
  • In einer bevorzugten Ausführungsform ist das elektronische Bauelement ein optoelektronisches Bauelement. Der im optoelektronische Bauelement angeordnete Halbleitchip kann auf einem III-V-Verbindungshalbleitermaterial basieren. Die Halbleiterchips weisen mindestens eine aktive Zone auf, die elektromagnetische Strahlung emittiert. Die aktiven Zonen können pn-Übergänge, Doppelheterostruktur, Mehrfach-Quantentopfstruktur (MQW), Einfach-Quantentopfstruktur (SQW) sein. Quantentopfstruktur bedeutet: Quantentöpfe (3-dim), Quantendrähte (2-dim) und Quantenpunkte (1-dim).
  • Der Halbleiterchip kann beispielsweise als Oberflächenemitter, insbesondere als sogenannter Dünnfilmchip oder als Volumenemitter, insbesondere als Saphir-Volumenemitter ausgelegt sein.
  • Der Dünnfilmchip ist beispielsweise aus der Offenlegungsschrift WO 2005081319 A1 bekannt. Wird während der Herstellung des optoelektronischen Bauelements, insbesondere eines Bauelements mit einer metallhaltigen Spiegelschicht, das Aufwachssubstrat der Halbleiterschichtenfolge abgelöst, so werden derartige unter Ablösen des Aufwachssubstrats hergestellte Bauelemente auch als Dünnfilm-Bauelemente bezeichnet. Das strahlungsemittierende Halbleiterbauelement weist hierin einen Stapel unterschiedlicher III-V-Nitrid-Halbleiterschichten, insbesondere Galliumnitrid-Schichten, auf. Das Dünnschichtbauelement ist ohne strahlungsabsorbierendes Substrat ausgeführt und ein Reflektor ist direkt auf dem GaN-Halbleiterkörper aus dem Stapel unterschiedlicher III-V-Nitrid-Halbleiterschichten aufgebracht.
  • Der Saphir-Volumen-Emitter ist beispielsweise aus der Patentschrift DE 10 2006 015 788 A1 bekannt. Dabei kann als Aufwachssubstrat für die Halbleiterschichtenfolge Saphir verwendet werden. Im Gegensatz zum Dünnfilmchip wird beim Saphir-Volumen-Emitter das Aufwachssubstrat am Ende des Herstellungsprozesses nicht von der Halbleiterschichtenfolge abgelöst. Das (Aufwachs-)Substrat ist strahlungsdurchlässig für die in der aktiven Zone erzeugte Strahlung. Dies erleichtert die Strahlungsauskopplung aus dem Halbleiterchip durch das Substrat. Der Halbleiterchip ist damit als Volumenstrahler ausgebildet. Bei einem Volumenstrahler wird im Gegensatz zu einem Oberflächenemitter auch über das Substrat ein maßgeblicher Strahlungsanteil aus dem Halbleiterchip ausgekoppelt. Die Oberflächenleuchtdichte an den Auskoppelflächen des Halbleiterchips ist bei einem Volumenstrahler gegenüber einem Oberflächenstrahler verringert.
  • Die Offenbarungen der Schriften WO 2005081319 A1 und DE 10 2006 015 788 A1 werden hiermit durch Rückbezug in die Offenbarung der vorliegenden Anmeldung aufgenommen.
  • In einer bevorzugten Ausführungsform ist die Poren aufweisende Verbindungsschicht wärmeleitfähig. Dies ist besonders vorteilhaft, da dadurch die im Halbleiterchip erzeugte Wärme besonders schnell an das Substrat abgeführt werden kann. Als Halbleiterchip kann ein Saphir-Volumen-Emitter eingesetzt werden, bei dem die Poren aufweisende Verbindungsschicht nur zum thermischen Kontakt dient.
  • In einer weiteren bevorzugten Ausführungsform ist die Poren aufweisende Verbindungsschicht wärmeleitfähig und zugleich elektrisch leitfähig. Dies ist besonders vorteilhaft, da dadurch neben der Wärmeabfuhr auch einer der beiden elektrischen Kontakte des Halbleiterchips realisiert wird. Als Halbleiterchip kann ein Dünnfilmchip eingesetzt werden.
  • In einer bevorzugten Ausführungsform besteht die Poren aufweisende Verbindungsschicht aus Silber. Dadurch kann die Wärmeleitfähigkeit gegenüber Verbindungsschichten aus Kleber, insbesondere Silberleitkleber, oder Lot erhöht werden. Die Poren aufweisende Silberschicht ist frei von organischen Verbindungen. Zudem ist sie deutlich preiswerter (Faktor 10) als ein Lot aus Au80Sn20, das zu 80 Gewichtsprozent aus Gold und zu 20 Gewichtsprozent aus Zinn besteht. Die Poren aufweisende Verbindungsschicht aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m·K und 300 W/m·K auf. Je weniger Poren in der Verbindungsschicht vorhanden sind und je kleiner die Poren sind desto höher ist die Wärmeleitfähigkeit.
  • Die Wärmeleitfähigkeit von elektrisch leitfähigem Kleber liegt zwischen 1,5 W/m·K und 20 W/m·K. Die Wärmeleitfähigkeit von Lot liegt je nach verwendetem Lottyp zwischen 50 und 60 W/m·K. Als Lot kann eine Zinnhaltige Legierung, z. B. SnAgCu, verwendet werden. Alternativ kann als Lot Au80Sn20 verwendet werden. Die Schmelztemperatur von Au80Sn20 liegt bei etwa 280°C.
  • Mit anderen Worten ist ein Kerngedanke der Erfindung, den bisher verwendeten Silberleitkleber bzw. das bisher verwendete Lot zwischen dem Halbleiterchip und der Halbleiterchip-Kontaktschicht auf dem Substrat durch eine Silberschicht zu ersetzen.
  • Besonders vorteilhaft ist es, dass die Poren aufweisende Silberschicht bei etwa 250°C durch einen Sinterprozess erzeugt wird. Der Schmelzpunkt von Silber liegt wesentlich höher, bei etwa 960°C. Mit anderen Worten wird beim Sintern die flüssige Phase umgangen. Die Poren aufweisende Silberschicht bleibt bei der späteren Oberflächenmontage der elektronischen Bauelemente auf eine Leiterplatte (SMT-Assembly) stabil und schmilzt nicht auf. Nach dem Bestücken der Leiterplatten mit elektronischen Bauelementen, werden die Bauelemente im sog. Reflow-Verfahren verlötet. Dabei wird maximal eine Temperatur von 260°C erreicht. Wenn als Chiplot eine Zinnbasierte Legierung (außer Au80Sn20) in einem Weichlotprozess verwendet wird, schmilzt das Chiplot bei der Oberflächenmontage auf. Dies führt zu einem undefinierten Gefügezustand des Chiplotes und kann thermische Probleme und Zuverlässigkeitsprobleme zur Folge haben. Als Alternative könnte ein Lot aus Au80Sn20 verwendet werden. Au80Sn20 hat einen Schmelzpunkt von etwa 280°C, weshalb kein Wiederaufschmelzen bei der Oberflächenmontage erfolgt. Nachteilig bei der Verwendung von Au80Sn20 als Lot ist zum einen der hohe Preis, da der Goldanteil etwa 80 Gewichtsprozent beträgt. Ein weiterer Nachteil ist der, dass Au80Sn20 als Chiplot bei etwa 300°C verarbeitet wird. Bei dieser Temperatur können sich Gehäusekunststoffe von Premoldgehäusen verfärben, was zu einer deutlichen Verringerung der Reflektivität dieser Gehäusekunststoffe führt.
  • In einer bevorzugten Ausführungsform weist die Poren aufweisende Verbindungsschicht aus Silber eine Dicke zwischen etwa 1 μm und etwa 50 μm, vorzugsweise zwischen 5 μm und 30 μm auf. Wegen der hohen Wärmeleitfähigkeit der Poren aufweisenden Silberschicht ist die Dicke der Poren aufweisenden Silberschicht im Gegensatz zur Dicke des bisher verwendeten Silberleitklebers ein weniger relevanter Parameter. Dies ermöglicht eine einfache Prozessierung mit relativ großen Toleranzen. Beim Silberleitkleber hingegen, steigt mit der Schichtdicke der Wärmewiderstand stark ab. Deshalb muss der Kleber so dünn wie möglich prozessiert werden. Typischer Weise beträgt die Dicke des Silberleitklebers 3 μm bis 5 μm.
  • Schon Schichtdicken von 10 μm sind problematisch hinsichtlich der Abfuhr der vom Halbleiterchip erzeugten Wärme.
  • In einer bevorzugten Ausführungsform weist die Poren aufweisende Verbindungsschicht aus Silber Poren mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf. Die geringe Größe der Poren ist vorteilhaft, da mit abnehmender Porengröße die Wärmeleitfähigkeit der Silberschicht ansteigt. Ebenso ist eine möglichst geringe Porendichte vorteilhaft. Je geringer die Porendichte desto geringer der thermische Widerstand.
  • In einer bevorzugten Ausführungsform besteht die Poren aufweisende Verbindungsschicht aus Gold. Dies ist vorteilhaft, da Gold ähnlich günstige Eigenschaften aufweist wie Silber und zudem nicht oxidiert. Dies führt dazu, dass die thermische und elektrische Leitfähigkeit langfristig konstant bleibt.
  • In einer bevorzugten Ausführungsform ist das Substrat ein Leadframe. Der Leadframe kann aus Kupfer bestehen mit einer Wärmeleitfähigkeit von etwa 300 W/m·K. Das Kupfer kann an seiner Oberfläche versilbert sein, um die Reflektivität für die vom Halbleiterchip emittierte elektromagnetische Strahlung zu erhöhen. Das Kupfer kann auch vergoldet sein, um den Leadframe stabiler gegenüber Oxidation zu machen und um die Kupferionen vom Halbleiterchip fernzuhalten.
  • In einer bevorzugten Ausführungsform ist der Leadframe in ein Premold-Gehäuse eingegossen. Das Premold-Gehäuse ist ein Spritzverguss. Der Spritzguss erfolgt bei etwa 350°C und 800 bis 2000 bar. Der Premold ist aus einem Kunststoff, insbesondere einem Polymer, und weist eine Reflektivität von bis zu 95% auf. Der Premold hat eine weiße Färbung. Der Premold hat mehrere Funktionen. Er hält die beiden Teile des Leadframes zusammen. Er weist eine Kavität auf, auf deren Boden der Halbleiterchip angeordnet ist. Die Seitenwände der Kavität dienen als Reflektor für die vom Halbleiterchip emittierte elektromagnetische Strahlung. Die Kavität des Premold bietet Platz für einen Verguss und verhindert ein seitliches Verlaufen des Vergusses. Der Verguss kann einen Leuchtstoff aufweisen. Insgesamt kann das Premold-Gehäuse mit Leadframe sehr einfach und kostengünstig prozessiert werden.
  • Wegen der begrenzten thermischen Beständigkeit von Polymeren, ist es beim Einsatz eines Premold-Gehäuse erforderlich, dass die kurzzeitige Verarbeitungstemperatur 260°C nicht überschreitet. Diese Bedingung kann mit dem erfindungsgemäßen Sinterprozess, mit dem die Poren aufweisende Silberschicht erzeugt wird, eingehalten werden.
  • In einer bevorzugten Ausführungsform ist das Substrat eine Keramik. Als Keramik können Aluminium-Oxid (Al2O3) mit einer Wärmeleitfähigkeit von etwa 20 W/m·K, Aluminiumnitrid (AlN) mit einer Wärmeleitfähigkeit von etwa 170 W/m·K oder Bornitrid (BN) mit einer Wärmeleitfähigkeit von etwa 220 W/m·K zum Einsatz kommen. Der Einsatz eines Keramiksubstrats ist besonders vorteilhaft, da Keramik weitestgehend temperaturunempfindlich ist.
  • Die Erfindung ist besonders vorteilhaft für optoelektronische Bauelemente der oberen Leistungsklassen mit einer Bestromung mit mehr als 300 mA. Beispielsweise kann die erfindungsgemäße Poren aufweisende Verbindungsschicht bei folgenden OSRAM OS Produkten zum Einsatz kommen. Bauelemente mit einem Leadframe und einem Premold-Gehäuse, wie Advanced Power TOPLED (Plus), Golden Dragon (Plus), Platinum Deagon oder Diamond Dragon. Bauelemente mit einem Keramiksubstrat, wie die Oslon.
  • In einer bevorzugten Ausführungsform verringert sich bei der Advanced Power TOPLED durch die Poren aufweisende Verbindungsschicht aus Silber gegenüber einer Verbindungsschicht aus leitfähigem Kleber der thermische Widerstand um bis zu 40%. Dies führt dazu, dass der Lichtstrom um etwa 4% zunimmt. Dies kann dadurch erklärt werden, dass durch die verbesserte Wärmeabfuhr vom Halbleiterchip an den Leadframe der Leuchtstoff weniger erwärmt wird. Je niedriger die Temperatur des Leuchtstoffes ist, desto höher ist seine Effizienz.
  • Verschiedene Ausführungsformen des Verfahrens zum Herstellen eines elektronischen Bauelements mit einer Poren aufweisenden Verbindungsschicht zwischen Halbleiterchip und Substrat weisen mindestens die folgenden Verfahrensschritte auf:
    Zunächst wird ein Substrat mit mindestens einer Halbleiterchip-Kontaktschicht bereitgestellt. Auf die Halbleiterchip-Kontaktschicht wird eine Paste durch Dispensen oder Siebdrucken oder Stempeln oder Schablonendrucken oder Jetten aufgebracht. Die Paste beinhaltet Silberpartikel, organisches Lösungsmittel und eine organische Matrix, in der die Silberpartikel eingebettet sind. Die Silberpartikel weisen eine Größe von kleiner 5 μm auf. Dies ist besonders vorteilhaft, da das nachfolgende Sintern bei niedrigen Temperaturen von kleiner etwa 250°C umso bessere Ergebnisse liefert, je kleiner die Silberpartikel sind. Die Silberpartikel liegen vor dem Sinterschritt in Form von Flocken oder Kügelchen vor. Nach dem Aufbringen der Paste wird der Halbleiterchip auf die Paste gepresst, was auch Die-Attach genannt wird. Abschließend wird die Paste gesintert, um die organische Matrix auszubrennen. Als Endprodukt entsteht zwischen dem Halbleiterchip und der Halbleiterchip-Kontaktschicht auf dem Substrat eine wärmeleitfähige, Poren aufweisende Verbindungsschicht aus Silber.
  • In besonders vorteilhafter Weise werden beim Sinterprozess runde und möglichst kleine Poren erzeugt, die zudem gleichmäßig in der Verbindungsschicht verteilt sind.
  • In einer bevorzugten Ausführungsform erfolgt das Sintern der Paste in einem Umluftofen unter Normalatmosphäre während etwa 20 Minuten bei kleiner 250°C. Dieses Niedertemperatur-Sintern ist insbesondere bei Premold-Gehäusen besonders vorteilhaft, da sich die Gehäusekunststoffe nicht verfärben.
  • In einer bevorzugten Ausführungsform wird nach dem Pressen des Halbleiterchips auf die Paste und vor dem Sinterschritt ein Temperschritt ausgeführt. Das Tempern erfolgt in einem Umluftofen bei Normal-Atmosphäre während etwa 10 Minuten bei etwa 150°C. Der Temperschritt dient zum Austreiben des organischen Lösungsmittels aus der Paste. Der Einsatz eines organischen Lösungsmittels ist besonders vorteilhaft, da es einen hohen Dampfdruck aufweist. Es verdampft schon bei niedrigen Temperaturen.
  • In einer bevorzugten Ausführungsform wird nach dem Sinterschritt der auf dem Substrat befestigte Halbleiterchip mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
  • In einer bevorzugten Ausführungsform wird nach dem Vergießen des Halbleiterchips eine Primäroptik, insbesondere eine Linse, auf den Verguss aufgesetzt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Verschiedene Ausführungsbeispiele der erfindungsgemäßen Lösung werden im Folgenden anhand der Zeichnungen näher erläutert.
  • 1a zeigt einen Schnitt durch ein elektronisches Bauelement mit einem Leadframe als Substrat;
  • 1b zeigt einen Schnitt durch ein elektronisches Bauelement mit einem Leadframe als Substrat;
  • 2 zeigt einen Schnitt durch ein elektronisches Bauelement mit einer Keramik als Substrat;
  • 3 zeigt ein Ablaufdiagramm des Herstellungsverfahrens des erfindungsgemäßen elektronischen Bauelements.
  • AUSFÜHRUNGSBEISPIELE
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und zum besseren Verständnis übertrieben groß oder verkleinert dargestellt sein.
  • 1a zeigt eine Schnittansicht durch ein elektronisches Bauelement 100a. Das elektronisches Bauelement 100a kann ein optoelektronisches Bauelement sein. Das elektronische Bauelement 100a weist ein Substrat 124 auf, auf dem eine Halbleiterchip-Kontaktschicht 110a vorgesehen ist. Die Halbleiterchip-Kontaktschicht 110a weist ein elektrisch leitendes und/oder Wärme leitendes Material auf. Als Material kann Gold verwendet werden. Die Halbleiterchip-Kontaktschicht 110a weist eine Dicke zwischen 0,5 μm und 5 μm auf. Auf der Halbleiterchip-Kontaktschicht 110a ist ein Halbleiterchip 102 angeordnet. Zwischen der Halbleiterchip-Kontaktschicht 110a und einer dem Substrat 124 zugewandten Kontaktfläche 104 des Halbleiterchips 102 ist eine Poren aufweisende Verbindungsschicht 106 angeordnet. Die Poren aufweisende Verbindungsschicht 106 ist elektrisch leitfähig und/oder wärmeleitfähig. Die Poren aufweisende Verbindungsschicht 106 kann aus Silber bestehen. Sie weist eine Dicke zwischen etwa 1 μm und etwa 50 μm, vorzugsweise zwischen 5 μm und 30 μm auf. Die Poren aufweisende Verbindungsschicht 106 aus Silber weist über Ihr gesamtes Volumen Poren 108 mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm auf.
  • Die Poren aufweisende Verbindungsschicht 106 aus Silber weist eine Wärmeleitfähigkeit zwischen 80 W/m·K und 300 W/m·K auf.
  • Alternativ kann die Poren aufweisende Verbindungsschicht 106 auch aus Gold bestehen.
  • Das Substrat 124 ist ein Leadframe, der in ein Premold-Gehäuse 118 eingegossen ist. Das Premold-Gehäuse 118 bildet eine Kavität. Der Boden der Kavität ist durch den Leadframe 124 gebildet. Der Halbleiterchip 102 ist auf dem Leadframe 124 angeordnet. Die vom Leadframe 124 abgewandte Fläche des Halbleiterchip 102 ist über ein Kontaktpad 112 und einen Bonddraht 116 elektrisch leitend mit einem Bondpad 126a auf dem Leadframe verbunden. Das Bondpad 126a aus Gold weist eine Dicke zwischen 0,5 μm und 5 μm auf. Der Halbleiterchip 102 ist durch einen planaren Volumenverguss 120 vergossen. Auf dem Verguss 120 ist eine Primäroptik 122 in Form einer Linse angeordnet.
  • 1b zeigt eine Schnittansicht durch ein elektronisches Bauelement 100b. Das Ausführungsbeispiel von 1b ist identisch zum Ausführungsbeispiel von 1a, außer dass die Halbleiterchip-Kontaktschicht 110b und das Bondpad 126b eine verschwindende Dicke aufweisen. Mit anderen Worten setzt die Poren aufweisende Verbindungsschicht 106 aus Silber direkt auf den Leadframe 124 auf. Analog setzt der Bonddraht 116 direkt auf den Leadframe 124 auf. Das in 1b gezeigte Ausführungsbeispiel ist vorteilhaft, da die thermische und elektrische Verbindung zwischen Leadframe 124 und Halbleiterchip 102 unmittelbar ist, also nur durch die Poren aufweisende Verbindungsschicht 106 vermittelt wird. Dies führt zu einer besonders guten Wärmeabfuhr vom Halbleiterchip 102 an den Leadframe 124.
  • 2 zeigt eine Schnittansicht durch ein elektronisches Bauelement 200. Im Gegensatz zu 1a und 1b ist das Substrat 224 eine Keramik. Der Kern der Erfindung, nämlich der optimierte Wärmetransport vom Halbleiterchip 202 zum Substrat 224 über die Poren aufweisende Verbindungsschicht 206 aus Silber, liegt auch dem Ausführungsbeispiel von 2 zugrunde. Der Halbleiterchip 202 ist über seine Kontaktfläche 204 mit der Poren aufweisenden Verbindungsschicht 206 aus Silber verbunden. Die Poren aufweisende Verbindungsschicht 206 ist mit der elektrisch und thermisch leitenden Halbleiterchip-Kontaktschicht 210 verbunden. Anders als in 1b ist im Ausführungsbeispiel von 2 eine leitfähige Halbleiterchip-Kontaktschicht 210 mit nichtverschwindender Dicke zwingend notwendig, da das Keramik-Substrat 224 ein elektrischer Isolator ist. Der zweite elektrische Kontakt kommt durch den Bonddraht 216 zu Stande, der das Kontaktpad 212 auf der dem Substrat 224 abgewandten Fläche des Halbleiterchips 202 mit dem Bondpad 226 auf der Keramik 224 verbindet. Der Halbleiterchip 202 ist in einem Verguss 220 eingegossen. Auf dem Verguss ist eine Primäroptik 222 in Form einer Linse angeordnet. Durch das Keramik-Substrat 224 sind Vias 230, 232 angeordnet, die mit elektrisch leitfähigem Material gefüllt sind. In elektrischer Verbindung mit den Vias 230, 232 sind auf der dem Halbleiterchip 202 abgewandten Seite des Substrats 224 metallisierte Kontaktschichten 234, 236 angeordnet. Diese Kontaktschichten 234, 236 sind beispielsweise zur Kontaktierung auf einer Leiterplatte vorgesehen. Die im Halbleiterchip 202 erzeugte Wärme wird primär an die Keramik 224 abgeführt.
  • 3 zeigt ein Ablaufdiagramm zur Herstellung eines elektronischen, insbesondere eines optoelektronischen, Bauelements. Der Herstellungsprozess lässt sich in die Schritte S1 bis S7 aufgliedern.
  • Im Schritt S1 wird ein Substrat 124, 224 mit mindestens einer Halbleiterchip-Kontaktschicht 110a, 110b, 210 bereitgestellt.
  • Im Schritt S2 wird eine Paste auf die Halbleiterchip-Kontaktschicht 110a, 110b, 210 durch Dispensen oder Siebdrucken oder Stempeln oder Schablonendrucken oder Jetten aufgebracht. Die Paste weist Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf. Die Silberpartikel sind in die organische Matrix eingebettet, wodurch wenigstens ein minimaler Zusammenhalt zwischen den Silberpartikeln gegeben ist.
  • Im Schritt S3 wird der Halbleiterchip 102, 202 auf die Paste aufgepresst. Dabei wird die Paste verdichtet.
  • Im optionalen Schritt 4 wird die Paste zum Austreiben des organischen Lösungsmittels aus der Paste getempert. Das Tempern erfolgt in einem Umluftofen unter Normal-Atmosphäre während etwa 10 Minuten bei etwa 150°C.
  • Im Schritt S5 wird die Paste gesintert, was zu einer Poren aufweisenden Verbindungsschicht 106, 206 führt. Das Sintern erfolgt in einem Umluftofen unter Normal-Atmosphäre während etwa 20 Minuten bei etwa 250°C. Im Sinterschritt wird die organische Matrix ausgebrannt. Die Porosität und das Volumen der Verbindungsschicht 106, 206 verringert sich dabei deutlich. Zudem bilden sich sogenannte Sinterhälse, die die Festigkeit der Verbindungsschicht 106, 206 erhöhen. Die Sinterhälse entstehen durch Oberflächendiffusion zwischen den Sinterpartikeln.
  • Im Schritt S6 wird der auf dem Substrat befestigte Halbleiterchip 102, 202 mit einem Vergussmaterial, insbesondere einem Silikon oder einem Harz, vergossen.
  • Im Schritt S7 wird eine Primäroptik 122, 222, insbesondere eine Linse, auf den Verguss 120, 220 aufgesetzt.
  • Das optoelektronische Bauelement wurde zur Veranschaulichung des zugrundeliegenden Gedankens anhand einiger Ausführungsbeispiele beschrieben. Die Ausführungsbeispiele sind dabei nicht auf bestimmte Merkmalskombinationen beschränkt. Auch wenn einige Merkmale und Ausgestaltungen nur im Zusammenhang mit einem besonderen Ausführungsbeispiel oder einzelnen Ausführungsbeispielen beschrieben wurden, können sie jeweils mit anderen Merkmalen aus anderen Ausführungsbeispielen kombiniert werden. Es ist ebenso denkbar, in Ausführungsbeispielen einzelne dargestellte Merkmale oder besondere Ausgestaltungen wegzulassen oder hinzuzufügen, soweit die allgemeine technische Lehre realisiert bleibt.
  • Bezugszeichenliste
    • 100a
    elektronisches Bauelement
    100b
    elektronisches Bauelement
    102
    Halbleiterchip
    104
    Kontaktfläche des Halbleiterchips
    106
    Poren aufweisende Verbindungsschicht aus Silber
    108
    Poren in der Verbindungsschicht
    110a
    Halbleiterchip-Kontaktschicht auf Leadframe
    110b
    Halbleiterchip-Kontaktschicht auf Leadframe
    112
    Kontaktpad
    116
    Bonddraht
    118
    Premold-Gehäuse
    120
    Verguss
    122
    Primäroptik
    124
    Leadframe
    126a
    Bondpad auf Leadframe
    126b
    Bondpad auf Leadframe
    200
    elektronisches Bauelement
    202
    Halbleiterchip
    204
    Kontaktfläche des Halbleiterchips
    206
    Poren aufweisende Verbindungsschicht aus Silber
    208
    Poren in der Verbindungsschicht
    210
    Halbleiterchip-Kontaktschicht auf Keramik
    212
    Kontaktpad
    216
    Bonddraht
    220
    Verguss
    222
    Primäroptik
    224
    Keramik
    226
    Bondpad auf Keramik
    230
    elektrisch leitfähiges Via
    232
    elektrisch leitfähiges Via
    234
    metallisierte Kontaktschicht
    236
    metallisierte Kontaktschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2005081319 A1 [0011, 0013]
    • DE 102006015788 A1 [0012, 0013]

Claims (14)

  1. Elektronisches Bauelement (100a, 100b, 200), insbesondere optoelektronisches Bauelement, mit: – einem Substrat (124, 224) aufweisend mindestens eine Halbleiterchip-Kontaktschicht (110a, 110b, 210), – mindestens einem auf der Halbleiterchip-Kontaktschicht (110a, 110b, 210) angeordneten Halbleiterchip (102, 202), – wobei zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontaktfläche (104, 204) des Halbleiterchips (102, 202) eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet ist.
  2. Elektronisches Bauelement gemäß Anspruch 1, wobei die Poren aufweisende Verbindungsschicht (106, 206) elektrisch leitfähig und/oder wärmeleitfähig ist.
  3. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber besteht.
  4. Elektronisches Bauelement gemäß Anspruch 3, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber eine Dicke zwischen etwa 1 μm und etwa 50 μm, vorzugsweise zwischen 5 μm und 30 μm aufweist.
  5. Elektronisches Bauelement gemäß Anspruch 3 oder 4, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber Poren (108, 208) mit Porengrößen zwischen etwa 50 nm und etwa 1000 nm aufweist.
  6. Elektronisches Bauelement gemäß einem der Ansprüche 3 bis 5, wobei die Poren aufweisende Verbindungsschicht (106, 206) aus Silber eine Wärmeleitfähigkeit zwischen etwa 80 W/m·K und etwa 300 W/m·K aufweist.
  7. Elektronisches Bauelement gemäß Anspruch 1 oder 2, wobei die Poren aufweisende Verbindungsschicht aus Gold besteht.
  8. Elektronisches Bauelement gemäß einem der vorigen Ansprüche, wobei das Substrat (124) ein Leadframe ist.
  9. Elektronisches Bauelement gemäß Anspruch 8, wobei der Leadframe (124) in ein Premold-Gehäuse eingegossen ist.
  10. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 7, wobei das Substrat (224) eine Keramik ist.
  11. Verfahren zum Herstellen eines elektronischen Bauelements (100a, 100b, 200), insbesondere eines optoelektronischen Bauelements, mit mindestens den folgenden Schritten: – Bereitstellen eines Substrats (124, 224) mit mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210), – Aufbringen einer Paste aufweisend Silberpartikel, organisches Lösungsmittel und eine organische Matrix auf die Halbleiterchip-Kontaktschicht (110a, 110b, 210), – Pressen des Halbleiterchips (102, 202) auf die Paste, – Sintern der Paste zum Ausbrennen der organischen Matrix.
  12. Verfahren gemäß dem vorigen Anspruch, wobei das Sintern der Paste während etwa 20 Minuten bei etwa 250°C erfolgt.
  13. Verfahren gemäß Anspruch 11 oder 12, wobei ein Temperschritt zum Austreiben des organischen Lösungsmittels nach dem Pressen des Halbleiterchips (102, 202) auf die Paste und vor dem Sinterschritt ausgeführt wird.
  14. Verfahren gemäß Anspruch 13, wobei das Tempern während etwa 10 Minuten bei etwa 150°C erfolgt.
DE102010038405A 2010-07-26 2010-07-26 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements Withdrawn DE102010038405A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010038405A DE102010038405A1 (de) 2010-07-26 2010-07-26 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
PCT/EP2011/062082 WO2012013514A1 (de) 2010-07-26 2011-07-14 Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
TW100125959A TW201222899A (en) 2010-07-26 2011-07-22 Electronic component and method for producing an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010038405A DE102010038405A1 (de) 2010-07-26 2010-07-26 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE102010038405A1 true DE102010038405A1 (de) 2012-01-26

Family

ID=44510916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010038405A Withdrawn DE102010038405A1 (de) 2010-07-26 2010-07-26 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Country Status (3)

Country Link
DE (1) DE102010038405A1 (de)
TW (1) TW201222899A (de)
WO (1) WO2012013514A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081319A1 (de) 2004-02-20 2005-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
US20060243997A1 (en) * 2005-05-02 2006-11-02 Yang Chun C High power LEDs
US20070057364A1 (en) * 2005-09-01 2007-03-15 Wang Carl B Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE112006001536T5 (de) * 2005-06-10 2008-04-30 Cree, Inc. Hochleistungsfestkörperleuchte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
DE102008039828A1 (de) * 2008-08-27 2010-03-04 W.C. Heraeus Gmbh Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081319A1 (de) 2004-02-20 2005-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
US20060243997A1 (en) * 2005-05-02 2006-11-02 Yang Chun C High power LEDs
DE112006001536T5 (de) * 2005-06-10 2008-04-30 Cree, Inc. Hochleistungsfestkörperleuchte
US20070057364A1 (en) * 2005-09-01 2007-03-15 Wang Carl B Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
WO2012013514A1 (de) 2012-02-02
TW201222899A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
DE102004034166B4 (de) Lichtemittierende Vorrichtung
DE112019001502B4 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102012209325B4 (de) Optoelektronisches Modul
EP1728280B1 (de) Optoelektronisches bauteil mit mehrteiligem gehäusekörper
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
EP2281316B1 (de) Optoelektronisches halbleiterbauteil
DE102005042778A1 (de) Optische Festkörpervorrichtung
DE102004021233A1 (de) Leuchtdiodenanordnung
WO2008014750A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
DE102010048159A1 (de) Leuchtdiodenchip
WO2012007271A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE102017104144A1 (de) Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2017012956A1 (de) Optoelektronisches bauelement, verbund von optoelektronischen bauelementen und verfahren zur herstellung eines optoelektronischen bauelements
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102010038405A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102021133724A1 (de) Lichtemittierendes modul und verfahren zum herstellen eines lichtemittierenden moduls
WO2009103285A1 (de) Optoelektronisches bauteil
DE102016100320A1 (de) Optoelektronisches Bauelement, optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2020074591A1 (de) Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil
WO2020083692A1 (de) Optoelektronisches bauteil, dessen herstellungsverfahren und beleuchtungsvorrichtung
DE102017115656A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102010032512A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150203