WO2020074591A1 - Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil - Google Patents

Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil Download PDF

Info

Publication number
WO2020074591A1
WO2020074591A1 PCT/EP2019/077379 EP2019077379W WO2020074591A1 WO 2020074591 A1 WO2020074591 A1 WO 2020074591A1 EP 2019077379 W EP2019077379 W EP 2019077379W WO 2020074591 A1 WO2020074591 A1 WO 2020074591A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
solder
channel
metallization
metallization layers
Prior art date
Application number
PCT/EP2019/077379
Other languages
English (en)
French (fr)
Inventor
Sebastian BESOLD
Kurt-Juergen Lang
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2020074591A1 publication Critical patent/WO2020074591A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • German patent application 10 2018 125 300.1 which was filed with the German Patent and Trademark Office on October 12, 2018.
  • the disclosure content of German patent application No. 10 2018 125 300.1 is hereby incorporated into the disclosure content of the present application.
  • the present invention relates to an electronic component and a method for applying at least one solder pad to an electronic component.
  • soldering electronic components for example SMD (surface mount device) components, i. H. surface-mounted components
  • SMD surface mount device
  • the surface of the joining partners is chemically activated using a flux.
  • volatile reaction products are outgassed. These gaseous components can be trapped when the solder solidifies and form so-called pores (English: voids).
  • Pores in the solder joint can, on the one hand, degrade the thermal connection of the component, which can lead to overheating of the component during operation of the component. Furthermore, pores can also reduce the long-term reliability of the solder joint, for example with regard to its mechanical stability. Active or passive temperature change cycles can lead to fatigue of the solder, cracks in the solder structure and finally to failure of the electrical ronic component. Pores within the solder structure can also lead to a local increase in stress and thus to a faster aging of the solder with crack formation and crack growth. Pores are often the starting point for fatigue cracks.
  • the pore content should be kept as low as possible.
  • the maximum pore content per solder joint is an important criterion and the limit value for the maximum permissible pore content will be further reduced in the future, for example to below 10%.
  • the main influencing factors for pore formation during the soldering process are the solder paste used, the flux system, the component and board surface, the circuit board design, the soldering conditions and the process parameters.
  • the pore formation is with increasing component size and thus growing contact areas, i. H. growing solder pad areas, more pronounced since the escape of gaseous reaction products is made difficult by large contact areas.
  • complex and costly soldering processes are required.
  • the tilting of the electronic component after soldering also plays an important role for many applications. Apart from possible limitations in the Reliability of the solder joints are of greater importance in optoelectronic construction parts, above all the effects on the light decoupling. If primary and / or secondary optics are applied to the optoelectronic component in an application, the radiation characteristic of the optoelectronic component plays a major role.
  • Tilting of the optoelectronic component or the light-emitting semiconductor chip in the optoelectronic component has a direct effect on the radiation characteristic, in particular in so-called chip-sized packages (CSP), that is to say semiconductor chip packages in the order of magnitude of the semiconductor chip, and should therefore be used for many applications be kept as low as possible.
  • CSP chip-sized packages
  • a component sign with low tilting is therefore desirable for many applications, particularly in the case of SMD processing.
  • the present invention is based, inter alia, on the object of specifying a method for applying a solder pad to an electronic component, the solder pad making it possible to solder the electronic component to a printed circuit board with reduced pore formation. Furthermore, the tilting of the electronic component during the dissolving on a printed circuit board is to be reduced by the solder pad. Furthermore, an electronic component with such a solder pad is to be created.
  • An object of the invention is achieved by methods for bringing on at least one solder pad to an electronic construction part with the features of claims 1 and 13.
  • An object of the invention is further achieved by electronic components with the features of claims 9 and 20.
  • Preferred embodiment Shapes and developments of the invention are specified in the dependent claims.
  • a method for applying at least one solder pad to an electronic component includes that first the electronic Component is provided.
  • the electronic component comprises a first surface.
  • the first surface is, in particular, that main surface of the electronic component which is intended to point to a printed circuit board in the direction of the printed circuit board when the electronic component is soldered on.
  • the at least one solder pad is applied to the first surface of the optoelectronic component in that a plurality of metalization layers are deposited one above the other and in particular in succession on the first surface.
  • At least the top metallization layer i.e. i.e., in particular the last deposited metallization layer, is interrupted by at least one channel.
  • the channel can also be referred to as an elongated recess or an elongated trench.
  • At least one further of the metallization layers is continuous below the at least one channel. Consequently, the at least one further metallization layer directly below the at least one channel is not interrupted and in particular has no channel. Part of a further metallization layer is consequently exposed through the at least one channel.
  • the at least one channel does not limit the area of the solder pad to be soldered, but lies within the area of the solder pad to be soldered or within the area that is subsequently wetted by solder during the soldering process.
  • the at least one channel is in particular designed such that it extends from the top of the respective metallization layer to the bottom of the relevant metallization layer. In other words, the at least one channel extends completely through a respective metallization layer in the vertical direction, ie in a direction perpendicular to the first surface of the electronic component. If more than one of the metallization layers has a respective channel, the channels can be arranged such that they are located directly above one another. If, for example, the uppermost metallization layer and the metallization layer arranged directly underneath each have a channel and a further metallization layer directly underneath is continuous in the area of these channels, the channels in the two upper metallization layers make part of the one directly below these two Metallization layers arranged exposed metallization layer.
  • a solder pad is a component with which the electronic component is soldered onto a suitable substrate, for example a printed circuit board (PCB). Before the soldering process, solder material can be applied to the solder pad.
  • PCB printed circuit board
  • solder pad in German is a technical term that is common to a person skilled in the art and is borrowed from the English term “solder pad”, which can be translated literally with a soldering pad or pad.
  • a solder pad can also be referred to as a soldering area, soldering area or soldering point.
  • a so-called reflow soldering process can be used to solder the electronic component onto a printed circuit board.
  • the metallization layers can be made from different metals and / or metal alloys.
  • a solder pad can have metallization layers with the following metals, mentioned in the order of deposition: copper / nickel / palladium / gold or copper / nickel / silver.
  • the metallization layers can contain tin or other solder material and in particular with a HASL (English: hot air solder leveling) technology are treated in which excess solder is removed with hot air, in particular compressed air. It can be provided that those metallization layers have at least one channel which dissolve in liquid solder material during the soldering process. The channels can consequently extend through the metallization layers to the first metallization layer, which does not dissolve in liquid solder material during the soldering.
  • the at least one solder pad can be a thermal solder pad, the task of which is to dissipate the heat generated by the electronic component during operation to the circuit board to which the electronic component is soldered. It can be seen that the thermal solder pad is still electrically connected to one of the other components of the electronic component, but the thermal solder pad can also be electrically insulated from the other components of the electronic component.
  • the electronic component can contain one or more semiconductor components, in particular semiconductor chips. Furthermore, the electronic component can comprise an at least partially electrically conductive substrate on which the semiconductor components are mounted.
  • the substrate can be a leadframe, for example.
  • the substrate can be a so-called QFN (Quad flat no leads package) fat mold.
  • QFN flat mold consists of a lead frame, in particular a coated copper glue frame, which is encapsulated with a potting material, the potting material having the same height as the lead frame.
  • the substrate can also be a ceramic substrate or another suitable substrate. The electrical contact between the semiconductor component (s) and the substrate can be produced with the aid of solder joints, bond wires or other suitable contacts.
  • the components of the electronic component can be encapsulated to form a housing or a so-called package.
  • the components of the electronic construction can be surrounded in part by means of a molding or dispensing method, in particular with a plastic, an epoxy resin or a silicone.
  • Other packaging methods familiar to the person skilled in the art are also possible.
  • the electronic component can be a chip-sized package.
  • the electronic component can be an SMD component. It is also conceivable that the electronic component consists of only one semiconductor chip, for example of the flip-chip type. In a semiconductor chip of the flip-chip type, all electrical contact areas are on one side of the semiconductor chip. The solder pads can be applied to the electrical contact surfaces.
  • the electronic component can furthermore comprise at least one optoelectronic component which emits light in the visible range, ultraviolet (UV) light and / or infrared (IR) light.
  • UV ultraviolet
  • IR infrared
  • the at least one optoelectronic component can be an optoelectronic semiconductor component, in particular a semiconductor chip.
  • the at least one optoelectronic component can be used as a light-emitting diode (LED), as an organic light-emitting diode (OLED), as a light-emitting transistor or as an organic light-emitting diode Be transistor designed.
  • At least one Optoelectronic component can also be part of an integrated circuit.
  • a structuring of the solderable component backside ie. H. a division of a large soldering pad into several smaller soldering pads can be achieved.
  • outgassing channels for volatile flux components can be created during the soldering process, in particular the reflow soldering process.
  • the outgassing channels reduce pore formation.
  • large-area solder connection, as required for thermal reasons, and reduced pore formation can be combined with one another. Since not all of the metallizations are traversed by channels, but at least one of the metallization layers has no channel and is accordingly not interrupted, good thermal conductivity of the at least one soldering pad is ensured in the horizontal direction.
  • the structure of the solderable component back can also reduce component tilt. This is especially necessary for chip-sized packages and when soldering flip chips.
  • a study was able to show that the tilting of flip chips can be achieved significantly using individual solder deposits and a subdivided solder pad.
  • the subdivision of the soldering pads can take place on the flip chip side by structuring the soldering areas, but also by structuring the lead frame, in particular by laser structuring.
  • the method described in the present application can be used especially for reflow-solderable electronic components.
  • the electronic components can be used in vehicle applications.
  • vehicle exterior lighting such as headlights
  • vehicle interior lighting such as ambient lighting
  • the at least one channel can expose part of one of the metallization layers.
  • the exposed part of the metallization layer can react chemically, e.g. B. by oxidation or nitriding. Due to the oxidation of the part exposed by the at least one channel, this part of the metallization layer is not wetted by the liquid solder material during a soldering process, in particular a reflow soldering process.
  • the non-wetting areas serve as outgassing channels for volatile flux components during the soldering process.
  • Those metallization layers that have at least one channel can be divided by the respective at least one channel into two or more areas that are separate from one another.
  • the respective channel extends in the horizontal direction, i. H. in a direction parallel to the first surface of the electronic component, completely through the respective metallization layer.
  • a channel cannot extend completely through the metallization layer in the horizontal direction.
  • the plurality of metallization layers can first be deposited on top of one another on the first surface and then material can be removed at least from the uppermost metallization layer in order to form the at least one channel.
  • the material can be removed using a laser beam. Other methods of removing the material, such as etching processes, are also conceivable.
  • a laser is already used to “burn in” a component identification code.
  • the top metallization layer (s) can also be used At least one soldering pad is treated with the laser, for example in the case of soldering pads with metallization layers of nickel, palladium and gold, a channel is introduced into the palladium and gold layers and the underlying nickel layer in the through Due to the oxidation, the liquid solder material does not wet the area treated with the laser during the soldering process, thereby creating the desired outgassing channels. Furthermore, the flexibility of the laser structuring enables a large number of different channels to be produced.
  • An alternative production method is that those metallization layers which have at least one channel are deposited in such a way that no material is deposited at the location of the at least one channel.
  • suitable maskings must be applied so that no material is deposited at the locations where the at least one channel is to be formed.
  • a solder material for example tin, a tin alloy or another suitable material, on which at least one solder pad is deposited. If at least the top metallization layer is subdivided into several separate areas, a respective individual solder deposit can be deposited on each area.
  • the electronic component can then be soldered to a printed circuit board.
  • An electronic component comprises at least one solder pad, which has a plurality of metallization layers applied one above the other. At least the uppermost metallization layer, ie the last metallization layer applied, is interrupted by at least one channel. At least one further of the metalization layers is continuous below the at least one channel and in particular has no channel below the at least one channel.
  • the at least one channel can expose part of one of the metallization layers and the exposed part of the metallization layer can be oxidized.
  • Those metallization layers that have at least one channel can be divided up by the respective at least one channel into at least two separate areas.
  • the electronic component can comprise at least one optoelectronic component.
  • the electronic component can have the above-described configurations of the method for applying the at least one solder pad.
  • the relevant metallization layer can, for example, be modified chemically, thermally or by means of a laser in such a way that the modified part cannot be wetted by a solder material.
  • part of the top metallization layer i.e. H. the last deposited metallization layer can be modified by depositing on the part of the uppermost metallization layer a material that cannot or cannot be wetted by a solder material, in particular a liquid solder material.
  • solder mask The material that cannot be wetted by a solder material can also be referred to as a solder mask.
  • this material can be printed on the top metallization layer.
  • the modified metallization layer is not the uppermost, ie. H. the last deposited metallization layer is concerned. In this case, after modifying a part of this metallization layer, further metallization layers are deposited on the modified metallization layer.
  • the electronic component and the metallization layers applied to the first surface of the electronic component can have the configurations described above.
  • the material that cannot be wetted by solder material can be deposited in the form of at least one web on the surface of the uppermost metallization layer.
  • the at least one web can extend completely in the horizontal direction over the top metallization layer. Consequently, the at least one web can divide the surface of the top metallization layer into at least two areas that are separate from one another.
  • a respective individual solder depot can be deposited on each of the separate areas, the solder material in particular not wetting the at least one web.
  • the electronic component can then be soldered to a printed circuit board.
  • the electronic component can comprise at least one optoelectronic component.
  • An electronic component comprises at least one solder pad which has a plurality of metallization layers applied one above the other. Part of one of the metallization layers is modified such that the modified part cannot be wetted by a solder material.
  • the electronic component can have the above-described events of the method for applying the at least one solder pad.
  • 1A to IE show illustrations of an exemplary embodiment of a method for applying a solder pad to an electronic component with the aid of a laser structuring;
  • 2A and 2B representations of an embodiment of a method for applying a solder pad to an electronic component with selectively deposited metallization layers;
  • 3A and 3B are illustrations of an embodiment of a method for soldering an electronic component onto a printed circuit board
  • Fig. 4 is an illustration of a section through a
  • FIG. 5 shows a representation of a circuit board structured by means of a laser beam with a solder material wetting; 6A to 6D representations of an embodiment of a method for applying a solder pad to an electronic component with webs made of non-wettable material; 7A to 7D representations of an exemplary embodiment of a method for applying a solder pad to an electronic component with a modified, middle metallization layer; and
  • FIGS. 8A to 8C are illustrations of an exemplary embodiment of a method for applying a solder pad to an electronic component with a modified, uppermost metallization layer.
  • FIG. 8A to 8C are illustrations of an exemplary embodiment of a method for applying a solder pad to an electronic component with a modified, uppermost metallization layer.
  • 1A to iE schematically show a method for applying solder pads to an electronic component 10.
  • the electronic component 10 comprises a substrate 11, which in the present exemplary embodiment is a ceramic substrate made of aluminum nitride.
  • a semiconductor chip 12 is mounted, which is an optoelectronic semiconductor chip and emits light.
  • the semiconductor chip 12 is electrically connected to contact elements of the substrate 11 via corresponding solder joints and one or more bond wires 13.
  • a housing 14 is provided, through which the components of the electronic component 10 are encapsulated.
  • the electronic component 10 has a first surface 15 and a second surface 16 opposite the first surface 15.
  • the first and second surfaces 15, 16 can also be referred to as the first and second main surface of the electronic component 10.
  • the electronic component 10 On the first surface 15, the electronic component 10 has exposed contact surfaces, not shown in FIG. 1A, which correspond to the contact surfaces of the substrate 11 in the present exemplary embodiment.
  • Solder pads 20, 21 and 22 are applied to the contact surfaces exposed on the first surface 15, as shown in FIG. 1B.
  • the solder pads 20 and 22 are electrical solder pads.
  • the solder pad 21 is a large-area thermal solder pad.
  • metalization layers 25, 26, 27 and 28 are first deposited in succession in the order mentioned and one above the other on the first surface 15 of the electronic component 10.
  • the metallization layers 25, 26, 27 and 28 consist of copper, nickel, palladium and gold.
  • 31 channels 32 are introduced into the uppermost, ie the most recently applied, metallization layer 28 made of gold and the metallization layer 27 directly below it, made of palladium, by means of a laser beam 31 generated by a laser 30.
  • the channels 32 extend completely through the two metallization layers 27 and 28 in the vertical direction, ie in a direction perpendicular to the first surface 15.
  • the metallization layer 26 made of nickel is exposed through the channels 32.
  • the exposed part of the metallization layer 26 oxidizes in air, so that a Layer 33 of nickel oxide on the surface of the metallization layer 26 is formed.
  • the metallization layers 25 and 26 are continuous and do not form any channels.
  • FIG. IC The finished electronic component with the solder pads 20 to 22 and the channels 32 in the solder pad 21 is identified in FIG. IC by the reference symbol 35.
  • Fig. ID shows a plan view of the surface 15 of the electronic component 35.
  • the two channels 32 are in the horizontal direction, i. H. extend in a direction parallel to the first surface 15, completely through the metallization layers 27 and 28.
  • the surface of the solder pad 21 is divided into a total of four separate areas.
  • a variation of the electronic component 35 is shown in a top view of the surface 15 of the electronic component 35 in FIG. IE.
  • the electrical soldering pads 20 and 22 were also structured with the laser beam 31 here.
  • Channels 32 likewise extend through the metallization layers 27 and 28 of the solder pads 20 and 22.
  • these channels 32 are designed in the form of minus or plus signs. This allows, for example, cathode and anode connections of the optoelectronic semiconductor chip 12 to be marked.
  • FIG. 2A and 2B schematically show a further method for applying solder pads to the electronic component 10.
  • This method represents a variation of the method shown in FIGS. 1A to IE. The differences between the two methods are explained below.
  • FIG. 2A shows a cross-sectional illustration of the electronic component 10 that corresponds to the electronic component 10 from FIG. 1A.
  • the metallization layers 25 to 28 are applied to the first surface 15 of the electronic component 10 in order to produce the solder pads 20 to 22.
  • the metallization layers 27 and 28 are not subsequently structured using the laser beam 31, as in FIG. IC, rather the metallization layers 27 and 28 are deposited in such a way that no material is deposited at the location of the channels 32.
  • 3A and 3B schematically show a method for soldering the electronic component 35 onto a printed circuit board 40 by means of a reflow soldering method.
  • the electronic component 35 has a structured solder pad 21 with superposed metallization layers 25, 26, 27 and 28, which consist of copper, nickel, palladium or gold.
  • metallization layers 27, 26, 27 and 28 which consist of copper, nickel, palladium or gold.
  • Oxidized layers 33 have formed on the regions of the metallization layer 26 exposed by the channels 32.
  • 3B show the soldering process with which the electronic component 35 is fastened to a copper metallization 41 of the printed circuit board 40.
  • the metallization layers 27 and 28 of palladium or gold go into solution and a cohesive connection is formed between the solder material 42 and the nickel of the metallization layer 26.
  • the liquid solder material 42 does not wet the oxidized layers 33 of the metallization layer 26 and only small, in particular special wedge-shaped gas or air inclusions 43 form there due to the surface tension.
  • the gas inclusions 43 are not to be regarded as regular pores, since they are located in deliberately non-wetting locations. These points which are not wettable for the liquid solder material 42 should not be taken into account when calculating the proportion of pores.
  • the gas inclusions 43 do not extend over the entire solder joint thickness, as is typically the case for pores, but have only a small thickness.
  • the structuring of the solder pad 21 consequently creates non-wetting areas with the oxidized layers 33.
  • the liquid solder material 42 does not wet in these areas and thus a degassing channel is specifically formed through which volatile flux components can escape. This prevents the formation of large pores and in particular uncontrollable pore formation even with large-area solder pads.
  • the copper layer of the soldering pad 21 is available over the entire area for heat spreading.
  • the gas inclusions 43 generated by the oxidized layers 33 during the soldering process are only slightly embossed and in particular do not extend over the entire solder thickness. This can have a significant impact on the solder reliability.
  • the shape of the Ga inclusions 43 can be influenced in a targeted manner via the width and depth of the channels 32.
  • the structuring of the solder pad 21 can have a targeted influence on the component tilt.
  • Fig. 4 shows a section through a solder joint.
  • a gas inclusion 45 which has formed on a local inorganic coating, can be clearly seen.
  • the gas inclusion 45 has only a slight expansion due to the surface tension of the solder.
  • FIG. 5 shows channels in the form of a bar code, which were introduced into a circuit board metallization with the aid of a laser beam. Areas that have been treated with the laser beam are not wetted by the solder material.
  • 6A to 6D schematically show a further method for applying solder pads to the electronic component 10.
  • This method represents a variation of the method shown in FIGS. 1A to IE. The differences between the two methods are explained below.
  • 6A shows a cross-sectional illustration of the electronic component 10, which corresponds to the electronic component 10 from FIG. 1A.
  • FIG. 6B shows the metallization layers 25 to 28 which have been deposited on the first surface 15 of the electronic component 10 as in FIG. 1B to form the solder pads 20 to 22.
  • the metallization layers 27 and 28 are not structured with the aid of the laser beam 31 as in FIG. IC, but a plurality of webs 46 made of a material that cannot be wetted by a solder material are printed on the uppermost metallization layer 28.
  • the electronic component 50 produced in this way is shown in FIG. 6C in a cross-sectional illustration and in FIG. 6D in a top view of the first surface 15.
  • the webs 46 extend completely over the solder pad 21 in the horizontal direction, i. that is, the webs 46 each extend from one side edge to the opposite side edge of the solder pad 21. Accordingly, the top of the solder pad 21 is divided into separate areas by the webs 46. Soldering deposits can be placed on these areas.
  • the formation of pores and the component tilt are reduced due to the webs 46 which cannot be wetted by the solder material.
  • 7A to 7D and 8A to 8C schematically show further methods for applying solder pads to the electronic component 10. These methods represent variations of the method shown in FIGS. 6A to 6D. In the following, the differences from the method according to 6A to 6D are explained. 7A to 7D and 8A to 8C, no solder mask is applied to the top metallization layer. Instead, part of one of the metallization layers is modified in such a way that this part cannot be wetted by a solder material.
  • the metallization layers 25 and 26 are first deposited on the first surface 15 of the electronic component 10.
  • the exposed metallization layer 26 of nickel is modified locally at the desired locations, for example chemically, wet-chemically, by oxidation using a laser or another suitable method, around a modified part 47 or more such parts shown in FIG. 70 to train.
  • the modification of the metallization layer 26 does not interrupt the metallization layer 26, but continues to be continuous.
  • the metallization layers 27, 28 are then deposited on the metallization layer 26 with the modified part 47. After the production of the electronic component 60 shown in FIG. 7D, the modified part 47 is consequently not visible. When the electronic component 60 is soldered onto a printed circuit board, the uppermost metallization layers 27, 28 dissolve and the metallization layer 26, which does not dissolve, can be wetted by the liquid solder material except for the modified part 47.
  • a plurality of metallization layers 25, 26, 27 are first deposited on the first surface 15 of the electronic component 10. Then a part 47 of the top metallization layer 27 is removed by means of a suitable method, e.g. B. modified chemically or by laser treatment, but without interrupting the metallization layer 27.
  • the metallization layer 27 of the electronic component 70 shown in FIG. 8C is designed such that it does not go into solution during the soldering of the electronic component 70 onto a printed circuit board, but does not wet the liquid solder material at the modified location (s) 47 can be.

Abstract

Ein Verfahren zum Aufbringen von zumindest einem Lötpad (21) auf ein elektronisches Bauteil (10) umfasst, dass das elektronische Bauteil (10), das eine erste Oberfläche (15) aufweist, bereitgestellt wird, und zum Aufbringen des zumindest einen Lötpads (21) auf die erste Oberfläche (15) mehrere Metallisierungsschichten (25-28) übereinander auf der ersten Oberfläche (15) abgeschieden werden, wobei zumindest die oberste Metallisierungsschicht (28) durch zumindest einen Kanal (32) unterbrochen ist und zumindest eine weitere der Metallisierungsschichten (25, 26) unterhalb des zumindest einen Kanals (32) durchgehend ist.

Description

ELEKTRONISCHES BAUTEIL UND VERFAHREN ZUM AUFBRINGEN VON ZUMIN DEST EINEM LÖTPAD AUF EIN ELEKTRONISCHES BAUTEIL
Die vorliegende Anmeldung nimmt die Priorität der deutschen Patentanmeldung 10 2018 125 300.1 in Anspruch, die am 12. Ok tober 2018 beim Deutschen Patent- und Markenamt eingereicht wurde. Der Offenbarungsgehalt der deutschen Patentanmeldung Nr. 10 2018 125 300.1 wird hiermit in den Offenbarungsgehalt der vorliegenden Anmeldung aufgenommen.
Die vorliegende Erfindung betrifft ein elektronisches Bauteil und ein Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil.
Beim Auflöten von elektronischen Bauteilen, zum Beispiel SMD (englisch: surface-mount device ) -Bauteilen, d. h. oberflächen montierten Bauteilen, auf eine Platine wird durch den Lötvorgang eine Stoffschlüssige Verbindung zwischen den beiden Fügepart nern, d. h. dem elektronischen Bauteil und der Platinenmetal lisierung, hergestellt. Die Oberfläche der Fügepartner wird mittels eines Flussmittels chemisch aktiviert. Während des Löt vorgangs kommt es zur Ausgasung von flüchtigen Reaktionsproduk ten. Diese gasförmigen Bestandteile können bei der Erstarrung des Lots eingeschlossen werden und bilden sogenannte Poren (eng lisch: voids ) .
Durch Poren in der Lötstelle kann sich zum einen die thermische Anbindung des Bauteils verschlechtern, was während des Betriebs des Bauteils zu einer Überhitzung des Bauteils führen kann. Weiterhin kann sich durch Poren auch die Langzeitzuverlässig- keit der Lötverbindung, zum Beispiel bezüglich ihrer mechani schen Stabilität, verringern. Infolge von aktiven oder passiven Temperaturwechselzyklen kann es zu einer Ermüdung des Lots, Rissen im Lotgefüge und schließlich zu einem Versagen des elekt- ronischen Bauteils kommen. Poren innerhalb des Lotgefüges kön nen ferner zu einer lokalen Spannungsüberhöhung und somit zu einer schnelleren Alterung des Lots mit Rissbildung und Riss wachstum führen. Hierbei sind Poren oftmals der Ausgangspunkt für Ermüdungsrisse.
Auch wenn thermische und Zuverlässigkeits-technische Limitati onen in der Anwendung sehr stark von der Größe, Verteilung und Position der Poren abhängig sind, sollte der Porengehalt mög- liehst gering gehalten werden. Insbesondere für Automobilanwen dungen ist der maximale Porengehalt pro Lötstelle ein wichtiges Kriterium und der Grenzwert für den maximal zulässigen Poren gehalt wird in Zukunft weiter verringert werden, zum Beispiel auf unter 10%.
Die Haupteinflussgrößen für die Porenbildung während des Löt prozesses sind die verwendete Lotpaste, das Flussmittelsystem, die Bauteil- und Platinenoberfläche, das Leiterplattendesign, die Lötbedingungen und die Prozessparameter. Die Porenbildung ist mit wachsender Bauteilgröße und somit wachsenden Kontakt flächen, d. h. wachsenden Lötpadflächen, stärker ausgeprägt, da durch große Kontaktflächen das Entweichen von gasförmigen Re aktionsprodukten erschwert wird. Um großflächige Bauteile den noch prozesssicher mit einem geringen Porengehalt zu löten, sind aufwendige und kostenintensive Lötprozesse erforderlich.
Mit einer erhöhten Porenbildung kann während des Lötprozesses auch das Risiko von Lötfehlern wie Kurzschlüssen an kleineren elektrischen Bauelementanschlüssen einhergehen. Folglich ist ein Bauteildesign mit verringerter Porenneigung zu bevor zugen .
Neben dem Porengehalt spielt für viele Anwendungen auch die Verkippung des elektronischen Bauteils nach dem Auflöten eine wichtige Rolle. Abgesehen von möglichen Limitationen in der Zuverlässigkeit der Lötstellen sind bei optoelektronischen Bau teilen vor allem Auswirkungen auf die Lichtauskopplung von grö ßerer Bedeutung. Sofern in einer Anwendung eine Primär- und/oder Sekundäroptik auf das optoelektronische Bauteil aufgebracht wird, spielt die Abstrahlcharakteristik des optoelektronischen Bauteils eine große Rolle. Eine Verkippung des optoelektroni schen Bauteils bzw. des Licht emittierenden Halbleiterchips in dem optoelektronischen Bauteil hat insbesondere bei sogenannten Chip-Sized-Packages (CSP) , d. h. Halbleiterchipgehäusen in der Größenordnung des Halbleiterchips, eine direkte Auswirkung auf die Abstrahlcharakteristik und sollte daher für viele Anwendun gen möglichst gering gehalten werden. Somit ist ein Bauteilde sign mit geringer Verkippung insbesondere bei SMD-Verarbeitung für viele Anwendungen erstrebenswert.
Der vorliegenden Erfindung liegt unter anderem die Aufgabe zu grunde, ein Verfahren zum Aufbringen von einem Lötpad auf ein elektronisches Bauteil anzugeben, wobei das Lötpad es ermög licht, das elektronische Bauteil mit einer reduzierten Poren- bildung auf eine Leiterplatte zu löten. Ferner soll durch das Lötpad eine Verkippung des elektronischen Bauteils beim Auflö ten auf eine Leiterplatte verringert werden. Weiterhin soll ein elektronisches Bauteil mit einem derartigen Lötpad geschaffen werden .
Eine Aufgabe der Erfindung wird gelöst durch Verfahren zum Auf bringen von zumindest einem Lötpad auf ein elektronisches Bau teil mit den Merkmalen der Ansprüche 1 und 13. Eine Aufgabe der Erfindung wird ferner gelöst durch elektronische Bauteile mit den Merkmalen der Ansprüche 9 und 20. Bevorzugte Ausführungs formen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Ein Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil umfasst, dass zunächst das elektronische Bauteil bereitgestellt wird. Das elektronische Bauteil umfasst eine erste Oberfläche. Die erste Oberfläche ist insbesondere diejenige Hauptoberfläche des elektronischen Bauteils, die da für vorgesehen ist, beim Auflöten des elektronischen Bauteils auf eine Leiterplatte in Richtung der Leiterplatte zu weisen.
Das zumindest eine Lötpad wird auf die erste Oberfläche des optoelektronischen Bauteils aufgebracht, indem mehrere Metal lisierungsschichten übereinander und insbesondere nacheinander auf der ersten Oberfläche abgeschieden werden. Zumindest die oberste Metallisierungsschicht, d. h., insbesondere die zuletzt abgeschiedene Metallisierungsschicht, wird durch zumindest ei nen Kanal unterbrochen. Der Kanal kann auch als längliche Aus sparung oder länglicher Graben bezeichnet werden. Zumindest eine weitere der Metallisierungsschichten ist unterhalb des zumin dest einen Kanals durchgehend. Folglich ist die zumindest eine weitere Metallisierungsschicht direkt unterhalb des zumindest einen Kanals nicht unterbrochen und weist insbesondere keinen Kanal auf. Durch den zumindest einen Kanal wird folglich ein Teil einer weiteren Metallisierungsschicht freigelegt.
Insbesondere begrenzt der zumindest eine Kanal den zu verlöten den Bereich des Lötpads nicht, sondern liegt innerhalb der zu verlötenden Fläche des Lötpads bzw. innerhalb der Fläche, die nachfolgend während des Lötvorgangs von Lot benetzt wird.
Der zumindest eine Kanal ist insbesondere derart ausgeführt, dass er sich von der Oberseite der jeweiligen Metallisierungs schicht bis zur Unterseite der betreffenden Metallisierungs- Schicht erstreckt. Mit anderen Worten erstreckt sich der zumin dest eine Kanal vollständig durch eine jeweilige Metallisie rungsschicht in vertikaler Richtung, d. h. in einer Richtung senkrecht zur ersten Oberfläche des elektronischen Bauteils. Sofern mehr als eine der Metallisierungsschichten einen jewei ligen Kanal aufweist, können die Kanäle so angeordnet sein, dass sie sich direkt übereinander befinden. Falls beispielsweise die oberste Metallisierungsschicht sowie die direkt darunter ange- ordnete Metallisierungsschicht jeweils einen Kanal aufweisen und eine weitere, direkt darunter liegende Metallisierungs schicht im Bereich dieser Kanäle durchgehend ist, so wird durch die Kanäle in den beiden oberen Metallisierungsschichten ein Teil der direkt unter diesen beiden Metallisierungsschichten angeordneten Metallisierungsschicht freigelegt.
Ein Lötpad ist eine Komponente, mit welcher das elektronische Bauteil auf ein geeignetes Substrat, beispielsweise eine Lei terplatte bzw. Platine (englisch: printed Circuit board, PCB), gelötet wird. Vor dem Lötprozess kann Lotmaterial auf das Lötpad aufgebracht werden.
Der Begriff „Lötpad" ist im Deutschen ein für den Fachmann gebräuchlicher Fachbegriff, der dem englischen Begriff „solder pad" entlehnt ist, der wörtlich mit Lötunterlage oder Lötkissen übersetzt werden kann. Ein Lötpad kann auch als Lötfläche, Löt bereich oder Lötstelle bezeichnet werden.
Zum Auflöten des elektronischen Bauteils auf eine Leiterplatte kann ein sogenanntes Reflow (englisch: reflow soldering) - Lötverfahren bzw. Wiederaufschmelzlötverfahren eingesetzt wer den .
Die Metallisierungsschichten können aus verschiedenen Metallen und/oder Metalllegierungen hergestellt werden. Beispielsweise kann ein Lötpad Metallisierungsschichten mit den folgenden, in der Reihenfolge der Abscheidung genannten Metallen aufweisen: Kupfer/Nickel/Palladium/Gold oder Kupfer/Nickel/Silber. Andere Kombinationen von Metallen und Metalllegierungen sind denkbar. Weiterhin können die Metallisierungsschichten Zinn oder anderes Lotmaterial enthalten und insbesondere mit einer HASL (englisch: hot air solder leveling) -Technik behandelt werden, bei der über schüssiges Lot mit heißer Luft, insbesondere Druckluft, entfernt wird . Es kann vorgesehen sein, dass diejenigen Metallisierungsschich ten zumindest einen Kanal aufweisen, die sich beim Lötprozess in flüssigem Lotmaterial auflösen. Die Kanäle können sich folg lich durch die Metallisierungsschichten bis zu der ersten Me tallisierungsschicht erstrecken, die sich während des Lötens nicht in flüssigem Lotmaterial auflöst.
Das zumindest eine Lötpad kann ein thermisches Lötpad sein, dessen Aufgabe es ist, die von dem elektronischen Bauteil wäh rend des Betriebs erzeugte Wärme an die Leiterplatte, auf die das elektronische Bauteil gelötet ist, abzuführen. Es kann vor gesehen sein, dass das thermische Lötpad weiterhin elektrisch mit einer der übrigen Komponenten des elektronischen Bauteils verbunden ist, das thermische Lötpad kann aber auch von den übrigen Komponenten des elektronischen Bauteils elektrisch iso- liert sein.
Das elektronische Bauteil kann ein oder mehrere Halbleiterbau elemente, insbesondere Halbleiterchips, enthalten. Weiterhin kann das elektronische Bauteil ein zumindest teilweise elektrisch leitfähiges Substrat umfassen, auf welches die Halb leiterbauelemente montiert sind. Das Substrat kann beispiels weise ein Leiterrahmen (englisch: leadframe) sein. Weiterhin kann das Substrat ein sogenanntes QFN (englisch: quad flat no leads package) -Fiatmold sein. Ein QFN-Flatmold besteht aus ei- nem Leiterrahmen, insbesondere einem beschichteten Kupfer-Lei terrahmen, der von einem Vergussmaterial umspritzt ist, wobei das Vergussmaterial die gleiche Höhe wie der Leiterrahmen hat. Das Substrat kann ferner ein keramisches Substrat oder ein an deres geeignetes Substrat sein. Der elektrische Kontakt zwischen dem oder den Halbleiterbauele menten und dem Substrat kann mit Hilfe von Lötstellen, Bond drähten oder anderen geeigneten Kontakten erzeugt werden. Die Komponenten des elektronischen Bauteils können verkapselt sein, um ein Gehäuse bzw. ein sogenanntes Package zu bilden. Beispielsweise können die Komponenten des elektronischen Bau teils mittels eines Mold- oder Dispensverfahrens insbesondere mit einem Kunststoff, einem Epoxidharz oder einem Silikon um- geben werden. Auch andere Verpackungsmethoden, die dem Fachmann vertraut sind, sind möglich. Insbesondere kann das elektroni sche Bauteil ein Chip-Sized-Package sein. Weiterhin kann das elektronische Bauteil ein SMD-Bauteil sein. Es ist auch denkbar, dass das elektronische Bauteil nur aus einem Halbleiterchip, beispielsweise vom Flip-Chip-Typ, be steht. Bei einem Halbleiterchip vom Flip-Chip-Typ befinden sich alle elektrischen Kontaktflächen auf einer Seite des Halbleiter chips. Auf die elektrischen Kontaktflächen können die Lötpads aufgebracht werden.
Das elektronische Bauteil kann weiterhin zumindest ein opto elektronisches Bauelement umfassen, welches Licht im sichtbaren Bereich, Ultraviolett (UV) -Licht und/oder Infrarot (IR) -Licht emittiert.
Das zumindest eine optoelektronische Bauelement kann ein opto elektronisches Halbleiterbauelement, insbesondere ein Halb leiterchip, sein. Beispielsweise kann das zumindest eine opto- elektronische Bauelement als Licht emittierende Diode (eng lisch: light emitting diode, LED), als organische Licht emit tierende Diode (englisch: organic light emitting diode, OLED) , als Licht emittierender Transistor oder als organischer Licht emittierender Transistor ausgebildet sein. Das zumindest eine optoelektronische Bauelement kann außerdem Teil einer inte grierten Schaltung sein.
Durch den oder die Kanäle in den Metallisierungsschichten des Lötpads kann eine Strukturierung der lötbaren Bauteilrückseite, d. h. eine Unterteilung eines großen Lötpads in mehrere kleinere Lötpads, erzielt werden. Durch die Strukturierung der lötbaren Bauteilruckseite können Ausgasungskanäle für flüchtige Fluss mittelbestandteile während des Lötprozesses, insbesondere des Reflow-Lötprozesses , geschaffen werden. Die Ausgasungskanäle reduzieren die Porenbildung. Somit können großflächige Lötver bindung, wie sie aus thermischen Gründen benötigt werden, und eine verringerte Porenbildung miteinander kombiniert werden. Da nicht sämtliche Metallisierungen von Kanälen durchzogen sind, sondern mindestens eine der Metallisierungsschichten keinen Ka nal aufweist und dementsprechend nicht unterbrochen ist, ist eine gute thermische Leitfähigkeit des mindestens einen Lötpads in horizontaler Richtung gewährleistet.
Neben der Reduzierung der Porenbildung kann durch die Struktu rierung der lötbaren Bauteilrückseite auch eine Reduzierung der Bauteilverkippung erreicht werden. Dies ist insbesondere für Chip-Sized-Packages und beim Auflöten von Flip-Chips erforder lich. Im Rahmen einer Studie konnte gezeigt werden, dass die Verkippung von Flip-Chips signifikant durch Einzellotdepots und ein unterteiltes Lötpad erreicht werden kann. Die Unterteilung der Lötpads kann hierbei auf Seiten des Flip-Chips durch eine Strukturierung der Lötflächen, aber auch durch eine Strukturie rung des Leiterrahmens, insbesondere durch eine Laserstruktu- rierung erfolgen.
Das in der vorliegenden Anmeldung beschriebene Verfahren kann für insbesondere für Reflow-lötbare elektronische Bauteile her angezogen werden. Weiterhin können die elektronischen Bauteile in Fahrzeuganwendungen eingesetzt werden. Insbesondere können die elektronischen Bauteile in Fahrzeugaußenbeleuchtungen, wie zum Beispiel Scheinwerfern, aber auch in Fahrzeuginnenbeleuch tungen, zum Beispiel Ambientebeleuchtungen, zum Einsatz kommen. Der zumindest eine Kanal kann einen Teil einer der Metallisie rungsschichten freilegen. Durch den Kontakt mit Luft, einer anderen geeigneten Umgebungsatmosphäre oder einer geeigneten Flüssigkeit kann der freigelegte Teil der Metallisierungs schicht chemisch reagieren, z. B. durch eine Oxidation oder eine Nitrierung. Durch die Oxidation des von dem mindestens einen Kanal freigelegten Teils wird dieser Teil der Metallisierungs schicht während eines Lötprozesses, insbesondere eines Reflow- Lötprozesses , von dem flüssigen Lotmaterial nicht benetzt. Die nicht-benetzenden Bereiche dienen während des Lötprozesses als Ausgasungskanäle für flüchtige Flussmittelbestandteile.
Diejenigen Metallisierungsschichten, die zumindest einen Kanal aufweisen, können durch den jeweiligen zumindest einen Kanal in jeweils zwei oder mehr voneinander getrennte Bereiche aufgeteilt sein. In diesem Fall erstreckt sich der jeweilige Kanal in horizontaler Richtung, d. h. in einer Richtung parallel zur ersten Oberfläche des elektronischen Bauteils, vollständig durch die jeweilige Metallisierungsschicht. Alternativ kann sich ein Kanal in horizontaler Richtung auch nicht vollständig durch die Metallisierungsschicht erstrecken.
Die mehreren Metallisierungsschichten können zunächst überei nander auf der ersten Oberfläche abgeschieden werden und an schließend kann zumindest von der obersten Metallisierungs- Schicht Material entfernt werden, um den zumindest einen Kanal zu bilden.
Das Material kann mittels eines Laserstrahls entfernt werden. Andere Verfahren zum Entfernen des Materials, wie zum Beispiel Ätzprozesse, sind auch denkbar. Bei der Fertigung von bestimmten elektronischen Bauteilen, zum Beispiel Keramikbauteilen, wird ein Laser bereits zum „Einbren nen" eines Bauteil-Identifizierungscodes verwendet. In ähnli cher Art und Weise kann bzw. können auch die oberste (n) Metal- lisierungsschicht (en) des mindestens einen Lötpads mit dem La ser nachbehandelt werden. Durch die Leistung des Lasers wird zum Beispiel bei Lötpads mit Metallisierungsschichten aus Ni ckel, Palladium und Gold ein Kanal in die Palladium- und Gold- Schichten eingebracht und die darunter liegende Nickel-Schicht in dem durch den Kanal freigelegten Bereich lokal oxidiert. Aufgrund der Oxidation benetzt das flüssige Lotmaterial den mit dem Laser behandelten Bereich während des Lötprozesses nicht, wodurch die gewünschten Ausgasungskanäle geschaffen werden. Ferner lässt sich durch die Flexibilität der Laserstrukturie- rung eine Vielzahl unterschiedlicher Kanäle fertigen.
Ein alternatives Herstellungsverfahren besteht darin, dass die jenigen Metallisierungsschichten, die zumindest einen Kanal aufweisen, derart abgeschieden werden, dass an der Stelle des zumindest einen Kanals kein Material abgeschieden wird. Während der Abscheidung, insbesondere der elektrochemischen Abschei dung, der Metallisierungsschichten müssen geeignete Maskierun gen aufgebracht werden, damit an den Stellen, an denen der mindestens eine Kanal entstehen soll, kein Material abgeschie- den wird.
Weiterhin kann ein Lotmaterial, zum Beispiel Zinn, eine Zinn legierung oder ein anderes geeignetes Material, auf dem zumin dest einen Lötpad abgeschieden werden. Falls zumindest die oberste Metallisierungsschicht in mehrere voneinander getrennte Bereiche unterteilt ist, kann auf jedem Bereich ein jeweiliges Einzellotdepot abgeschieden werden. Anschließend kann das elektronische Bauteil auf eine Leiterplatte gelötet werden. Ein elektronisches Bauteil umfasst zumindest ein Lötpad, das mehrere übereinander aufgebrachte Metallisierungsschichten auf weist. Zumindest die oberste Metallisierungsschicht, d. h. die zuletzt aufgebrachte Metallisierungsschicht, ist durch zumin dest einen Kanal unterbrochen. Zumindest eine weitere der Me tallisierungsschichten ist unterhalb des zumindest einen Kanals durchgehend und weist insbesondere unterhalb des zumindest ei nen Kanals keinen Kanal auf.
Der zumindest eine Kanal kann einen Teil einer der Metallisie rungsschichten freilegen und der freigelegte Teil der Metalli sierungsschicht kann oxidiert sein.
Diejenigen Metallisierungsschichten, die zumindest einen Kanal aufweisen, können durch den jeweiligen zumindest einen Kanal in jeweils zumindest zwei voneinander getrennte Bereiche aufge teilt sein.
Das elektronische Bauteil kann zumindest ein optoelektronisches Bauelement umfassen.
Weiterhin kann das elektronische Bauteil die oben beschriebenen Ausgestaltungen des Verfahrens zum Aufbringen des zumindest ei nen Lötpads aufweisen.
Ein Verfahren gemäß einer weiteren Ausführungsform zum Aufbrin gen von zumindest einem Lötpad auf ein elektronisches Bauteil umfasst, dass zunächst das elektronische Bauteil, das eine erste Oberfläche aufweist, bereitgestellt wird. Zum Aufbringen des zumindest einen Lötpads auf die erste Oberfläche werden mehrere Metallisierungsschichten übereinander auf der ersten Oberfläche abgeschieden. Ferner wird ein Teil einer der Metallisierungs schichten derart modifiziert wird, dass der modifizierte Teil von einem Lotmaterial, insbesondere einem flüssigen Lotmate rial, nicht benetzbar ist bzw. nicht benetzt werden kann. Die betreffende Metallisierungsschicht kann beispielsweise che misch, thermisch oder mittels eines Lasers derart modifiziert werden, dass der modifizierte Teil von einem Lotmaterial nicht benetzt werden kann.
Weiterhin kann ein Teil der obersten Metallisierungsschicht, d. h. der zuletzt abgeschiedenen Metallisierungsschicht, modifi ziert werden, indem auf dem Teil der obersten Metallisierungs schicht ein Material abgeschieden, das von einem Lotmaterial, insbesondere einem flüssigen Lotmaterial, nicht benetzbar ist bzw. nicht benetzt werden kann.
Das Material, das von einem Lotmaterial nicht benetzbar ist, kann auch als Lötstopplack bezeichnet werden. Insbesondere kann dieses Material auf die oberste Metallisierungsschicht gedruckt werden. Durch das Aufbringen des von Lotmaterial nicht benetz baren Materials wird die Oberfläche des Lötpads in mehrere Be reiche unterteilt, wodurch die Bildung von Poren und die Bau teilverkippung bei einem Lötprozess reduziert werden.
Es kann vorgesehen sein, dass es sich bei der modifizierten Metallisierungsschicht nicht um die oberste, d. h. die zuletzt abgeschiedene Metallisierungsschicht handelt. In diesem Fall werden nach dem Modifizieren eines Teils dieser Metallisie- rungsschicht weitere Metallisierungsschichten auf der modifi zierten Metallisierungsschicht abgeschieden.
Das elektronische Bauteil sowie die auf der ersten Oberfläche des elektronischen Bauteils aufgebrachten Metallisierungs- schichten können die oben beschriebenen Ausgestaltungen aufwei sen .
Das von Lotmaterial nicht benetzbare Material kann in der Form von mindestens einem Steg auf der Oberfläche der obersten Me- tallisierungsschicht abgeschieden wird. Der mindestens eine Steg kann sich in horizontaler Richtung vollständig über die oberste Metallisierungsschicht erstrecken. Folglich kann der mindestens eine Steg die Oberfläche der obers ten Metallisierungsschicht in mindestens zwei voneinander ge- trennte Bereiche aufteilen.
Weiterhin kann auf jedem der voneinander getrennten Bereiche ein jeweiliges Einzellotdepot abgeschieden werden, wobei das Lotmaterial den mindestens einen Steg insbesondere nicht be- netzt. Anschließend kann das elektronische Bauteil auf eine Leiterplatte gelötet werden.
Das elektronische Bauteil kann zumindest ein optoelektronisches Bauelement umfassen.
Ein elektronisches Bauteil gemäß einer weiteren Ausgestaltung umfasst zumindest ein Lötpad, das mehrere übereinander aufge brachte Metallisierungsschichten aufweist. Ein Teil einer der Metallisierungsschichten ist derart modifiziert, dass der mo- difizierte Teil von einem Lotmaterial nicht benetzbar ist.
Das elektronische Bauteil kann die oben beschriebenen Ausge staltungen des Verfahrens zum Aufbringen des zumindest einen Lötpads aufweisen.
Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. In diesen zeigen schematisch: Fig. 1A bis IE Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Aufbringen eines Löt pads auf ein elektronisches Bauteil mit Hilfe einer Laserstrukturierung; Fig. 2A und 2B Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Aufbringen eines Löt- pads auf ein elektronisches Bauteil mit se lektiv abgeschiedenen Metallisierungs- schichten;
Fig. 3A und 3B Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Auflöten eines elekt ronischen Bauteils auf eine Leiterplatte;
Fig. 4 eine Darstellung eines Schnitts durch eine
Lötstelle mit einer lokalen Nicht-Benetzung des Lots aufgrund einer lokalen anorgani schen Beschichtung;
Fig. 5 eine Darstellung einer mittels eines Laser strahls strukturierten Leiterplattenmetal lisierung mit einer Lotmaterialbenetzung; Fig. 6A bis 6D Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Aufbringen eines Löt- pads auf ein elektronisches Bauteil mit Ste gen aus nicht benetzbarem Material; Fig. 7A bis 7D Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Aufbringen eines Löt- pads auf ein elektronisches Bauteil mit ei ner modifizierten, mittleren Metallisie rungsschicht; und
Fig. 8A bis 8C Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Aufbringen eines Löt- pads auf ein elektronisches Bauteil mit ei ner modifizierten, obersten Metallisie rungsschicht . In der folgenden ausführlichen Beschreibung wird auf die bei gefügten Zeichnungen Bezug genommen, die einen Teil dieser Be schreibung bilden und in denen zur Veranschaulichung spezifi sche Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Da Komponenten von Ausführungsbeispielen in einer Anzahl verschiedener Orientierungen positioniert wer den können, dient die Richtungsterminologie zur Veranschauli chung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang abzuweichen. Es versteht sich, dass die Merk male der hierin beschriebenen verschiedenen Ausführungsbei spiele miteinander kombiniert werden können, sofern nicht spe zifisch anders angegeben. Die folgende ausführliche Beschrei- bung ist deshalb nicht in einschränkendem Sinne aufzufassen. In den Figuren sind identische oder ähnliche Elemente mit identi schen Bezugszeichen versehen, soweit dies zweckmäßig ist.
Fig. 1A bis iE zeigen schematisch ein Verfahren zum Aufbringen von Lötpads auf ein elektronisches Bauteil 10.
In Fig. 1A ist in einer Querschnittsdarstellung das bereitge stellte elektronische Bauteil 10 vor dem Aufbringen der Lötpads gezeigt. Das elektronische Bauteil 10 umfasst ein Substrat 11, das in dem vorliegenden Ausführungsbeispiel ein keramisches Substrat aus Aluminiumnitrid ist. Auf das Substrat ist ein Halb leiterchip 12 montiert, der ein optoelektronischer Halbleiter chip ist und Licht emittiert. Der Halbleiterchip 12 ist elektrisch mit Kontaktelementen des Substrats 11 über entspre- chende Lötstellen sowie einen oder mehrere Bonddrähte 13 ver bunden. Ferner ist ein Gehäuse 14 vorgesehen, durch welches die Komponenten des elektronischen Bauteils 10 verkapselt sind. Das elektronische Bauteil 10 weist eine erste Oberfläche 15 und eine der ersten Oberfläche 15 gegenüberliegende zweite Oberflä che 16 auf. Die ersten und zweiten Oberflächen 15, 16 können auch als erste bzw. zweite Hauptoberfläche des elektronischen Bauteils 10 bezeichnet werden.
An der ersten Oberfläche 15 verfügt das elektronische Bauteil 10 über freiliegende, in Fig. 1A nicht dargestellte Kontaktflä chen, die in dem vorliegenden Ausführungsbeispiel den Kontakt- flächen des Substrats 11 entsprechen.
Auf die an der ersten Oberfläche 15 freiliegenden Kontaktflächen werden Lötpads 20, 21 und 22 aufgebracht, wie in Fig. 1B dar gestellt ist. Die Lötpads 20 und 22 sind elektrische Lötpads. Das Lötpad 21 ist ein großflächiges thermisches Lötpad.
Zur Herstellung der Lötpads 20, 21 und 22 werden zunächst Me tallisierungsschichten 25, 26, 27 und 28 in der genannten Rei henfolge nacheinander und übereinander auf der ersten Oberflä- che 15 des elektronischen Bauteils 10 abgeschieden. In dem vor liegenden Ausführungsbeispiel bestehen die Metallisierungs schichten 25, 26, 27 und 28 aus Kupfer, Nickel, Palladium bzw. Gold . Anschließend werden, wie in Fig. IC dargestellt ist, mittels eines von einem Laser 30 erzeugten Laserstrahls 31 Kanäle 32 in die oberste, d. h. die zuletzt aufgebrachte Metallisierungs schicht 28 aus Gold und die direkt darunterliegende Metallisie rungsschicht 27 aus Palladium eingebracht. Die Kanäle 32 er- strecken sich in vertikaler Richtung, d. h. in einer Richtung senkrecht zur ersten Oberfläche 15, vollständig durch die beiden Metallisierungsschichten 27 und 28. Folglich wird durch die Kanäle 32 ein Teil der Oberfläche der aus Nickel hergestellten Metallisierungsschicht 26 freigelegt. An Luft oxidiert der frei- gelegte Teil der Metallisierungsschicht 26, so dass sich eine Schicht 33 aus Nickeloxid an der Oberfläche der Metallisie rungsschicht 26 ausbildet. Unterhalb der Kanäle 32 sind die Metallisierungsschichten 25 und 26 durchgehend und bilden keine Kanäle aus.
Das fertiggestellte elektronische Bauteil mit den Lötpads 20 bis 22 und den Kanälen 32 in dem Lötpad 21 ist in Fig. IC durch das Bezugszeichen 35 gekennzeichnet. Fig. ID zeigt eine Draufsicht auf die Oberfläche 15 des elekt ronischen Bauteils 35. Hier ist zu erkennen, dass sich die beiden Kanäle 32 in horizontaler Richtung, d. h. in einer Rich tung parallel zur ersten Oberfläche 15, vollständig durch die Metallisierungsschichten 27 und 28 erstrecken. Dadurch wird die Oberfläche des Lötpads 21 in insgesamt vier voneinander ge trennte Bereiche aufgeteilt.
In Fig. IE ist eine Variation des elektronischen Bauteils 35 in einer Draufsicht auf die Oberfläche 15 des elektronischen Bau- teils 35 gezeigt. Neben dem thermischen Lötpad 21 wurden hier auch die elektrischen Lötpads 20 und 22 mit dem Laserstrahl 31 strukturiert. Durch die Metallisierungsschichten 27 und 28 der Lötpads 20 und 22 erstrecken sich ebenfalls Kanäle 32. Ferner sind diese Kanäle 32 in der Form von Minus- bzw. Pluszeichen ausgeführt. Dadurch können beispielsweise Kathoden- und Anoden anschlüsse des optoelektronischen Halbleiterchips 12 gekenn zeichnet werden.
Fig. 2A und 2B zeigen schematisch ein weiteres Verfahren zum Aufbringen von Lötpads auf das elektronische Bauteil 10. Dieses Verfahren stellt eine Variation des in Fig. 1A bis IE darge stellten Verfahrens dar. Im Folgenden werden die Unterschiede der beiden Verfahren erläutert. Fig. 2A zeigt in einer Querschnittsdarstellung das elektroni sche Bauteil 10, das dem elektronischen Bauteil 10 aus Fig. 1A entspricht . In Fig. 2B werden zur Erzeugung der Lötpads 20 bis 22 die Metallisierungsschichten 25 bis 28 auf die erste Oberfläche 15 des elektronischen Bauteils 10 aufgebracht. Die Metallisie rungsschichten 27 und 28 werden jedoch nicht wie in Fig. IC nachträglich mit Hilfe des Laserstrahls 31 strukturiert, viel- mehr werden die Metallisierungsschichten 27 und 28 derart ab geschieden, dass an der Stelle der Kanäle 32 kein Material abgeschieden wird. Während der Abscheidung der Metallisierungs schichten 27 und 28 werden geeignete Maskierungen aufgebracht, damit an den Stellen, an denen die Kanäle 32 entstehen sollen, kein Material abgeschieden wird. Die Bereiche der Metallisie rungsschicht 26, die durch die Kanäle 32 freigelegt sind, bilden an ihrer jeweiligen Oberfläche eine oxidierte Schicht 33 aus.
Fig. 3A und 3B zeigen schematisch ein Verfahren zum Auflöten des elektronischen Bauteils 35 auf eine Leiterplatte 40 mittels eines Reflow-Lötverfahrens .
Fig. 3A zeigt das elektronische Bauteil 35 vor dem Lötprozess. Das elektronische Bauteil 35 verfügt über ein strukturiertes Lötpad 21 mit übereinander aufgebrachten Metallisierungsschich ten 25, 26, 27 und 28, die aus Kupfer, Nickel, Palladium bzw. Gold bestehen. In die zuletzt aufgebrachten Metallisierungs schichten 27 und 28 sind Kanäle 32 eingebracht. An den durch die Kanäle 32 freigelegten Bereichen der Metallisierungsschicht 26 haben sich oxidierte Schichten 33 ausgebildet.
Fig. 3B zeigen den Lötvorgang, mit dem das elektronische Bauteil 35 an einer Kupfermetallisierung 41 der Leiterplatte 40 befes tigt wird. Im flüssigen Lotmaterial 42 gehen die Metallisie rungsschichten 27 und 28 aus Palladium bzw. Gold in Lösung und es bildet sich eine Stoffschlüssige Verbindung zwischen dem Lotmaterial 42 und dem Nickel der Metallisierungsschicht 26 aus.
Jedoch benetzt das flüssige Lotmaterial 42 die oxidierten Schichten 33 der Metallisierungsschicht 26 nicht und es bilden sich dort aufgrund der Oberflächenspannung nur kleine, insbe sondere keilförmige Gas- bzw. Lufteinschlüsse 43 aus. Die Ga seinschlüsse 43 sind jedoch nicht als reguläre Poren zu be trachten, da sie sich an bewusst nicht benetzenden Stellen be- finden. Diese für das flüssige Lotmaterial 42 nicht benetzbaren Stellen sollten bei der Berechnung des Porenanteils keine Be rücksichtigung finden. Ferner erstrecken sich die Gasein schlüsse 43 nicht über die gesamte Lotstellendicke , wie es ty pischerweise für Poren der Fall ist, sondern weisen nur eine geringe Dicke auf.
Durch die Strukturierung des Lötpads 21 werden folglich mit den oxidierten Schichten 33 gezielt nicht benetzende Bereiche er zeugt. Während des Lötprozesses benetzt das flüssige Lotmate- rial 42 in diesen Arealen nicht und somit bildet sich gezielt ein Ausgasungskanal aus, durch den flüchtige Flussmittelbe standteile entweichen können. Dadurch wird die Bildung von gro ßen Poren und insbesondere eine unkontrollierbare Porenbildung auch bei großflächigen Lötpads unterbunden.
Da nur die obersten Metallisierungsschichten 27 und 28 des Löt pads 21 strukturiert sind und insbesondere die unterste Metal lisierungsschicht 25 aus Kupfer unstrukturiert bleibt und keine Kanäle aufweist, steht die Kupferschicht des Lötpads 21 voll- flächig zur Wärmespreizung zur Verfügung.
Ferner weisen die durch die oxidierten Schichten 33 während des Lötprozesses erzeugten Gaseinschlüsse 43 eine nur geringe Aus prägung auf und erstrecken sich insbesondere nicht über die vollständige Lotdicke. Dies kann einen signifikanten Einfluss auf die Lotstellenzuverlässigkeit haben. Die Ausprägung der Ga seinschlüsse 43 kann über die Breite und Tiefe der Kanäle 32 gezielt beeinflusst werden. Weiterhin kann durch die Strukturierung des Lötpads 21 gezielt Einfluss auf die Bauteilverkippung genommen werden. Durch Dru cken von Einzellotdepots auf die durch die Kanäle 32 voneinander getrennten Bereiche der Lötpads 21, wird während des Lötvorgangs das Lotmaterial 42 ausgehend von den Randbereichen zur Mitte bis zu den Kanälen 32 benetzen, wodurch eine Bauteilverkippung unterbunden werden kann. Die Bauteilverkippung hat einen großen Einfluss auf die Abstrahlcharakteristik des optoelektronischen Halbleiterchips 12 und somit auch auf die Abstrahlcharakteris tik des Gesamtbauteils mit Linse etc. Durch eine gezielte Ver- ringerung der Bauteilverkippung kann somit eine bessere Bau teilqualität ermöglicht werden.
Fig. 4 zeigt einen Schnitt durch eine Lötstelle. Deutlich zu erkennen ist ein Gaseinschluss 45, der sich an einer lokalen anorganischen Beschichtung ausgebildet hat. Der Gaseinschluss 45 weist aufgrund der Oberflächenspannung des Lots eine nur geringe Ausdehnung auf.
Fig. 5 zeigt Kanäle in Form eines Barcodes, die mit Hilfe eines Laserstrahls in eine Leiterplattenmetallisierung eingebracht wurden. Bereiche, die mit dem Laserstrahl behandelt wurden, werden von dem Lotmaterial nicht benetzt.
Fig. 6A bis 6D zeigen schematisch ein weiteres Verfahren zum Aufbringen von Lötpads auf das elektronische Bauteil 10. Dieses Verfahren stellt eine Variation des in Fig. 1A bis IE darge stellten Verfahrens dar. Im Folgenden werden die Unterschiede der beiden Verfahren erläutert. Fig. 6A zeigt in einer Querschnittsdarstellung das elektroni sche Bauteil 10, das dem elektronischen Bauteil 10 aus Fig. 1A entspricht . Fig. 6B zeigt die Metallisierungsschichten 25 bis 28, die wie in Fig. 1B auf der ersten Oberfläche 15 des elektronischen Bauteils 10 abgeschieden wurden, um die Lötpads 20 bis 22 zu bilden . Die Metallisierungsschichten 27 und 28 werden nicht wie in Fig. IC mit Hilfe des Laserstrahls 31 strukturiert, sondern es werden auf die oberste Metallisierungsschicht 28 mehrere Stege 46 aus einem Material aufgedruckt, das von einem Lotmaterial nicht benetzbar ist. Das dadurch erzeugte elektronische Bauteil 50 ist in Fig. 6C in einer Querschnittsdarstellung und in Fig. 6D in einer Draufsicht auf die erste Oberfläche 15 dargestellt.
Wie Fig. 6D zeigt, erstrecken sich die Stege 46 in horizontaler Richtung vollständig über das Lötpad 21, d. h., die Stege 46 reichen jeweils von einer Seitenkante bis zur gegenüberliegen den Seitenkante des Lötpads 21. Demnach wird die Oberseite des Lötpads 21 durch die Stege 46 in voneinander getrennte Bereiche unterteilt. Auf diese Bereiche können jeweils Lötdepots aufge bracht werden. Beim Auflöten des elektronischen Bauteils 50 auf eine Leiterplatte wird aufgrund der von dem Lotmaterial nicht benetzbaren Stege 46 die Bildung von Poren und die Bauteilver kippung reduziert.
Fig. 7A bis 7D und 8A bis 8C zeigen schematisch weitere Verfah- ren zum Aufbringen von Lötpads auf das elektronische Bauteil 10. Diese Verfahren stellen Variationen des in Fig. 6A bis 6D dargestellten Verfahrens dar. Im Folgenden werden die Unter schiede gegenüber dem Verfahren gemäß Fig. 6A bis 6D erläutert. Bei den Verfahren gemäß Fig. 7A bis 7D und 8A bis 8C wird kein Lötstopplack auf die oberste Metallisierungsschicht aufge bracht. Stattdessen wird ein Teil einer der Metallisierungs schichten derart modifiziert, dass dieser Teil von einem Lot- material nicht benetzt werden kann.
Wie in Fig. 7A und 7B gezeigt ist, werden bei dem dort darge stellten Verfahren zunächst die Metallisierungsschichten 25 und 26 auf der ersten Oberfläche 15 des elektronischen Bauteils 10 abgeschieden. Die zu diesem Zeitpunkt freiliegende Metallisie rungsschicht 26 aus Nickel wird an den gewünschten Stellen lokal modifiziert, beispielsweise chemisch, nasschemisch, durch Oxi dation mittels eines Lasers oder ein anderes geeignetes Verfah ren, um einen in Fig. 70 gezeigten modifizierten Teil 47 oder mehrere derartige Teile auszubilden. Durch die Modifizierung der Metallisierungsschicht 26 wird die Metallisierungsschicht 26 jedoch nicht unterbrochen, sondern ist weiterhin durchgehend.
Anschließend werden die Metallisierungsschichten 27, 28 auf der Metallisierungsschicht 26 mit dem modifizierten Teil 47 abge schieden. Nach der Herstellung des in Fig. 7D gezeigten elekt ronischen Bauteils 60 ist der modifizierte Teil 47 folglich nicht sichtbar. Beim Auflöten des elektronischen Bauteils 60 auf eine Leiterplatte lösen sich die obersten Metallisierungs- schichten 27, 28 auf und die Metallisierungsschicht 26, die nicht in Lösung geht, kann bis auf den modifizierten Teil 47 von dem flüssigen Lotmaterial benetzt werden.
Bei dem in Fig. 8A bis 80 dargestellten Verfahren werden zu- nächst mehrere Metallisierungsschichten 25, 26, 27 auf der ers ten Oberfläche 15 des elektronischen Bauteils 10 abgeschieden. Danach wird ein Teil 47 der obersten Metallisierungsschicht 27 mittels eines geeigneten Verfahrens, z. B. chemisch oder durch eine Laserbehandlung, modifiziert, ohne die Metallisierungs- Schicht 27 jedoch zu unterbrechen. Die Metallisierungsschicht 27 des in Fig. 8C dargestellten elektronischen Bauteils 70 ist derart ausgestaltet, dass sie während des Auflötens des elekt ronischen Bauteils 70 auf eine Leiterplatte nicht in Lösung geht, jedoch an der bzw. den modifizierten Stelle (n) 47 nicht von dem flüssigen Lotmaterial benetzt werden kann.
BEZUGSZEICHENLISTE
10 Bauteil
11 Substrat
12 Halbleiterchip
13 Bonddraht
14 Gehäuse
15 erste Oberfläche
16 zweite Oberfläche 20 Lötpad
21 Lötpad
22 Lötpad
25 MetallisierungsSchicht
26 MetallisierungsSchicht 27 MetallisierungsSchicht
28 MetallisierungsSchicht
30 Laser
31 Laserstrahl
32 Kanal
33 Schicht
35 Bauteil
40 Leiterplatte
41 Kupfermetallisierung
42 Lotmaterial
43 Gaseinschluss
45 Gaseinschluss
46 Steg
47 Teil
50 Bauteil
60 Bauteil
70 Bauteil

Claims

ANSPRÜCHE
1. Verfahren zum Aufbringen von zumindest einem Lötpad (21) auf ein elektronisches Bauteil (10), wobei
das elektronische Bauteil (10) , das eine erste Oberfläche (15) aufweist, bereitgestellt wird, und
zum Aufbringen des zumindest einen Lötpads (21) auf die erste Oberfläche (15) mehrere Metallisierungsschichten (25-28) übereinander auf der ersten Oberfläche (15) ab geschieden werden, wobei zumindest die oberste Metalli sierungsschicht (28) durch zumindest einen Kanal (32) unterbrochen ist und zumindest eine weitere der Metalli sierungsschichten (25, 26) unterhalb des zumindest einen Kanals (32) durchgehend ist, wobei der zumindest eine Kanal (32) den zu verlötenden Bereich des Lötpads (21) nicht begrenzt, sondern in der zu verlötenden Fläche des Lötpads (21) liegt.
2. Verfahren nach Anspruch 1, wobei der zumindest eine Kanal
(32) einen Teil einer der Metallisierungsschichten (26) freilegt und der freigelegte Teil der Metallisierungs schicht (26) oxidiert.
3. Verfahren nach Anspruch 1 oder 2, wobei diejenigen Me tallisierungsschichten (27, 28), die zumindest einen Ka nal (32) aufweisen, durch den jeweiligen zumindest einen Kanal (32) in jeweils zumindest zwei voneinander ge trennte Bereiche aufgeteilt werden. 4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die mehreren Metallisierungsschichten (25-28) zunächst übereinander auf der ersten Oberfläche (15) abgeschieden werden und anschließend zumindest von der obersten Me tallisierungsschicht (28) Material entfernt wird, um den zumindest einen Kanal (32) zu bilden.
5. Verfahren nach Anspruch 4, wobei das Material mittels eines Laserstrahls (31) entfernt wird.
6. Verfahren nach einem der Ansprüche 1 bis 3, wobei dieje- nigen Metallisierungsschichten (27, 28), die zumindest einen Kanal (32) aufweisen, derart abgeschieden werden, dass an der Stelle des zumindest einen Kanals (32) kein Material abgeschieden wird. 7. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Lotmaterial (42) auf dem zumindest einen Lötpad (21) abgeschieden wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektronische Bauteil (10) zumindest ein optoelekt ronisches Bauelement (12) umfasst.
9. Elektronisches Bauteil (35), mit
zumindest einem Lötpad (21), das mehrere übereinander aufgebrachte Metallisierungsschichten (25-28) aufweist, wobei zumindest die oberste Metallisierungsschicht (28) durch zumindest einen Kanal (32) unterbrochen ist und zumindest eine weitere der Metallisierungsschichten (25, 26) unterhalb des zumindest einen Kanals (32) durchgehend ist, und
wobei der zumindest eine Kanal (32) den zu verlötenden Bereich des Lötpads (21) nicht begrenzt, sondern in der zu verlötenden Fläche des Lötpads (21) liegt. 10. Elektronisches Bauteil (35) nach Anspruch 9, wobei der zumindest eine Kanal (32) einen Teil einer der Metalli sierungsschichten (26) freilegt und der freigelegte Teil der Metallisierungsschicht (26) oxidiert ist.
11. Elektronisches Bauteil (35) nach Anspruch 9 oder 10, wo bei diejenigen Metallisierungsschichten (27, 28), die zu mindest einen Kanal (32) aufweisen, durch den jeweiligen zumindest einen Kanal (32) in jeweils zumindest zwei von- einander getrennte Bereiche aufgeteilt sind.
12. Elektronisches Bauteil (35) nach einem der Ansprüche 9 bis 11, wobei das elektronische Bauteil (35) zumindest ein optoelektronisches Bauelement (12) umfasst.
13. Verfahren zum Aufbringen von zumindest einem Lötpad (21) auf ein elektronisches Bauteil (10), wobei
das elektronische Bauteil (10) , das eine erste Oberfläche (15) aufweist, bereitgestellt wird,
zum Aufbringen des zumindest einen Lötpads (21) auf die erste Oberfläche (15) mehrere Metallisierungsschichten (25-28) übereinander auf der ersten Oberfläche (15) ab geschieden werden,
ein Teil (47) einer der Metallisierungsschichten (25-28) derart modifiziert wird, dass der modifizierte Teil (47) von einem Lotmaterial nicht benetzbar ist, und
der modifizierte Teil (47) den zu verlötenden Bereich des Lötpads (21) nicht begrenzt, sondern in der zu verlöten den Fläche des Lötpads (21) liegt.
14. Verfahren nach Anspruch 13, wobei ein Teil der obersten Metallisierungsschicht (28) modifiziert wird, indem auf dem Teil der obersten Metallisierungsschicht (28) ein Material abgeschieden wird, das von einem Lotmaterial nicht benetzbar ist.
15. Verfahren nach Anspruch 14, wobei das Material, das von einem Lotmaterial nicht benetzbar ist, in der Form von mindestens einem Steg (46) auf der obersten Metallisie rungsschicht (28) abgeschieden wird.
16. Verfahren nach Anspruch 15, wobei der mindestens eine Steg (46) die Oberfläche der obersten Metallisierungs schicht (28) in mindestens zwei voneinander getrennte Bereiche aufteilt.
17. Verfahren nach Anspruch 16, wobei auf jedem der vonei nander getrennten Bereiche ein Lotmaterialdepot abge schieden wird. 18. Verfahren nach Anspruch 13, wobei nach dem Modifizieren eines Teils (47) einer der Metallisierungsschichten (25- 28) weitere Metallisierungsschichten (27, 28) auf der modifizierten Metallisierungsschicht (26) abgeschieden werden .
19. Verfahren nach einem der Ansprüche 13 bis 18, wobei das elektronische Bauteil (10) zumindest ein optoelektroni sches Bauelement (12) umfasst. 20. Elektronisches Bauteil (50, 60, 70), mit
zumindest einem Lötpad (21), das mehrere übereinander aufgebrachte Metallisierungsschichten (25-28) aufweist, wobei ein Teil (47) einer der Metallisierungsschichten (25-28) derart modifiziert ist, dass der modifizierte Teil (47) von einem Lotmaterial nicht benetzbar ist, und wobei der modifizierte Teil (47) den zu verlötenden Be reich des Lötpads (21) nicht begrenzt, sondern in der zu verlötenden Fläche des Lötpads (21) liegt.
PCT/EP2019/077379 2018-10-12 2019-10-09 Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil WO2020074591A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018125300.1A DE102018125300A1 (de) 2018-10-12 2018-10-12 Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil
DE102018125300.1 2018-10-12

Publications (1)

Publication Number Publication Date
WO2020074591A1 true WO2020074591A1 (de) 2020-04-16

Family

ID=68240725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/077379 WO2020074591A1 (de) 2018-10-12 2019-10-09 Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil

Country Status (2)

Country Link
DE (1) DE102018125300A1 (de)
WO (1) WO2020074591A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
US20020121709A1 (en) * 2000-12-28 2002-09-05 Fujitsu Limited External connection terminal and semiconductor device
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
DE102009046549A1 (de) * 2008-11-07 2010-05-20 Denso Corporation, Kariya-City Halbleitervorrichtung mit mehreren über einen Bondhügel als Flip-Chip gebondeten Substraten
US20130003332A1 (en) * 2011-06-28 2013-01-03 Samsung Electro-Mechanics Co., Ltd. Electroless surface treatment plated layers of printed circuit board and method for preparing the same
US20130083489A1 (en) * 2011-09-30 2013-04-04 Stmicroelectronics S.R.L. Electronic system for reflow soldering
US20130087813A1 (en) * 2011-10-11 2013-04-11 Ledengin, Inc. Grooved plate for improved solder bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227579B (en) * 2002-10-10 2005-02-01 Matsushita Electric Works Ltd Contact used in a connector, and method for manufacturing an element to be soldered
DE102008042777A1 (de) * 2008-10-13 2010-04-15 Robert Bosch Gmbh Selektiver Lötstop
JP6038280B2 (ja) * 2013-03-08 2016-12-07 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
US20020121709A1 (en) * 2000-12-28 2002-09-05 Fujitsu Limited External connection terminal and semiconductor device
JP2006351926A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 回路基板、電子部品及び電気接続箱
DE102009046549A1 (de) * 2008-11-07 2010-05-20 Denso Corporation, Kariya-City Halbleitervorrichtung mit mehreren über einen Bondhügel als Flip-Chip gebondeten Substraten
US20130003332A1 (en) * 2011-06-28 2013-01-03 Samsung Electro-Mechanics Co., Ltd. Electroless surface treatment plated layers of printed circuit board and method for preparing the same
US20130083489A1 (en) * 2011-09-30 2013-04-04 Stmicroelectronics S.R.L. Electronic system for reflow soldering
US20130087813A1 (en) * 2011-10-11 2013-04-11 Ledengin, Inc. Grooved plate for improved solder bonding

Also Published As

Publication number Publication date
DE102018125300A1 (de) 2020-04-16

Similar Documents

Publication Publication Date Title
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2010075831A1 (de) Verfahren zur fertigung von leuchtmitteln
DE102012216738A1 (de) Optoelektronisches bauelement
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
EP2593974A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
WO2020074591A1 (de) Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102020133672A1 (de) Halbleiterbaugruppe mit leitendem rahmen für e/a-abstand und thermische dissipation
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10153211A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE102016115224A1 (de) Elektronische Vorrichtung
DE10146854A1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
WO2023089033A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102022108571A1 (de) Zusammensetzung, verfahren zum verbinden eines trägers und einer elektronischen komponente und elektronisches bauelement
WO2023094390A1 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19786937

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19786937

Country of ref document: EP

Kind code of ref document: A1