DE10146854A1 - Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Info

Publication number
DE10146854A1
DE10146854A1 DE10146854A DE10146854A DE10146854A1 DE 10146854 A1 DE10146854 A1 DE 10146854A1 DE 10146854 A DE10146854 A DE 10146854A DE 10146854 A DE10146854 A DE 10146854A DE 10146854 A1 DE10146854 A1 DE 10146854A1
Authority
DE
Germany
Prior art keywords
electronic component
semiconductor chip
housing
shield
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10146854A
Other languages
English (en)
Other versions
DE10146854B4 (de
Inventor
Stefan Paulus
Albert Auburger
Horst Theus
Bernd Stadler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10146854A priority Critical patent/DE10146854B4/de
Publication of DE10146854A1 publication Critical patent/DE10146854A1/de
Application granted granted Critical
Publication of DE10146854B4 publication Critical patent/DE10146854B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit wenigstens einem, auf einem metallischen Substrat (6) aufgebrachten Halbleiterchip (4) und mit einem Gehäuse (12), wobei das elektronische Bauteil (2) eine Abschirmung (124) gegen hochfrequente elektromagnetische Strahlung aufweist, die integraler Bestandteil des Gehäuses (12) ist und zumindest einen Teil einer äußeren Gehäusewandung (122) bildet. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des elektronischen Bauteils (2).

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Je nach erforderlichem Einsatzzweck ist bei vielen elektronischen Bauteilen mit Halbleiterschaltungen eine Abschirmung gegen hochfrequente elektromagnetische Strahlung notwendig. Eine solche Abschirmung kann notwendig sein, um vom elektronischen Bauteil emittierte hochfrequente Strahlung nicht nach außen dringen zu lassen; es kann aber auch eine Abschirmung des Halbleiterbauelements gegen von außen einwirkende elektromagnetische Strahlung erforderlich sein. Manche elektronischen Bauteile arbeiten unter gewissen Bedingungen ohne eine derartige Abschirmung fehlerhaft. Eine solche Abschirmung gegen hochfrequente elektromagnetische Strahlung kann bspw. in einer metallischen Ummantelung des elektronischen Bauteils bestehen, die ggf. auf einer Leiterplatte nachträglich angebracht sein kann.
  • Ein Ziel der Erfindung besteht darin, ein elektronisches Bauteil mit einer wirksamen Abschirmung gegen hochfrequente elektromagnetische Strahlung zur Verfügung zu stellen.
  • Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Dem gemäß weist ein elektronisches Bauteil mit wenigstens einem, auf einem metallischen Substrat aufgebrachten Halbleiterchip ein Gehäuse sowie eine Abschirmung gegen hochfrequente elektromagnetische Strahlung auf. Diese Abschirmung ist integraler Bestandteil des Gehäuses und bildet zumindest einen Teil einer äußeren Gehäusewandung.
  • Dieses erfindungsgemäße elektronische Bauteil weist den Vorteil einer sehr kompakten Bauform auf, da die Abschirmung bereits bei der Herstellung des Substrats, eines sogenannten Lead-Frame, mit erstellt wird. Bei der anschließenden Fertigstellung des Gehäuses muss nur noch der Halbleiterchip montiert und kontaktiert werden, das Gehäuse mit Füllstoff aufgefüllt und ggf. vereinzelt werden.
  • In verschiedenen Ausführungsformen des erfindungsgemäßen elektronischen Bauteils kann die Abschirmung Metall, einen Nichtleiter und/oder einen Nichtleiter mit Metallüberzug aufweisen. Funktionsentscheidend dabei ist, dass die verwendeten Materialien einen wirksamen Schutz gegen hochfrequente elektromagnetische Strahlung bieten.
  • Gemäß einer erfindungsgemäßen Ausführungsform ist auf dem metallischen Substrat eine Umverdrahtungsstruktur um den wenigstens einen Halbleiterchip aufgebracht. Eine solche Struktur kann in vorteilhafter Weise mittels Abscheidung oder Ätzen oder mittels Lamination erfolgen. Der Halbleiterchip kann mittels Kleben, Löten oder Legieren montiert werden.
  • Gemäß einer weiteren Ausführungsform der Erfindung sind Kontaktflächen des wenigstens einen Halbleiterchips mittels Bonddrähten mit Kontaktanschlussflächen der Umverdrahtungsstruktur elektrisch leitend verbunden. Dies hat den Vorteil einer einfach und kostengünstig herstellbaren elektrischen Verbindung des Halbleiterchips mit der Umverdrahtungsstruktur. Die Umverdrahtungsstruktur weist vorzugsweise nach außen aus dem Gehäuse führende Außenkontakte auf, die eine Kontaktierung des elektronischen Bauteils ermöglichen. Das elektronische Bauteil kann auf diese Weise beispielsweise einfach auf eine Leiterplatte oder dergleichen montiert werden.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass der wenigstens eine Halbleiterchip aus dem Gehäuse ragende Kontakthöcker zur Flip-Chip-Montage des elektronischen Bauteils aufweist. Dies ermöglicht eine besonders schnelle und damit kostengünstige Montage des elektronischen Bauteils auf einer Leiterplatte oder dergleichen.
  • Das Gehäuse kann beispielsweise aus einem duroplastischen oder thermoplastischen Füllstoff entstehen, der mittels Transfermolden mit oder ohne Hilfsfolie, mittels Globe-Top- Verfahren oder anderen Herstellverfahren aufgebracht werden kann.
  • Gegebenenfalls kann das Gehäuse mittels Sägen, Stanzen, Laserstrahl- oder Wasserstrahlschneiden vereinzelt werden. Alternativ kann das Gehäuse auch von Beginn an als Einzelbauteil prozessiert werden.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf. Es wird ein metallisches Substrat bereitgestellt, dessen Fläche einen Grundriss eines herzustellenden elektronischen Bauteils entspricht. Auf einem Rand einer ersten Oberfläche des Substrats wird eine Abschirmung aufgebracht. Anschließend wird der wenigstens eine Halbleiterchip auf der ersten Oberfläche des metallischen Substrats aufgebracht, wonach elektrische Verbindungen zwischen Kontaktflächen des Halbleiterchips und Außenkontakten des elektronischen Bauteils hergestellt werden. Schließlich wird ein Gehäuse aus Kunststoff auf der ersten Oberfläche des Substrats unter Umschließung des wenigstens einen Halbleiterchips aufgebracht.
  • Ein derartiges Verfahren ermöglicht eine einfache und kostengünstige Herstellung äußerst kompakter elektronsicher Bauteile mit Abschirmungen gegen hochfrequente elektromagnetische Strahlung.
  • Eine Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass auf das metallische Substrat eine Umverdrahtungsstruktur aufgebracht wird, die Kontaktanschlussflächen und Außenkontaktflächen umfasst. Eine solche Strukturierung ermöglicht eine Kontaktierung des Halbleiterchips mittels Bonddrahtverbindungen, die eine kostengünstige und einfach herstellbare Verbindung darstellen.
  • Gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens erfolgt die Strukturierung der Umverdrahtungsstruktur auf fotolithografischem Wege. Hierbei werden aufeinanderfolgende Beschichtungsschritte einer galvanischen Beschichtung auf fotolithografischem Wege vorbereitet. Dieses Verfahren eignet sich zur hochpräzisen Fertigung sehr kleiner und komplexer Strukturen.
  • Alternativ kann die Strukturierung der Umverdrahtungsstruktur auch durch selektives Ätzen des metallischen Substrats erfolgen, wobei die zu ätzenden Strukturen ebenfalls mittels fotolithografischen Abdeckverfahren ausgewählt werden.
  • Die Herstellung des elektronischen Bauteils kann wahlweise auf Waverebene erfolgen oder in einzelnen Bauteilen.
  • Zusammenfassend ergeben sich die folgenden Aspekte der Erfindung. Zur Vermeidungen von Funktionsstörungen elektronischer Bauteile kann eine Abschirmung notwendig sein. Diese kann vorzugsweise bereits bei der Herstellung eines Substrats (sog. Leadframe) mit hergestellt werden. Bei der Fertigstellung des Gehäuses wird nur noch das Halbleiterbauelement montiert und kontaktiert, wonach ein Füllstoff aufgebracht und das Gehäuse vereinzelt werden kann.
  • Erfindungsgemäß wird die integrierte Abschirmung des Gehäuses gegen hochfrequente elektromagnetische Strahlung auf kostengünstige Weise zusammen mit dem Substrat hergestellt, ohne dass hierzu irgendwelche zusätzlichen Prozess- oder Montageschritte notwendig sind. Das Substrat und die Abschirmung können mittels galvanischer Abscheidung oder mittels selektivem Ätzen hergestellt werden. Die Abschirmung kann aus Metall oder Nichtmetall bestehen und als ringförmige Wandung um den Halbleiterchip ausgeführt sein. Der Abschirmring muss nicht durchgehend geschlossen sein, sondern kann Öffnungen aufweisen, welche das Auffüllen mit Füllstoff erleichtern.
  • Eine Zwischenschicht zwischen Substrat und Abschirmung bzw. zwischen Substrat und Metall- bzw. Umverdrahtungssstruktur kann elektrisch leitfähig sein oder isolierend wirken. Als Substrat eignet sich bspw. Kupfer oder eine Nickel-Eisen- Legierung. Es kann wahlweise mehrschichtig ausgeführt sein und als Träger für weitere Applikationen, passive und/oder aktive Bauelemente dienen. Das Substrat kann ggf. auch als Kühlkörper oder als Wärmegitter ausgebildet sein.
  • Die Kontaktanschlussflächen und Außenkontaktflächen des elektronischen Bauteils können aus einer Blei-Zinn-Legierung, aus bleifreiem Lot, aus einer Nickel-Gold-Legierung, aus Palladium oder anderen Metallen oder Nichtmetallen bestehen.
  • Der Halbleiterchip kann aufgeklebt, -gelötet oder -legiert werden und mittels Drahtbondtechnik kontaktiert werden. Alternativ kann er auch als Flip-Chip ausgeführt sein. Das Auffüllen mit Füllstoff kann mittels Transfermolding-Verfahren (mit oder ohne Hilfsfolie) oder bspw. mittels Gloptop- Verfahren erfolgen. Als Füllstoff eignet sich thermoplastischer oder duroplastischer Kunststoff, in den ggf. weitere feste oder flexible Füllstoffe in Korn- oder Faserform eingelagert sein können. Das Gehäuse kann anschließend mittels Sägen, Stanzen, Laserstrahl- oder Wasserstrahlschneiden vereinzelt werden. Alternativ ist auch eine Prozessierung von einzelnen Gehäusen möglich.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt eine erste Variante eines erfindungsgemäßen elektronischen Bauteils in schematischer Schnittdarstellung.
  • Fig. 2 zeigt eine zweite Variante des elektronischen Bauteils in schematischer Schnittdarstellung.
  • Fig. 3 bis 7 zeigen in aufeinander folgenden Verfahrensschritten die Herstellung eines Teils des elektronischen Bauteils.
  • Fig. 8 bis 10 zeigen in aufeinander folgenden Verfahrensschritten einen alternativen Herstellungsprozess zur Herstellung eines Teils des elektronischen Bauteils.
  • Fig. 1 zeigt eine erste Variante eines erfindungsgemäßen elektronischen Bauteils 2 in schematischer Schnittansicht. Das elektronische Bauteil 2 umfasst ein metallisches Substrat 6, einen Halbleiterchip 4, eine Umverdrahtungsstruktur 8, ein Gehäuse 12 sowie eine Abschirmung 124, die Teil des Gehäuses 12 ist. Auf einer ersten Oberfläche 61 des metallischen Substrat 6 ist die Umverdrahtungsstruktur 8, bestehend aus säulenartigen Strukturen sowie einem Sockelabschnitt 83, aufgebracht. Die Umverdrahtungsstruktur 8 besteht ebenso wie das Substrat 6 aus einem geeigneten Metall. Auf einem ungefähr mittig auf der ersten Oberfläche 61 des Substrats 6 positionierten Sockelabschnitt 83 ist der Halbleiterchip 4 mit seiner passiven Rückseite 42 befestigt, beispielsweise mittels Klebe- oder Lötverbindung.
  • Der Halbleiterchip 4 weist auf seiner, dem Sockelabschnitt 83 abgewandten aktiven Chipoberfläche 41 Kontaktflächen 43 auf, die über Bonddrähte 10 in elektrischer Verbindung mit Kontaktanschlussflächen 81 der Umverdrahtungsstruktur 8 stehen. Die Umverdrahtungsstruktur 8, der Halbleiterchip 4 sowie die Bonddrähte 10 sind eingebettet in einen Füllstoff 121 des Gehäuses 12. Aus einer Gehäuseunterseite 123 ragen Außenkontakte 82 der Umverdrahtungsstruktur 8 heraus, die zur Kontaktierung des elektronischen Bauteils 2, beispielsweise auf einer Leiterplattenoberfläche oder dgl., dienen.
  • Auf einem umlaufenden Rand 63 der ersten Oberfläche 61 des Substrats ist eine ringförmige Abschirmung 124 aus einem geeigneten Material aufgebracht, die zur Abschirmung des Halbleiterchips 4 gegen hochfrequente elektromagnetische Strahlung dient. Die Abschirmung 124 ist gleichzeitig integraler Bestandteil des Gehäuses 12 und bildet einen Teil dessen Gehäusewandung 122. Ein Kontaktring 84 an einer Stirnseite der Abschirmung 124 befindet sich auf gleicher Ebenen wie die Außenkontakte 82 der Umverdrahtungsstruktur und kann zur Erdung der Abschirmung 124 dienen.
  • Zwischen der Umverdrahtungsstruktur 8 und der ersten Oberfläche 61 des Substrats 6 sowie zwischen der Abschirmung 124 und dem Rand 63 des Substrats ist jeweils eine dünne Zwischenschicht 20 vorgesehen, die zur Isolierung des Substrats 6 bei einem Abscheidungs- oder Ätzprozess dient, und die elektrisch leitfähig oder isolierend wirken kann. Die Zwischenschicht 20 kann beispielsweise eine nickelhaltige Schicht oder dergleichen sein.
  • Die seitliche Abschirmung 124 kann wahlweise aus Metall, aus einem für hochfrequente elektromagnetische Strahlung undurchlässigen Nichtleiter oder aus einem Nichtleiter mit Metallüberzug bestehen.
  • Für das Substrat 6 kommen Materialien wie beispielsweise Kupfer, Nickel-Eisen-Legierungen oder andere in Frage. Das Substrat 6 kann ggf. auch als Kühlelement bzw. Wärmegitter ausgebildet sein oder weitere passive und/oder aktive elektronische Bauteile tragen.
  • Die als Lötanschlüsse fungierenden Außenkontakte 82 können beispielsweise Blei-Zinn-Legierungen, bleifreies Lot, Nickel- Gold-Legierungen, Palladium oder andere geeignete Materialien aufweisen.
  • Der Füllstoff 121 des Gehäuses 12 kann aus thermo- oder duroplastischem Kunststoff bestehen. Im Füllstoff 121 können wahlweise weitere Füllstoffe oder andere Materialien eingelagert sein.
  • Fig. 2 zeigt eine zweite Variante des erfindungsgemäßen elektronischen Bauteils 2, bei dem der Halbleiterchip 4 auf seinen Kontaktflächen 43 jeweils mit Kontakthöckern 44 ausgestattet ist, die eine Flip-Chip-Montage des elektronischen Bauteils 2 ermöglichen. Die passive Rückseite 42 des Halbleiterchips 4 liegt hierbei direkt über einer Zwischenschicht 20 auf der ersten Oberfläche 61 des Substrats 6 auf. Eine Umverdrahtungsstruktur entsprechend der ersten Variante (Fig. 1) ist bei dieser Variante des elektronischen Bauteils 2 gemäß Fig. 2 nicht vorgesehen.
  • Auf dem Rand 63 der ersten Oberfläche 61 des Substrats 6 ist die Abschirmung 124 aufgebracht, die von der ersten Oberfläche 61 des Substrats 6 durch eine dünne Zwischenschicht 20 getrennt ist. Die Abschirmung 124 bildet einen Teil des Gehäuses 12, insbesondere dessen umlaufende Gehäusewandung 122.
  • Der Halbleiterchip 4 sowie ein Teil der Kontakthöcker 44 sind eingebettet im Füllstoff 121, der aus thermo- oder duroplastischem Kunststoff, mit oder ohne weitere eingelagerte Füllstoffe bestehen kann.
  • Das Substrat 6 sowie die Abschirmung 124, die ggf. geerdet sein kann, bilden eine vollständige elektromagnetische Abschirmung gegen hochfrequente elektromagnetische Strahlung von außen.
  • Die Fig. 3 bis 7 zeigen aufeinanderfolgende Verfahrensschritt zur Herstellung von Teilen des elektronischen Bauteils 2, nämlich der Umverdrahtungsstruktur 8 der ersten Variante des elektronischen Bauteils 2 gemäß Fig. 1. Hierbei werden auf fotolithografischem Weg eine oder mehrere Metallschichten 16 auf der ersten Oberfläche 61 des Substrats 6 abgeschieden und bilden die Umverdrahtungsstruktur 8 mit dem Sockelabschnitt 83 zur Montage des Halbleiterchips 4.
  • In einem erstem Verfahrensschritt wird eine erste Fotofilmschicht 141 auf der ersten Oberfläche 61 des Substrats 6 aufgebracht (vgl. Fig. 3), deren Lücken in einem weiteren Verfahrensschritt mit einer ersten Metallschicht 161 aufgefüllt werden (vgl. Fig. 4). Die erste Metallschicht 161 kann beispielsweise auf galvanischem Wege aufgebracht werden.
  • In einem weiteren Verfahrensschritt wird eine zweite Fotofilmschicht 142 auf die erste Fotofilmschicht 141 und die erste Metallschicht 161 aufgebracht (vgl. Fig. 5), deren Lücken mit einer zweiten Metallschicht 162 aufgefüllt werden (vgl. Fig. 6). Die dabei entstehende Metallschicht 16 weist vorzugsweise durchgehende Strukturen auf, kann jedoch auch eine Vielzahl von aufeinander aufgebrachten Metallschichten umfassen, die als dreidimensionale Umverdrahtungsstruktur ausgebildet werden. In einem abschließendem Verfahrensschritt werden die Fotofilmschichten 14 entfernt, so dass die fertige Umverdrahtungsstruktur 8, bestehend aus den Metallschichten 16, übrigbleibt. Erkennbar ist insbesondere die äußere Abschirmung 124, die einen Teil der galvanisch aufgebauten Metallschichten 16 darstellt.
  • Auf dem mittlerem Sockelabschnitt 83 der Umverdrahtungsstruktur 8 kann dann der Halbleiterchip 4 aufgebracht werden und mittels Bonddrähten 10 mit den Kontaktanschlussflächen 81 elektrisch leitend verbunden werden. Abschließend werden die Zwischenräume mit dem Füllstoff 121 aufgefüllt, wodurch das fertige elektronische Bauteil 2 entsteht.
  • Anhand der Fig. 8, 9 und 10 wird ein alternativer Herstellungsprozess für die Umverdrahtungsstruktur 8 beschrieben, bei dem diese mittels selektiven Ätzens einer auf dem Substrat 6 aufgebrachten Metallschicht 16 erfolgt. Hierzu wird in einem ersten Verfahrensschritt eine erste Fotofilmschicht 141 auf die Metallschicht 16 aufgebracht, wonach in einem ersten Ätzprozess erste Ätzgräben 181 in die Metallschicht 16 eingebracht werden (vgl. Fig. 8). Die erste Fotofilmschicht 141 wird entfernt und es wird eine weitere Fotofilmschicht 142 aufgebracht, wonach in einem zweiten Ätzschritt zweite Ätzgräben 182 in der Metallschicht 16 ausgebildet werden (vlg. Fig. 9, 10). Nach dem Entfernen der weiteren Fotofilmschicht 142 kann das fertige Substrat 6 mit der darauf aufgebrachten Umverdrahtungsstruktur 8 erhalten werden (vgl. Fig. 10). Diese erhaltene Struktur entspricht der Struktur gemäß Fig. 7.
  • Ein erfindungsgemäßes Verfahren zur Herstellung des elektronischen Bauteils 2 wird anhand der Fig. 1 bis 10 beschrieben. Nach dem Bereitstellen eines metallischen Substrats 6, dessen Fläche einem Grundriss eine herzustellenden elektronischen Bauteils 2 entspricht, wird die Abschirmung 124 auf einem Rand 63 der ersten Oberfläche des Substrats 6 aufgebracht, beispielsweise mittels eines Verfahrens wie anhand der Fig. 3 bis 7 (galvanisch) oder 8 bis 10 (ätztechnisch) beschrieben. Der wenigstens eine Halbleiterchip 4 wird auf der ersten Oberfläche 61 des metallischen Substrats 6 aufgebracht, wonach elektrische Verbindungen zwischen Kontaktflächen 43 des Halbleiterchips 4 und Außenkontakten 82 des elektronischen Bauteils hergestellt werden. Abschließend wird ein Gehäuse 12 aus Kunststoff auf der ersten Oberfläche 61 des Substrats 6 unter Umschließung des wenigstens einen Halbleiterchips 4 aufgebracht.
  • Im Gehäuse 12 kann entweder eine Umverdrahtungsstruktur 8 vorgesehen sein, mittels der der Halbleiterchip 4 über Bonddrähte 10 in elektrischer Verbindung steht. Diese Ausführungsform ist in Fig. 1 schematisch dargestellt. Wahlweise kann der Halbleiterchip 4 auch über Kontakthöcker 44 verfügen, die aus dem Kunststoffgehäuse 12 herausragen und die eine Flip-Chip-Montage des elektronischen Bauteils 2 ermöglichen. Diese zweite Variante ist schematisch in Fig. 2 dargestellt.

Claims (15)

1. Elektronisches Bauteil (2) mit wenigstens einem, auf einem metallischen Substrat (6) aufgebrachten Halbleiterchip (4) und mit einem Gehäuse (12), wobei das elektronische Bauteil (2) eine Abschirmung (124) gegen hochfrequente elektromagnetische Strahlung aufweist, die integraler Bestandteil des Gehäuses (12) ist und zumindest einen Teil einer äußeren Gehäusewandung (122) bildet.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Abschirmung (124) Metall aufweist.
3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abschirmung (124) einen Nichtleiter aufweist.
4. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abschirmung (124) einen Nichtleiter mit Metallüberzug aufweist.
5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf dem metallischen Substrat (6) eine Umverdrahtungsstruktur (8) um den wenigstens einen Halbleiterchip (4) aufgebracht ist.
6. Elektronisches Bauteil nach Anspruch 5, dadurch gekennzeichnet, dass Kontaktflächen (43) des wenigstens einen Halbleiterchips (4) mittels Bonddrähten (10) mit Kontaktanschlussflächen (81) der Umverdrahtungsstruktur (8) elektrisch leitend verbunden sind.
7. Elektronisches Bauteil nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Umverdrahtungsstruktur (8) nach außen aus dem Gehäuse (12) führende Außenkontakte (82) aufweist.
8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der wenigstens eine Halbleiterchip (4) aus dem Gehäuse (12) ragende Kontakthöcker (44) zur Flip-Chip-Montage des elektronischen Bauteils (2) aufweist.
9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuse (12) ein Kunststoffgehäuse ist.
10. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit wenigstens einem, auf einem metallischen Substrat (6) aufgebrachten Halbleiterchip (4) und mit einem Gehäuse (12), wobei das elektronische Bauteil (2) eine Abschirmung (124) gegen hochfrequente elektromagnetische Strahlung aufweist, die integraler Bestandteil des Gehäuses (12) ist und zumindest einen Teil einer äußeren Gehäusewandung (122) bildet, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines metallischen Substrats (6), dessen Fläche einem Grundriss eines herzustellenden elektronischen Bauteils (2) entspricht,
- Aufbringen der Abschirmung (124) auf einem Rand (63) einer ersten Oberfläche (61) des Substrats (6)
- Aufbringen des wenigstens einen Halbleiterchips (4) auf der ersten Oberfläche (61) des metallischen Substrats (6) und Herstellen von elektrischen Verbindungen zwischen Kontaktflächen (43) des Halbleiterchips (4) und Außenkontakten (82) des elektronischen Bauteils (2),
- Aufbringen eines Gehäuses (12) aus Kunststoff auf der ersten Oberfläche (61) des Substrats (6) unter Umschließung des wenigstens einen Halbleiterchips (4).
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass auf das metallische Substrat (6) eine Umverdrahtungsstruktur (8) aufgebracht wird, die Kontaktanschlussflächen (81) und Außenkontaktflächen (82) umfasst.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Strukturierung der Umverdrahtungsstruktur (8) auf fotolithografischem Wege erfolgt.
13. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Strukturierung der Umverdrahtungsstruktur (8) durch selektives Ätzen des metallischen Substrats (6) erfolgt.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Herstellung des elektronischen Bauteils (2) auf Waferebene erfolgt.
15. Verfahren nach einem der Ansprüche 10 bis 14 zur Herstellung eines elektronischen Bauteils (2) gemäß einem der Ansprüche 1 bis 9.
DE10146854A 2001-09-24 2001-09-24 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip Expired - Fee Related DE10146854B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10146854A DE10146854B4 (de) 2001-09-24 2001-09-24 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10146854A DE10146854B4 (de) 2001-09-24 2001-09-24 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip

Publications (2)

Publication Number Publication Date
DE10146854A1 true DE10146854A1 (de) 2003-04-30
DE10146854B4 DE10146854B4 (de) 2009-05-20

Family

ID=7699984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146854A Expired - Fee Related DE10146854B4 (de) 2001-09-24 2001-09-24 Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip

Country Status (1)

Country Link
DE (1) DE10146854B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008042343A3 (en) * 2006-09-29 2008-06-19 Microsemi Corp Plastic surface mount large area power device
US7825506B2 (en) 2005-03-29 2010-11-02 Infineon Technologies Ag Semiconductor module including semiconductor chips in a plastic housing in separate regions
US8482135B2 (en) 2006-07-03 2013-07-09 Infineon Technologies Ag Method for producing a component and device having a component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084845A (ja) * 1983-10-14 1985-05-14 Matsushita Electric Works Ltd 封止半導体装置
US5352925A (en) * 1991-03-27 1994-10-04 Kokusai Electric Co., Ltd. Semiconductor device with electromagnetic shield
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5880930A (en) * 1997-06-18 1999-03-09 Silicon Graphics, Inc. Electromagnetic interference shielding enclosure and heat sink with compression coupling mechanism

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825506B2 (en) 2005-03-29 2010-11-02 Infineon Technologies Ag Semiconductor module including semiconductor chips in a plastic housing in separate regions
US8482135B2 (en) 2006-07-03 2013-07-09 Infineon Technologies Ag Method for producing a component and device having a component
US8872314B2 (en) 2006-07-03 2014-10-28 Infineon Technologies Ag Method for producing a component and device comprising a component
WO2008042343A3 (en) * 2006-09-29 2008-06-19 Microsemi Corp Plastic surface mount large area power device
US7741706B2 (en) 2006-09-29 2010-06-22 Microsemi Corporation Plastic surface mount large area power device

Also Published As

Publication number Publication date
DE10146854B4 (de) 2009-05-20

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE10238781A1 (de) Halbleitervorrichtung
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102017207615A1 (de) Zweiseitige elektronische Baugruppe
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102011112659A1 (de) Oberflächenmontierbares elektronisches Bauelement
DE102015100521B4 (de) Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
DE102019202720B4 (de) Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee