DE10334575B4 - Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben - Google Patents

Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10334575B4
DE10334575B4 DE10334575A DE10334575A DE10334575B4 DE 10334575 B4 DE10334575 B4 DE 10334575B4 DE 10334575 A DE10334575 A DE 10334575A DE 10334575 A DE10334575 A DE 10334575A DE 10334575 B4 DE10334575 B4 DE 10334575B4
Authority
DE
Germany
Prior art keywords
contact surfaces
columns
chip
semiconductor chips
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10334575A
Other languages
English (en)
Other versions
DE10334575A1 (de
Inventor
Holger Wörner
Edward FÜRGUT
Bernd Goller
Jens Pohl
Peter Strobel
Simon Jerebic
Robert Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10334575A priority Critical patent/DE10334575B4/de
Priority to PCT/DE2004/001488 priority patent/WO2005013364A2/de
Priority to US10/529,565 priority patent/US7524699B2/en
Publication of DE10334575A1 publication Critical patent/DE10334575A1/de
Application granted granted Critical
Publication of DE10334575B4 publication Critical patent/DE10334575B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Elektronisches Bauteil das folgende Merkmale aufweist:
– einen Stapel (2) von Halbleiterchips (3,4), mit
– einem ersten Halbleiterchip (3) und
– einem gestapelten zweiten Halbleiterchip (4), wobei die Halbleiterchips (3,4) eine aktive Oberseite (5) mit Kontaktflächen (6) zu integrierten Schaltungen und eine Rückseite (7) aufweisen,
– eine Flachleiterstruktur (8) mit
– einer Chipinsel (9),
– die Chipinsel (9) umgebenden Flachleitern (10) und
– Kontaktsäulen (11), die auf den Flachleitern (10) angeordnet und orthogonal zu den Flachleitern (10) ausgerichtet sind,
wobei der zweite Halbleiterchip (4) mit seiner Rückseite (7) auf der Chipinsel (9) angeordnet ist und seine Kontaktflächen (6) über Bonddrahtverbindungen (12) mit den Flachleitern (10) elektrisch verbunden sind, und wobei der erste Halbleiterchip (3) von den Kontaktsäulen (11) umgeben und unterhalb der Chipinsel (9) derart angeordnet ist, dass Säulenkontaktflächen (13) der Kontaktsäulen (11), Oberseitenbereiche (14) einer die Halbleiterchips (3, 4), die...

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit gestapelten Halbleiterchips und einen Nutzen zur Herstellung des Bauteils.
  • Das Stapeln von Halbleiterchips unterschiedlicher Größe zu einem kompakten elektronischen Bauteil ist kostenintensiv und mit hohen Risiken in Bezug auf ein einwandfreies Zusammenwirken der integrierten Schaltungen der Halbleiterchips verbunden. Die hohen Kosten entstehen insbesondere durch das Bereitstellen von Umverdrahtungslagen für jeden der zu stapelnden Halbleiterchips und durch das Herstellen von elektrischen Verbindungen zwischen den Umverdrahtungslagen jedes Halbleiterchips. Darüber hinaus sind elektrische Verbindungen zu schaffen, welche von den unterschiedlichen Umverdrahtungslagen zu oberflächenmontierbaren Außenkontakten eines elektronischen Bauteils führen.
  • Aufgabe der Erfindung ist es, ein kostengünstig herstellbares elektronisches Bauteil mit gestapelten Halbleiterchips anzugeben, welches ein einwandfreies Zusammenwirken der gestapelten Halbleiterchips und ein kostengünstiges elektrisches Verbinden der Kontaktflächen der Halbleiterchips mit oberflächenmontierbaren Außenkontakten des elektronischen Bauteils ermöglicht.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil angegeben, das einen Stapel von Halbleiterchips aufweist. Der Stapel weist mindestens einen ersten Halbleiterchip und einen gestapelten zweiten Halbleiterchip auf. Die Halbleiterchips weisen ihrerseits eine aktive Oberseite mit Kontaktflächen zu ihren integrierten Schaltungen und eine Rückseite auf. Darüber hinaus ist in dem elektronischen Bauteil eine Flachleiterstruktur mit einer Chipinsel und die Chipinsel umgebenden Flachleitern angeordnet. Orthogonal zu den Flachleitern sind Kontaktsäulen auf den Flachleitern ausgerichtet.
  • Der gestapelte zweite Halbleiterchip ist mit seiner Rückseite auf der Chipinsel der Flachleiterstruktur fixiert und seine Kontaktflächen sind über Bonddrähte mit den die Chipinsel umgebenden Flachleitern elektrisch verbunden. Der erste Halbleiterchip ist unterhalb der Chipinsel angeordnet und von den Kontaktsäulen der Flachleiterstruktur umgeben. Die Flachleiterstruktur mit Chipinsel und aufgebrachtem gestapeltem zweiten Halbleiterchip, sowie den Bondverbindungen und den die Chipinsel umgebenden Flachleiter, sowie die Mantelflächen der Kontaktsäulen sind in eine Kunststoffgehäusemasse eingebettet. Der erste Halbleiterchip ist auf seiner Rückseite und seinen Randseiten ebenfalls von der Kunststoffgehäusemasse umgeben und derart in der Kunststoffgehäusemasse angeordnet, dass seine aktive Oberseite koplanar zu Oberseitenbereichen der Kunststoffgehäusemasse und koplanar zu Säulenoberflachen der Kontaktsäulen ausgerichtet ist, und die koplanar ausgerichteten Oberseiten eine Gesamtoberseite bilden. Als Säulenkontaktfächen werden in diesem Zusammenhang die Grundfächen der Kontaktsäulen bezeichnet.
  • Diese Gesamtoberseite bietet in vorteilhafter Weise die Möglichkeit, sowohl auf die Kontaktflächen des ersten Halblei terchips, als auch auf die Kontaktflächen des gestapelten zweiten Halbleiterchips über die Kontaktsäulen, die Flachleiter und die Bondverbindungen zuzugreifen. Dazu ist lediglich eine Umverdrahtungslage auf der Gesamtoberseite erforderlich, welche die Halbleiterchips über Umverdrahtungsleitungen elektrisch miteinander verbindet.
  • Somit kombiniert die Erfindung in vorteilhafter Weise eine speziell entwickelte Flachleiterstruktur, die metallische Kontaktsäulen aufweist, mit einer "universal package"-Bauweise zu einem elektronischen Bauteil mit gestapelten Halbleiterchips. Aufgrund der Säulenstrukturen der Flachleiterstruktur können Durchkontaktierungen hergestellt werden. Es entstehen auf der Gesamtoberseite flächig angeordnete Säulenkontaktflächen und Kontaktflächen des ersten Halbleiterchips, welche dann mittels mikrostrukturierter Umverdrahtung elektrisch auf kostengünstige Weise verbunden werden können.
  • Dabei kann die Montage des ersten Halbleiterchips auf einem einseitig klebenden Träger und die Montage des gestapelten zweiten Halbleiterchips auf der Chipinsel der Flachleiterstruktur weitestgehend getrennt erfolgen, was das Montagerisiko minimiert. Darüber hinaus weist das elektronische Bauteil kein teures Mehrlagensubstrat auf, sondern lediglich eine einzige Umverdrahtungslage, die auf der Gesamtoberseite angeordnet ist. Somit können für das erfindungsgemäße elektronische Bauteil Halbleiterchips mit unterschiedlichem Design flexibel kombiniert und übereinander gestapelt werden, wobei gleichartige oder gleichgroße Halbleiterchips nicht ausgeschlossen sind.
  • Die vertikale Durchkontaktierung durch die Kunststoffgehäusemasse zu der Gesamtoberseite mit Hilfe der Kontaktsäulen der Flachleiterstruktur erfolgt auf kostengünstige Weise. Dabei bleiben vor einem Aufbringen der Umverdrahtungslage die Säulenkontaktflächen der Kontaktsäulen, über welche die Kontaktflächen des gestapelten zweiten Halbleiterchips angeschlossen sind, und die Kontaktflächen des unterhalb der Chipinsel angeordneten ersten Halbleiterchips sichtbar, so dass eine Verdrahtung durch eine für beide gestapelte Halbleiterchips gemeinsame Umverdrahtungslage erleichtert wird.
  • Die Umverdrahtungslage kann eine Umverdrahtungsschicht aufweisen, die auf der Gesamtoberseite angeordnet ist und Außenkontaktflächen aufweist. Diese Außenkontaktflächen sind über die Umverdrahtungsleitungen mit Säulenkontaktflächen auf den Oberseiten der Kontaktsäulen und/oder mit den Kontaktflächen des ersten Halbleiterchips elektrisch verbunden. Dabei reicht eine Umverdrahtungsschicht vollständig aus, um zu beiden Halbleiterchips einen elektrischen Zugriff für ein einwandfreies Zusammenwirken der gestapelten Halbleiterchips zu realisieren.
  • Auf den Außenkontaktflächen können Lotbälle, und/oder "stud bumps" als Außenkontakte angeordnet sein. Dies hat den Vorteil, dass eine anwendungsspezifische Form von Außenkontakten auf den Außenkontaktflächen realisierbar ist.
  • Ein weiterer Aspekt der Erfindung betrifft einen Nutzen, der einen Flachleiterrahmen mit in Zeilen und Spalten angeordneten Bauteilpositionen aufweist. Auf einem derartigen Nutzen können in den Bauteilpositionen bereits komplette elektronische Bauteile mit den gestapelten Halbleiterchips vorhanden sein, und auch die Außenkontakte für jedes der elektronischen Bauteile können bereits auf dem Nutzen angebracht sein. Ein derartiger Nutzen hat den Vorteil, dass die Herstellung von erfindungsgemäßen elektronischen Bauteilen mit gestapelten Halbleiterchips verbilligt wird, so dass kostengünstig elektronische Bauteile zur Verfügung stellt werden können.
  • Die Form des Nutzens kann in Umfang und Umfangsmarkierungen einem Standard-Halbleiterwafer entsprechen. Dieses hat den Vorteil, dass Verfahrenstechniken, die sich für Halbleiterwafer bewährt haben, auch mit einem derartigen "Wafer-Nutzen" erfolgreich durchgeführt werden können.
  • Ein Verfahren zur Herstellung eines Nutzens für mehrere elektronische Bauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Flachleiterrahmen mit in Zeilen und Spalten angeordneten Bauteilpositionen hergestellt. Dabei weist eine Bauteilposition eine Chipinsel und die Chipinsel umgebende Flachleiter auf. Auf den Flachleitern sind Kontaktsäulen angeordnet und orthogonal zu den Flachleitern ausgerichtet. Ein derartiger Flachleiterrahmen mit Chipinseln, Flachleitern und auf diesen angeordneten Kontaktsäulen kann durch Strukturätzen einer Metallplatte aus einer Kupferlegierung oder einer Bronzelegierung oder durch Prägen und Stanzen einer Metallfolie kostengünstig hergestellt werden.
  • Nachdem ein derartiger Flachleiterrahmen zur Verfügung steht, wird in den Bauteilpositionen auf den Chipinseln ein zu stapelnder Halbleiterchip aufgebracht. Anschließend werden Bondverbindungen zwischen die Chipinsel umgebenden Flachleitern und den Kontaktflächen auf aktiven Oberseiten der gestapelten Halbleiterchips hergestellt. Zur Herstellung derartiger Bondverbindungen ist eine Bonddrahttechnik geeignet, die mit Bonddrähten aus einer Gold- oder einer Aluminiumlegierung arbeitet.
  • Zeitlich unabhängig von dem Bestücken des Flachleiterrahmens mit gestapelten zweiten Halbleiterchips können erste Halbleiterchips mit ihren aktiven Oberseiten auf einen einseitig klebenden Träger aufgebracht werden. Dazu werden die Halbleiterchips in Zeilen und Spalten angeordnet, die den Zeilen und Spalten der Bauteilpositionen des Flachleiterrahmens entsprechen. Auf den einseitig klebenden Träger mit in Zeilen und Spalten angeordneten Halbleiterchips wird anschließend der Flachleiterrahmen mit dem gestapelten zweiten Halbleiterchip derart aufgebracht und ausgerichtet, dass die ersten Halbleiterchips unterhalb der Chipinseln angeordnet und von Kontaktsäulen umgeben sind.
  • Diese Kontaktsäulen stehen mit ihren Grundflächen beziehungsweise Säulenkontaktflächen auf dem einseitig klebenden Träger und sind somit mit den aktiven Oberseiten und den Kontaktflächen des ersten Halbleiterchips auf einer gemeinsamen Ebene koplanar ausgerichtet.
  • Als nächstes wird dann der Flachleiterrahmen mit gestapelten Halbleiterchips und Bondverbindungen in einer Kunststoffgehäusemasse zu einer Verbundplatte auf dem Träger eingebettet. Nach dem Aushärten der Kunststoffgehäusemasse ist die Verbundplatte freitagend und der Träger kann unter Freilegen einer Gesamtoberseite aus aktiven Oberseiten der ersten Halbleiterchips, Säulenkontaktflächen der Kunststoffsäulen und einer Oberseite der Kunststoffmasse entfernt werden. Danach wird eine Umverdrahtungslage auf die Gesamtoberseite unter Ausbilden von Umverdrahtungsleitungen und Außenkontaktflächen auf den Verbundkörper aufgebracht. Dabei verbinden die Umverdrahtungsleitungen die Außenkontaktflächen mit den Kontaktflächen des ersten Halbleiterchips und/oder mit den Säulenkontaktflächen der Kontaktsäulen.
  • Dieses Verfahren hat den Vorteil, dass ein Nutzen mit mehreren Bauteilen durch einen einzigen Moldprozess entsteht und lediglich eine einzige Umverdrahtungslage erforderlich ist, um die gestapelten Halbleiterchips beziehungsweise ihre integrierten Schaltungen untereinander zu verbinden und mit Außenkontaktflächen in Verbindung zu bringen. Auf den Außenkontaktflächen können anschließend Außenkontakte aufgebracht werden, ohne den Nutzen bereits in einzelne Bauteile zu trennen. Für ein Herstellen von einzelnen elektronischen Bauteilen ist dann lediglich der Nutzen aufzutrennen, was durch Sägen entlang von Sägespuren zwischen den in Zeilen und Spalten angeordneten Bauteilpositionen durchgeführt werden kann.
  • Außerdem ist es möglich, die Außenkontaktflächen eines elektronischen Bauteils erst nach dem Auftrennen des Nutzens in einzelne elektronische Bauteile mit Außenkontakten zu versehen. Dieses ist dann von Vorteil, wenn für unterschiedliche Anwendungen unterschiedliche Formen der Außenkontakte erforderlich werden.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils, gemäß einer Ausführungsform der Erfindung,
  • 2 bis 7 zeigen schematische Querschnitte von Zwischenprodukten einzelner Verfahrensschritten zur Herstellung eines Nutzens,
  • 2 zeigt einen schematischen Querschnitt eines Flachleiterrahmens mit vier Bauteilpositionen zur Herstellung von Bauteilen gemäß 1,
  • 3 zeigt einen schematischen Querschnitt des Flachleiterrahmens gemäß 2, der mit einem zweiten gestapelten Halbleiterchip in den Bauteilpositionen bestückt ist,
  • 4 zeigt einen schematischen Querschnitt eines einseitig klebenden Trägers mit ersten Halbleiterchips,
  • 5 zeigt einen schematischen Querschnitt des Flachleiterrahmens gemäß 3, der auf dem einseitig klebenden Träger gemäß 4 aufgebracht ist,
  • 6 zeigt einen schematischen Querschnitt durch einen Verbundkörper aus Kunststoffgehäusemasse mit eingebettetem Flachleiterrahmen, sowie ersten und zweiten Halbleiterchips,
  • 7 zeigt einen schematischen Querschnitt gemäß 6 mit aufgebrachter Umverdrahtungslage und aufgebrachten Außenkontakten, auf einer Gesamtoberseite des Nutzens.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1, gemäß einer Ausführungsform der Erfindung. Das elektronische Bauteil 1, weist einen Stapel 2 aus einem ersten Halbleiterchip 3 und einem gestapelten zweiten Halbleiterchip 4 auf. Die Halbleiterchips 3 und 4 weisen aktive Oberseiten 5 mit Kontaktflächen 6 auf. Eine Rückseite 7 des gestapelten zweiten Halbleiterchips 4, ist auf einer Chipinsel 9 angeordnet. Die Chipinsel 9 ist Teil einer Flachleiterstruktur 8, welche die Chipinsel 9 mit Flachleitern 10 umgibt. Bondverbindungen 12 erstrecken sich von den Kontaktflächen 6 des gestapelten zweiten Halbleiterchips 4 zu den Flachleitern 10. Die Flachleiter 10 erstrecken sich bis zu Randseiten 29 und 30 des elektronischen Bauteils 1.
  • Die Flachleiter 10 weisen Kontaktsäulen 11 auf, die orthogonal zu den Flachleitern 10 angeordnet sind. Die Kontaktsäulen 11 erstrecken sich bis zu einer Gesamtoberseite 16, welche aus der aktiven Oberseite 5 des ersten Halbleiterchips 3, Säulenkontaktflächen 13 der Kontaktsäulen 11 und einem Oberseitenbereich 14 einer Kunststoffgehäusemasse 15 gebildet wird. In die Kunststoffgehäusemasse sind die Flachleiterstruktur 8, die Bondverbindungen 12 und der gestapelte zweite Halbleiterchip 4 eingebettet. Unterhalb der Chipinsel 9 ist der erste Halbleiterchip 3 derart angeordnet, dass seine aktive Oberseite 5 mit den Kontaktflächen 6 eine Gesamtoberseite mit den Säulenkontaktflächen 13 der Kontaktsäulen 11 und mit Oberseitenbereichen der Kunststoffgehäusemasse 15 bildet.
  • Die Kunststoffgehäusemasse 15 bettet die Flachleiterstruktur 8, die Bondverbindungen 12, den gestapelten zweiten Halbleiterchip 4, sowie die Rückseite 7 des ersten Halbleiterchips 3 und die Randseiten 31 und 32 des ersten Halbleiterchips ein. Auf der Gesamtoberseite 16 ist eine dreischichtige Umverdrahtungslage 17 angeordnet. Direkt auf der Gesamtoberseite ist eine Isolationsschicht 33 mit Durchkontakten 34 angeordnet. Die Durchkontakte 34 stehen mit den Kontaktflächen 6 des ersten Halbleiterchips 3 und den Säulenkontaktflächen 13 der Kontaktsäulen 11 elektrisch in Verbindung. Als nächste Schicht umfasst die Umverdrahtungslage 17 eine Umverdrahtungsschicht 19, die aus einer strukturierten Metallschicht besteht und Umverdrahtungsleitungen 18, sowie Außenkontaktflächen 20 aufweist. Die Umverdrahtungsleitungen 18 verbinden die Außenkontaktflächen 20 untereinander und über die Durchkontakte 34 mit den Kontaktflächen 6 des ersten Halbleiterchips 3 und mit den Säulenkontaktflächen 13 der Kontaktsäulen 11, die ihrerseits über die Flachleiter 10 und über die Bonddrähte 12 mit den Kontaktflächen 6 des gestapelten zweiten Halbleiterchips 4 elektrisch verbunden sind. Als dritte Schicht ist eine Lötstopplackschicht 37 auf der Umverdrahtungsschicht 19 angeordnet, welche die Umverdrahtungsleitungen 18 schützt und nur die Außenkontaktflächen 20 freilässt. Auf den Außenkontaktflächen 20 sind Lotbälle 21 als Außenkontakte 28 des elektronischen Bauteils 1 angeordnet.
  • Ein derartiges elektronisches Bauteill kann mit wenigen Verfahrensschritten, die mit den 2 bis 7 erläutert werden, kostengünstig aus einem Nutzen hergestellt werden.
  • 2 zeigt einen schematischen Querschnitt eines Flachleiterrahmens 22 mit vier Bauteilpositionen 24 zur Herstellung von Bauteilen gemäß 1. Durch Aufsägen entlang der strichpunktierten Linie 35, ergibt sich die in 1 gezeigte und in Kunststoffmasse eingebettete Flachleiterstruktur 8. Die Bauteilpositionen 24 sind in Zeilen und Spalten angeordnet, so dass ein derartiger Flachleiterrahmen mehrere Flachleiterstrukturen 8 bereitstellt.
  • Eine Bauteilposition 24 des Flachleiterrahmens 22 weist eine Chipinsel 9 auf, die von Flachleitern 10 umgeben ist, wobei die Chipinsel 9 über Flachleiterstege 36 in Position gehalten wird. Einstückig mit den Flachleitern 10 sind Kontaktsäulen 11 verbunden, die orthogonal zu den Flachleitern 10 ausgerichtet sind und die eine Säulenkontaktfläche 13 aufweisen Die Länge dieser Kontaktsäulen 11 liegt zwischen 0,1 und 0,9 mm. Die Kontaktsäulen 11 sorgen dafür, dass unterhalb der Chipinsel 9 eine ausreichende Höhe vorhanden ist, um dort einen ersten Halbleiterchip anzuordnen.
  • 3 zeigt einen schematischen Querschnitt des Flachleiterrahmens 22 gemäß 2, bestückt mit zweiten gestapelten Halbleiterchips 4, in den Bauteilpositionen 24. Die Halbleiterchips 4 sind mit ihren Rückseiten 7 auf den Chipinseln 9 mittels eines Leitklebers oder eines eutektischen Lotes fixiert. Die Kontaktflächen 6 auf der aktiven Oberseite 5 des gestapelten zweiten Halbleiterchips 4 sind über Bonddrähte 12 einer Goldlegierung mit den Flachleitern 10 verbunden. Dazu weisen die Flachleiter 10 auf den Bondflächen beziehungsweise auf den Berührungsflächen der Bonddrahtverbindungen 12 eine bondbare Beschichtung auf. Somit sind die Säulenkontaktflächen 13 der Kontaktsäulen 11 elektrisch über die Flachleiter 10 und die Bonddrahtverbindungen 12 mit den Kontaktflächen 6 der integrierten Schaltung des gestapelten zweiten Halbleiterchips 4 verbunden.
  • Während der Flachleiterrahmen 22 mit dem zweiten Halbleiterchip 4 bestückt und mit Bonddrahtverbindungen 12 verbunden wird, werden auf einem einseitig klebenden Träger, der in 4 gezeigt wird, erste Halbleiterchips angeordnet. Zeitlich unabhängig von der Herstellung und Bestückung des Flachleiterrahmens 22 werden erste Halbleiterchips 3, wie in 4 gezeigt, auf einem Träger 25 angeordnet.
  • 4 zeigt einen schematischen Querschnitt eines einseitig klebenden Trägers 25 mit ersten Halbleiterchips 3. Dazu sind die aktiven Oberseiten 5 der ersten Halbleiterchips 3 mit ihren Kontaktflächen 6 auf die klebende Seite des Trägers 25 aufgeklebt. Die Rückseiten 7 der Halbleiterchips 3, sowie die Randseiten 31 und 32 der ersten Halbleiterchips 3 sind frei zugänglich. Die ersten Halbleiterchips 3 sind auf dem Träger 25 in Zeilen und Spalten entsprechend den Zeilen und Spalten der Bauteilpositionen 24 des Flachleiterrahmens, wie in den 2 und 3 gezeigt, angeordnet.
  • 5 zeigt einen schematischen Querschnitt des Flachleiterrahmens 22 gemäß der 3 der auf dem einseitig klebenden Träger 25 gemäß 4 mit seinen Säulenkontaktflächen 13 fixiert ist. Dazu sind die Säulenkontaktoberflächen 13 der Kontaktsäulen 11 auf die klebende Seite des Trägers 25 derart aufgeklebt, dass die Kontaktsäulen 11 den ersten Halbleiterchip 3 auf dem Träger 25 umgeben und die Chipinsel 9 mit dem gestapelten zweiten Halbleiterchip 4 über dem ersten Halbleiterchip 3 ausgerichtet ist. Die Länge der Kontaktsäule 11 richtet sich dabei nach der Dicke des ersten Halbleiterchips 3, die in dieser Ausführungsform der Erfindung bei 100 μm liegt, da der erste Halbleiterchip 3 ein dünngeschliffener Halbleiterchip ist. Jedoch können auch dickere Halbleiterchips eingesetzt werden, da die Länge der Kontaktsäulen 11 zwischen 0,1 und 0,9 mm bei einer für einen durch Ätzen strukturierten Flachleiterrahmen variiert werden kann.
  • 6 zeigt einen schematischen Querschnitt durch einen Verbundkörper 27 aus einer Kunststoffmasse 26 mit eingebettetem Flachleiterrahmen 22, sowie eingebetteten ersten und zweiten Halbleiterchips 3 und 4. Für das Einbetten der in 5 gezeigten Struktur in eine Kunststoffmasse 26 ist lediglich ein Moldprozess auf dem Träger 25 erforderlich. Nach dem Aushärten der Kunststoffmasse 26 wird der Träger 25 entfernt und die Gesamtoberseite 16 des freitragenden Verbundkörpers 27 freigelegt. Das Delaminieren des Trägers 25 von dem Verbundkörper 27, kann durch Erhitzen der Klebstoffschicht zwischen Träger und Gesamtoberseite 16 erfolgen, wenn als Klebstoff ein thermoplastischer Kunststoff eingesetzt wird. Das Entfernen des Trägers 25 erfolgt dabei durch seitliches Abziehen des Trägers von dem Verbundkörper 27, wenn ein starrer, einseitig klebender Träger 25 eingesetzt ist. Ein Abrollen des Trägers 25 ist möglich, wenn als einseitig klebender Träger eine Folie eingesetzt ist. Auf die nun freiliegende Gesamtoberseite 16 wird eine Umverdrahtungslage aufgebracht, um den ersten Halbleiterchip 3 mit dem gestapelten zweiten Halbleiterchip 4 zu verdrahten.
  • 7 zeigt einen schematischen Querschnitt gemäß 6 mit aufgebrachter Umverdrahtungslage 17 und aufgebrachten Außenkontakten 28 auf einer Gesamtoberseite 16 des Nutzens 23. Das Aufbringen der Umverdrahtungslage 17, die ihrerseits drei Schichten aufweist, wird nacheinander durch Aufbringen und Strukturieren der drei Schichten durchgeführt. Dazu weist eine erste Isolationsschicht 33 Durchkontakte 34 auf, die mit den Säulenkontaktflächen 13 der Kontaktsäulen 11 und mit den Kontaktflächen 6 des ersten Halbleiterchips 3 verbunden sind. Als weitere Schicht ist eine strukturierte Metallschicht als Umverdrahtungsschicht 19 in der Umverdrahtungslage 17 angeordnet. Diese Umverdrahtungsschicht 17 weist Umverdrahtungsleitungen 18 zwischen Außenkontaktflächen 20 und in Durchkontakten 34 auf.
  • Als dritte Schicht der Umverdrahtungslage 17 ist eine Lötstopplackschicht 37 aufgebracht, die lediglich die Außenkontaktflächen der Umverdrahtungsschicht 19 freilässt. Auf den freiliegenden Außenkontaktflächen 20 sind als Außenkontakte 28 in dieser Ausführungsform der Erfindung Lotbälle aufgebracht.
  • Ein derart aufgebauter Nutzen 23 mit Bauteilpositionen 24 weist an den Bauteilpositionen 24 einen Stapel 2 aus einem ersten und einem zweiten Halbleiterchip 3 und 4 auf und kann nach Anbringen der Außenkontakte 28 entlang der strichpunktierten Linie 35 zu Einzelbauteilen aufgetrennt werden.
    • 1
    elektronisches Bauteil
    2
    Stapel
    3
    erster Halbleiterchip
    4
    gestapelter zweiter Halbleiterchip
    5
    aktive Oberseite
    6
    Kontaktflächen
    7
    Rückseite
    8
    Flachleiterstruktur
    9
    Chipinsel
    10
    Flachleiter
    11
    Kontaktsäule
    12
    Bonddrahtverbindung
    13
    Säulenkontaktfläche
    14
    Oberseitenbereich der Kunststoffgehäusemasse
    15
    Kunststoffgehäusemasse
    16
    Gesamtoberseite
    17
    Umverdrahtungslage
    18
    Umverdrahtungsleitungen
    19
    Umverdrahtungsschicht
    20
    Außenkontaktfläche
    21
    Lotball
    22
    Flachleiterrahmen
    23
    Nutzen
    24
    Bauteilpositionen
    25
    Träger
    26
    Kunststoffmasse
    27
    Verbundkörper
    28
    Außenkontakte
    29, 30
    Randseiten des elektronischen Bauteils
    31, 32
    Randseiten des ersten Halbleiterchips
    33
    Isolationsschicht
    34
    Durchkontakte
    35
    strichpunktierte Linie
    36
    Flachleiterstege
    37
    Lötstopplackschicht

Claims (9)

  1. Elektronisches Bauteil das folgende Merkmale aufweist: – einen Stapel (2) von Halbleiterchips (3,4), mit – einem ersten Halbleiterchip (3) und – einem gestapelten zweiten Halbleiterchip (4), wobei die Halbleiterchips (3,4) eine aktive Oberseite (5) mit Kontaktflächen (6) zu integrierten Schaltungen und eine Rückseite (7) aufweisen, – eine Flachleiterstruktur (8) mit – einer Chipinsel (9), – die Chipinsel (9) umgebenden Flachleitern (10) und – Kontaktsäulen (11), die auf den Flachleitern (10) angeordnet und orthogonal zu den Flachleitern (10) ausgerichtet sind, wobei der zweite Halbleiterchip (4) mit seiner Rückseite (7) auf der Chipinsel (9) angeordnet ist und seine Kontaktflächen (6) über Bonddrahtverbindungen (12) mit den Flachleitern (10) elektrisch verbunden sind, und wobei der erste Halbleiterchip (3) von den Kontaktsäulen (11) umgeben und unterhalb der Chipinsel (9) derart angeordnet ist, dass Säulenkontaktflächen (13) der Kontaktsäulen (11), Oberseitenbereiche (14) einer die Halbleiterchips (3, 4), die Kontaktsäulen (11) und die Flachleiterstruktur (8) einbettenden Kunststoffgehäusemasse (15) und die aktive Oberseite (5) des ersten Halbleiterchips (3) eine Gesamtoberseite (16) bilden, und wobei auf der Gesamtoberseite (16) eine Umverdrahtungslage (17) angeordnet ist, die über Umverdrahtungsleitungen (18) die Halbleiterchips (3, 4) elektrisch miteinander verbindet.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Umverdrahtungslage (17) eine Umverdrahtungschicht (19) aufweist, die auf der Gesamtoberseite (16) angeordnet ist und Außenkontaktflächen (20) aufweist, die über die Umverdrahtungsleitungen (18) mit den Säulenkontaktflächen (13) der Kontaktsäulen (11) und/oder mit den Kontaktflächen (6) des ersten Halbleiterchips (3) elektrisch verbunden sind.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass auf den Außenkontaktflächen (20) Lotbälle (21) angeordnet sind.
  4. Nutzen, der einen Flachleiterrahmen (22) mit in Zeilen und Spalten angeordneten elektronischen Bauteilen (1), gemäß einem der Ansprüche 1 bis 3 aufweist.
  5. Nutzen nach Anspruch 4, dadurch gekennzeichnet, dass die Form des Nutzens (23) in Umfang und Umfangsmarkierungen einem Standard-Halbleiterwafer entspricht.
  6. Verfahren zur Herstellung eines Nutzens (23) für mehrere elektronische Bauteile (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Flachleiterrahmens (22) mit in Zeilen und Spalten angeordneten Bauteilpositionen (24), wobei eine Bauteilposition (24) eine Chipinsel (9) und die Chipinsel (9) umgebende Flachleiter (10), sowie Kontaktsäulen (11), die auf den Flach leitern (10) angeordnet und orthogonal zu den Flachleitern (10) ausgerichtet sind, aufweist, – Aufbringen eines gestapelten Halbleiterchips (4) auf die Chipinsel (9) der Bauteilpositionen (24), – Herstellen von Bonddrahtverbindungen (12) zwischen den Flachleitern (10) und Kontaktflächen (6) auf aktiven Oberseiten (5) der gestapelten Halbleiterchips (3, 4), – Aufbringen von ersten Halbleiterchips (3) mit ihren aktiven Oberseiten (5) auf einen einseitig klebenden Träger (25) unter Anordnen der ersten Halbleiterchips (3) in Zeilen und Spalten, die den Zeilen und Spalten der Bauteilpositionen (24) entsprechen, – Aufbringen des Flachleiterrahmen (22) mit gestapelten Halbleiterchips (4) auf den Träger (25) in der Weise, dass die Kontaktsäulen (11) des Flachleiterrahmens (22) mit ihren Oberseiten auf dem Träger (25) kleben und die ersten Halbleiterchips (3) auf dem Träger (25) unterhalb der Chipinseln (9) des Flachleiterrahmens (22) angeordnet und von Kontaktsäulen (11) umgeben sind, – Einbetten des Flachleiterrahmens (22) mit gestapelten Halbleiterchips (3, 4) und Bonddrahtverbindungen (12) in einer Kunststoffmasse (26) zu einem Verbundkörper (27) auf dem Träger (25), – Entfernen des Trägers (25) unter Freilegen einer Gesamtoberseite (16) aus aktiven Oberseiten (5) der ersten Halbleiterchips (3), Säulenkontaktflächen (13) der Kontaktsäulen (11) und einer Oberseite (14) der Kunststoffmasse (26), – Aufbringen einer Umverdrahtungslage (17) auf die Gesamtoberseite (16) unter Ausbilden von Umverdrahtungsleitungen (18) und Außenkontaktflächen (20), wobei die Umverdrahtungsleitungen (18) die Außenkontaktflächen (20) mit den Kontaktflächen (6) des ersten Halbleiterchips (3) und/oder mit den Säulenkontaktflächen (13) der Kontaktsäulen (11) verbinden.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass auf die Außenkontaktflächen (20) Lotbälle (21) als Außenkontakte aufgebracht werden.
  8. Verfahren zur Herstellung eines elektronischen Bauteils, das die Verfahrensschritte aufweist: – Herstellen eines Nutzens (23) gemäß Anspruch 6 oder Anspruch 7, – Auftrennen des Nutzens (23) in einzelne elektronische Bauteile (1).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass auf den Außenkontaktflächen (20) eines elektronischen Bauteils (1) Außenkontakte aufgebracht werden.
DE10334575A 2003-07-28 2003-07-28 Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben Expired - Fee Related DE10334575B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10334575A DE10334575B4 (de) 2003-07-28 2003-07-28 Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
PCT/DE2004/001488 WO2005013364A2 (de) 2003-07-28 2004-07-08 Elektronisches bauteil und nutzen zur herstellung desselben
US10/529,565 US7524699B2 (en) 2003-07-28 2004-07-08 Electronic component and a panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10334575A DE10334575B4 (de) 2003-07-28 2003-07-28 Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10334575A1 DE10334575A1 (de) 2005-03-17
DE10334575B4 true DE10334575B4 (de) 2007-10-04

Family

ID=34111723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334575A Expired - Fee Related DE10334575B4 (de) 2003-07-28 2003-07-28 Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben

Country Status (3)

Country Link
US (1) US7524699B2 (de)
DE (1) DE10334575B4 (de)
WO (1) WO2005013364A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8466543B2 (en) 2010-05-27 2013-06-18 International Business Machines Corporation Three dimensional stacked package structure
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
CN103050436B (zh) * 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
DE102012211220A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
US11325828B2 (en) * 2013-02-22 2022-05-10 Vibrant Composites Inc. High-volume millimeter scale manufacturing
DE102014209357B4 (de) 2013-07-02 2023-02-16 Vitesco Technologies Germany Gmbh Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
US9859193B2 (en) * 2014-06-24 2018-01-02 Ibis Innotech Inc. Package structure
TWI623486B (zh) * 2017-03-28 2018-05-11 思鷺科技股份有限公司 封裝結構
US9601467B1 (en) 2015-09-03 2017-03-21 Invensas Corporation Microelectronic package with horizontal and vertical interconnections
CN108346639B (zh) * 2017-09-30 2020-04-03 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
CN108109985B (zh) * 2017-12-26 2024-02-13 合肥矽迈微电子科技有限公司 多芯片堆叠封装方法及封装体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119952A (ja) * 1985-11-19 1987-06-01 Nec Corp 集積回路装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
KR100426494B1 (ko) * 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6380624B1 (en) * 2000-10-10 2002-04-30 Walsin Advanced Electronics Ltd. Stacked integrated circuit structure
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2001-094 045 A (Abstract)
JP 2001094045 A (Abstract) *

Also Published As

Publication number Publication date
US20060125042A1 (en) 2006-06-15
WO2005013364A2 (de) 2005-02-10
WO2005013364A3 (de) 2005-03-24
DE10334575A1 (de) 2005-03-17
US7524699B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102009044712B4 (de) Halbleiter-Bauelement
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102006044690A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee