DE102006027283A1 - Verfahren zur Herstellung eines Halbleiterbauteils - Google Patents

Verfahren zur Herstellung eines Halbleiterbauteils Download PDF

Info

Publication number
DE102006027283A1
DE102006027283A1 DE102006027283A DE102006027283A DE102006027283A1 DE 102006027283 A1 DE102006027283 A1 DE 102006027283A1 DE 102006027283 A DE102006027283 A DE 102006027283A DE 102006027283 A DE102006027283 A DE 102006027283A DE 102006027283 A1 DE102006027283 A1 DE 102006027283A1
Authority
DE
Germany
Prior art keywords
carrier wafer
semiconductor chips
semiconductor
plastic housing
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006027283A
Other languages
English (en)
Inventor
Michael Dipl.-Ing. Bauer (Fh)
Christian Stümpfl
Ludwig Dipl.-Ing. Heitzer (Fh)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006027283A priority Critical patent/DE102006027283A1/de
Priority to US11/760,819 priority patent/US20080029865A1/en
Publication of DE102006027283A1 publication Critical patent/DE102006027283A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verdrahtungsstrukturen (5) auf der Oberfläche von Halbleiterchips (6) in "Embedded-Die-Technologie" sollen mit besonders großer Genauigkeit aufgebracht werden. Dazu weist das Verfahren zur Herstellung eines Halbleiterbauteils folgende Schritte auf: Zunächst wird ein Trägerwafer (1) aus Halbleitermaterial mit einer Oberseite (4) und einer Unterseite (3) bereitgestellt. Auf die Oberseite (4) des Trägerwafers (1) wird eine Verdrahtungsstruktur (5) mit Leiterbahnen und Kontaktanschlussflächen unter Vorsehen von in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (2) aufgebracht. Anschließend werden Halbleiterchips (6) in den Halbleiterbauteilpositionen (2) aufgebracht und in eine Kunststoffgehäusemasse (10) eingebettet unter Ausbilden einer Verbundplatte (16) aus Halbleiterchips (6) und Kunststoffgehäusemasse (10). Nach dem Aushärten der Kunststoffgehäusemasse (10) wird der Trägerwafer (1) entfernt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem in einer Kunststoffgehäusemasse eingebetteten Halbleiterchip.
  • Sogenannte "Embedded-Die"-Technologien, bei denen ein oder sogar mehrere Halbleiterchips und gegebenenfalls weitere Komponenten durch Techniken wie Einmolden, Einlaminieren oder schichtweises Aufbauen des Kunststoffes mit einem Kunststoffgehäuse umgeben werden, weisen gegenüber herkömmlichen Technologien, bei denen der Halbleiterchip über Kontakte wie Lotkugeln auf ein Substrat aufgebracht und anschließend mit einem Kunststoffgehäuse umgeben wird, zahlreiche Vorteile auf.
  • So erlauben sie beispielsweise kleinere und leichtere Bauteile und ermöglichen die feste Verbindung mehrerer Chips in einem einzigen Gehäuse sowie eine höhere Dichte elektrischer Verbindungen.
  • Zudem bieten die "Embedded-Die"-Technologien Vorteile bei der Herstellung. Aus der DE 10 2005 026 098 ist ein Halbleiterbauteil bekannt, zu dessen Herstellung Halbleiterchips durch Einmolden in eine Kunststoffmasse zu einer Verbundplatte oder einem Nutzen verarbeitet werden, wobei die aktiven Oberseiten der Halbleiterchips mit der Oberseite der Verbundplatte eine koplanare Fläche bilden, während ihre Ränder und die Rückseite von der Kunststoffgehäusemasse bedeckt sind. Auf die koplanare Fläche, die eine ebene Oberfläche für Prozessschritte wie Photolithographieschritte bietet, kann verhältnismäßig einfach eine Verdrahtungsstruktur mit durch Die lektrikumsschichten voneinander getrennten Leiterbahnen aufgebracht werden.
  • Dabei ist es jedoch problematisch, dass Verwölbungen der Verbundplatte, die durch unterschiedliche thermische Ausdehnungskoeffizienten von Halbleitermaterial und Kunststoffgehäusemasse bedingt sind, die Planarität der Oberfläche zerstören. Dadurch kommt es beim Aufbringen der Umverdrahtungsstruktur zu Einbußen bei der Genauigkeit, mit der Strukturen wie Kontaktflächen und Leiterbahnen aufgebracht werden können. Es ist somit nur eine begrenzte Dichte elektrischer Verbindungen möglich.
  • Aufgabe der Erfindung ist es daher, ein Verfahren anzugeben, bei dem Umverdrahtungsstrukturen mit besonders großer Genauigkeit aufgebracht werden können.
  • Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauteils weist folgende Schritte auf: Zunächst wird ein Trägerwerfer aus Halbleitermaterial mit einer Oberseite und einer Unterseite bereitgestellt. Auf die Oberseite des Trägerwerfers wird eine Verdrahtungsstruktur mit mindestens einer Umverdrahtungslage mit typischerweise metallischen Leiterbahnen und Kontaktanschlussflächen aufgebracht, wobei in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen vorgesehen werden. Die gesamte Verdrahtungsstruktur kann bei Bedarf sofort im Waferverbund getestet werden. Dadurch können fehlerhafte Bauteilpositionen in einem sehr frühen Stadium der Produktion bereits erkannt und gegebenenfalls markiert und nicht mit einem Halbleiterchip bestückt werden. Nach dem Aufbringen und gegebenenfalls auch dem Testen der Verdrahtungsstruktur werden Halbleiterchips auf die mit der Verdrahtungsstruktur versehene Oberseite des Trägerwafers in den Halbleiterbauteilpositionen aufgebracht. Es können auch mehrere Halbleiterchips zur Bildung eines Multichipmoduls oder auch weitere Komponenten pro Halbleiterbauteilposition vorgesehen werden.
  • Nach dem Aufbringen und Fixieren der Halbleiterchips in den Halbleiterbauteilpositionen wird eine Kunststoffgehäusemasse auf die Oberseite des Trägerwafers aufgebracht unter Einbetten der Halbleiterchips in die Kunststoffgehäusemasse und unter Ausbilden einer Verbundplatte aus Halbleiterchips und Kunststoffgehäusemasse. Nach dem Aushärten der Kunststoffgehäusemasse ist diese Verbundplatte stabil und selbsttragend, so dass der Trägerwafer entfernt werden kann, wobei die Verdrahtungsstruktur auf der Verbundplatte zurückbleibt.
  • Einem Grundgedanken der Erfindung zufolge ist eine verwölbte Fläche zum Aufbringen von Verdrahtungsstrukturen mit besonders hoher Dichte, die eine besonders hohe Genauigkeit erfordern, nicht geeignet. Andererseits lassen sich aber Verwölbungen der Verbundplatte nur mit verhältnismäßig großem Aufwand minimieren und nicht vollständig unterdrücken. Daher sollte die Verdrahtungsstruktur nicht direkt auf die Verbundplatte, sondern zunächst auf einen Trägerwafer aufgebracht werden. Ein Trägerwafer aus Metall wäre grundsätzlich denkbar, ist jedoch wegen seiner hohen Herstellungskosten nachteilig. Auch das erforderliche Entfernen des Trägerwafers müsste bei einem metallischen Trägerwafer vollständig durch Ätzen durchgeführt werden und wäre somit sehr zeit- und kos tenaufwendig. Zudem zeigen viele Klebstoffe, die zum Beispiel zum Fixieren der Halbleiterchips verwendet werden, eine nur unzureichende Haftung auf metallischen Oberflächen.
  • Mit einem Trägerwafer aus Halbleitermaterial lassen sich diese Probleme jedoch lösen, denn ein solcher Halbleiterwafer müsste nicht extra als Trägerwafer hergestellt werden. Vielmehr könnten als Trägerwafer Wafer verwendet werden, die Ausschuss aus der Halbleiterchipproduktion darstellen. Halbleiterwafer lassen sich sehr gut und einfach mit bewährten Prozessen strukturieren, was in einer hohen Dichte der erzeugten Strukturen resultiert. Zudem können Halbleiterwafer durch Dünnschleifen und/oder Ätzen sehr einfach, schnell und kostengünstig entfernt werden, wobei durch die unterschiedliche Ätzbarkeit von Trägerwafer und Verdrahtungsstruktur die Gefahr einer versehentlichen Beschädigung der Verdrahtungsstruktur besonders klein ist. Da der Trägerwafer aus einem einzigen Material besteht, sind Verwölbungen während des Herstellungsprozesses vernachlässigbar.
  • Die Halbleiterchips weisen typischerweise eine aktive Oberseite mit integrierten Schaltungen und Kontaktflächen und eine passive Rückseite auf. In einer Ausführungsform des Verfahrens werden die Halbleiterchips in Flip-Chip-Technologie mit ihrer aktiven Oberseite auf die Kontaktanschlussflächen auf der Oberseite des Trägerwafers montiert. Dazu können die Kontaktanschlussflächen vor dem Aufbringen der Halbleiterchips galvanisch oder stromlos verstärkt beziehungsweise mit Lotkugeln versehen werden.
  • In einer alternativen Ausführungsform können die Halbleiterchips auch mit ihren Rückseiten auf die Oberseite des Trägerwafers montiert werden. In diesem Fall werden Kontaktflächen auf ihrer aktiven Oberseite über Bonddrähte mit den Kontaktanschlussflächen auf dem Trägerwafer elektrisch verbunden.
  • Die Halbleiterchips können durch einen Lötprozess mit der Verdrahtungsstruktur auf dem Trägerwafer verbunden werden. Alternativ ist es auch möglich, die Halbleiterchips durch Kleben, Legieren oder Thermokompressionsschweißen mit der Verdrahtungsstruktur auf dem Trägerwafer zu verbinden.
  • Die Kunststoffgehäusemasse bettet die Halbleiterchips so ein, dass diese, gegebenenfalls bis auf die mit der Verdrahtungsstruktur verbundene Seite, vollständig von der Kunststoffgehäusemasse umschlossen sind. Dazu kann die Kunststoffgehäusemasse durch Kompressionsmolden oder auch durch Spin-on-Verfahren oder Strahldruckverfahren auf die Halbleiterchips und auf den Trägerwafer aufgetragen werden.
  • Ist die Kunststoffgehäusemasse ausgehärtet, bildet sie zusammen mit den Halbleiterchips eine selbsttragende Verbundplatte aus. Nach dem Aufbringen der Kunststoffgehäusemasse hat sich somit ein Verbundkörper aus dem Trägerwafer und der Verbundplatte mit den in die Kunststoffgehäusemasse eingebetteten Halbleiterchips ausgebildet, wobei auf der mit der Verdrahtungsstruktur versehenen Oberseite des Trägerwafers die Verbundplatte so angeordnet ist, dass in den Halbleiterbauteilpositionen die in die Kunststoffgehäusemasse eingebetteten Halbleiterchips aufgebracht sind.
  • Der Trägerwafer kann nach dem Aushärten der Kunststoffgehäusemasse beispielsweise durch Dünnschleifen oder Ätzen oder durch eine Kombination von beidem entfernt werden. Dies ist besonders einfach, weil sich das Halbleitermaterial des Trägerwafers mit Standardprozessen verhältnismäßig leicht bear beiten lässt. Zurück bleibt die Verbundplatte, deren vormals dem Trägerwafer zugewandte Seite eine koplanare Fläche aus Oberflächen der in den Halbleiterbauteilpositionen angeordneten Halbleiterchips, aus Kunststoffgehäusemasse und aus der Verdrahtungsstruktur mit Leiterbahnen, Kontaktanschlussflächen und gegebenenfalls einem Dielektrikum ist. Bei dem Entfernen des Trägerwafers wird also die Metallisierung, mit der nun der Halbleiterchip versehen ist, freigelegt. Kontaktanschlussflächen dieser Metallisierung können entweder direkt als Außenkontakte verwendet werden, wenn es sich bei den Halbleiterbauteilen um solche mit sogenannten Leadlessgehäusen handelt. Die freigelegten Kontaktanschlussflächen können jedoch auch galvanisch oder stromlos verstärkt bzw. mit Lotkugeln versehen werden.
  • Typischerweise wird die Verbundplatte nach dem Entfernen des Trägerwafers beispielsweise in einem Sägeprozess in Halbleiterbauteile vereinzelt. Es ist jedoch auch möglich, beispielsweise, wenn die einzelnen Halbleiterbauteile für eine weitere Verarbeitung oder für einen Transport eine zusätzliche Stabilität aufweisen sollen, die Verbundplatte vor dem Entfernen des Trägerwafers in Halbleiterbauteile zu vereinzeln.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass seine einzelnen Schritte sehr einfach und auf Waferebene in Frontendprozessen durchführbar und daher sehr kostengünstig sind. Durch die Verwendung des Trägerwafers aus Halbleitermaterial mit höchstens minimalen Verwölbungen ermöglicht das Verfahren eine sehr hohe Genauigkeit bei den zum Aufbringen der Umverdrahtungsstruktur erforderlichen Prozessen, die praktisch nur durch die Ablagegenauigkeit der Halbleiterchips beim Bestücken begrenzt ist. Dadurch lassen sich mit dem erfindungs gemäßen Verfahren zum einen sehr hohe Bauteildichten auf einem einzigen Halbleiterwafer erreichen, zum anderen lassen sich bei verhältnismäßig geringem Aufwand Halbleiterbauteile mit einer besonders hohen Dichte an metallischen Strukturen wie beispielsweise Anschlüssen herstellen.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt verschiedene Schritte einer ersten Ausführungsform des erfindungsgemäßen Verfahrens und
  • 2 zeigt verschiedene Schritte einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • 1A zeigt einen ersten Schritt in einem Verfahren zur Herstellung eines Halbleiterbauteils. Der Trägerwafer 1 aus Halbleitermaterial weist eine Rückseite 3 und eine Oberseite 4 auf. Auf die Oberseite 4 des Trägerwafers 1 wird in diesem Schritt eine Verdrahtungsstruktur 5 mit Kontaktanschlussflächen, in diesem Fall Bondpads, aufgebracht. Dabei werden Halbleiterbauteilpositionen 2 in Zeilen und Spalten auf dem Trägerwafer 1 vorgesehen.
  • Die Verdrahtungsstruktur 5 wird durch übliche Prozesse wie Photolithographie und Abscheiden von Metallen hergestellt. Die Verdrahtungsstruktur 5 kann beispielsweise Kontaktanschlussflächen und Leiterbahnen du auch mehrere Verdrahtungslagen aufweisen. In der Figur sind der Übersichtlichkeit halber lediglich die Kontaktanschlussflächen schematisch ange deutet. Da der Trägerwafer 1 im Prinzip aus einem einzigen Material, nämlich Halbleitermaterial, besteht und keinen Verbund aus Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten darstellt, verwölbt er sich bei während verschiedener Prozessschritte auftretenden Temperaturschwankungen nur vernachlässigbar. Auf seine Oberseite 4 kann daher mit besonders großer Genauigkeit und daher auch mit besonders hoher Dichte die Verdrahtungsstruktur 5 aufgebracht werden.
  • In 1B ist dargestellt, wie die Halbleiterchips 6 in den Halbleiterbauteilpositionen 2 angeordnet werden. In dem gezeigten Ausführungsbeispiel werden die Halbleiterchips 6 mit ihren passiven Rückseiten 8 auf dem Trägerwafer 1 bzw. auf der Verdrahtungsstruktur 5 fixiert. Auf ihren aktiven Oberseiten 7 weisen sie nicht dargestellte Kontaktflächen auf.
  • Diese Kontaktflächen werden, wie in 1C gezeigt, über Verbindungselemente 9, in diesem Fall Bonddrähte 13, mit den entsprechenden Kontaktanschlussflächen der Verdrahtungsstruktur 5 elektrisch verbunden.
  • 1D zeigt einen nächsten Schritt des Verfahrens, bei dem die Halbleiterchips 6 mit einer Kunststoffgehäusemasse 10 umgeben werden. Dabei werden die Randseiten 15 und die aktiven Oberseiten 7 der Halbleiterchips 6 in die Kunststoffgehäusemasse 10 vollständig eingebettet. Es bildet sich eine Verbundplatte 16 aus der Kunststoffgehäusemasse 10, den Halbleiterchips 6 sowie der Verdrahtungsstruktur 5 aus, die mit ihrer Unterseite 11 auf der Oberseite 4 des Trägerwafers 1 aufliegt.
  • Nach dem Aushärten der Kunststoffgehäusemasse 10 ist diese Verbundplatte 16 selbsttragend und so stabil, dass der Trä gerwafer 1 entfernt werden kann. Dies geschieht zum Beispiel dadurch, dass der Trägerwafer 1 von seiner Rückseite 3 aus abgeschliffen und/oder geätzt wird. Die Verbundplatte 16 nach dem Entfernen des Trägerwafers 1 ist in 1E dargestellt. Sie kann nun beispielsweise durch Sägen in einzelne Halbleiterbauteile 12 gemäß 1F vereinzelt werden. Ein solches Halbleiterbauteil weist auf seiner nun zugänglichen Unterseite 11 Kontaktanschlussflächen der Verdrahtungsstruktur 5 auf, die gegebenenfalls noch galvanisch oder stromlos zu Außenkontakten verstärkt werden können. Dieser Schritt ist jedoch nicht mehr dargestellt.
  • Eine zweite Ausführungsform des erfindungsgemäßen Verfahrens ist in 2 dargestellt. Gemäß 2A wird dabei ebenfalls eine Verdrahtungsstruktur 5 auf einen Trägerwafer 1 aus Halbleitermaterial aufgebracht.
  • Bei dieser Ausführungsform werden jedoch, wie in 2B gezeigt, die Halbleiterchips 6 in Flip-Chip-Technologie in in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen 2 auf die Verdrahtungsstruktur 5 aufgebracht. Dazu weisen die Halbleiterchips 6 auf ihren aktiven Oberseiten 7 Verbindungselemente 9 in Form von Lotkugeln 14 auf, über die sie mit Kontaktanschlussflächen der Verdrahtungsstruktur 5 elektrisch verbunden werden. Bei dieser Ausführungsform ist also die aktive Oberseite 7 der Halbleiterchips 6 dem Trägerwafer 1 zugewandt.
  • Wie in 2C dargestellt wird anschließend eine Kunststoffgehäusemasse 10 aufgebracht, die die Halbleiterchips 6 bei dieser Anordnung vollständig einbettet. Die sich ausbildende Verbundplatte 16 liegt mit ihrer Unterseite 11 auf der Oberseite 4 des Trägerwafers 1 auf.
  • Wird der Trägerwafer 1 anschließend entfernt, wie in 2D gezeigt, so liegen an der Unterseite 11 der Verbundplatte Außenkontaktflächen der Verdrahtungsstruktur frei, die Außenkontakte bilden oder vor oder nach dem Vereinzeln in Halbleiterbauteile zu Außenkontakten verstärkt werden können. Ein aus der Verbundplatte 16 vereinzeltes Halbleiterbauteil 12 ist in 2E gezeigt.
    • 1
    Trägerwafer
    2
    Halbleiterchipposition
    3
    Rückseite des Trägerwafers
    4
    Oberseite des Trägerwafers
    5
    Verdrahtungsstruktur
    6
    Halbleiterchips
    7
    aktive Oberseite
    8
    Rückseite
    9
    Verbindungselement
    10
    Kunststoffgehäusemasse
    11
    Unterseite
    12
    Halbleiterbauteil
    13
    Bonddraht
    14
    Lotkugeln
    15
    Randseiten
    16
    Verbundplatte

Claims (17)

  1. Verfahren zur Herstellung eines Halbleiterbauteils (12), das folgende Schritte aufweist: – Bereitstellen eines Trägerwafers (1) aus Halbleitermaterial mit einer Oberseite (4) und einer Unterseite (3); – Aufbringen einer Verdrahtungsstruktur (5) mit Leiterbahnen und Kontaktanschlussflächen auf der Oberseite (4) des Trägerwafers unter Vorsehen von in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (2); – Aufbringen von Halbleiterchips (6) auf die mit der Verdrahtungsstruktur (5) versehene Oberseite (4) des Trägerwafers (1) in den Halbleiterbauteilpositionen (2); – Aufbringen einer Kunststoffgehäusemasse (10) auf die Oberseite (4) des Trägerwafers (1), Einbetten der Halbleiterchips (6) in die Kunststoffgehäusemasse (10) und Ausbilden einer Verbundplatte (16) aus Halbleiterchips (6) und Kunststoffgehäusemasse (10).
  2. Verfahren nach Anspruch 1, wobei die Halbleiterchips (6) in Flip-Chip-Technologie auf die Kontaktanschlussflächen auf der Oberseite (4) des Trägerwafers (1) montiert werden.
  3. Verfahren nach Anspruch 1, wobei die Halbleiterchips (6) mit ihren Rückseiten (8) auf die Oberseite (4) des Trägerwafers (1) montiert und über Bonddrähte (13) mit den Kontaktanschlussflächen elektrisch verbunden werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Kontaktanschlussflächen vor dem Aufbringen der Halbleiterchips (6) galvanisch oder stromlos verstärkt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Trägerwafer (1) nach einem Aushärten der Kunststoffgehäusemasse (10) entfernt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Kontaktanschlussflächen nach dem Entfernen des Trägerwafers (1) galvanisch oder stromlos verstärkt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch einen Lötprozess mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips durch Kleben mit der Verdrahtungsstruktur (5) auf dem Trägerwafer verbunden werden.
  9. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch Legieren mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden.
  10. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch Thermokompressionsschweißen mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Kunststoffgehäusemasse (10) durch Kompressionsmilden aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Kunststoffgehäusemasse (10) in einem Spin-on-Verfahren aufgebracht wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die Kunststoffgehäusemasse (10) durch ein Strahldruckverfahren aufgebracht wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Verbundplatte (16) nach dem Entfernen des Trägerwafers (1) in Halbleiterbauteile (12) vereinzelt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Verbundplatte (16) vor dem Entfernen des Trägerwafers (1) in Halbleiterbauteile (12) vereinzelt wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei der Trägerwafer (1) durch Schleifen und/oder Ätzen entfernt wird.
  17. Verbundkörper aus einem Trägerwafer (1) und einer Verbundplatte mit in eine Kunststoffgehäusemasse (10) eingebetteten Halbleiterchips (6), wobei der Trägerwafer (1) im Wesentlichen aus Halbleitermaterial besteht und eine Oberseite (4) aufweist, auf der in Zeilen und Spalten Halbleiterbauteilpositionen (2) mit Verdrahtungsstrukturen (5) angeordnet sind, und wobei in den Halb leiterbauteilpositionen (2) die in die Kunststoffgehäusemasse (10) eingebetteten Halbleiterchips (6) aufgebracht sind.
DE102006027283A 2006-06-09 2006-06-09 Verfahren zur Herstellung eines Halbleiterbauteils Ceased DE102006027283A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006027283A DE102006027283A1 (de) 2006-06-09 2006-06-09 Verfahren zur Herstellung eines Halbleiterbauteils
US11/760,819 US20080029865A1 (en) 2006-06-09 2007-06-11 Electronic Device and Method For Producing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006027283A DE102006027283A1 (de) 2006-06-09 2006-06-09 Verfahren zur Herstellung eines Halbleiterbauteils

Publications (1)

Publication Number Publication Date
DE102006027283A1 true DE102006027283A1 (de) 2007-12-13

Family

ID=38663844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006027283A Ceased DE102006027283A1 (de) 2006-06-09 2006-06-09 Verfahren zur Herstellung eines Halbleiterbauteils

Country Status (2)

Country Link
US (1) US20080029865A1 (de)
DE (1) DE102006027283A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
EP3279697A4 (de) * 2015-07-14 2018-11-21 Nihon Medi-Physics Co., Ltd. Verfahren zur normalisierung eines szintigrafiebildes
US20200203242A1 (en) * 2018-12-19 2020-06-25 Texas Instruments Incorporated Low cost reliable fan-out fan-in chip scale package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040147064A1 (en) * 2002-11-06 2004-07-29 He Sambo S. Neo-wafer device and method
DE10320579A1 (de) * 2003-05-07 2004-08-26 Infineon Technologies Ag Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE10334576A1 (de) * 2003-07-28 2005-03-03 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse und Trägerplatte zur Durchführung des Verfahrens
US20050073055A1 (en) * 2003-10-07 2005-04-07 Jui-Hsiang Pan [quad flat no-lead package structure and manufacturing method thereof]
US20060024862A1 (en) * 2004-07-29 2006-02-02 Sadamichi Takakusaki Method of manufacturing circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
US6530515B1 (en) * 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
AU2002310492A1 (en) * 2001-06-20 2003-01-08 Immunex Corporation Dendritic cell transmembrane serine protease
US6380048B1 (en) * 2001-08-02 2002-04-30 St Assembly Test Services Pte Ltd Die paddle enhancement for exposed pad in semiconductor packaging
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
TWI223422B (en) * 2003-07-24 2004-11-01 Advanced Semiconductor Eng Micromachine package and method for manufacturing the same
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040147064A1 (en) * 2002-11-06 2004-07-29 He Sambo S. Neo-wafer device and method
DE10320579A1 (de) * 2003-05-07 2004-08-26 Infineon Technologies Ag Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE10334576A1 (de) * 2003-07-28 2005-03-03 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse und Trägerplatte zur Durchführung des Verfahrens
US20050073055A1 (en) * 2003-10-07 2005-04-07 Jui-Hsiang Pan [quad flat no-lead package structure and manufacturing method thereof]
US20060024862A1 (en) * 2004-07-29 2006-02-02 Sadamichi Takakusaki Method of manufacturing circuit device

Also Published As

Publication number Publication date
US20080029865A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102005023947B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
WO2004008522A2 (de) Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen
DE10340129B4 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
DE102013018381A1 (de) Ohne Lotmaske definierte Kupferanschlussflächen und eingebettete Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection