DE102011112659A1 - Oberflächenmontierbares elektronisches Bauelement - Google Patents

Oberflächenmontierbares elektronisches Bauelement Download PDF

Info

Publication number
DE102011112659A1
DE102011112659A1 DE102011112659A DE102011112659A DE102011112659A1 DE 102011112659 A1 DE102011112659 A1 DE 102011112659A1 DE 102011112659 A DE102011112659 A DE 102011112659A DE 102011112659 A DE102011112659 A DE 102011112659A DE 102011112659 A1 DE102011112659 A1 DE 102011112659A1
Authority
DE
Germany
Prior art keywords
component
recess
recesses
semiconductor substrate
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011112659A
Other languages
English (en)
Other versions
DE102011112659B4 (de
Inventor
Mähner Claus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Vishay Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Semiconductor GmbH filed Critical Vishay Semiconductor GmbH
Priority to DE102011112659.0A priority Critical patent/DE102011112659B4/de
Priority to TW101132129A priority patent/TWI705534B/zh
Priority to US14/342,999 priority patent/US10629485B2/en
Priority to PCT/EP2012/067378 priority patent/WO2013034628A1/de
Publication of DE102011112659A1 publication Critical patent/DE102011112659A1/de
Application granted granted Critical
Publication of DE102011112659B4 publication Critical patent/DE102011112659B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Ein oberflächenmontierbares anschlussdrahtfreies elektronisches Bauelement umfasst ein Halbleitersubstrat, wobei an der Unterseite des Bauelements mehrere lötfähige Anschlussflächen angeordnet sind. Das Bauelement ist dadurch gekennzeichnet, dass im Bereich der die Unterseite umgrenzenden Kanten wenigstens eine Eintiefung ausgebildet ist, und dass die Eintiefung mit einer Isolationsschicht bedeckt ist. Ein Verfahren zum Herstellen eines derartigen Bauelements umfasst das Erzeugen von entsprechenden Eintiefungen.

Description

  • Die vorliegende Erfindung betrifft ein oberflächenmontierbares anschlussdrahtfreies elektronisches Bauelement mit einem Halbleitersubstrat, wobei an der Unterseite des Bauelements mehrere lötfähige Anschlussflächen angeordnet sind, sowie ein Verfahren zu dessen Herstellung.
  • Ein derartiges oberflächenmontierbares Bauelement, wie es beispielsweise in DE 20 2008 005 708 U1 beschrieben ist, wird typischerweise mit einer Leiterplatte (”printed circuit board”, PCB) elektrisch leitend verbunden. Zu diesem Zweck besitzt ein solches Bauelement jedoch keine Anschlussdrähte, die aus dem Gehäuse des Bauelements herausragen oder über das Gehäuse überstehen, um nach dem Prinzip der Durchsteckmontage mit der Leiterplatte verbunden zu werden. Stattdessen weist ein oberflächenmontierbares Bauelement mehrere lötfähige Anschlussflächen auf, mittels derer das Bauelement auf die Leiterplatte gelötet wird. Hierfür ist an der Leiterplatte eine entsprechende Anordnung von Kontaktierungsflächen vorgesehen. Die Kontaktierungsflächen werden beispielsweise mittels Sieb-/Schablonendruck mit einer Lotpaste bedruckt. Nach dem Bestücken der Leiterplatte mit mehreren Bauelementen werden diese im sogenannten Reflow-Verfahren mit den Kontaktierungsflächen der Leiterplatte verlötet. Alternativ ist es auch bekannt, die oberflächenmontierbaren Bauelemente zunächst auf die Leiterplatte aufzukleben und schließlich im sogenannten Wellen- oder Schwallbad zu löten.
  • Die Anordnung der Anschlussflächen an der Unterseite des Bauelements ist genau definiert, damit an der zugeordneten Leiterplatte eine entsprechende Anordnung von Kontaktierungsflächen vorgesehen sein kann.
  • Ein besonderer Vorteil derartig ausgebildeter Bauelemente besteht darin, dass diese nur wenig Platz auf der Leiterplatte beanspruchen. Somit ergibt sich eine große Bestückungsdichte.
  • Beim Verlöten derartiger oberflächenmontierbarer Bauelemente besteht jedoch die Gefahr, dass überschüssiges Lot mit den in der Regel durch das Halbleitersubstrat gebildeten Seitenflächen des Bauelements in Kontakt kommt und dadurch Kurzschlüsse verursacht. Bedingt durch das Herstellungsverfahren sind die Seitenflächen derartiger oberflächenmontierbarer Bauelemente nämlich typischerweise nicht elektrisch isoliert. Die Gefahr von Kurzschlüssen kann dadurch vermindert werden, dass die Anschlussflächen vom Rand des Bauelements weg nach innen versetzt werden. Dies ist jedoch aus Platzgründen oftmals nicht möglich oder nicht erwünscht. Weiterhin kann der Abstand der Anschlussflächen zu der Unterseite des Bauelements und damit letztlich auch zu den Seitenflächen vergrößert werden, indem zwischen der Unterseite des Bauelements und den Anschlussflächen zusätzliche Schichten in Form von dicken Metallisierungsschichten und/oder Podesten aus Isolationsschichten vorgesehen werden. Beide Varianten sind jedoch technisch nur eingeschränkt umsetzbar und erfordern zusätzliche, mit hohem Aufwand verbundene Prozessschritte bei der Herstellung des Bauelements.
  • Es ist daher die Aufgabe der Erfindung, ein elektronisches Bauelement der eingangs genannten Art anzugeben, das sicher und zuverlässig an einer Leiterplatte montiert werden kann und kastengünstig herzustellen ist.
  • Die Lösung der Aufgabe erfolgt durch ein Bauelement mit den Merkmalen des Anspruchs 1 und insbesondere dadurch, dass im Bereich der die Unterseite umgrenzenden Kanten wenigstens eine Eintiefung ausgebildet ist, und dass die Eintiefung mit einer Isolationsschicht bedeckt ist. Durch das Einbringen von einer oder mehreren Eintiefungen und das Bedecken dieser Eintiefung(en) mit einer Isolationsschicht wird der effektive Abstand zwischen den Anschlussflächen und den nicht isolierten Seitenflächen des Halbleitersubstrats vergrößert. Dadurch wird auf einfache und zugleich wirksame Weise verhindert, dass während des Verlötens des Bauelements mit einer Leiterplatte überschüssiges Lot, beispielsweise aufgrund der Anpresskraft und/oder aufgrund von Kapillarkräften, in Kontakt mit dem im Wesentlichen unisolierten Seitenflächen des Halbleitersubstrats gelangen kann. Die Eintiefungen können umfänglich umlaufend vorgesehen sein, d. h. sich über alle die Unterseite umgrenzenden Kanten erstrecken, oder auch nur an Teilabschnitten vorgesehen sein, beispielsweise an solchen Teilabschnitten, die sich in unmittelbarer Nähe von Anschlussflächen befinden.
  • Sofern im Zusammenhang mit der Erfindung auf die Unterseite oder eine sonstige Seite des Bauelements Bezug genommen wird, so bezieht sich diese Angabe auf die Gebrauchslage des Bauelements, d. h. wenn das Bauelement nach seiner Herstellung beispielsweise an einer Leiterplatte montiert ist.
  • Bevorzugt weist das Bauelement ausschließlich auf seiner Unterseite Anschlussflächen auf und unterscheidet sich damit von Bauelementen, die weitere Anschlussflächen, beispielsweise auch auf der Oberseite des Bauelements, besitzen, wie es etwa bei nach dem sogenannten Mesa-Verfahren hergestellten Transistoren oder anderen Bauelementen der Fall ist.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist das Halbleitersubstrat mittels eines Planarprozesses hergestellt. Bevorzugt ist das Halbleitersubstrat im Bereich seiner Seitenflächen undotiert. Insbesondere befinden sich keine p/n-Übergänge im Bereich der Seitenflächen. Dadurch ist es nicht erforderlich und insbesondere auch nicht vorgesehen, die Seitenflächen mit einem Passivierungsmaterial zu bedecken, wie dies bei den vorstehend erwähnten Mesa-Strukturen zwingend notwendig ist. Lediglich im Bereich der Eintiefungen sind seitliche, also gegenüber der Unterseite des Bauelements geneigte Flächen mit der Isolationsschicht bedeckt. Dadurch vereinfacht sich die Herstellung der Bauelemente, was nachfolgend noch näher erläutert wird.
  • Gemäß einer vorteilhaften Ausführungsform beträgt die Maximaltiefe der Eintiefung wenigstens 5 μm und höchstens 40 μm, bevorzugt etwa 10 bis 15 μm. Unter der Maximaltiefe wird die größtmögliche Tiefe der Eintiefung verstanden, also der Abstand des tiefsten Punkts der Eintiefung von der durch die Unterseite des Bauelements definierten Ebene. Bei geringeren Maximaltiefen als 5 μm kann keine Verbesserung der Kurzschlusssicherheit beim Löten erzielt werden, während bei Maximaltiefen von mehr als 40 μm im Vergleich zum zusätzlichen Herstellungsaufwand nur noch eine geringe Steigerung der Kurzschlusssicherheit zu erwarten ist.
  • Relativ betrachtet beträgt die Maximaltiefe der Eintiefung vorzugsweise wenigstens 2% und höchstens 10% der Höhe des Bauelements, insbesondere zwischen etwa 3% bis 6% der Höhe des Bauelements. Dies bedeutet, dass die jeweilige Eintiefung (und vorzugsweise auch die zugeordnete Isolationsschicht) sich lediglich entlang eines geringen Bruchteils der Höhe des Bauelements erstreckt.
  • Um einen Kurzschluss zwischen den Anschlussflächen und den Seitenflächen des Bauelements durch Lot zuverlässig zu vermeiden, muss die jeweilige Eintiefung nicht besonders tief sein, sondern kann eher flach ausgebildet sein. Gemäß einer vorteilhaften Ausführungsform kann die genannte Maximaltiefe ungefähr der Breite der Eintiefung entsprechen oder sogar geringer sein als diese. Unter der Breite der Eintiefung ist die maximale laterale Erstreckung der Eintiefung zu verstehen, und zwar ausgehend von einer Ebene, die durch die zugeordnete Seitenfläche des Bauelements definiert ist. Insbesondere kann die Maximaltiefe der Eintiefung höchstens die Hälfte der Breite des Grabens betragen, welcher vor dem Vereinzeln benachbarter Bauelemente gebildet wird, um die jeweilige Eintiefung zu erzeugen.
  • Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist die Eintiefung als Hohlkehle ausgebildet, d. h. als eine runde Ausnehmung, die im Querschnitt vorzugsweise einem Viertelkreis entspricht. Eine derartige Hohlkehle wird auch als U-Graben bezeichnet. Aufgrund des Vereinzelns benachbarter Bauelemente nach dem Bilden eines derartigen U-Grabens besitzt die jeweilige Eintiefung natürlich nur eine halbe U-Form.
  • Alternativ kann die Eintiefung einen ebenen, gegenüber einer durch die Unterseite des Bauelements definierten Ebene geneigten Flankenabschnitt umfassen, wobei das Maß der Neigung bevorzugt 30 bis 80°, insbesondere etwa 60° beträgt. Eine derartige Ausgestaltung der Eintiefungen wird auch als V-Graben bezeichnet. Es ist ferner auch eine Kombination von U- und V-förmigen Eintiefungen bzw. Gräben möglich. Hieraus ergibt sich im Wesentlichen eine Trapez-Form des betreffenden Grabens, d. h. im Vergleich zu einer V-Form ist zusätzlich ein Plateau an der Unterseite der V-Form vorgesehen. Die Eintiefung besitzt in diesem Fall (nach dem Vereinzeln benachbarter Bauelemente) dementsprechend die Form einer Hälfte eines Trapezes.
  • Bevorzugt weist die Eintiefung ferner einen einerseits an den geneigten Flankenabschnitt und andererseits an eine Seitenfläche des Substrats angrenzenden Bodenabschnitt auf, welcher bevorzugt parallel zu der durch die Unterseite des Halbleitersubstrats definierten Ebene verläuft.
  • Bevorzugt umfasst die Isolationsschicht Siliziumoxid, Siliziumnitrid, Lack und/oder Klebstoff. Derartige Materialien haben sich als besonders geeignet für die Herstellung der Isolationsschicht erwiesen. Insbesondere sind diese Materialien bei der Herstellung von elektronischen Bauelementen gebräuchlich, sodass keine zusätzlichen oder bisher nicht üblichen Technologien gehandhabt müssen.
  • Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung beträgt die Dicke der Isolationsschicht weniger als 2 μm, bevorzugt weniger als 1 μm. Es ist also ausreichend, eine verhältnismäßig dünne Isolationsschicht auf die Eintiefungen aufzubringen, wobei eine gleichmäßige Schichtdicke nicht zwingend erforderlich ist. Es sollte jedoch eine Mindestdicke von 50 nm nicht unterschritten werden, um eine ausreichende Stabilität und Isolierfähigkeit der Isolationsschicht zu gewährleisten.
  • Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines anschlussdrahtfreien elektronischen Bauelements der eingangs genannten Art anzugeben, welches die eingangs erwähnten Nachteile vermeidet und kostengünstig durchzuführen ist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des unabhängigen Verfahrensanspruchs und insbesondere durch ein Verfahren zum Herstellen von oberflächenmontierbaren anschlussdrahtfreien elektronischen Bauelementen, welche ein jeweiliges Halbleitersubstrat aufweisen, an dessen Unterseite mehrere lötfähige Anschlussflächen angeordnet sind. Das Verfahren umfasst die Schritte:
    • – Erzeugen von Eintiefungen auf einer Fläche eines Wafers aus Halbleitersubstratmaterial, wobei die Eintiefungen entlang von Trennlinien verlaufen, welche ein Bauelement von einem benachbarten Bauelement abgrenzen;
    • – Aufbringen einer zumindest die Eintiefungen überdeckenden Isolationsschicht auf den Wafer; und
    • – Vereinzeln der Bauelemente entlang der Trennlinien.
  • Das Einbringen der Eintiefungen und das Aufbringen der Isolationsschicht erfolgt bevorzugt vor dem Vereinzeln der Bauelemente. Dadurch lassen sich die Eintiefungen und die Isolationsschicht auf besonders einfache Weise erzeugen. Das Vereinzeln kann durch geeignete Verfahren wie beispielsweise durch Sägen oder Schneiden, insbesondere durch Laserschneiden, erfolgen.
  • Gemäß einer vorteilhaften Ausgestaltung umfasst das Verfahren zusätzlich das Aufbringen der Anschlussflächen, wobei die Anschlussflächen zeitlich sowohl vor als auch nach dem Aufbringen der Isolationsschicht aufgebracht werden können. Des Weiteren kann die Isolationsschicht neben den Eintiefungen auch weitere Flächenabschnitte auf der Unterseite des Bauelements überdecken, etwa Bereiche zwischen den Anschlussflächen oder solche Bereiche, die in einem nachfolgenden Verfahrensschritt mit Metallisierungsschichten überdeckt werden, die wiederum in Verbindung mit den Anschlussflächen stehen.
  • Vorzugsweise werden die Eintiefungen mittels eines Ätzverfahrens erzeugt. Grundsätzlich können die Eintiefungen auch durch andere Verfahren erzeugt werden, beispielsweise mithilfe eines Lasers.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgen das Erzeugen der Eintiefungen und ein Erzeugen weiterer Strukturen in dem Halbleitersubstratmaterial, insbesondere ein Erzeugen von Markierungscodes auf einer der genannten einen Fläche gegenüber liegenden anderen Fläche des Wafers, in demselben Verfahrensschritt. Da üblicherweise bei der Herstellung von gattungsgemäßen Bauelementen ohnehin Markierungscodes in Form von Vertiefungen auf der Oberseite des Bauelements eingebracht werden, was auch als Marking bezeichnet und zum Beispiel mittels eines Ätzverfahrens durchgeführt wird, ist für das Erzeugen der Eintiefungen kein zusätzlicher Verfahrensschritt erforderlich.
  • Bevorzugt wird die Isolationsschicht mittels chemischer oder physikalischer Gasphasenabscheidung aufgebracht. Dadurch wird eine ausreichende Festigkeit und Homogenität der Isolationsschicht gewährleistet. Zudem ist zur Durchführung des erfindungsgemäßen Verfahrens in der Regel keine Modifikation der Produktionsanlagen erforderlich. Grundsätzlich sind, in Abhängigkeit von dem verwendeten Material für die Isolationsschicht, auch andere Beschichtungsverfahren möglich, beispielsweise Bedampfen, Sputtern, Sprühen und/oder Tauchen. Die Isolationsschicht kann einen einschichtigen oder mehrschichtigen Aufbau aufweisen.
  • Vorzugsweise werden vor dem Vereinzeln der Bauelemente aktive Strukturen in dem jeweiligen Bauelement erzeugt (z. B. p/n-Übergange, wobei das Vereinzeln der Bauelemente entlang der Trennlinien außerhalb der aktiven Strukturen erfolgt. Somit befinden sich keine aktiven Strukturen im Bereich der (typischerweise nicht isolierten) Seitenflächen des Bauelements.
  • Die Erfindung betrifft ferner ein Verfahren zum Verbinden eines oberflächenmontierbaren anschlussdrahtfreien elektronischen Bauelements nach einem der Vorrichtungsansprüche mit einer Leiterplatte, welche mehrere Kontaktierungsflächen aufweist, welche jeweiligen Anschlussflächen des Bauelements zugeordnet sind. Das Verfahren umfasst die Schritte:
    • – Aufbringen eines Lots auf die Anschlussflächen und/oder auf die Kontaktierungsflächen;
    • – Positionieren des Bauelements auf der Leiterplatte; und
    • – Schmelzen des Lots, sodass jede Anschlussfläche mit der zugeordneten Kontaktierungsfläche mittels des Lots verbunden wird.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen, der Beschreibung und den Zeichnungen offenbart.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen mit Bezug auf die Zeichnungen beschrieben. Es zeigen:
  • 1 eine schematische Querschnittsdarstellung eines erfindungsgemäßen elektronischen Bauelements gemäß einem ersten Ausführungsbeispiel;
  • 2 eine schematische Querschnittsdarstellung eines erfindungsgemäßen elektronischen Bauelements gemäß einem zweiten Ausführungsbeispiel;
  • 3 eine Querschnittsdarstellung eines auf einer Leiterplatte befestigten Bauelements gemäß dem ersten Ausführungsbeispiel;
  • 4 und 5 perspektivische Ansichten eines Bauelements gemäß dem ersten Ausführungsbeispiel.
  • 1 bis 5 zeigen ein erfindungsgemäßes oberflächenmontierbares anschlussdrahtfreies elektronisches Bauelement 10 gemäß einem ersten bzw. einem zweiten Ausführungsbeispiel. Das Bauelement 10 ist in den vorliegenden Ausführungsbeispielen eine Diode, wie sie beispielsweise als sogenanntes ESD-Bauelement in Form einer Schutzdiode zum Schutz vor elektrostatischen Aufladungen eingesetzt werden kann.
  • Die vorliegende Erfindung ist jedoch nicht auf Dioden beschränkt, sondern kann grundsätzlich bei allen denkbaren Arten von elektronischen Bauelementen zum Einsatz gelangen, insbesondere auch bei wesentlich komplexeren integrierten Schaltkreisen.
  • Das Bauelement 10 umfasst ein Halbleitersubstrat 12 mit einer im Wesentlichen quaderförmigen Gestalt. Im Inneren des Halbleitersubstrats 12 befinden sich bei den vorliegenden Ausführungsbeispielen zwei aktive Strukturen 16, die mittels bekannter Verfahren in Grenzbereichen des Halbleitersubstrats 12 an der Unterseite 14 des Bauelements 10 ausgebildet sind.
  • Die aktiven Strukturen 16 stehen mit jeweiligen Verbindungsabschnitten 18 in elektrischem Kontakt, welche an der Unterseite 14 durch entsprechende Metallisierungsschichten gebildet sind. Die Verbindungsabschnitte 18 stehen wiederum mit jeweiligen lötfähigen Anschlussflächen 20 in elektrischem Kontakt, welche ebenfalls durch Metallisierungsschichten gebildet sind. Wie in 5 gut zu erkennen ist, haben die Anschlussflächen 20 eine rechteckige Gestalt. Das fertige Bauelement 10 besitzt kein Gehäuse.
  • Die Anschlussflächen 20 sind zur Ausbildung von Lötkontakten mit korrespondierenden Kontaktierungsflächen 34 vorgesehen, welche an einer Leiterplatte 32 in Form von Kupferflächen ausgebildet sind (siehe 3 und 4). Die elektrische und mechanische Verbindung zwischen dem Bauelement 10 und der Leiterplatte 32 wird durch ein Lot 36 hergestellt.
  • An den die Unterseite 14 des Bauelements 10 umgrenzenden Kanten, d. h. an den Schnittkanten zwischen der die Unterseite 14 des Halbleitersubstrats 12 definierenden Fläche und den vier Seitenflächen 25 des Halbleitersubstrats 12, sind Ausnehmungen in Form von Eintiefungen 22 ausgebildet.
  • Beim ersten Ausführungsbeispiel gemäß 1 und 3 bis 5 weisen diese Eintiefungen 22 die Form einer Hohlkehle auf. Die Eintiefungen 22 beim zweiten Ausführungsbeispiel gemäß 2 besitzen einen gegenüber einer durch die Unterseite 14 des Bauelements 10 definierten Ebene um einen Winkel von etwa 60° geneigten Flankenabschnitt 28. Ferner besitzen die Eintiefungen 22 hier einen einerseits an den geneigten Flankenabschnitt 28 und andererseits an die entsprechende Seitenfläche 25 des Bauelements 10 angrenzenden Bodenabschnitt 30, welcher parallel zu der durch die Unterseite 14 definierten Ebene verläuft.
  • Die Eintiefungen 22 sind in den vorliegenden Ausführungsbeispielen umfänglich umlaufend, können jedoch alternativ auch nur abschnittsweise entlang der die Unterseite 14 des Bauelements 10 umgrenzenden Kanten vorgesehen sein.
  • Die Eintiefungen 22 sind von einer Isolationsschicht 24a überdeckt, welche bevorzugt aus Siliziumoxid besteht, jedoch auch aus anderen elektrisch nichtleitenden Materialien wie beispielsweise Siliziumnitrid, Lack oder Klebstoff hergestellt sein kann. Auch eine Kombination aus verschiedenen isolierenden Materialien ist möglich.
  • Eine weitere Isolationsschicht 24b ist an der Unterseite 14 des Bauelements vorgesehen und überdeckt unmittelbar das Halbleitersubstrat 12 mit Ausnahme der Verbindungsstellen zwischen den aktiven Strukturen 16 und den Verbindungsabschnitten 18. Ferner ist eine Isolationsschicht 24c vorgesehen, welche die Verbindungsabschnitte 18 mit Ausnahme der Kontaktstellen zwischen den Verbindungsabschnitten 18 und den Anschlussflächen 20 überdeckt.
  • Schließlich ist auch an der Oberseite 26 des Bauelements 10 eine Isolationsschicht 24d vorgesehen. Die Seitenflächen 25 sind mit Ausnahme der Eintiefungen 22 frei von Isolationsschichten.
  • Bezüglich der Dimensionen sei angemerkt, dass die schematischen Darstellungen der 1 und 2 nicht maßstäblich sind. So sind insbesondere die Eintiefungen 22 im Verhältnis zur Höhe und zur Breite des Bauelements 10 stark vergrößert dargestellt. Auch die verschiedenen Schichtdicken sind nicht maßstäblich.
  • Hingegen ist das Bauelement 10 in den mittels eines Rasterelektronenmikroskops erzeugten 3 bis 5 annähernd maßstäblich dargestellt. Die Abmessungen des Bauelements 10 (Länge × Breite × Höhe) betragen etwa 0,6 mm × 0,3 mm × 0,3 mm. Die Maximaltiefe der Eintiefungen 22 beträgt etwa 10 bis 15 μm. Die maximale laterale Erstreckung der Eintiefungen 22 beträgt bei dem Ausführungsbeispiel gemäß 3 bis 5 ebenfalls etwa 10 bis 15 μm, kann grundsätzlich jedoch von der Maximaltiefe abweichen.
  • Generell besitzt das erfindungsgemäße Bauelement 10 Abmessungen (Länge, Breite, Höhe), die vorzugsweise geringer sind als 1 mm. Hierdurch kann zwar eine besonders hohe Bestückungsdichte an einer Leiterplatte erreicht werden. Allerdings besteht bei derartig geringen Abmessungen des Bauelements 10 eine besonders hohe Gefahr eines möglichen Kurzschlusses zwischen den Anschlussflächen 20 und den nicht elektrisch isolierten Seitenflächen 25 aufgrund des Lots 36. Deshalb sind bei derartig geringen Abmessungen die Eintiefungen 22 mit der Isolationsschicht 24a besonders vorteilhaft.
  • Auf der Oberseite 26 des Bauelements ist ferner ein durch Vertiefungen gebildeter Markierungscode 38 vorgesehen (3 und 4).
  • Die Isolationsschichten 24a bis 24d sind aufgrund ihrer geringen Stärke, die bevorzugt weniger als 1 μm beträgt, in 3 bis 5 jedoch nicht sichtbar. Ferner sind in 3 die Verbindungsabschnitte 18 und die Anschlussflächen 20 aufgrund der Lage der Schnittebene ebenfalls nicht sichtbar.
  • Wie in den 3 und 4, insbesondere in der linken Bildhälfte von 3, gut zu erkennen ist, verhindern die Eintiefungen 22 auf wirkungsvolle Weise, dass die nicht isolierten Seitenflächen 25 des Bauelements 10 bzw. des Halbleitersubstrats 12 bei der Befestigung auf der Leiterplatte 32 mit dem Lot 36 in Kontakt gelangen können.
  • Obwohl das Lot 36 im Bereich der Eintiefung 22 eine Aufwölbung in Richtung auf das Bauelement 10 aufweist, wie in der linken Bildhälfte von 3 gut zu erkennen ist, stellt die Eintiefung 22 einen Abstand zwischen dem Lot 36 und der nicht isolierten Seitenfläche 25 her, der ausreichend ist, einen elektrischen Kontakt oder bzw. einen Kurzschluss zu vermeiden. Im Bereich der Eintiefung 22 selbst wird der elektrische Kontakt durch die Isolationsschicht 24a verhindert.
  • Bezüglich der gezeigten Ausführungsbeispiele ist zu beachten, dass sich keine aktiven Strukturen 16 (z. B. p/n-Übergänge) im Bereich der Seitenflächen 25 des Bauelements 10 befinden. Die Eintiefung 22 und die zugeordnete Isolationsschicht 24a dienen also lediglich dazu, einen Kurzschluss zwischen den Anschlussflächen 20 und der jeweiligen leitfähigen Seitenfläche 25 zu vermeiden, und nicht etwa zwischen den Anschlussflächen 20 und den aktiven Strukturen 16 des Bauelements 10. Hierdurch können an die jeweilige Eintiefung 22 und vor allem an die zugeordnete Isolationsschicht 24a (Material und Dicke) relativ geringe Anforderungen gestellt werden, um die erwünschte Kurzschlusssicherheit zu bewirken (im Vergleich beispielsweise zu der elektrischen Isolierung eines p/n-Übergangs).
  • Nachfolgend wird beispielhaft ein Verfahren beschrieben, mit dem sich erfindungsgemäße Bauelemente 10 herstellen lassen.
  • Üblicherweise erfolgt die Herstellung von gattungsgemäßen Bauelementen 10 dadurch, dass zunächst in einem Planarprozess die gewünschten Halbleiterstrukturen (aktive Strukturen 16) rasterartig für eine Vielzahl von Bauelementen 10 in einem Wafer erzeugt werden und dann die jeweiligen Anschlussflächen 20 sowie die zugehörigen Verbindungsabschnitte 18 aufgebracht werden. Der Wafer wird nachfolgend mittels geeigneter Trennverfahren, wie beispielsweise Sägen, Laserschneiden oder anderer Schneidverfahren geteilt, um die fertiggestellten Bauelemente 10 zu vereinzeln. Eine weitere Bearbeitung der vereinzelten Bauelemente 10 ist in der Regel nicht erforderlich und wäre insbesondere bei sehr kleinen Bauelementen, wenn überhaupt, nur mit sehr hohem Aufwand möglich.
  • Das erfindungsgemäße Herstellungsverfahren sieht zusätzlich vor, dass die Eintiefungen 22 bereits vor dem Vereinzeln in den Wafer eingebracht werden. Dies kann beispielsweise durch Ätzen erfolgen, wobei die Eintiefungen 22 bevorzugt in demselben Verfahrensschritt wie der Markierungscode 38 erzeugt werden. Die Eintiefungen 22 werden entlang der späteren Trennstellen zwischen den zu vereinzelnden Bauelementen in Form von beispielsweise U-förmigen Gräben (1) oder V-förmigen Gräben (2) eingebracht. Die spätere Trennung der einzelnen Bauelemente 10 erfolgt im Bereich dieser Gräben, wobei eine symmetrische Trennung der Grabenkonturen angestrebt wird, um gleichmäßige Abmessungen der Eintiefungen 22 sicherzustellen. Somit entfällt, im Querschnitt betrachtet, auf jedes Bauelement 10 ungefähr die eine Hälfte eines Grabens, während die andere Hälfte auf ein jeweiliges benachbartes Bauelement 10 entfällt.
  • Durch geeignete Maßnahmen, wie zum Beispiel eine ausreichende Dimensionierung des zur Unterseite 14 parallelen Abschnitts der Eintiefung 22 (1) bzw. des Bodenabschnitts 30 (2) kann sichergestellt werden, dass auch bei gewissen Toleranzen bei der Vereinzelung der Bauelemente 10 keine Trennung im unmittelbaren Bereich der eigentlichen Hohlkehle (1) bzw. der Flankenabschnitte 28 (2) erfolgt und damit eine ausreichende Maximaltiefe der Eintiefungen 22 gewährleistet ist.
  • Das Aufbringen der Isolationsschicht 24a erfolgt ebenfalls vor dem Vereinzeln. Beispielsweise können die auf den Eintiefungen 22 vorgesehenen Isolationsschichten 24a gleichzeitig mit einer oder mehreren der übrigen Isolationsschichten 24b bis 24d aufgebracht werden, sodass aufwändige Maskierungsschritte entfallen können.
  • Durch das erfindungsgemäße Verfahren kann auf einfache und kostengünstige Weise ein oberflächenmontierbares anschlussdrahtfreies elektronisches Bauelement hergestellt werden, das auf zuverlässige Weise unter Vermeidung von Kurzschlüssen mittels Verlöten mit einer Leiterplatte 32 verbindbar ist.
  • Hierfür werden die vereinzelten Bauelemente 10 beispielsweise mittels eines Bestückungsautomaten auf einer jeweiligen Leiterplatte 32 positioniert und dort mit den Kontaktierungsflächen 34 verlötet. Falls hierfür das Lot 36 zuvor auf die Kontaktierungsflächen 34 der Leiterplatte 32 aufgebracht worden ist, erweist sich das Vorsehen der Eintiefungen 22 mit der jeweiligen Isolationsschicht 24a an den Bauelementen 10 als besonders vorteilhaft, da die Kontaktierungsflächen 34 der Leiterplatte 32 (und somit das hierauf vorgesehene Lot 36) typischerweise über den Umriss des jeweiligen Bauelements 10 überstehen, wodurch eine besonders hohe Gefahr eines Kurzschlusses besteht.
  • Bezugszeichenliste
    • 10
    Bauelement
    12
    Halbleitersubstrat
    14
    Unterseite
    16
    aktive Struktur
    18
    Verbindungsabschnitt
    20
    Anschlussfläche
    22
    Eintiefung
    24a–24d
    Isolationsschicht
    25
    Seitenfläche
    26
    Oberseite
    28
    Flankenabschnitt
    30
    Bodenabschnitt
    32
    Leiterplatte
    34
    Kontaktierungsfläche
    36
    Lot
    38
    Markierungscode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 202008005708 U1 [0002]

Claims (18)

  1. Oberflächenmontierbares anschlussdrahtfreies elektronisches Bauelement (10), mit einem Halbleitersubstrat (12), wobei an der Unterseite (14) des Bauelements (10) mehrere lötfähige Anschlussflächen (20) angeordnet sind, dadurch gekennzeichnet, dass im Bereich der die Unterseite (14) umgrenzenden Kanten wenigstens eine Eintiefung (22) ausgebildet ist, und dass die Eintiefung (22) mit einer Isolationsschicht (24a) bedeckt ist.
  2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Bauelement (10) ausschließlich auf seiner Unterseite (14) Anschlussflächen (20) aufweist.
  3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleitersubstrat (12) mittels eines Planarprozesses hergestellt ist.
  4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maximaltiefe der Eintiefung (22) wenigstens 5 μm und höchstens 40 μm, bevorzugt etwa 10 bis 15 μm, beträgt.
  5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maximaltiefe der Eintiefung (22) wenigstens 2% und höchstens 10% der Höhe des Bauelements (10), bevorzugt zwischen etwa 3% bis 6% der Höhe des Bauelements (10), beträgt.
  6. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maximaltiefe der Eintiefung (22) der Breite der Eintiefung (22) entspricht oder geringer ist als die Breite.
  7. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eintiefung (22) als Hohlkehle ausgebildet ist.
  8. Bauelement nach einem Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Eintiefung (22) einen ebenen, gegenüber einer durch die Unterseite (14) des Bauelements (10) definierten Ebene geneigten Flankenabschnitt (28) umfasst, wobei das Maß der Neigung bevorzugt 30° bis 80°, insbesondere etwa 60°, beträgt.
  9. Bauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Eintiefung (22) ferner einen einerseits an den geneigten Flankenabschnitt (28) und andererseits an eine Seitenfläche (25) des Halbleitersubstrats (12) angrenzenden Bodenabschnitt (30) aufweist, welcher bevorzugt parallel zu der durch die Unterseite des Halbleitersubstrats (12) definierten Ebene verläuft.
  10. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolationsschicht (24a) Siliziumoxid, Siliziumnitrit, Lack und/oder Klebstoff umfasst.
  11. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Isolationsschicht (24a) weniger als 2 μm, bevorzugt weniger als 1 μm beträgt.
  12. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement (10) wenigstens eine Seitenfläche (25) aufweist, die sich zwischen der Eintiefung (22) und einer Oberseite (26) des Bauelements (10) erstreckt und die bei dem fertigen Bauelement nicht elektrisch isoliert ist.
  13. Verfahren zum Herstellen von oberflächenmontierbaren anschlussdrahtfreien elektronischen Bauelementen (10), welche ein jeweiliges Halbleitersubstrat (12) aufweisen und an deren jeweiliger Unterseite (14) mehrere lötfähige Anschlussflächen (20) angeordnet sind, gekennzeichnet durch die Schritte: Erzeugen von Eintiefungen (22) auf einer Fläche eines Wafers aus Halbleitersubstratmaterial, wobei die Eintiefungen (22) entlang von Trennlinien verlaufen, welche ein Bauelement (10) von einem benachbarten Bauelement (10) abgrenzen; Aufbringen einer zumindest die Eintiefungen (22) überdeckenden Isolationsschicht (24a) auf den Wafer; und Vereinzeln der Bauelemente (10) entlang der Trennlinien.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Eintiefungen (22) mittels eines Ätzverfahrens erzeugt werden.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass das Erzeugen der Eintiefungen (22) und ein Erzeugen weiterer Strukturen in dem Halbleitersubstratmaterial (12), insbesondere ein Erzeugen von Markierungscodes (38) auf einer der genannten einen Fläche gegenüber liegenden anderen Fläche des Wafers, in demselben Verfahrensschritt erfolgen.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Isolationsschicht (24a) mittels chemischer Gasphasenabscheidung aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass vor dem Vereinzeln der Bauelemente (10) aktive Strukturen (16) in dem jeweiligen Bauelement (10) erzeugt werden, wobei das Vereinzeln der Bauelemente (10) entlang der Trennlinien außerhalb der aktiven Strukturen (16) erfolgt.
  18. Verfahren zum Verbinden eines oberflächenmontierbaren anschlussdrahtfreien elektronischen Bauelements (10) nach einem der Ansprüche 1 bis 12 mit einer Leiterplatte (32), welche mehrere Kontaktierungsflächen (34) aufweist, welche jeweiligen Anschlussflächen (20) des Bauelements (10) zugeordnet sind, mit den Schritten: Aufbringen eines Lots (36) auf die Anschlussflächen (20) und/oder auf die Kontaktierungsflächen (34); Positionieren des Bauelements (10) auf der Leiterplatte (32); und Schmelzen des Lots (36), so dass jede Anschlussfläche (20) mit der zugeordneten Kontaktierungsfläche (34) mittels des Lots (36) verbunden wird.
DE102011112659.0A 2011-09-06 2011-09-06 Oberflächenmontierbares elektronisches Bauelement Active DE102011112659B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102011112659.0A DE102011112659B4 (de) 2011-09-06 2011-09-06 Oberflächenmontierbares elektronisches Bauelement
TW101132129A TWI705534B (zh) 2011-09-06 2012-09-04 表面黏著式電子組件
US14/342,999 US10629485B2 (en) 2011-09-06 2012-09-06 Surface mountable electronic component
PCT/EP2012/067378 WO2013034628A1 (de) 2011-09-06 2012-09-06 Oberflächenmontierbares elektronisches bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011112659.0A DE102011112659B4 (de) 2011-09-06 2011-09-06 Oberflächenmontierbares elektronisches Bauelement

Publications (2)

Publication Number Publication Date
DE102011112659A1 true DE102011112659A1 (de) 2013-03-07
DE102011112659B4 DE102011112659B4 (de) 2022-01-27

Family

ID=46826503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011112659.0A Active DE102011112659B4 (de) 2011-09-06 2011-09-06 Oberflächenmontierbares elektronisches Bauelement

Country Status (4)

Country Link
US (1) US10629485B2 (de)
DE (1) DE102011112659B4 (de)
TW (1) TWI705534B (de)
WO (1) WO2013034628A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3826736A1 (de) * 1988-08-05 1990-02-08 Siemens Ag Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US20020027257A1 (en) * 2000-06-02 2002-03-07 Kinsman Larry D. Method for fabricating a chip scale package using wafer level processing and devices resulting therefrom
WO2004040661A2 (de) * 2002-10-30 2004-05-13 Osram Opto Semiconductors Gmbh Verfahren zum herstellen einer leuchtdioden-lichtquelle mit lumineszenz-konversionselement
US20040238926A1 (en) * 2003-03-20 2004-12-02 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method for manufacturing same, circuit board, and electronic apparatus
DE202008005708U1 (de) 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535774A (en) * 1968-07-09 1970-10-27 Rca Corp Method of fabricating semiconductor devices
US3735483A (en) * 1970-03-20 1973-05-29 Gen Electric Semiconductor passivating process
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
JPS5631898B2 (de) * 1974-01-11 1981-07-24
JPS5719869B2 (de) * 1974-09-18 1982-04-24
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS535971A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Semiconductor device
JPS5378169A (en) * 1976-12-22 1978-07-11 Fujitsu Ltd Manufacture of semiconductor device
US4255757A (en) * 1978-12-05 1981-03-10 International Rectifier Corporation High reverse voltage semiconductor device with fast recovery time with central depression
JPS55133542A (en) * 1979-04-03 1980-10-17 Nec Corp Manufacturing method of mesa-type semiconductor device
JPS5957476A (ja) 1982-09-27 1984-04-03 Nec Home Electronics Ltd 半導体装置の製造方法
JPS6066830A (ja) * 1983-09-22 1985-04-17 Nec Kansai Ltd 半導体装置の製造方法
DE3619212A1 (de) * 1986-06-07 1987-12-10 Philips Patentverwaltung Passives elektrisches bauelement
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
US5164218A (en) * 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
US4974050A (en) 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
JPH05131622A (ja) * 1991-11-13 1993-05-28 Minolta Camera Co Ltd インクジエツト記録装置
US5801432A (en) 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
JPH1140797A (ja) * 1997-05-19 1999-02-12 Matsushita Electron Corp 半導体装置及びその製造方法
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
JP2000164851A (ja) * 1998-11-26 2000-06-16 Rohm Co Ltd メサ型半導体装置
US6245598B1 (en) * 1999-05-06 2001-06-12 Vanguard International Semiconductor Corporation Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US20020163059A1 (en) * 2000-02-17 2002-11-07 Hamerski Roman J. Device with epitaxial base
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001326295A (ja) 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US6400004B1 (en) 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
DE10042931A1 (de) * 2000-08-31 2002-03-28 Infineon Technologies Ag Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
TW488042B (en) 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
JP4308528B2 (ja) 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
WO2003003445A1 (en) * 2001-06-29 2003-01-09 Fujitsu Limited Sheet for underfill, method for underfilling semiconductor chip, and method for mounting semiconductor chip
KR100407472B1 (ko) * 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US20030006055A1 (en) 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US20030111720A1 (en) * 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
TWI241028B (en) * 2002-03-08 2005-10-01 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
CN1659698A (zh) 2002-06-06 2005-08-24 皇家飞利浦电子股份有限公司 包括半导体器件的四方扁平无引线封装
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US6872599B1 (en) 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
TWI239607B (en) * 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP2004363478A (ja) * 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
KR100594229B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
SG153627A1 (en) * 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7088573B2 (en) * 2004-03-02 2006-08-08 Vishay Sprague, Inc. Surface mount MELF capacitor
US7085127B2 (en) * 2004-03-02 2006-08-01 Vishay Sprague, Inc. Surface mount chip capacitor
US6914770B1 (en) * 2004-03-02 2005-07-05 Vishay Sprague, Inc. Surface mount flipchip capacitor
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
US7129114B2 (en) 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
WO2006054606A1 (ja) * 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
US7387911B2 (en) * 2004-11-16 2008-06-17 International Business Machines Corporation Application of a thermally conductive thin film to a wafer backside prior to dicing to prevent chipping and cracking
WO2006075197A1 (en) 2005-01-12 2006-07-20 Infineon Technologies Ag Flip-chip semiconductor packages and methods for their production
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
EP1880417A2 (de) * 2005-05-11 2008-01-23 STMicroelectronics SA Mit geneigten kontaktstellen ausgestattete siliziumchips und den siliziumchip umfassendes elektronisches modul
CN101807533B (zh) 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
TWI300141B (en) * 2005-06-30 2008-08-21 Mitsui Chemicals Inc Optical waveguide film and optoelectrical hybrid film
US7943431B2 (en) 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US7816186B2 (en) 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci
US7394152B2 (en) * 2006-11-13 2008-07-01 China Wafer Level Csp Ltd. Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US7833881B2 (en) 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
CN102037563B (zh) * 2008-05-13 2013-06-05 富士电机株式会社 半导体器件及其制造方法
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
US8963314B2 (en) 2008-06-26 2015-02-24 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
US7952176B2 (en) * 2008-12-09 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
EP2230688A1 (de) 2009-03-20 2010-09-22 Nxp B.V. Ausfächerungshalbleitergehäuse und Herstellungsverfahren
JP5707709B2 (ja) * 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
KR101046387B1 (ko) * 2009-04-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
JP5475363B2 (ja) 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
GB2473200B (en) * 2009-09-02 2014-03-05 Pragmatic Printing Ltd Structures comprising planar electronic devices
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
US9418919B2 (en) 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8017447B1 (en) 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
US8809121B2 (en) 2010-09-29 2014-08-19 Nxp B.V. Singulation of IC packages
DE102011013821B4 (de) * 2011-03-14 2024-05-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3826736A1 (de) * 1988-08-05 1990-02-08 Siemens Ag Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen
US20020027257A1 (en) * 2000-06-02 2002-03-07 Kinsman Larry D. Method for fabricating a chip scale package using wafer level processing and devices resulting therefrom
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
WO2004040661A2 (de) * 2002-10-30 2004-05-13 Osram Opto Semiconductors Gmbh Verfahren zum herstellen einer leuchtdioden-lichtquelle mit lumineszenz-konversionselement
US20040238926A1 (en) * 2003-03-20 2004-12-02 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method for manufacturing same, circuit board, and electronic apparatus
DE202008005708U1 (de) 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement

Also Published As

Publication number Publication date
US20140346642A1 (en) 2014-11-27
DE102011112659B4 (de) 2022-01-27
TW201334125A (zh) 2013-08-16
WO2013034628A1 (de) 2013-03-14
TWI705534B (zh) 2020-09-21
US10629485B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
DE102011054891B4 (de) Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE112014000943B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102011112659B4 (de) Oberflächenmontierbares elektronisches Bauelement
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE102011106104B4 (de) Verfahren zum Herstellen bestückter Leiterplatten
WO2015071306A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102013223115A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
WO2019202021A1 (de) Oberflächenmontierbares bauteil
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102004012979B4 (de) Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
DE102018207127A1 (de) Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final