KR940016630A - 반도체 장치 및 제조방법 - Google Patents

반도체 장치 및 제조방법 Download PDF

Info

Publication number
KR940016630A
KR940016630A KR1019930028683A KR930028683A KR940016630A KR 940016630 A KR940016630 A KR 940016630A KR 1019930028683 A KR1019930028683 A KR 1019930028683A KR 930028683 A KR930028683 A KR 930028683A KR 940016630 A KR940016630 A KR 940016630A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
mesa structure
insulating material
groove
Prior art date
Application number
KR1019930028683A
Other languages
English (en)
Inventor
요하네스 듀인컬켄 기트
매튜스 마리아 폰빌레 로엘비너스
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔. 브이. filed Critical 프레데릭 얀 스미트
Publication of KR940016630A publication Critical patent/KR940016630A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

전극(2)이 마련되고 도전성 지지체(electrically coducting support body)(3)에 고정된 비활성 반도체 몸체(passivated semiconductor body)(1)를 갖는 반도체 장치를 제조하는 방법을 개시하는데, 이 제조 방법에서는 일부 반도체 재료(5)를 도전성 보조부분(7)의 표면(6)에 고정시키고 상기 일부 반도체 재료(5)에 홈(9)을 형성하므로써 메사구조(8)를 형성한 후 절연 재료로 이루어진 층(10)을 홈(9)의 벽에 마련하고 전극(2)들을 메사구조(8)의 윗면에 마련하여 메사구조를 갖는 보조부분(7)을 홈(9) 영역에서 지지체(3)에 각기 고정된 개개의 반도체 몸체(1)로 분할한다. 본 발명에 따르면, 전극(2)들은 도전성 층(25)을 메사구조(8)의 윗면(11) 및 절연 재료로 이루어진 층(10)에 침적함에 있어서 마련되고 메사구조(8)를 갖는 보조부분(7)의 분할중에 이러한 층(25)도 또한 메사구조(8)의 윗면 (11) 및 절연 재료로 이루어진 층(10)상에 놓이는 개별 전극(2)들로 분할된다. 본 발명에 따른 반도체 제조방법은 공지된 방법보다 더 간단하다. 더우기, 본 발명 방법에 따라 제조되는 반도체 장치들은 전극(2)들을 절연 재료로 이루어진 층(10)위로 연장할 수 있으므로 고전압에 대한 내성이 더 좋다.

Description

반도체 장치 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 방법에 의해 제조된 반도체 장치의 단면도, 제2 내지 7도는 본 발명에 따른 방법에 의해 반도체 장치를 제조하는 여러단계를 도시하는데, 제 2,3,4,6 및 7도는 단면도이고 제 5 도는 평면도.

Claims (10)

  1. 전극이 마련되고 도전성 지지체에 고정된 비활성 반도체 몸체를 갖는 반도체 장치를 제조하는 방법으로서, 일부 반도체 재료를 도전성 보조 부분의 표면에 고정시키고 상기 일부 반도체 재료에 홈을 형성하여 메사구조를 형성한 후 절연 재료로 이루어진 층을 상기 홈의 벽에 마련하고 전극들을 상기 메사구조의 윗면에 마련하며 상기 메사구조를 포함하는 상기 보조 부분을 상기 홈 영역에서 상기 지지체에 각기 고정된 개개의 반도체 몸체로 분할하는 반도체 장치 제조방법에 있어서, 상기 전극들은 상기 메사구조의 윗면 및 상기 절연 재료로 이루어진 층에 도전성 층을 형성함에 의해 마련되고 이러한 상기 도전성 층은 상기 메사구조를 포함하는 상기 보조부분을 분할 할 때 상기 절연 재료로 이루어진 층 및 상기 메사구조의 윗면에 놓이는 개별 전극으로 분할되는 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제 1 항에 있어서, 상기 홈은 임의의 폭으로 마련되고 상기 메사구조를 포함하는 상기 보조부분이 쪼개짐에 있어서 분할이 일어나는데 상기 홈의 폭은 쏘잉중에 사용된 쏘컷보다 더 큰것을 특징으로 하는 반도체 장치 제조방법.
  3. 제 2 항에 있어서, 상기 절연 재료로 이루어진 층은 상기 도전성 층보다 두꺼운 두께로 상기 쏘컷 영역에 마련되는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제 3 항에 있어서, 상기 절연재료로 이루어진 층은 홈이 실질적으로 상기 절연 재료로 완전히 채위질 만큼의 두께로 마련되는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제2 내지 4항중의 어느 한 항에 있어서, 상기 지지체를 갖는 반도체 몸체에는 쏘잉 중에 상기 반도체 장치의 장착 표면으로 적합한 평평한 쏘컷 표면이 제공되는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제 5 항에 있어서, 상기 일부 반도체 재료는 표준 치수의 표면 장착 장치를 얻는 두께를 갖는 상기 보조부분으로 사용되는 것을 특징으로 하는 반도체장치 제조방법.
  7. 상기항 중 어느 한 항에 있어서, 상기 홈은 연마제 입자들을 충격시킴에 의해 상기 일부 반도체 재료로 부터 재료를 제거하므로써 마련되는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 상기항중 어느 한 항에 있어서, 상기 절연 재료로 이루어진 층은 유리 디스퍼전으로 상기 홈을 채운후 상기 메사구조를 포함하는 상기 보조부분을 가열처리함에 의해 마련되는 것을 특징으로 하는 반도체장치 제조방법.
  9. 평평한 아랫면, 상기 평평한 아랫면으로 실질적으로 평행하게 연장하고 전극이 마련되는 평평한 윗면 및 측면을 구비한 반도체 몸체를 갖는 반도체 장치로서, 상기 반도체 몸체는 도전성 지지체의 표면에 그 아랫면이 고정되고 리세스는 상기 반도체 몸체 또는 지지체 주변에 형성되되 상기 반도체 몸체의 윗면까지 연장하고 절연 재료로 이루어진 층으로 피복되는 상기 반도체 장치에 있어서, 상기 절연 재료로 이루어진 층은 상기 리세스가 실질적으로 완전히 채워질 만큼의 두께이고 상기 반도체 몸체의 윗면에 마련된 전극은 상기 절연재료로 이루어진 층에 겹쳐지는 상기 도전성 층을 포함하는 것을 특징으로 하는 반도체장치.
  10. 제 9 항에 있어서, 상기 반도체 장치에는 상기 지지체와, 상기 절연 재료로 이루어진 층과, 상기 전극의 일부분을 포함하는 평평한 장착 표면이 마련되는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028683A 1992-12-23 1993-12-20 반도체 장치 및 제조방법 KR940016630A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92204064.7 1992-12-23
EP92204064 1992-12-23

Publications (1)

Publication Number Publication Date
KR940016630A true KR940016630A (ko) 1994-07-23

Family

ID=8211165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028683A KR940016630A (ko) 1992-12-23 1993-12-20 반도체 장치 및 제조방법

Country Status (3)

Country Link
US (1) US5482887A (ko)
JP (1) JPH06275684A (ko)
KR (1) KR940016630A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
WO1997022145A1 (en) * 1995-12-14 1997-06-19 Philips Electronics N.V. Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
TW406319B (en) * 1998-12-22 2000-09-21 Gen Semiconductor Of Taiwan Lt Method of manufacturing inactivated semiconductor devices
CN1169236C (zh) 1999-03-31 2004-09-29 精工爱普生株式会社 半导体装置的制造方法
US20020163059A1 (en) * 2000-02-17 2002-11-07 Hamerski Roman J. Device with epitaxial base
US6806361B1 (en) 2000-03-17 2004-10-19 Affymetrix, Inc. Methods of enhancing functional performance of nucleic acid arrays
US6649529B2 (en) * 2001-08-15 2003-11-18 Intel Corporation Method of substrate processing and photoresist exposure
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5158470B2 (ja) * 2006-08-14 2013-03-06 独立行政法人産業技術総合研究所 窒化物半導体デバイスの作製方法
EP2453474A1 (en) * 2010-11-10 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making
US3881162A (en) * 1974-04-01 1975-04-29 Richard E Caddock Film-type cylindrical resistor and method of manufacturing
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS535971A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Semiconductor device
DE2930460C2 (de) * 1979-07-27 1986-07-17 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum Herstellen hochspannungsfester Mesadioden
JPS5630777A (en) * 1979-08-21 1981-03-27 Stanley Electric Co Ltd Manufacture of light emitting diode chip
JPS5875841A (ja) * 1981-10-30 1983-05-07 Nec Home Electronics Ltd 半導体装置の製造方法
FR2538616B1 (fr) * 1982-12-28 1986-01-24 Thomson Csf Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
DE4192278T (ko) * 1990-09-13 1992-10-08
JPH0770589B2 (ja) * 1990-11-15 1995-07-31 信越半導体株式会社 誘電体分離基板の製造方法
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
DE9308592U1 (de) * 1993-06-09 1993-08-05 Wanzl GmbH & Co Entwicklungs-KG, 89340 Leipheim Von Hand bewegbarer, insbesondere fahrsteigtauglicher Transportwagen

Also Published As

Publication number Publication date
JPH06275684A (ja) 1994-09-30
US5482887A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
KR940016630A (ko) 반도체 장치 및 제조방법
JP2574443B2 (ja) 圧力センサ構造およびその製造方法
EP0272453A3 (en) Merged bipolar/cmos technology using electrically active trench
MX167950B (es) Metodo mejorado para separar un dispositivo conductor de menor area a partir de un area mayor de un semiconductor recubierto
KR970072199A (ko) 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
KR840006732A (ko) 광전지 및 그 제조방법
EP0169241A4 (en) METHOD FOR FORMING HERMETICALLY CLOSED ELECTRICAL APPLICATION LADDER.
KR970024315A (ko) 센서 및 센서 제조 방법(Sensor and method for manufacturing the same)
KR910005418A (ko) 근접결합된 기판 온도감지 소자용 반도체 구조물
GB1159393A (en) Method of Making Contact to Semiconductor Components and Solid-state Circuits
KR870011697A (ko) 고내압 반도체장치 및 그의 제조방법
KR900013610A (ko) 반도체 소자 제조방법
EP0161690A3 (en) Ion selective electrode pair and method of manufacturing the same
KR890008569A (ko) 용량성 가속도계 및 그 제조방법
KR920018848A (ko) 반도체 장치 제조방법
KR910010656A (ko) 대전력용 반도체장치
SE8502709D0 (sv) Capacitive pressure detector structure and method for manufacturing same
JPS57100770A (en) Switching element
KR940016546A (ko) 반도체 장치 및 제조방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR900002407A (ko) 반도체 소자 제조방법
US4164811A (en) Process for making a semiconductor component with electrical contacts
DE3852903D1 (de) Hohe Durchbruchspannung aufweisende isolierende Schicht, die zwischen Polysilizium-Schichten liegt.
KR910008850A (ko) 반도체 디바이스
EP0134692A3 (en) Multilayer semiconductor devices with embedded conductor structure

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid