DE2930460C2 - Verfahren zum Herstellen hochspannungsfester Mesadioden - Google Patents

Verfahren zum Herstellen hochspannungsfester Mesadioden

Info

Publication number
DE2930460C2
DE2930460C2 DE2930460A DE2930460A DE2930460C2 DE 2930460 C2 DE2930460 C2 DE 2930460C2 DE 2930460 A DE2930460 A DE 2930460A DE 2930460 A DE2930460 A DE 2930460A DE 2930460 C2 DE2930460 C2 DE 2930460C2
Authority
DE
Germany
Prior art keywords
semiconductor
trenches
carrier body
layer
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2930460A
Other languages
English (en)
Other versions
DE2930460A1 (de
Inventor
Franz 7100 Heilbronn Ressel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic 7100 Heilbronn GmbH
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic 7100 Heilbronn GmbH, Telefunken Electronic GmbH filed Critical Telefunken Electronic 7100 Heilbronn GmbH
Priority to DE2930460A priority Critical patent/DE2930460C2/de
Publication of DE2930460A1 publication Critical patent/DE2930460A1/de
Application granted granted Critical
Publication of DE2930460C2 publication Critical patent/DE2930460C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen hochspannungsfester Halbleiterbauelemente nach den Merkmalen gemäß dem Oberbegriff des Anspruchs 1. Ein solches Verfahren ist für die Herstellung von Transistoren aus der DE-OS 24 23 513 bekannt Bei dem bekannten Verfahren reicht der oxydpassivierte Trenngraben bis in die Kollektorzone des Transistors. Ferner wird auch bei dem bekannten Verfahren der Halbleiterkörper mittels einer Metallschicht mit einem Trägerkörper aus Halbleitermaterial verbunden.
Ferner ist aus der DE-OS 24 18 813 ein Verfahren zum Herstellen einer Vielzahl von Halbleiterbauelementen bekannt, bei dem eine Haltleiterscheibe mit der Kontaktierungsseite auf ein Zwischensubstrat aufgebracht und danach Nuten in die Halbleiterscheibe eingebracht werden. Die Nuten und die zugehörige Oberfläche der Scheibe werden mit Harz gefüllt bzw. bedeckt. Nach dem Ablösen der Scheibe vom Zwischensubstrat wird diese mit der entgegengesetzten Seite auf ein weiteres Substrat aufgebracht und in nutfreie Einzelelemente unterteilt. Anschließend werden die Einzelelemente vom Substrat getrennt.
Hochspannungsfeste Mesadioden werden zusammen mit einer Vielzahl weiterer Mesadioden aus einer Halbleiterscheibe gewonnen, in die von einer Oberflächenseite aus ein p/n-Übergang eindiffundiert wurde. Die Scheibe wird durch Sägen oder durch Einätzen von V-förmieen Gräben in Einzelbauelemente unterteilt. Dabei müssen die Gräben von der vom p/n-Übergang am weitesten entfernten Oberflächenseite aus so in den Halbleiterkörper eingebracht werden, daß sie unter Durchdringung des p/n-Obergangs möglichst tief in die eindiffundierte Halbleiterzone reichen. In der Grabensohle ist der Leiterkörper dann extrem dünn und die mechanische Stabilität der Anordnung, die weiteren Bearbeitungsschritten unterzogen werden muß, ist nicht mehr gewährleistet. Dies bedeutet, daß die Haibleiterscheiben zerbrechen und die Scheiben nicht mehr in ihrer Gesamtheit gereinigt und mit Metallkontakten versehen werdeD kann. Außerdem ist die exakte Einhaltung der Ätz- oder Sägetiefe bei der Herstellung der Gräben äußerst schwierig, da bereits geringe Fehler zum Durchbrechen der Scheiben oder zu schlecht passivierten p/n-Übergängen führen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruches 1 anzugeben, mit dem hochspannungsfeste Mesa-Dioden hergestellt werden können und die geschilderten Nachteile vermieden werden. Diese Aufgabe wird durch die Merkmale des Anspruches 1 gelöst
Der Trägerkörper gewährleistet die mechanische Stabilität der Anordnung. Nach dem Zerteilen der HaIbleiteranordnung in Einzelbauelemente bleiben die Trägerkörperstücke mit dem Halbleiterkörper der einzelnen Bauelemente verbunden, da der Trägerkörper wie eine Ausdehnung des Halbleiterkörpers wirkt und aufgrund seiner hohen Dotierung keinen ins Gewicht fal- !enden Leitungswiderstand bildet
Der Trägerkörper besteht aus monokristallinem oder polykristallinem Halbleitermaterial und insbesondere aus einem Material, das mit dem des den p/n-Obergang enthaltenden Halbleiterkörpers übereinstimmt Dies hat den Vorzug, daß das Material des Trägerkörpers den gleichen Ausdehnungskoeffizienten aufweist wie das Material des Bauelementes selbst Dadurch treten keine Verspannungen des Kristallgitters mehr auf, und die Bauelementausbeute steigt an. Bei dem Halbleitermaterial handelt es sich beispielsweise um Silizium.
Die Metallschicht zwischen dem das Bauelement bildenden Halbleiterkörper und dem Trägerkörper muß so gewählt werden, daß eine sperrschichtfreie und niederohmige Verbindung zwischen den beiden Körpern zustande kommt. Die Metallschicht besteht bei einem ρ+-leitenden Halbleiterträgerkörper vorzugsweise aus Aluminium oder aus Blei-Silber. Bei einem n+-leitenden Halbleiterträgerkörper wird eine Schichtenfolge aus Molybdän-Aluminiiim-Molybdän verwendet wobei die
id Molybdänschicht jeweils eine Diffusionssperre für die Aluminiumschicht bildet.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im folgenden noch anhand eines Ausführungsbeispieles näher erläutert werden.
In der F i g. 1 ist eine ursprünglich n-Ieitende Silizium-Halbleiterscheibe (1) dargestellt, die beispielsweise 160 bis 240 μιη dick ist. Diese Halbleiterscheibe wird mit einer 3 bis 4 μπι dicken thermisch erzeugten Oxydschicht (5) bedeckt, die auf einer Oberflächenseite wieder entfernt wird. Danach wird in einer geschlossenen Ampulle in einer Gallium·Phosphid-Atmosphäre der erforderliche Diffusionsschritt durchgeführt. Die Phosphoratome (6) dringen von der unmaskierten Oberflächenseite aus in den Halbleiterkörper ein und bilden dort eine η+ -dotierte Oberflächenschicht (4). die beispielsweise eine Störstellenkonzentration von 5 · 1020 — 1021 Atome je cm3 aufweist. Die mit Silizium-Dioxyd (5) maskierte Oberfläche wird nur von den GaI-
lium-Atomen der Diffusionsatmosphäre durchdrungen, während die Phosphor-Atome durch die Maskierungsschicht abgeblockt werden. Die Gallium-Atome erzeugen im Haltleiterkörper eine ca. 50 μπι dicke p+-leitende Halbleiterzone (2) mit einer Störstellenkonzentration von beispielsweise 5 · 1019 Atomen je cm3. Die zwischen den beiden Diffusionszonen verbleibende n-leitende Halbleiterschicht (3) weist eine Dicke von 60 bis 140 um auf und hat eine Leitfähigkeit von 20 bis 80 Dem. Der durch die Diffusion erzeugte pn-Obergang (9) ist mit Ausnahme des Bereichs am Scheibenrand, der jedoch später wieder entfernt wird, eben und verläuft somit parallel zur Halbleiteroberfläche.
Diese Anordnung ist in der Fig.2 dargestellt Der Halbleiterkörper mit dem pn-Obergang (9) wird mit Hilfe einer dünnen Metallschicht (7) mit dem Trägerkörper (8) verbunden. Bei dem dargestellten Ausführungsbeispiel ist der Trägerkörper (8) p+ :leitend, da an ihn die p+-leitende Zone (2) den den pn-Obergang enthaltenden Halbleiterkörpers angrenzt Die Verbindungsmetallschicht (7) kann entweder auf den Trägerkörper (8) oder auf den Halbleiterkörper (1) aufgebracht werden. Diese Metallschicht besteht beispielsweise auj Aluminium oder einer Blei-Silberlegierung und ist ca. 10 μπι dick. Der Trägerkörper (8) weist beispielsweise eine Dicke von ca. 250 μπι auf und enthält als Störstellenmaterial Bor mit einer Störstellenkonzentration von ca. 1020 Atomen je cm3. Die Befestigung des Halbleiterkörpers (1) am Trägerkörper (8) wird in einem Temperschritt bei ca. 7200C während einer Zeit von 15 Minuten bewirkt Da Aluminium p-dotierend wirkt, ist der Übergang zwischen dem Halbleiterkörper (1) und dem Trägerkörper sperrschichtfrei und niederohmig.
Gemäß der F i g. 3 müssen nunmehr in den Halbleiterkörper (1) Gräben eingebracht werden, die den pn-Übergang an der Grabenwandung freilegen. Um Spanp.ungsdurchbrüche an der Grabenfläche zu vermeiden, muß die Grabenwandung eine gewisse Abschrägung gegenüber der Scheibenoberfläche aufweisen und mit einer Passivierungsschicht versehen werden.
Zur Herstellung der Gräben (19) werden beispielsweise Diamantsägeblätter mit einem Winkel von 60° an der Sägekante verwendet Mit Hilfe dieser Sägeblätter werden v-förmige Gräben erzeugt, die bis in den Trägerkörper (8) reichen. Die Verwendung des Trägerkörpers (8) hat den Vorteil, daß die Sägetiefe nicht mehr kritisch ist, da sie in jedem Fall bis in den Trägerkörper (8) reicht, so daß der empfindliche Bereich um den pn-Übergang mit Sicherheit vom Graben durchdrungen wird. Der Sägeschritt wird vorzugsweise so durchgeführt, daß die Eindringtiefe der Gräben (19) im Trägerkörper (8) 50 bis 80 μπι beträgt.
Die Oberfläche der y-förmigen Gräben muß nun noch mit Hilfe eines Ätzschrittes geglättet werden. Hierbei wird eine dünne Oberflächenschicht (10) im Bereich der Gräben (19) abgetragen. Um die Anätzung der anderen Oberflächenbereiche der Halbleiteranordnung zu verhindern, werden diese beispielsweise mit einer Fotolackschicht (11) oder mit einer Silizium-Dioxydschicht abgedeckt. Als Ätzmittel kann ein Gemisch aus Flußsäure und Salpetersäure im Verhältnis HF: HNO3 = 1 :5 bis 1 :9 verwendet werden. Während einer Einwirkzeit von 1 bis 3 Minuten wird eine Schicht (10) mit einer Dicke von 25 bis 50 μπι im Bereich der Grabenwandung abgetragen, wobei eine sehr glatte Oberfläche zurückbleibt
Die Gräben werden nun noch mit einer passivierenden Glasschicht (12) geinäß der F i g. 4 versehen. Diese Glasschicht wird vorzugsweise durch Elektrophorese hergestellt bei der an das Halbleiterbauelement eine Spannung in Sperrichtung angelegt wird. Die Glasschicht aus einem Zink-Bor-Silikatglas scheidet sicn dann im wesentlichen nur im Bereich der Gräben (19) ab. Die Glasschicht (12) ist beispielsweise 5 μηι dick und wird bei einer Temperatur von ca. 750° 8 Minuten lang gesintert.
Die möglicherweise auf den anderen Oberflächenbereichen abgeschiedenen Glaspartikel werden in einem weiteren Ätzschritt entfernt Hierzu wird beispielsweise Flußsäure verwendet, die 15 bis 30 Sekunden auf die Halbleiteroberflächen einwirkt.
Gemäß der F i g. 5 werden nun noch die Metallkontakte auf die freiliegenden Teile der Halbleiteroberfläche aufgebracht Hierzu werden die Gräben mit einer Fotolackmaske (15) abgedeckt Auf die n+-Schicht (4) wird zunächst eine Metallschicht (13) aus Molybdän mit einer Dicke von ca. 200 bis 250 μπι und danach eine Aluminiumkontakt (14) mit einer Schichtdicke von 8 bis 10 μπι aufgebracht. Auch auf die fr»:;';.egende Oberflächenseite des p+-!eitenden Trägerkörpers (8) wird eine relativ dicke Aluminiumkontaktschicht (17) mit einer Dicke von ca. 12 μπι niedergeschlagen.
Zur Aufteilung der Halbleiteranordnungen in einzelne Bauelemente wird schließlich eine Glasplatte (16) auf die mit den Metallkontakten (13) und (14) versehene Oberflächenseite des Halbleiterkörpers (1) aufgeklebt Dies ist in der F i g. 6 dargestellt Als Kleber wird beispielsweise Wachs verwendet In den Trägerkörper (8) müssen nun bis zu den Gräben (19) reichende Gräben
(18) eingebracht werden, wobei darauf zu achten ist, daß die Gräben übereinander liegen. Daher muß eine auf die Metallschicht (17) aufzubringende Fotolackmaske, so-
fern die Gräben (18) durch Ätzen hergestellt werden, durch die Glasplatte hindurchjustiert werden. Bei einem Sägeprozeß muß das Sägewerkzeug entsprechend auf die Gräben (19) einjustiert werden. Die Gräben (18) werden sodann durch Ätzen oder Sägen so tief in den Trägerkörper (8) eingebracht, daß die Gräben (18) und
(19) unter gleichzeitiger Einteilung der Halbleiteranordnu'g in Einzelelemente ineinander übergehen. Die Einzelelemente müssen schließlich von- der Glasplatte (16) abgelöst und in geeignete Gehäuse eingebaut werden.
Ein derartiges Einzelelement ist in der F i g. 7 dargestellt. Vor dem Einbauen dieser Einzeibauelemente in ein Diodengehäuse werden die Kontaktschichten (14) und (17) in einer Reinigungslösung gesäubert. Danach können die Bauelemente gemessen und sortiert werden.
so Wenn die Gräben (18) durch Ätzen hergestellt werden, müssen zuvor die Kontaktflächen (17) mit einer Fotolackschicht abgedeckt werden.
Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen hochspannungsfester Halbleiterbauelemente, bei dem in einen Halbleiterkörper^) zunächst in einem Diffusionsschritt ein im wesentlichen ebener, über den ganzen Querschnitt des Halbleiterkörpers sich erstreckender p/n-Obergang eingebracht wird, danach der Halbleiterkörper (1) mittels einer Metall-Verbindungsschicht (7) durch Legieren mit einem Trägerkörper (8) aus Halbleitermaterial verbunden wird, sodann in den Halbleiterkörper V-förmige, zum Trägerkörper (8) hin sich verjüngende Gräben (19) eingebracht werden, die mit einer Oxyd- oder Glasschicht (12) passiviert werden, und schließlich die Anordnung in einzelne Halbleiterbauelemente unterteilt wird, dadurch gekennzeichnet, daß zur Herstellung von Mesadioden der Halbleiterkörper (1) mit der Oberflächenseite, -als den geringsten Abstand zum p/n-Obergang aufweist, mit dem Trägerkörper (8) verbunden wird, daß die passn-ierten Gräben (19) bis in den Trägerkörper (8) reichend eingebracht werden, und daß zur Unterteilung der Anordnung in die freie Oberfläche des Trägerkörpers (8) weitere, bis in die passivierten Gräben (19) reichende Gräben (18) eingebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die mit den V-förmigen Gräben (19) versehene Anordnung zum Unterteilen mit der freien Oberfläche des Halbleiterkörpers (1) an einer Glasplatte (16) befestigt wird, daß sodann in die freie Oberfläche -des Trägertcörpert (8) die weiteren Gräben (18) eingebracht weiden und daß schließlich die einzelnen Mesa-Dioden von de. Glasplatte (16) abgelöst werden.
DE2930460A 1979-07-27 1979-07-27 Verfahren zum Herstellen hochspannungsfester Mesadioden Expired DE2930460C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2930460A DE2930460C2 (de) 1979-07-27 1979-07-27 Verfahren zum Herstellen hochspannungsfester Mesadioden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2930460A DE2930460C2 (de) 1979-07-27 1979-07-27 Verfahren zum Herstellen hochspannungsfester Mesadioden

Publications (2)

Publication Number Publication Date
DE2930460A1 DE2930460A1 (de) 1981-01-29
DE2930460C2 true DE2930460C2 (de) 1986-07-17

Family

ID=6076905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930460A Expired DE2930460C2 (de) 1979-07-27 1979-07-27 Verfahren zum Herstellen hochspannungsfester Mesadioden

Country Status (1)

Country Link
DE (1) DE2930460C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048019A1 (de) * 1980-12-19 1982-07-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von halbleiterbauelementen
FR2515428A1 (fr) * 1981-10-27 1983-04-29 Thomson Csf Boitier comportant au moins deux circuits integres
WO1989011734A1 (en) * 1988-05-21 1989-11-30 Robert Bosch Gmbh Manufacture of diodes
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
DE4114660C2 (de) * 1991-05-06 1997-09-18 Telefunken Microelectron Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente
DE69324119T2 (de) * 1992-12-21 1999-08-05 St Microelectronics Inc Diodenstruktur mit PN-Übergang
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
EP0603973A3 (de) * 1992-12-23 1995-06-28 Philips Electronics Nv Halbleiteranordnung mit durch Gräben separierten p-n Übergängen und Verfahren zu ihrer Herstellung.
EP0603971A3 (de) * 1992-12-23 1995-06-28 Koninkl Philips Electronics Nv Halbleiteranordnung mit passivierten Seitenflächen und Verfahren zu ihrer Herstellung.
DE69634816T2 (de) * 1995-12-14 2006-05-11 Koninklijke Philips Electronics N.V. Methode zur herstellung eines halbleiterbauteils für oberflächenmontage, geeignet für vergleichsweise hohe spannungen und ein solches halbleiterbauteil
US6864110B2 (en) * 2002-10-22 2005-03-08 Agilent Technologies, Inc. Electrophoretic processes for the selective deposition of materials on a semiconducting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2306842C3 (de) * 1973-02-12 1981-10-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
DE2332822B2 (de) * 1973-06-28 1978-04-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE2423513A1 (de) * 1974-05-15 1975-11-27 Gen Electric Hochspannungs-leistungstransistor und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
DE2930460A1 (de) 1981-01-29

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2325351C3 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3143216C2 (de) Halbleiterscheibe mit Zerteilungsabschnitten und Verfahren zu ihrer Herstellung
DE19908399B4 (de) Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur
DE2610942C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE102018127833B4 (de) Erzeugen eines dotierten halbleitersubstrats
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102021204159A1 (de) Membran-halbleiterbauelement und verfahren zum herstellen desselben
DE1789146B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1789144B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1285625B (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OAM Search report available
OAP Request for examination filed
OC Search report available
OD Request for examination
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee