DE2021460A1 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE2021460A1
DE2021460A1 DE19702021460 DE2021460A DE2021460A1 DE 2021460 A1 DE2021460 A1 DE 2021460A1 DE 19702021460 DE19702021460 DE 19702021460 DE 2021460 A DE2021460 A DE 2021460A DE 2021460 A1 DE2021460 A1 DE 2021460A1
Authority
DE
Germany
Prior art keywords
zone
substrate
etching process
thickness
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702021460
Other languages
English (en)
Inventor
Verkuijlen Wilhelmus Gerardus
Theunissen Matthias Joh Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2021460A1 publication Critical patent/DE2021460A1/de
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)

Description

■ : .Λ.|_ PHN
Ing. (grad.) GONTHER M. DAVID va/Rj
Annis:Jti:lV.:v--'-^SL0LLAM?iNF;-B
Akts. PHN- 4052
vom: 29· April 1970
"Verfahren zur Herstellung von Halbleiteranordnungen".
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Anzahl Halbleiteranordnungen aus demselben plattenförmigen Halbleiterkörper, bei dem auf einer Seite eines aus Halbleitermaterial bestehenden plattenförmigen Substrats eine sich über eine Oberfläche dieses Substrats erstreckende Zone aus einem Halbleitermaterial gebildet wird, das wenigstens an der Grenzfläche mit dem unterliegenden Substrat in bezug auf seine Zusammensetzung und/oder Leitungseigenschaften von dem angrenzenden Subetratmaterial verschieden ist, wonach mit Hilfe eines selektiven elektrolytischen Aetzvorgangs das Substrat unter
009846/ 1314
PHN
Beibehaltung der betreffenden Zone entfernt wird, welche Zone weiter in einzelne Plättchen aus Halbleitermaterial geteilt wird. Die Erfindung bezieht sich weiterhin auf eine durch dieses Verfahren hergestellte Halbleiteranordnung .
Es sind bereits verschiedene Verfahren zur Herstellung von Halbleiteranordnungen bekannt, bei denen von einer Seite plattenförmiger, einkristalliner Halbleiterkörper mit z.B. einer Dicke in der Grössenordnung von 100 · 200 /um Material entfernt wird, damit einkristallines Halbleitermaterial sehr geringer Dicke, z.B. in der Grössenordnung von 10-20 /um, erhalten wird. Dabei können diese sehr dünnen Halbleiterscheiben noch in Plättchen geringerer Abmessungen geteilt werden die einzeln verwendet werden können.
Die Herabsetzung der Dicke einer Halbleiterscheibe kann auf bekannte Weise durch Schleif- und/oder Polierbearbeitungen ermielt werden. Dabei ergibt sich die Schwierigkeit, dass sogar bei sehr geringer Krümmung der Scheibe grosse Unterschiede in der Dicke der auf diese Weise behandelten Scheibe auftreten können. Ferner können durch die mechanischen Bearbeitungen Gitterstörungen in dem einkristallinen Material auftreten, die eich bei den angestrebten geringen Dicken sehr leicht von einer bis zu der anderen Seite des plattenförmigen Materials erstrecken können._
009846/13U
2021A60
PHN 4052
Auch können chemische Aetzverfahren verwendet werden, aber auch in diesem Falle können sehr geringe Unterschiede in der Aetzbeschwindigkeit verhältnismässig grosse Dickenunterschiede herbeiführen, während bei einer gleichmässigen Aetzbehandlung zur Herabsetzung der Dicke verhältnismässAg geringe Dickenunterschiede in der ur-. sprünglichen Scheibe beim Abätzen auf* z.B. ein Zehntel der ursprünglichen Dicke eine Vergrösserung dieser relativen Dickenunterschiede, z.B. bis zu etwa dem Zehnfachen, zur Folge haben» Der Ausdruck "relativ" bezi«üt sich hier auf einen Vergleich mit der mittleren Dicke der Scheibe. Zum Erhalten einer gleichmässigen Dicke sind
Verfahren bekannt, bei denen auf einer ,Seite eines Substrats eine sich längs der Oberfläche erstreckende Zone gebildet wird, die wenigstens an der Grenzfläche mit dem unterliegenden Substrat aus einem Halbleitermaterial besteht, dessen elektrische Eigenschaften von denen des Substratmaterials verschieden sind, wonach mit Hilfe eines selektiven elektrolytischen Aetzvorgangs das Substrat unter Beibehaltung der betreffenden Zone entfernt wird. Eine derartige dünne Zone mit einer gleichmässigen Dicke lässt sich nämlich durch bekannte Verfahren herstellen. So ist es bo kannt, in einem Halbleiterkörper von einem gegebenen Leitungstyp durch Diffusion einer geeigneten Verunreinigung eine Zone gleichmässiger Dicke von entgegengesetztem Leitungstyp anzubringen und anschliessend mit Hilfe eines
009846/ 131U
BAD ORIGINAL
202H60
PHN 4052
selektiven elektrolytischen Aetzvorgangs das unterliegende Material, das den ursprünglichen Leitungstyp des Körpers aufweist, zu entfernen.
Nach anderen bekannten Verfahren wird eine derartige Zone dadurch gebildet, dass auf einer einkristallinen Halbleiterplatte eine epitaktische Schicht aus einem anderen Halbleitermaterial oder aus dem gleichen Halbleitermaterial, aber mit anderen Leitungseigenschaften» angebracht wird. Bei passender Wahl des Substrats und der epitaktischen Zone kann mit Hilfe eines selektiven elektrolytischen Aetzvorgangs das Material des Substrats entfernt werden, wobei de Aetzwirkung beim Erreichen der Grenzfläche mit der angebrachten Zone beendet wird. So ist es bekannt, einen Halbleiterkörper aus p-leitendem oder niederohmigen η-leitendem Halbleitermaterial, z.B. Germanium oder Silicium, mit einer darauf angebrachten epitaktischen Zone aus dem gleichen Halbleitermaterial, aber vom hochohmigen n-Leitungstyp, einer selektiven elektrolytischen Aetzbehandlung zu unterwerfen. Auch ist es bekannt, auf einem einkristallinen Germaniumkörper epitaktisch eine Zone aus einkristallinem Cadmiumsulfid anzubringen und durch einen selektiven elektrolytischen Aetzvorgang das Germanium zu entfernen. In all diesen Fällen kann eine sehr dünne Halbleiterscheibe gleichmässiger Dicke erhalten werden.
Um aus einer sehr dünnen Scheibe eine Vielzahl
009846/13U
PHN
von Halbleiteranordnungen mit Halbiei terplattchen geringe-· rer lateraler Abmessungen herstellen zu können, muss die · Scheibe in einzelne Plättchen geteilt werden. Uebliche Verfahren, z.B. Kratzen und Brechen, sind für die obenbeschriebene Scheiben sehr geringer Dicke weniger geeignet.
Versuche, die zu der Erfindung geführt haben und bei denen eine Scheibe dünn gemacht und gleichzeitig in einzelne Plättchen geteilt wurde, haben ergeben, dass die Anwendung eines elektrolytischen AetζVerfahrens, bei dem das Abätzen örtlich beendet wird, wenn dort beim Erreichen der Nuten der elektrische Kontakt des von den Nuten umgebenen Halbleitermaterials mit dem am Halbleiterkörper angebrachten Anschluss unterbrochen wird, Dickenunterschiede in jedem gebildeten Plättchen herbeiführen kann. Der obenerwähnte Vorteil eines selektiven elektrolyt is chen Ae tz Vorgangs, der darin besteht, dass der Aetzvorgang an der Grenzfläche mit der angebrachten Zone beendet wird, trifft auch nicht zu, weil die betreffende Zonengrenze nicht erreicht wird, bevor die Plättchen dadurch elektrisch isoliert werden, dass beim Aetzvorgang die Nuten erreicht werden.
Das Verfahren der in der Einleitung erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass vor dem elektrolytischen Aetzvorgang Nuten in der Zone angebracht werden, deren Tiefe geringer als die Dicke der
009846/1314
c 202H60
PHN
Zone ist, so dass nach dem elektrolytischen Aetzvorgang· das Halbleitermaterial der Zone zusammenhängend bleibt und die Aufteilung in einzelne Plättchen durch einen chemischen Aetzvorgang von der Substratseite her erhalten wird. Mit dem selektiven elektrolytischen Aetzvorgang wird zunächst bis zu der Zonengrenze abgeätzt, wobei die Dicke des übrigbleibenden Materials durch die Dicke der Zone bestimmt wird. Dadurch, dass die Nuten die Zonengrenze nicht erreichen, kann der elektrolytische Abät·?- vorgang nicht vorzeitig durch die isolierende Wirkung dieser Nuten unterbrochen werden. Infolge der Tatsache, dass der chemische Aetzvorgang nicht von der Unterseite des Substrats, sondern erst von der Zonengrenze her durchgeführt wird, also nachdem die Dicke bereits sehr.gering geworden ist, wird die Möglichkeit des Auftretens merkli~ eher Aenderungen in der endgültigen Dicke des Halbleitermaterials durch die chemische Aetzbehandlung erheblich verringert, während Dickenänderungen im ursprünglichen Substrat durch die selektive elektrolytische Aetzbehand-^ lung beseitigt werden. Die Herabsetzung der Dicke der zu bildenden Plättchen infolge des chemischen Aetzvorgangs wird nicht durch das Erreichen des Bodens der untiefen Nuten und das dadurch herbeigeführte Zerfallen der ursprünglichen Scheibe beeinflusst. ■ Durch die Genauigkeit, mit der eine glöiehiaäs · sige, sehr geringe Dicke der unterschiedlichen Plättchen
009846/131 U '■'■' '
2021 Α6 0
PHN
erhalten werden kann, eignet sich das Verfahren nach der Erfindung insbesondere zur Herstellung einer Anzahl einzelner Halbleiteranordnungen aus derselben Halbleiterscheibe mit Halbleiterstrukturen, die auf einer äusserst dünnen Halbleitermaterialzone aufgebaut sind, wobei Uebergänge zwischen Gebieten verschiedener Leitfähigkeit stype.-quer zu der Zone von einer zu der anderen Seite dieser Zone verlaufen. Solche Strukturen sind als "Flachland"-(fIpt land) Strukturen bekannt. Durch den geringen Flächeninhalt eines derartigen Uebergangs mit einer entsprechend geringen Kapazität eignen sich solche Halbleiteranordnungen für sehr hohe Frequenzen.
Nach einer bevorzugten AusfUhrungsform des erfindungsgemässen Verfahrens, bei der in der Zone örtliche Gebiete verschiedener Leitungstype gebildet werden, die in einiger Entfernung von der Grenze der Zone mit dem Substrat bleiben, wird der chemische Aetζvorgang solange fortgesetzt, bis das Material zwischen einem derartigen Gebiet und der erwähnten Grenze entfernt ist.
Die Erfindung wird nachstehend an Hand der beiliegenden Zeichnung näher erläutert. Es zeigen:
Figuren 1 - 5 schematisch im Querschnitt ein Detail in auffolgenden Stufen der Herstellung von Halbleiteranordnungen, wobei von einem scheibenförmigen Substratkörper ausgegangen wird.
Es wird von1 einem scheibenförmigen Halbleiter-
0098A6/13U
ORIGINAiINSPECTED
202H60
PHN ^O5
körper 1 aus η-leitendem Silicium mit einem spezifischen Widerstand von 0,007 Cl .cm und mit einer Arsendotierung ausgegangen (siehe Fig. 1). Der Halbleiterkörper weist z.B. einen Durchmesser von 2 cm und eine Dicke von etwa 300 /tun auf < Der Körper 1 wird aus einem stabförmigen Silicium-Einkristall durch Sägen quer zur Längsrichtung dieses Kristalls erhalten, wonach die Oberfläche weiter auf die angegebene Dicke abgeschliffen wird. Dann wird der Körper 1 auf an sich bekannte Weise vorbehandelt, wobei eine Seite mit feinkörnigem Aluminiumoxyd poliert und mit gasförmigem HCl geätzt wird, das mit Wasserstoff gemischt ist. Die Scheibe wird bei der letzten Behandlung auf etwa 11000C erhitzt. Diese Scheibe bildet das Substrat. für die anzubringende Zone 2 abweichender Leitfähigkeit. Die Zone 2 wird auf an sich bekannte Weise epitaktisch auf einer Seite des Körpers angebracht, wobei das Material der Zone aus η-leitendem Silicium mit einem spezifischen Widerstand von 0,5 - Λ .cm besteht. Die epitakti-
sehe Zone 2 kann z.B. dadurch erhalten werden, dass ein Gasgemisch von Siliciumtetrachlorid und Wasserstoff, dem eine geringe Menge an Antimonhydrid zugesetzt ist, am Siliciumkörper 1 entlang geführt wird, wobei dieser Körper mit einer Seite auf einem Träger angebracht und auf eine Temperatur von 10500C erhitzt wird. Die epitaktisch^ Ablagerung wird während 10 Minuten fortgesetzt, wobei* eine Schichtdicke von 10 ,um erhalten wird.
009846/ 13U
BAD ORIGINÄR
- 9 -' 2Q21A60;
PHN 4052
Dann werden durch planare Diffusionsverfahren Gebiete abweichenden Leitungstyps und/oder abweichender · Leitfähigkeit angebracht, die aber durch epitaktisches Material vom ursprünglichen Leitungstyp und der ursprünglichen Leitfähigkeit von der Grenze mit dem Substratkörper
1 getrennt bleiben. Z.B. können durch planare Bordiffusion auf an sich bekannte Weise p-leitende Gebiete 3» ^» 5 und 6 mit einer Dicke von etwa 3 /um angebracht werden. Nach dieser Diffusionsbehandlung wird die Oberfläche der epitaktischen Zone mit Oxyd, überzogen sein. Dieses Oxyd rührt teilweise von der angewandten aus Siliciumoxyd bestehenden Maskierung und teilweise von dem bei der Bordiffusion vorhandenen Sauerstoff her, z.B., in Form von Boroxyd oder von Sauerstoff oder Wasserdampf In der umgebenden Atmosphäre, wie dies an sich bei Planartechniken bekannt ist. Auch ist es bekannt, nach dem Durchführen der Diffusionsvorgänge die Öxydhaut zu entfernen und eine neue Oxydhaut durch oberflächliche Oxydation des Silicums zu bilden.
Ferner können noch auf an sich bekannte Weise Kontakte über Fenster und/oder kapazitiv steuernde Kontakte und leitende Streifen auf dem Oxyd angebracht werden (in den Figuren nicht dargestellt). Die p-leitenden Gebiete 3 und k und das zwischenliegende η-leitende Gebiet 10 !tonnen zum Aufbau eines Feldeffekttransistors mit isolierter Torelektrode benutzt werden (der z.B. auf der
0098A6/13U
10 . 202H60
PHN
Oxydhaut über dem Gebiet 10 angebracht wird), während das p-leitende Gebiet 5 mit dem benachbarten η-leitenden Gebiet 11 zum Aufbau einer Diode verwendet werden kann. Um die Aufteilung in Plättchen zu ermöglichen, wird auf an sich bekannte Weise durch photographische Verfahren ein ätzbeständiges Maskierungsmuster 13» z»B.aus einem Photoreservierungsmaterial, gebildet, wobei an der Stelle der anzubringenden untiefen Nuten die Oberfläche der Oxydschicht 7 freigelegt wird. Dabei ist die in Flg. 1 dargestellte Stufe erreicht.
Dann wird die Oberfläche auf der Seite der Zone 2 einer chemischen Aetzbehandlung zur Bildung der Nuten 20 unterworfen (siehe Fig. 2), Vorher wird zum Entfernen unmaskierten Oxyds eine Aetsbehandlung mit einem Gemisch aus 1 Volumenteil konzentrierter Flussäure (48 Gew.% HF) und 6 Volumenteilen einer Lösung von Ammoniumfluorid in Wasser (hO Gew.# NH2F) durchgeführt.
gur Aetzung der Nuten 20 in das Silicium wird eine Aetzflüssigkeit verwendet, die dadurch erhalten wird, dass 6 Volumenteile konzentrierter Flussäure mit einem zuvor hergestellten Gemisch aus 10 Volumenteilen konzentrierter Salpetersäure (65 Gew. 1Ja) , 10 Volumenteiler Eisessig (98 Gew.^) und einer Menge Jod, die 0,05 g pro ml der konz@s& tarierten Salpetersäure entspricht, -gemischt wird. Der Körper wird während kurzer Zeit (etwa 8 Smltnnden.) in diesem Äetssbad behandelt,, wobei die Nufcesi 20 mit
0 0 8 8 4 6/1314
PHN 4052
einer Tiefe von. etwa 2,5 /um gebildet werden. Der Boden dieser Nuten liegt dadurch noch in einem Abstand von etwa 7»5 /um von der Grenze der Zone 2 mit dem Substrat 1. Das ätzbeständige Maskierungsmuster kann dann erforderlichenfalls entfernt werden. Die erreichte Stufe ist schematisch in Fig. 2 dargestellt. - , Das Substrat 1 soll nun von der erhaltenen
. "■ . ■■■■ " ■ ■:
Struktur entfernt werden. Zu diesem Zweck wird das Ganze zunächst mit der Seite der epitaktischen Zone 2 und der darin angebrachten Nuten 20 auf einem aus einer Quarzglasplatte bestehenden Träger 30 mit Hilfe eines geeigneten ätzbeständigen und wasserabweisenden Kitts 31, z.B. Colofonium, festgeklebt. Die erreichte Stufe ist in Fig. 3 dargestellt.
Anschliessend wird das Substrat 1 mit Hilfe
eines elektrolytischen Aetzvorgangs entfernt, wi· dies
deutschen Patentanmeldung P 16 96 092.2 in der/fcBfcöfe^^^. beschrieben wurde; für weitere Einzelheiten sei auf diese Offenlegungsschrift verwiesen. Zn der Nahe seines Randes wird das scheibenförmige Substrat 1 mit einem Platinkontakt verbunden, der mit der positiven Klemme einer Gleichspannungsquelle verbunden ist. Das Elektrolyt bad besteht aus verdünnter Flussäure', die durch Mischung von 1 Volumenteil konzentrierter Flussäure mit 10 Volumenteilen Wasser erhalten ist. Im Elektrolyten ist eine aus Platingaze bestehende Elektrode angebracht, die mit der negativen Klemme der Gleichepannungsquelle
009846/ 13 14 ,
- n . 202U60
PHN
verbunden ist. Zwischen der Platinelektrode im Bad und dem Platinkontakt am Substrat 1 wird eine Spannung von 12 V angelegt.
Der scheibenförmige Körper mit der Glasplatte wird nun in senkrechter Lage, den Platinkontakt nach oben gerichtet, langsam in das Elektrolytbad getaucht, so dass das Abätzen des Substrats an den am weitesten vom Platin_ kontakt entfernten Teilen des Substrats anfängt.
Das scheibenförmige Substrat 1 wird nun von eier der epitaktischen Zone 2 gegenüber liegenden Seite her · mit einer Geschwindigkeit von etwa 2 /um/min abgeätzt. Dabei wird nubias niederohmige Silicium vom Substrat 1 entfernt. Sobald durch das Wegätzen des Substratmaterials der Elektrolyt mit der epitaktischen Zone 2 aus höher« ohmigem n-leitendem Material, also an der Grenze mit dem ursprünglichen Substratmaterial, in Berührung kommt, wird auf der Siliciumoberflache an dieser Stelle eine passivierende Haut gebildet, wobei das Abätzen des höher-ohmigen η-leitenden Materials der Zone 2 verhindert wird. Dabei ist die in Fig. k dargestellte Stufe erreicht, bei der die epitaktische Zone 2 ihre ursprüngliche Dicke von 10 /tun beibehalten hat (naturgemäse mit Ausnahme der unter den Nuten 20 liegenden Zonenteile).
Dann wird zur weiteren Herabsetzung der Dicke des Halbleitermaterials eine chemische Aetzbehandlung durchgeführt. Zu diesem Zweck wird eine langsam ätzende 00 98A6/13U
2021Λ6 0
PHN ^052
Flüssigkeit ι deren Zusammensetzung durch Lösung von 200 mg KMnOr in 50 ml konzentrierter Flussäüre und 50 ml Eis-· essig erhalten werden kann, verwendet. Die Aetzgeschwindigkeit dieser Flüssigkeit beträgt 0,2 /um/min. Dabei wird die Zone 2 gleichmässig abgeätzt, wobei der Boden der Nuten 20 und die Diffusionsgebiete 3 t **»■ 5 und 6 erreicht werden. Die Zone 2 wird dabei durch die ursprünglich angebrachten Nuten 20 in einzelne Plättchen ^Q aus Halbleitermaterial aufgeteilt. Nach dem Erreichen des Bodens der Nuten 20 wird die Aetzbehandlung noch einige Minuten lang fortgesetzt, wobei die Plättchen 4θ eine Dicke von nur 2 /um erhalten haben. In diesen Plättchen sind sogenannte Flachlandstrukturen mit Gebieten verschiedenen Leitungstyps und/oder verschiedener Leitfähigkeit gebildet, welche Gebiete sich von einer flachen Seite eines derartigen Plättchens her zu der anderen Seite erstrecken und mit Uebergängen geringen Flächeninhalts, die quer zu den flachen Seiten eines derartigen Pläitchens stehen, aneinander grenzen. .
Fig. 5 zeigt ein Plättchen, in dem das durch Diffusion von Bor gebildete p-leitende Gebiet 5 nur mit einem quer verlaufenden pn-Uebergang an das Gebiet 11 aus dem epitaktisch angebrachten η-leitenden Material mit der ursprünglichen Dotierung grenzt. Dabei ist eine Flachlandstruktur für eine zur Anwendung bei hohen Frequenzen geeignete Diode erhalten.
00 98 46/ 131A
PHN
Ein anderes Plättchen besteht aus den durch Bordiffusion gebildeten p-leitenden Gebieten 3 und k und dem zwischenliegenden Gebiet 10 aus n-leitendem Material, wie es ursprünglich epitaktisch angebracht worden «rar, Diese Flachlandstruktur eignet sich zum Apfbau eines Feldeffekttransistors mit isolierter Torelektrode, wobei die Gebiete
w 3 und h die Quelle bzw. die Senke bilden und das Gebiet 10 das Torgebiet bildet. Auf einer oder beiden Seiten des Torgebietes soll dabei eine Isolierschicht mit darauf einer Torelektrode angebracht werden, oder wenigstens auf einer Seite zuvor bereits angebracht sein.
Die Plättchen kO werden nun vom Glasträger 30 durch Lösung des Kitts, z.B. in Trichloräthen, entfernt. Trotz der sehr geringen Dicke stellt sich heraus, dass die einzelnen Plättchen sich noch gut, z.B. mit einer fc Saugepipette, hantieren lassen, während sie Bearbeitungen, wie Wärme-Druckbinden (thermocompression bonding) gut aushalten können.
Die an Hand der Figuren beschriebene Ausführungsform des erfindungsgemässen Verfahrens kann auf verschiedene Weise abgewandelt werden. So können andere Flachlandstrukturen gebildet werden, z.B. statt einer pnp-Struktur für einen im Anreicherungsgebiet wirkenden ("enhandement-mode"J Feldeffekttransistor eine n+nn+~ Struktur für einen im Erschöpfungsgebiet wirkenden (."depletion-mode ")~Feldeffekttransistor.
009846/1314
PHN
Statt einer epitaktischen Zone aus n-leitendem Silicium kann auch eine epitaktische Zone aus p-leitendem Silicium verwendet werden, vorausgesetzt! dass beim Anbringen der Zone durch Diffusion an der Grenzfläche zwischen dem niederohmigen η-leitenden Silicium des Substrat« und dem aufgebrachten p-leitenden Material eine hochohinige η-leitende Schicht gebildet wird, die eine genügende Dicke aufweist, um beim selektiven elektrolytischen Abätzen dee Substrats das epitaktisch angebrachte Material abzuschirmen«
Ferner kann grundsätzlich auch epitaktisch nleitendes Silicium auf einem p-leitenden Substrat angebracht werden»
00 9846/ 13

Claims (2)

  1. 2 O 2 U 6 O
    PHN -ΊΟ",
    Patentansprüche:
    Verfahren zur Herstellung einer Anzahl Halb] r>::.~ teranordnungen aus demselben plattenförmigen Halbleiterkörper, bei dem auf einer Seite eines aus Halbleitermaterial bestehenden plattenförmigen Substrats eine sich über eine Oberfläche dieses Substrats erstreckende Zone aus
    | einem Halbleitermaterial gebildet wird, das wenigstens
    an der Grenzfläche mit dem unterliegenden Substrat in bezug auf seine Zusammensetzung und/oder Leitungseigenscha:' ten von dem angrenzenden Substratmaterial verschieden i^i wonach1 mit Hilfe eines selektiven elektrolytischen Aetzvorgangs das Substrat unter Beibehaltung der betreffenden Zone entfernt wird, welche Zone weiter in einzelne Plättchen aus Halbleitermaterial geteilt wird, dadurch gekonnzeichnet, dass vor dem elektrolytischen Aetzvorgang Nuten in der Zone angebracht werden, deren Tiefe geringer als
    * die Dicke der Zone ist, so dass nach dem elektrolytisches
    AetzVorgang das Halbleitermaterial der Zone zusanunenhängei.i bleibt und die Aufteilung in einzelne Plättchen durch einen chemischen Aetzvorgang von der Substratseite her erhalten wird .
  2. 2. Verfahren nach Anspruch 1, bei dem in der Zoi;< Örtliche Gebiete verschiedenen Leitfähigkeitstyps gebiJ-det werden, die in einiger Entfernung von der Grenze , «.% sehen der Z on ^ und dem Substrat bleiben, dadurch gekennzeichnet, da = s der chemische .Aetzvorgang solange fortg··-
    0 C 9 S u 5 / 1 2 U
    202ΊΑ60
    N koy-i
    setzt wird, bis das Material zwischen einem derartigen Gebiet und der erwähnton Grenze entfernt ist.
    r) . Halblei türanordnung, die durch Anwendung des Vt-rfahroriH.nach Anspruch I odor " ii^i^ge« ttvll . t i?t,
    9846/ 1314 BADORIGiNAL
DE19702021460 1969-05-07 1970-05-02 Verfahren zur Herstellung von Halbleiteranordnungen Pending DE2021460A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6907023A NL6907023A (de) 1969-05-07 1969-05-07

Publications (1)

Publication Number Publication Date
DE2021460A1 true DE2021460A1 (de) 1970-11-12

Family

ID=19806892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702021460 Pending DE2021460A1 (de) 1969-05-07 1970-05-02 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (5)

Country Link
US (1) US3677846A (de)
DE (1) DE2021460A1 (de)
FR (1) FR2044772B1 (de)
GB (1) GB1313167A (de)
NL (1) NL6907023A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892033A (en) * 1970-02-05 1975-07-01 Philips Corp Method of manufacturing a semiconductor device
FR2217068B1 (de) * 1973-02-13 1978-10-20 Labo Electronique Physique
US3890215A (en) * 1974-02-08 1975-06-17 Bell Telephone Labor Inc Electrochemical thinning of semiconductor devices
GB1552268A (en) * 1977-04-01 1979-09-12 Standard Telephones Cables Ltd Semiconductor etching
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1489326A (fr) * 1965-08-09 1967-07-21 Westinghouse Electric Corp Appareil à circuit intégré, avec isolement diélectrique et mode de fabrication de cet appareil

Also Published As

Publication number Publication date
NL6907023A (de) 1970-11-10
US3677846A (en) 1972-07-18
FR2044772A1 (de) 1971-02-26
FR2044772B1 (de) 1973-11-16
GB1313167A (en) 1973-04-11

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1246685B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE2517252A1 (de) Halbleiterelement
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE1288197B (de)
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE1489081B1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung