DE1764281C3 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung

Info

Publication number
DE1764281C3
DE1764281C3 DE1764281A DE1764281A DE1764281C3 DE 1764281 C3 DE1764281 C3 DE 1764281C3 DE 1764281 A DE1764281 A DE 1764281A DE 1764281 A DE1764281 A DE 1764281A DE 1764281 C3 DE1764281 C3 DE 1764281C3
Authority
DE
Germany
Prior art keywords
layer
attached
silicon
surface layer
oxide pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764281A
Other languages
English (en)
Other versions
DE1764281B2 (de
DE1764281A1 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764281A1 publication Critical patent/DE1764281A1/de
Publication of DE1764281B2 publication Critical patent/DE1764281B2/de
Application granted granted Critical
Publication of DE1764281C3 publication Critical patent/DE1764281C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem mindestens ein Halbleiterbauelement aufweisenden Halbleiterkörper, bei dem in eine aus Silizium bestehende Oberflächenschicht ein die gesamte Dicke der Oberflächenschicht durchsetzendes, praktisch flaches, schichtenartiges Oxydmuster versenkt wird, bei dem der Halbleiterkörper bis auf die Oberflächenschicht dadurch abgetragen wird, daß er auf der dem Oxydmuster gegenüberliegenden Seite einer Materialentfernungsbehandlung unterworfen wird und bei dem in den vom Oxydmuster begrenzten Siliziumgebieten der Oberflächenschicht Halbleiterbauelemente erzeugt werden, deren pn-Übergänge höchstens eine Oberfläche der Siliziumgebiete schneiden.
Halbleitervorrichtungen der beschriebenen Art werden unter anderem in integrierten Schaltungen des sogenannten Planartyps verwendet, wobei Siliziumgebiete enthaltende Halbleiterbauelemente oder Teile solcher Siliziumgebiete elektrisch voneinander getrennt werden sollen.
Ein Verfahren dieser Art ist aus der FR-PS 14 29 429 bekannt. Es wird dabei von einer Siliziumschicht ausgegangen, wobei zur Anbringung eines versenkten isolierenden Glasmusters Rinnen in die Siliziumschicht angebracht werden mit einer solchen Tiefe, daß das Glasmuster sich über mindestens ein halbes bis zweidrittel Teil der ganzen Dicke der Siliziumschicht erstreckt und die Siliziumschicht auf einer Seite in eine Anzahl von Teilen geteilt ist, die durch das Muster voneinander getrennt sind. In dieser Schicht lassen sich darauf Bauelemente anbringen, die durch Metallbahnen miteinander verbunden werden können. Danach kann
die Siliziumschicht auf der anderen Seite teilweise oder völlig entfernt werden, so daß die Teile entweder durch Glas und Luft oder völlig durch Glas voneinander getrennt sind.
Bei diesen Halbleiterstrukturen und/oder Schaltungen können jetzt auf beiden Seiten der Schicht, also auch zwischen der Schicht und einem Träger elektrische Verbindungen z. B. in Form von Metallbahnen angebracht werden.
Dieses Verfahren hat aber einige Nachteile. So ist es schwierig, dL1 Rinnen in der Siliziumschicht auf einer reproduzierbaren Weise anzubringen. Auch die Sinterung kann Probleme geben.
Aus der Zeitschrift IBM-Technical Disclosures Bulletin, Vol. 8, No. 4, Seiten 659—660, ist ein ähnliches Verfahren bekannt, bei dem in eine aus Silizium bestehende Oberflächenschicht ein die gesamte Dicke der Oberflächenschicht durchsetzendes Muster aus Siliziumoxyd versenkt wird. Dabei wird aber nicht ein Si-SiO2-Muster erhalten mit an beiden Seiten des Musters freiliegenden Oxydteilen, wobei die vom Oxyd begrenzten Siliziumteile an beiden Seiten des Musters kontaktiert werden können.
Aufgabenstellung der Erfindung ist es, auf einfache und reproduzierbare Weise ein Silizium-Siliziumoxydmatrix zu erzeugen, wobei die vom Oxyd begrenzten Siliziumteile mit den darin erzeugten Halbleiterschaltungselementen an beiden Oberflächen konuktiert werden können.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß d^s Oxydmuster aus Siliziumoxyd besteht und durch Oxydation der Oberflächenschicht hergestellt wird, wobei Teile der Siliziumoberfläche vor der Oxydation mit einer die Oxydation verhindernden Maske abgedeckt werden.
Das Verfahren nach der Erfindung hat unter anderem den Vorteil, daß nach der Oxydationsbehandlung beide Seiten der Oberflächenschicht behandelt werden können, z. B. zum Eindiffundieren von Verunreinigungen und zum Anbringen von Leitern, wodurch eine große Freiheit bei der Wahl der herzustellenden Strukturen erzielt wird.
Gemäß einer Weiterbildung der Erfindung wird zunächst das Oxydmuster angebracht, worauf die Materialentfernungsbehandlung durchgeführt wird.
Die anzubringenden Bauelemente können auch ganz oder teilweise vor dem Entfernen des Materials angebracht werden.
In anderen Fällen kann es jedoch gemäß einer anderen Ausbildung vorteilhafter sein, daß nach der Materialentfernungsbehandlung das Oxydmuster angebracht wird.
Grundsätzlich ist es durch Anwendung des Verfahrens nach der Erfindung möglich, eine frei tragende Schicht zu erhalten. Da jedoch bei Verwendung geeigneter Oxydationszeiten meistens nur Oberflächenschichten mit einer Dicke von weniger als 5 μπι erhalten werden können, wird im allgemeinen gemäß einer weiteren Ausbildung der Durchführung der Materialentfernungsbehandlung der Halbleiterkörper mit der mit der Musterseite auf einem elektrisch isolierenden Träger angebracht.
Gemäß einer anderen Weiterbildung bildet die Oberflächenschicht einen Teil einer auf einer Unterlage aus Halbleitermaterial angebrachten epitaktischen Schicht.
Es kann dabei in einfacher Weise eine Siliziumschicht auf einer Unterlage mit einer von der Schicht abweichenden, z. B. höheren Dotierung angebracht werden, wodurch bestimmte, weiter unten näher zu erörternde, günstige Materialentfernungsbehandlungen ermöglicht werden.
Das Material läßt sich in vielerlei Weise entfernen, z. B. durch Abreiben, Schleifen, Oxydieren und/oder Ätzen.
Besonders vorteilhaft ist jedoch, gemäß einer Weiterbildung, daß die Materialentfernung wenigstens teilweise durch Anwendung eines elektrolytischen Ätzverfahrens erfolgt. Hierdurch wird unter anderem eine besonders regelmäßige Entfernung des Materials erreicht, deren Geschwindigkeit in sehr einfacher Weise durch Strom- und Spannungsregelung eingestellt werden kann.
Eine andere Weiterbildung ist dadurch gekennzeichnet, daß eine elektrolytische Ätzmethode angewandt wird, bei der vor dem Erreichen des Oxydmusters der Ätzvorgang sich selbsttätig an einer im Körper vorhandenen Grenzschicht zwischen unterschiedlich dotierten Gebieten beendet.
Es kann z. B. von einer Unterlage aus hochdotiertem p-Silizium ausgegangen werden, auf der eine n-Siliziumschicht mit einer Dicke vorhanden ist, die etwas größer ist als die Dicke des versenkten Oxydmusters. Durch elektrolytisches Ätzen z. B. in einer Fluorwasserstofflösung wird das p-leitende Silizium, das als Anode benutzt wird, entfernt, wobei beim Erreichen der n-leitenden Schicht die Ätzgeschwindigkeit praktisch auf Null herabsinkt. Das verbleibende, dünne Siliziumgebiet wird dann durch chemisches Ätzen oder durch Schleifen weiter entfernt, bis das Oxydmuster aufgedeckt ist. Es läßt sich dabei auch eine Unterlage aus sehr hochdotiertem η-leitendem Silizium anwenden, das sich auch sehr bequem elektrolytisch ätzen läßt, während im Falle einer p-Ieitenden epitaktischen Schicht z. B. die p-Unterlage verwendet werden kann, die dermaßen höher dotiert ist als die darauf vorhandene Schicht, daß beim Erreichen der Schicht eine hinreichend große Änderung des Ätzstromes auftritt, um den Ätzvorgang rechtzeitig beenden zu können.
Der elektrische Anschluß der in der Oberflächenschicht angebrachten Bauelemente kann durch auf mindestens einer Seite der Schicht angebrachten Metallbahnen erfolgen. Unter Umständen kann der Anschluß auch durch hochdotierte, leitende, z. B. diffundierte Oberflächenzonen oder insbesondere im Falle eines Anschlusses für Hochfrequenzströme oder -spannungen auf kapazitivem Wege hergestellt werden.
Gemäß einer Weiterbildung wird vor dem Anbringen des isolierenden Trägers auf der Oberflächenschicht mindestens eine Metallbahn angebracht, die mit einem Bauelement verbunden ist.
Eine andere Weiterbildung ist dadurch gekennzeichnet, daß auf beiden Seiten der Oberflächenschicht mindestens eine Metallbahn angebracht wird, die einen Kontakt mit einem Bauelement herstellt.
Ein wesentlicher Vorteil besteht in der Möglichkeit, im Falle verwickelter Schaltungen, bei denen sich kreuzende Verbindungen auftreten, die an der Stelle der Kreuzungen auftretenden Kapazitäten und die Gefahr eines Kurzschlusses sehr niedrig zu halten. In dieser Bezieiiung ist eine andere Weiterbildung dadurch gekennzeichnet, daß auf beiden Seiten der Oberflächenschicht Metallbahnen angebracht werden, die sich auf beiden Seiten des Oxydmusters kreuzen.
Die an der Stelle der Kreuzune auftretende Kanazität
ist dabei bedeutend geringer als beim üblichen Anbringen der beiden sich kreuzenden Verbindungen auf der gleichen Oberfläche, die dann nur durch eine dünne Isolierschicht voneinander getrennt sind. Auch die Gefahr eines Kurzschlusses zwischen den beiden Leitungen an der Kreuzung wird dabei praktisch behoben.
Nach einer anderen Weiterbildung werden die Metallbahnen mit je einer Metallschicht verbunden, wobei die Metallschichten einander gegenüberliegen und mit dem zwischenliegenden Teil des Oxydmusters einen Kondensator bilden.
Nach einer anderen Weiterbildung wird auf beiden Seiten der Oberflächenschicht je eine Gruppe zueinander praktisch paralleler Metaübahnen angebracht, >« wobei die Gruppen sich kreuzen und an mindestens einem Kreuzungspunkt ein inselartiges Siliziumgebiet vorhanden ist, in dem ein Bauelement hergestellt wird, das einen Kontakt mit den beiden sich kreuzenden Metallbahnen herstellt.
Solche Strukturen sind unter der Bezeichnung »Kreuzstangensysteme« bekannt; sie werden unter anderem als feste Speichermatrix verwendet.
Die zwischen dem isolierenden Träger und der Oberflächenschicht angebrachten Metallbahnen müssen im allgemeinen an eine Strom- oder Spannungsquelle oder auch an eine Meß- oder Regelvorrichtung angeschlossen werden. Zu diesem Zweck kann dem Träger eine größere Oberflächenabmessung erteilt werden als der Oberflächenschicht, so daß die zwischen dem Träger und der Schicht vorhandenen Metallbahnen außerhalb der Schicht kontaktiert werden können.
Nach einer Weiterbildung ist es jedoch vorteilhaft, daß in das Oxydmuster eine öffnung geätzt wird, daß auf der von dem Träger abgewandten Seite ein Anschlußleiter angebracht wird, der sich durch diese öffnung an eine auf der Trägerseite angebrachte Metallbahn anschließt.
Der Träger kann aus verschiedenartigen Materialien bestehen, z. B. aus keramischem Material wie AbO,, das mit einem Kitt an der Oberflächenschicht befestigt wird.
Vorteilhafterweise wird gemäß einer Weiterbildung ein Träger aus Polyvinylacetat angebracht. In einer anderen Weiterbildung wird ein Träger aus polykristallinem Silizium angebracht.
Das polykristalline Silizium kann z. B. durch Zersetzung flüchtiger, chemischer Verbindungen auf der Oberflächenschicht niedergeschlagen werden. Es ergibt sich dann ein Träger mit einem an die Oberflächenschicht sehr gut angepaßten, thermischen Ausdehnungskoeffizienten. Da das polykristalline Material bei verhältnismäßig hoher Temperatur angebracht werden soll, soll dies bei der Wahl des Materials vorher auf der Trägerseite auf der Oberflächenschicht anzubringender Metallbahnen berücksichtigt werden. Es wird z. B. Wolfram oder ein anderes hochschmelzendes Metall benutzt.
Die Erfindung wird nachstehend anhand einiger in den Zeichnungen dargestellter Ausführungsbeispiele näher erläutert. Es zeigt
F i g. 1 eine Draufsicht auf eine Halbleitervorrichtung, die gemäß einem Ausführungsbeispiel des Verfahrens hergestellt ist,
Fig.2 und 3 schematisch im Querschnitt längs der Linien H-II bzw.TII-IlI die Vorrichtung nach Fig. 1,
Fig.4 bis 7 schematisch im Schnitt längs der Linie H-II die Vorrichtung nach Fig. 1 in aufeinanderfolgenden Herstellungsstufen.
F i g. 8 eine Draufsicht auf eine andere Halbleitervorrichtung, die gemäß einem anderen Ausführungsbeispiel des Verfahrens hergestellt ist.
Fig. 9 schematisch einen Schnitt längs der Linie IX-IX der Vorrichtung nach F i g. 8,
Fig. 10 bis 13 schematisch im Querschnitt längs der Linie IX-IX die Vorrichtung nach F i g. 8 in aufeinanderfolgenden Herstellungsstufen,
Fig. 14 schematisch im Querschnitt eine dritte Vorrichtung, die durch ein drittes Ausführungsbeispiel des Verfahrens hergestellt ist,
Fig. 15 eine Draufsicht auf einen Einzelteil einer weiteren Halbleitervorrichtung, die durch ein weiteres Ausführungsbeispiel des Verfahrens hergestellt ist und
F i e. 16 einen Querschnitt länes der Linie XVI-XVI in Fig. 15.
Deutlichkeitshalber sind die Figuren, vor allem in bezug auf die vertikalen Abmessungen, nicht maßstäblich.
In F i g. 1 ist in einer Draufsicht und in den Figuren 2 und 3 ist schematisch im Schnitt eine Halbleitervorrichtung dargestellt, die durch das oben beschriebene Verfahren hergestellt ist. Diese Halbleitervorrichtung enthält einen Halbleiterkörper mit einer Siliziumschicht 1 (siehe die Figuren 2, 3), in die und über deren ganze Dicke ein Muster 2 aus Siliziumoxyd versenkt ist. Die Schicht 1 enthält inselartige Siliziumgebiete 3 aus n-Typ Silizium. Auf beiden Seiten der Schicht 1 ist eine Gruppe praktisch parallel zueinander verlaufender Metallbahnen (4, 5) angebracht. Diese Metallbahnen sind in Draufsicht (Fig. 1) gestrichelt angedeutet. Die Gruppen 4 und 5 kreuzen sich an bestimmten Stellen beiderseits des Oxydmusters 2 und an einer Anzahl anderer Kreuzungspunkte sind Siliziuminseln 3 vorhanden. Diese Siliziuminseln haben eine diffundierte, hochdotierte, η-Typ Oberflächenschicht 6 (siehe die Figuren 2, 3). Die Metallbahnen 4 bestehen aus Aluminium und bilden einen chemischen Kontakt mit der Oberflächenschicht 6.
Auf der gegenüberliegenden Seite sind auf den Siliziuminseln Goldschichten 16 angebracht, über die Aluminiumbahnen 5 gelegt sind. Die Goldschichten 16 bilden mit den Siliziuminseln 3 eine Schottky-Sperre, so daß an einer Anzahl von Kreuzungspunkten Dioden vorhanden sind, die mit den beiden sich kreuzenden Metallbahnen einen Kontakt herstellen.
Die Siliziumschicht 1 mit ihren Metallspuren befindet sich auf einem Träger 7 aus Polyvinylacetat, der an sich auf einer Glasplatte 8 angebracht ist.
Eine solche Vorrichtung kann als feste Gedächtnisspeicherschaltung dienen. An Hand der Figuren 4 bis 7 wird nachstehend beschrieben, wie diese Vorrichtung hergestellt werden kann.
Es wird (siehe Fig.4) von einer Unterlage 9 aus einkristallinem, arsendotiertem Silizium vom η-Typ mit einem spezifischen Widerstand von 0,01 Ohm · cm ausgegangen. Durch übliche Techniken wird darauf eine epitaktische Schicht 10 mit einer Dicke von 7 μπι und mit einem spezifischen Widerstand von 0,5 Ohm ■ cm angewachsen.
Auf dieser epitaktischen Schicht 10 wird dann in bekannter Weise eine Schicht 11 aus Siliziumnitrid durch Überleiten von Silan und Ammonia bei einer Temperatur von etwa 10000C während einer so langen Zeit angebracht, daß eine Nitrid-Schicht mit einer Dicke von 0,4 μπι erhalten wird. Diese Nitrid-Schicht wird dann durch photo-lithographische Ätztechniken und durch Anwendung von Phosphorsäure als Ätzmittel in
die Form von Inseln mit Abmessungen von 20 χ 20 μΐη2 gebracht.
Der nicht von Nitrid abgedeckte Teil der Schicht 10 wird über eine Tiefe von etwa 1,5 μπι weggeätzt (gestrichelte Einsenkungen 12 in Fig.4) um die Volumenzunahme bei der darauf erfolgenden Oxydation auszugleichen.
Die so erhaltene Struktur wird darauf einer Oxydationsbehandlung durch Überleiten von Dampf bei 100O0C während 36 Stunden unterworfen. Es entsteht |0 dann (siehe Fig.5) auf den nicht von Nitrid abgedeckten Teilen der Schicht 10 eine Oxydschicht 2 mit einer Dicke von 3 μηι, während das unter dem Nitrid liegende Silizium vor der Oxydation abgeschirmt wird. Die Einsenkungen 12 werden dabei ausgefüllt, so daß wieder eine nahezu flache Oberfläche nach dem Entfernen der Nitrid-Schicht 11 erhalten wird. Während dieser Oxydation verschiebt sich außerdem die Grenzschicht zwischen der Unterlage 9 und der epitaktischen Schicht 10 durch Diffusion von Dotierungselementen aus der Unterlage in Richtung auf die Oberfläche um etwa 1 bis 2 μηι.
Nach dem Wegätzen des Nitrids wird die Oberfläche der Schicht in üblicher Weise einer Phosphordiffusion unterworfen, wodurch (siehe F i g. 5) in den Siliziumgebieten 3 eine hochditierte, η-Typ Oberflächenschicht 6 mit einer Dicke von etwa 0,1 μιη entsteht.
Darauf werden durch Aufdampfen und durch Anwendung bekannter photoüthographischer Ätzungstechniken auf der Oberfläche Aluminiumstreifen 4 (siehe Fig.6) angebracht, die mit den hochdotierten Schichten 6 einen ohmschen Kontakt herstellen.
Dann wird auf der Schicht ein elektrisch isolierender Träger angebracht. Zu diesem Zweck wird eine Glasplatte 8 auf etwa 200 bis 2500C erwärmt, worauf Polyvinylacetat-Pulver auf die Glasplatte gebracht wird, das schmilzt und eine flüssige Schicht 7 bildet, auf der der Halbleiterkörper mit der Seite des Musters 2 angebracht wird. Durch anodisches Ätzen in Fluorwasserstoffsäure mit einer Konzentration von etwa 5 Gewichtsprozent, wobei der positive Pol ζ. B. an zu diesem Zweck frei liegende Teile der Metallbahnen 4 angeschlossen werden kann, wird darauf die hochdotierte Unterlage 9 entfernt. Der Ätzstrom beträgt etwa 0,5 A/cm2. Beim Erreichen der Grenzschicht zwischen Unterlage und epitaktischer Schicht beendet sich das Ätzen praktisch vollkommen.
Der verbleibende Teil 13 (siehe F i g. 6) der epitaktischen Schicht wird darauf durch chemisches Ätzen, z. B. in einem HF—HNO3 Gemisch, oder durch Schleifen entfernt. Dies ergibt die Struktur nach F i g. 7.
Darauf wird auf die durch diese Materialentfernungsbehandlungen aufgedeckte Oberfläche eine Goldschicht 16 aufgedampft, die durch bekannte Ätz- und Maskierungstechniken praktisch auf die Siliziuminseln beschränkt wird. Diese Goldschicht bildet mit dem Silizium einen gleichrichtenden Kontakt. Darauf werden durch Aufdampfen und Ätzen die Aluminiumspuren 5 angebracht, die über die zwischenliegende Goldschicht 16 mit dem Silizium verbunden sind.
Zum Kontaktieren der zwischen dem Träger 7 und der Oberflächenschicht (2,3) liegenden Aluiminiumbahnen 4 (siehe die Figuren 1, 3) werden in dem Muster 2 Öffnungen 14 geätzt und auf der von dem Träger abgewandten Seite Aluminium-Anschlußleiter 15 angebracht, die durch die Öffnungen 14 an die Aluminiumbahnen 4 angeschlossen werden.
Statt eines Trägers aus Polyvinylacetat kann manchmal ein Träger aus polykristallinischem Silizium vorteilhaft angebracht werden. Statt Aluminium wird dann mit Rücksicht auf Temperaturbeständigkeit z. B. Wolfram verwendet.
In diesem Beispiel wird zunächst das Oxydmuster 2 angebracht, worauf die Materialentfernungsbehandlung ausgeführt wird. Man kann auch erst die Materialentfernungsbehandlung durchführen und dann durch örtliche Oxydation der erhaltenen Schicht über die ganze Schichtdicke das Oxydmuster anbringen. In diesem Falle wird ein Träger, der der Oxydationstemperatur widerstandsfähig ist, z. B. aus polykristallinem Silizium verwendet, während auch die zwischen Träger und Schicht vorhandenen leitenden Spuren aus temperatur- und oxydationsbeständigen Materialien bestehen sollen.
F i g. 8 zeigt eine Ansicht in Richtung des Pfeiles in F i g. 9, und F i g. 9 zeigt im Schnitt längs der Linie IX-IX in Fig. 8 einen Teil einer integrierten Schaltung, die durch das hier beschriebene Verfahren hergestellt ist. Es befindet sich dabei (siehe die Figuren 8 und 9) auf dem Träger 21 aus Polyvinylacetat, der an sich auf einer Glasplatte 22 angebracht ist, eine Schicht aus Siliziumgebieten 23 und 24, in denen ein Transistor bzw. eine Diode angebracht sind. Der Transistor hat einen n-Typ Emittergebiet 25, ein p-Typ Basisgebiet 26 und ein η-Typ Kollektorgebiet 27. Die Diode enthält ein p-Typ Gebiet 28 und ein η-Typ Gebiet 29. Die Siliziumgebiete 23 und 24 werden von einem Oxydmuster 30 umgeben, das sich über die ganze Dicke der Schicht erstreckt. Der Emitter 25 ist durch eine Aluminiumbahn 31 zwischen Träger und Oxyd mit dem p-Typ Gebiet 28 der Diode verbunden. Die Aluminiumbahn 31 ist durch eine in dem Siliziumoxyd geätzte Öffnung 32 mit einem auf der anderen Seite der Schicht angebrachten Anschlußleiter
33 verbunden. Kontaktfenster und Metallschichten sind in F i g. 8 durch gestrichelte Linien angegeben. Das η-Typ Gebiet 29 der Diode ist mit einer Aluminiumbahn
34 und das Kollektorgebiet 27 des Transistors ist mit einer Aluminiumbahn 35 verbunden, während das Basisgebiet 26 mit einer Aluminiumbahn 36 verbunden ist, die in einer Ausnehmung 37 der Schicht auf dem Träger 21 liegt und dort mit der Anschlußkontaktschicht 38 verbunden ist.
Die Herstellung einer solchen integrierten Schaltung ist in den Figuren 10 bis 13 beschränkt im Schnitt dargestellt. Auf einer Unterlage 39 z. B. von 0,02 Ohm ■ cm p-Typ Silizium ist ähnlich wie in dem vorhergehenden Beispiel eine epitaktische Schicht 40 angebracht, die an der Stelle der zu bildenden Siliziumgebiete 23 und 24 mittels Siliziumnitrid 41 maskiert wird. Durch Oxydation wird dann das Muster 30 (siehe Fig. 10) gebildet. Nach dem Entfernen des Nitrids wird eine p-Typ leitende Schicht eindiffundiert zur Bildung des Basisgebiets 26 und des Diodengebiets 28. Darauf wird pyrolytisch über der ganzen Oberfläche eine Oxydschicht 42 angebracht, z. B. durch Zersetzung von Oxysilanen. In der Schicht 42 wird ein Fenster zum Eindiffundieren des Emittergebiets 25 geätzt, worauf Fenster zum Kontaktieren der verschiedenen Zonen geätzt werden, (siehe Fig. 11). Darauf werden durch Aufdampfen und Ätzen (siehe Fig. 12) die Aluminiumbahnen 31 und 36 angebracht, worauf das Ganze (siehe F i g. 13) auf ähnliche Weise wie in dem vorhergehenden Beispiel mittels einer Polyvinylacetat-Schicht 21 auf einer Glasplatte 22 angebracht wird.
Darauf wird auch wie in dem vorhergehenden Beispiel die Unterlage 39 elektrolytisch weggeätzt, worauf der verbleibende Teil der Schicht durch
Schleifen oder Ätzen entfernt wird, bis das Oxydmuster 30 erreicht ist. Nach dem Ätzen der Kontaktöffnung 32 und der Ausnehmung 37 entsteht die Struktur nach Fig. 13. Schließlich werden die Aluminiumbahnen 33, 34 und 35 angebracht, wodurch die endgültige Struktur der Figuren 8 und 9 erhalten wird. Zum Herstellen eines guten ohmschen Kontaktes zwischen dem Aluminium und den η-Typ Zonen i!7 und 29 werden z. B. durch loneneinführung hochdotierte η-Typ Oberflächenschichten 43 gebildet.
Es wird einleuchten, daß in dem Siliziumgebiet mehr als ein Bauelement und unter Umständen eine vollständige Schaltung aus mehreren Transistoren, Dioden, Widerständen, usw. angebracht werden kann. F.s kann bei Durchführung des Verfahrens eine Anzahl durch elektrisch isolierende Gebiete voneinander getrennter, integrierter Schaltungen zusammengebaut werden.
Fig. 14 veranschaulicht, wie durch Anwendung des Verfahrens in einfacher Weise in einer einzigen Schichtenstruktur npn- und pnp-Transistoren dadurch integriert werden können, daß auf beiden Seiten der Schicht Oberflächenzonen eindiffundiert werden. Auf dem Träger 50 aus polykristallinem Silizium ist eine Schicht aus Siliziumgebieten angebracht, in denen Transistoren 51 und 52 und ein über die ganze Dicke der Schicht versenktes Oxydmuster 53 aus Siliziumoxyd angebracht sind. Der Transistor 51 hat eine p-Typ Emitterzone 54, eine η-Typ Basiszone 55 und eine p-Typ Kollektorzone 56. Der Transistor 52 hat eine n-Typ Emitterzone 57, eine p-Typ Basiszone 58 und eine n-Typ Kollektorzone 59. Die beiden Kollektorzonen 56 und 59 sind durch Wolframbahnen kontaktiert, die auf den außerhalb der Schicht (51, 52, 53) herausragenden Teilen des Trägers 50 frei liegen und mit Anschlußleitern versehen werden können. Die Emitter-Anschlußleiter 62 und 64 sowie der Anschlußleiter 63, der die beiden Basiszonen verbindet, bestehen aus Aluminiumbahnen. Zum Erzielen eines guten ohmschen Kontaktes auf der Basiszone 55 ist eine hochdotierte n-Typ Zone 65 eindiffundiert.
Diese integrierte Struktur läßt sich auf ähnliche Weise wie vorstehend beschrieben herstellen. Es wird dabei zunächst in einer epitaktischen n-Typ leitenden Schicht mit der gleichen Dotierung wie die Zonen 55 und 59 das Oxydmuster 53 angebracht. Darauf wird selektiv in eines der Siliziumgebiete die p-Typ Zone 56 in üblicher Weise eindiffundiert, worauf mit den Wolframbahnen 60 und 61 durch Zerstäubung und Maskierung in bekannter Weise ohmsche Kontakte mit den Zonen 56 und 59 hergestellt werden. Darauf wird auf dieser Seite der Schicht unter Anwendung allgemein bekannter Techniken z. B. durch Zersetzung von Siliziumtetrachlorid eine Schicht 50 aus polykristallinem Silizium angebracht Nachdem darauf die Schicht (51, 52, 53) durch Ätzen und/oder Schleifen auf der dem Oxydmuster 53 gegenüberliegenden Seite bis zu der Oberflächenschicht beschränkt wird, in die und über deren ganze Dicke das Muster 53 versenkt ist, wird auf der dem Träger 50 gegenüber liegenden Seite der Schicht wieder auf pyrolytischem Wege eine Oxydschicht angebracht. Durch in dieser Oxydschicht geätzte Fenster werden nacheinander die p-Typ Zonen 54 und 58 und dann die n-Typ Zonen 57 und 65 eindiffundiert. In der nach diesen Diffusionen auf der Oberfläche vorhandenen Oxydschicht 66 werden in üblicher Weise
ίο Kontaktöffnungen geätzt, worauf die Aluminiumspuren 62, 63 und 64 durch bekannte Aufdampf- und Ätztechniken angebracht werden. Zum Aufdecken der Wolframanschlußleiter 60 und 61 werden schließlich Teile 67 und 68 des Oxydmusters 53 unter Anwendung
■5 üblicher Maskierungs- und Ätzverfahren entfernt.
Die Struktur nach Fig. 14 kann dadurch erzielt werden, daß auf beiden Seiten der Schicht (51, 52, 53) Diffusionen durchgeführt werden können und daß Kontakte hergestellt werden können, was durch das Verfahren ermöglicht wird.
Nicht nur in den Siliziumgebieten, sondern gewünschtenfalls auch in oder auf dem Oxydmuster, können bestimmte Bauelemente angebracht werden. Fig. 15 zeigt in einer Draufsicht und Fig. 16 in einem Querschnitt längs der Linie XVI-XVI einen Teil einer Halbleitervorrichtung, wobei auf einer Schicht mit einem Oxydmuster 83 auf einem isolierenden Träger 84 beiderseits des Oxydmusters 83 Metallbahnen 81 und 82 angebracht sind, die mit Metallschichten Ci und C2 verbunden sind, die mit dem zwischenliegenden Teil des Musters 83 einen Kondensator bilden.
Es kann z. B. die epitaktische Siliziumschicht, von der ausgegangen wird, auf einer nicht aus Silizium bestehenden Unterlage z. B. einer IH-V Verbindung angebracht werden. Weiterhin können außer dem erwähnten Oxydmuster noch andere von Silizium abweichende Materialien in der Oberflächenschicht vorhanden sein. Es können auch in demselben, ununterbrochenen Siliziumgebiet mehrere Bauelemente untergebracht werden, die außerdem untereinander integriert sein können. Zum Durchführen der selektiven Diffusionen können weiter außer den erwähnten pyrolytischen Oxydschichten andere Maskierungsschichten z. B. Nitridschichten verwendet werden. Es lassen sich auch andere als die erwähnten Bauelemente anbringen, wie Widerstände, Feldeffekt Transistoren, lichtempfindliche Elemente wie Photowiderstände, Sonnenzellen, Phototransistoren, opto-elektronische Elemente oder Detektoren für elektro-magnetische und/oder korpuskulare Strahlung, usw. Schließlich kann es unter Umständen auch vorteilhaft sein, andere als die erwähnten Trägermaterialien anzuwenden, z. B. statt elektrisch isolierender Träger metallische Träger wie Molybdän, wobei eine gute Kühlung und niedrige Reihenwiderstände erhalten werden können, wenn die angewandte Schaltung die Verwendung eines metallischen Trägers erlaubt.
Hierzu 4 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    I. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem mindestens ein Halbleiterbauelement aufweisenden Halbleiterkörper, bei dem in eine aus Silizium bestehende Oberflächenschicht ein die gesamte Dicke der Oberflächenschicht durchsetzendes, praktisch flaches, schichtenartiges Oxydmuster versenkt wird, bei dem der Halbleiterkörper bis auf die Oberflächenschicht dadurch abgetragen wird, daß er auf der dem Oxydmuster gegenüberliegenden Seite einer Materialentfernungsbehandlung unterworfen wird und bei dem in den vom Oxydmuster begrenzten Siliziumgebieten der Oberflächenschicht Halbleiterbauelemente erzeugt werden, deren pn-Übergänge höchstens eine Oberfläche der Siliziumgebiete schneiden, dadurch gekennzeichnet, daß das Oxydmuster (2; 30; 53) aus Siliziumoxyd besteht und durch Oxydation der Oberflächenschicht (10) hergestellt wird, wobei Teile der Siliziumoberfläche vor der Oxydation mit einer die Oxydation verhindernden Maske (11; 41) abgedeckt werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zunächst das Oxydmuster (2; 30; 53) angebracht wird, worauf die Materialentfernungsbehandlung durchgeführt wird.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Materialentfernungsbchandlung das Oxydmuster angebracht wird.
    4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß vor der Durchführung der Materialentfernungsbehandlung der Halbleiterkörper mit der Musterseite auf einem elektrisch isolierenden Träger (7,8; 21,22) angebracht wird.
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberflächenschicht (10) eine Dicke von maximal 5 μπι iiat.
    6. Verfahren nach einem der Anspruchs 1 bis 5, dadurch gekennzeichnet, daß die Oberflächenschicht (10) einen Teil einer auf einer Unterlage aus Halbleitermaterial angebrachten epitaktischen Schicht bildet.
    7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Materialentfernung wenigstens teilweise durch Anwendung einer elektrolytischen Ätzmethode erfolgt.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine elektrolytische Ätzmethode angewandt wird, bei der vor dem Erreichen des Oxydmusters der Ätzvorgang sich selbsttätig an einer im Halbleiterkörper vorhandenen Grenzschicht zwischen unterschiedlich dotierten Gebieten beendet.
    9. Verfahren nach Anspruch 2 und 4, dadurch gekennzeichnet, daß vor dem Anbringen des isolierenden Trägers (7, 8; 21, 22) auf der Oberflächenschicht minditens eine Metallbahn (4; 36, 31) angebracht wird, die mit einem Bauelement verbunden ist.
    10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daG auf beiden Seiten der Oberflächenschicht mindestens eine Metallbahn (4, 5; 31, 35; 63, 60) angebracht wird, die mit einem Bauelement einen Kontakt herstellt.
    ti. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß auf beiden Seiten der Oberflä-
    chenschicht Metallbahnen (81, 82) angebracht werden, die sich auf beiden Seiten des Oxydmusters kreuzen.
    12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Metallbahnen (81,82) mit je einer Metallschicht (Ci, C2) verbunden werden, wobei die Metallschichten einander gegenüberliegen und mit dem zwischenliegenden Teil des Oxydmusters einen Kondensator bilden.
    13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß auf beiden Seiten der Oberflächenschicht eine Gruppe zueinander praktisch paralleler Metallbahnen (4,5) angebracht wird, wobei die Gruppen sich kreuzen und an mindestens einem Kreuzungspunkt ein inselartiges Siliziumgebiet (3) vorhanden ist, in dem ein Bauelement hergestellt wird, das einen Kontakt mit den beiden sich kreuzenden Metallbahnen (4,5) herstellt.
    14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in dem Oxydmuster (30) eine Öffnung (32) geätzt wird und daß auf der von dem Träger (21, 22) abgewandten Seite ein Anschlußleiter (33) angebracht wird, der sich durch diese öffnung an eine auf der Trägerseite angebrachte Metallbahn (31) anschließt.
    15. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein Träger (50) aus polykristallinen! Silizium angebracht wird.
    16. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein Träger (7; 21) aus Polyvinylacetat angebracht wird.
DE1764281A 1967-05-13 1968-05-08 Verfahren zum Herstellen einer Halbleitervorrichtung Expired DE1764281C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6706735A NL6706735A (de) 1967-05-13 1967-05-13

Publications (3)

Publication Number Publication Date
DE1764281A1 DE1764281A1 (de) 1971-06-16
DE1764281B2 DE1764281B2 (de) 1977-11-03
DE1764281C3 true DE1764281C3 (de) 1978-06-29

Family

ID=19800123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764281A Expired DE1764281C3 (de) 1967-05-13 1968-05-08 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (12)

Country Link
US (1) US3602982A (de)
AT (1) AT318001B (de)
BE (1) BE715099A (de)
BR (1) BR6898980D0 (de)
CH (1) CH500591A (de)
DE (1) DE1764281C3 (de)
DK (1) DK119934B (de)
ES (1) ES353793A1 (de)
FR (1) FR1571529A (de)
GB (1) GB1222898A (de)
NL (1) NL6706735A (de)
SE (1) SE350152B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789276A (en) * 1968-07-15 1974-01-29 Texas Instruments Inc Multilayer microelectronic circuitry techniques
NL6910274A (de) * 1969-07-04 1971-01-06
US3701696A (en) * 1969-08-20 1972-10-31 Gen Electric Process for simultaneously gettering,passivating and locating a junction within a silicon crystal
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3944447A (en) * 1973-03-12 1976-03-16 Ibm Corporation Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
DE2432544C3 (de) * 1974-07-04 1978-11-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
JPS5247686A (en) * 1975-10-15 1977-04-15 Toshiba Corp Semiconductor device and process for production of same
US4384299A (en) * 1976-10-29 1983-05-17 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
US4261003A (en) * 1979-03-09 1981-04-07 International Business Machines Corporation Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
US4510516A (en) * 1982-02-01 1985-04-09 Bartelink Dirk J Three-electrode MOS electron device
US4599792A (en) * 1984-06-15 1986-07-15 International Business Machines Corporation Buried field shield for an integrated circuit
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5592022A (en) * 1992-05-27 1997-01-07 Chipscale, Inc. Fabricating a semiconductor with an insulative coating
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5488012A (en) * 1993-10-18 1996-01-30 The Regents Of The University Of California Silicon on insulator with active buried regions
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
NL297601A (de) * 1962-09-07 Rca Corp
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3477886A (en) * 1964-12-07 1969-11-11 Motorola Inc Controlled diffusions in semiconductive materials
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix

Also Published As

Publication number Publication date
US3602982A (en) 1971-09-07
NL6706735A (de) 1968-11-14
BR6898980D0 (pt) 1973-01-11
GB1222898A (en) 1971-02-17
FR1571529A (de) 1969-06-20
DE1764281B2 (de) 1977-11-03
AT318001B (de) 1974-09-25
BE715099A (de) 1968-11-13
DE1764281A1 (de) 1971-06-16
SE350152B (de) 1972-10-16
DK119934B (da) 1971-03-15
CH500591A (de) 1970-12-15
ES353793A1 (es) 1970-03-01

Similar Documents

Publication Publication Date Title
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2745857C2 (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1514818C3 (de)
DE2410786C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1789206C3 (de) Feldeffekt-Transistor
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung
DE2028632A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee