DE1514818C3 - - Google Patents

Info

Publication number
DE1514818C3
DE1514818C3 DE1514818A DE1514818A DE1514818C3 DE 1514818 C3 DE1514818 C3 DE 1514818C3 DE 1514818 A DE1514818 A DE 1514818A DE 1514818 A DE1514818 A DE 1514818A DE 1514818 C3 DE1514818 C3 DE 1514818C3
Authority
DE
Germany
Prior art keywords
semiconductor
areas
solid
components
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1514818A
Other languages
English (en)
Other versions
DE1514818A1 (de
DE1514818B2 (de
Inventor
Klaus Dipl.-Phys.Dr. 7100 Heilbronn Hennings
Hans-Juergen Dipl.-Phys.Dr. 8050 Freising Schuetze
Gerhard Dipl.-Phys. 7900 Wiblingen Ulbricht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19511514818 priority Critical patent/DE1514818A1/de
Priority to GB19762/66A priority patent/GB1144328A/en
Priority to US548279A priority patent/US3462650A/en
Priority to FR60652A priority patent/FR1524053A/fr
Publication of DE1514818A1 publication Critical patent/DE1514818A1/de
Publication of DE1514818B2 publication Critical patent/DE1514818B2/de
Application granted granted Critical
Publication of DE1514818C3 publication Critical patent/DE1514818C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

kehrter Vorspannung sogar galvanisch mit dem übri- Ein anderes Ausführungsbeispiel der erfindungsge-
gen Halbleiterkörper verbunden. Ihr Leitungswider- mäßen Festkörperschaltung ist im Querschnitt in stnnd ist außerordentlich hoch und außerdem stößt Fig.2 dargestellt. Aus einem Halbleiterkörper, der die Herstellung durch Diffusionsverfahren von der z.B. wie in dem Ausführungsbeispiel der Fig. 1 mit Oberfläche aus auf größte Schwierigkeiten. 5 einer Isolierschicht 2 und einer Trägerschicht 3 be-
Der Erfindung liegt die Aufgabe zugrunde, eine deckt wurde, sind die einkristallinen Bereiche 4 und Festkörperschaltung anzugeben, die die oben ange- 16 mittels eines Maskierungs- und Ätzprozesses erführten Nachteile nicht aufweist. zeugt worden. An deren Oberfläche wurden wieder Zur Lösung dieser Aufgabe wird bei einer Fest- niederohmige Schichten 6 erzeugt und diese mit der körperschaltung der eingangs erwähnten Art nach io Isolierschicht 7 und der Trägerschicht 8, welche einder Erfindung vorgeschlagen, daß die Leitungsver- geebnet wird, bedeckt. Dann werden unterhalb der bindungen durch Isolierschichten vom Halbleiterkör- Bereiche 16 von unten her Vertiefungen 17 in die per getrennt sind. Trägerschicht 8 ζ. B. hineingeätzt, vorzugsweise mit-Ein Ausführungsbeispiel der erfindungsgemäßen tels eines selektiven, nur das Halbleitermaterial 8 und Festkörperschaltung ist in F i g. 1 in verschiedenen 15 nicht die Isolierschicht 7 angreifenden Ätzmittels, Herstellungsstufen im Querschnitt dargestellt. In der und zwar so lange, bis die untere Fläche der Bereiche F i g. 1 a ist 1 der Halbleiterkörper, auf dem eine Iso- 16 freigelegt ist. Dann wird die Unterseite der Anlierschicht 2, z.B. eine Oxydschicht, und eine Ordnung mit einer Isolierschicht 9 bedeckt. Nun wer-Trägerschicht 3 aus z. B. polykristallinem Halbleiter- den unterhalb und oberhalb der Bereiche 16 Öffnunmaterial aufgetragen wurden. Durch eine entspre- 20 gen in den Isolierschichten 2 und 9 und darin ohmchende, gegebenenfalls doppelt ausgeführte Maskie- sehe Kontakte 11 hergestellt. Der Widerstand 13 ist rung der Unterseite des Halbleiterkörpers 1 wird die- wieder durch die Leitungsbahn 14, welche entlang ser von unten her mit Hilfe eines vorzugsweise selek- der schrägen Wand der Vertiefung 17 geführt ist, über tiven Ätzverfahrens derart abgetragen, daß einkri- den Bereich 16 und die Leitungsbahn 15 mit der KoI-stalline, zum Teil pastenförmige Bereiche 4 bzw. S 25 lektorzone des Transistors 10 verbunden, stehenbleiben, wie dies in F i g. 1 b zu sehen ist. Nun Es ist auch möglich, die einkristallinen Bereiche 4 werden in die Halbleiterbereiche 4 und die Pfosten 5 und 16 in der Weise zu erzeugen, daß man eine entder Anordnung Fremdatome vom gleichen Leitungs- sprechende Struktur an der Unterseite eines einkrityp wie der Halbleiterkörper 1 eindiffundiert, so daß stallinen Halbleiterscheibchens durch Ausätzen des an der Oberfläche der Halbleiterbereiche 4 und der 3° übrigen Materials mit einer geeigneten Maskierung Pfosten 5 die niederohmigen Schichten 6 entstehen. herstellt. Die so erzeugte Oberfläche mit herausste-Dabei ist es auch möglich, die niederohmigen Schich- henden Bereichen 4 und 16 wird nun mit den niederten 6 statt durch Diffusion durch Abscheidung metal- ohmigen Zonen 6, der Isolierschicht 7 und der vorlisch leitender Schichten zu erzeugen und letztere da- zugsweise aus polykristallinem Halbleitermaterial benach eventuell noch einzulegieren. Daraufhin wird 35 stehenden Trägerschicht 8 versehen, die anschließend die Unterseite der Anordnung mit der Isolier- wieder eingeebnet wird. Nun wird die Oberseite des schicht 7 versehen und darauf eine z. B. polykristal- Halbleiterscheibchens so weit abgetragen, bis die Beline Trägerschicht 8 abgeschieden, welche anschlie- reiche 4 und 16 als einkristalline Inseln gewünschter ßend z.B. durch mechanisches Schleifen eingeebnet Dicke stehenbleiben, und danach wird die Isolier- und so weit wieder abgetragen wird (in der F i g. 1 b 40 schicht 2 aufgebracht. Die weiteren Arbeitsgänge erbis zur Höhe der gestrichelten Linie), daß die untere folgen so, wie es schon oben beschrieben wurde. Fläche der Pfosten 5 der Anordnung freigelegt wird. Ein weiteres Ausführungsbeispiel der erfindungs-Danach wird die Isolierschicht 9 auf die Unterseite gemäßen Festkörperschaltung ist in F i g. 3 dargeauf gebracht, wie dies die Fi g. 1 c zeigt. Die Träger- stellt. Ein Halbleiterkörper wird wieder mit einer Iso- j ■ schicht 3 wird jetzt wieder entfernt. Nach dem Ein- 45 Iierschicht2 und einer Trägerschicht bedeckt und ' bringen aktiver Bauelemente in die einkristallinen dann werden unterhalb der Isolierschicht kompakte Halbleiterbereiche 4, z. B. des Transistors 10, werden einkristalline Bereiche 4 und ringförmige einkristaldie Isolierschichten 2 und 9 auf beiden Seiten der An- line Bereiche 18 erzeugt, wie dies im Querschnitt die Ordnung über den Pfosten 5 durchbrochen und in F i g. 3 a zeigt. Nach dem Aufbringen der Isolierden dadurch entstandenen Öffnungen der Isolier- 50 schicht 7 wird auf die Unterseite der Anordnung die schichten z. B. legierte ohmsche Kontakte 11 im hochdotierte polykristalline Halbleiterschicht 8 abge-Halbleitermaterial der Pfosten erzeugt. Zur Herstel- schieden. Nach Einebnung und Abtragung der lung einer niederohmigen Verbindung zwischen den Schicht 8 bis zur unteren Fläche der Ringbereiche 18 niederohmigen Schichten 6 und den ohmschen Kon- entstehen dann im Innern dieser Bereiche die niedertakten 11 werden z.B. schon gleichzeitig mit der bei 55 ohmigen isolierten Gebiete 19, die durch ohmsche der Erzeugung der Transistoren 10 angewandten Kontakte 11 über entsprechende Leitungsbahnen mit Emitterdiffusion niederohmige Bereiche 12 unterhalb den Bauelementen in Verbindung stehen. Diese ringder Isolierschicht 2 erzeugt. Nun werden auf beide förmige Isolation der Leitungsverbindungen besitzt Seiten der Halbleiteranordnung passive Bauelemente den Vorteil, daß bei ihr die Diffusion zur Erzeugung und Leitungsbahnen aufgebracht, wobei zur Herstel- 60 niederohmiger Schichten an der Oberfläche der Pfolung von Leitungsverbindungen zwischen den beiden sten wegfällt und außerdem infolge der beiden kon-Seiten der Anordnung die Leitungsbahnen an die zentrisch angeordneten Isolierschichten 7 die verKontaktstellen 11 herangeführt werden. Als Beispiel bleibende Nebenschlußkapazität der Pfosten noch ist in der F i g. 1 c der Kollektorwiderstand 13 auf die geringer ist als bei den einfach isolierten Pfosten 5. untere Isolierschicht 9 aufgebracht und durch die 65 Natürlich können die ringförmigen isolierten Be-Leitungsbahn 14, den Pfosten 5 und die Leitungs- reiche 18 ebenfalls als Leitungsverbindung benutzt bahn 15 mit der Kollektorzone des Transistors 10 werden, wenn es auf die Kapazitäten und den Leiverbunden. tungsbahnwiderstand nicht ankommt. In der Fi g. 3 b
ist die erfindungsgemäße Festkörperschaltung der F i g. 3 a in Aufsicht von oben dargestellt. Bei den ringförmigen isolierten Bereichen kann auch in gleicher Weise verfahren werden wie in F i g. 2, so daß die ringförmigen Bereiche 18 die gleiche Höhe erhalten wie die Bereiche 4. Die Bereiche 19 innerhalb der Bereiche 18 werden dann wieder in den Vertiefungen 17 kontaktiert.
Ein letztes Ausführungsbeispiel der erfindungsgemäßen Festkörperschaltung sei schließlich in der F i g. 4 gezeigt. Es entsteht z. B. aus der Halbleiteranordnung der F i g. 1 oder 2, wenn das Halbleitermaterial der Pfosten 5 oder der Bereiche 16 durch einen selektiven Ätzprozeß entfernt wird (die Diffusion zur Erzeugung der niederohmigen Schichten 6 wird dann selbstverständlich fortgelassen). Auf diese Weise entstehen Löcher 20 durch den Halbleiterkörper hindurch, auf deren mehr oder weiniger schräge Wände Leitungsbahnen von beiden Seiten aufgebracht werden, derart, daß sie in Verbindung gelangen. Es ist
auch möglich, die Löcher direkt in einen vorgegebenen Halbleiterkörper hineinzuätzen und erst anschließend die Lochwandungen mit Isolierschichten zu überziehen. Im Fall der F i g. 4 berührt dann z. B. die von unten aufgebrachte Leitungsbahn 14 die von oben aufgebrachte Leitungsbahn 15 an der Kante 21. Werden als Halbleiterkörper 1 durch epitaktische Abscheidung erzeugte Halbleiterkörper mit einem niederohmigen Substrat verwendet, so ist es auch möglich — besonders in dem Fall, wenn es nicht exakt auf die Größe des Bahnwiderstandes der Leitungsverbindungen durch die Halbleiteranordnung hindurch ankommt — in den Ausführungsbeispielen der F i g. 1 und 2 die Diffusion zur Erzeugung der niederohmigen Schichten 6 fortzulassen. In den meisten Fällen wird die niederohmige Schichte jedoch ohnedies zur Erzielung eines niederohmigen Kollektoranschlusses des Transistors 10 angewendet, so daß in solchen Fällen kein zusätzlicher Arbeitsgang notwendig ist.
Hierzu 1 Blatt Zeichnungen
409 522/308

Claims (1)

  1. Patentansprüche:
    1. Festkörperschaltung, bestehend aus einem Halbleiterkörper mit darin angeordneten aktiven Bauelementen und auf zwei einander gegenüberliegenden Seiten des Halbleiterkörpers befindlichen Isolierschichten mit darauf aufgebrachten Leitungsbahnen und passiven Bauelementen, bei der auf den einander gegenüberliegenden Seiten der Anordnung befindliche Anschlüsse der Bauelemente und/oder Leitungsbahnen über den Halbleiterkörper durchstoßende Leitungsverbindungen miteinander verbunden sind, dadurch gekennzeichnet, daß diese Leitungsverbindüngen (5, 6, 11, 12; 16, 11, 12; 19, 11) durch Isolierschichten (7) vom Halbleiterkörper (1, 8) getrennt sind.
    2. Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus polykristallinem Halbleitermaterial· (8) mit eingebetteten einkristallinen Halbleiterbereichen (4, 5, 16, 18) besteht, von denen einige (4) aktive Halbleiterbauelemente (10) enthalten und andere (5, 16, 18) als Leitungsverbindungen dienen, und daß die einkristallinen Halbleiterbereiche durch Isolierschichten (7) vom polykristallinen Halbleitermaterial (8) getrennt sind.
    3. Festkörperschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die als Leitungsverbindungen dienenden einkristallinen Halbleiterbereiche (5, 16, 18) sich im polykristallinen Halbleitermaterial (8) von der Ober- bis zur Unterseite der Anordnung erstrecken und bis auf Kontaktfenster (11) ringsum von den Isolierschichten (7, 2) umschlossen sind.
    4. Festkörperschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die als Leitungsverbindungen dienenden Halbleiterbereiche (5, 16, 18) an ihrer Oberfläche niederohmige Schichten (6) vom gleichen Leitungstyp wie diese Halbleiterbereiche besitzen.
    5. Festkörperschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Isolierschichten (7, 2) an der Ober- und Unterseite der durchgehenden Halbleiterbereiche (5, 16, 18) öffnungen besitzen und in diesen öffnungen ohmsche Kontakte (11) hergestellt sind, welche mit den Leitungsbahnen (14, 15) auf der Anordnung in Verbindung stehen.
    6. Festkörperschaltung nach Anspruch 3,4 oder 5, dadurch gekennzeichnet, daß sich die durchgehenden Halbleiterbereiche (16) in Vertiefungen (17) des Halbleiterkörpers (8) befinden.
    7. Festkörperschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß im polykristallinen Halbleitermaterial (8) von der Ober- zur Unterseite der Anordnung durchgehende ringförmige einkristalline Halbleiterbereiche (18) eingebettet sind, die ringsum von Isolierschichten (7, 2) umschlossen sind und niederohmige polykristalline Gebiete (19) umschließen, und daß die ringförmigen (18) und oder die von ihnen umschlossenen (19) Gebiete die Leitungsverbindungen bilden.
    8. Festkörperschaltung nach Anspruch 7, dadurch gekennzeichnet, daß an der Ober- und Unterseite der ringförmigen einkristallinen Bereiche
    (18) und/oder der von ihnen umschlossenen polykristallinen Gebiete (19) ohmsche Kontakte (11) in Öffnungen der Isolierschichten (7,2) hergestellt sind, die mit den Leitungsbahnen (14,15) der Anordnung in Verbindung stehen.
    9. Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß im Halbleiterkörper (8) von der Ober- zur Unterseite der Anordnung durchgehende Löcher (20) angebracht sind, deren Wandungen mit Isolierschichten (9) ausgekleidet sind, auf denen als Leitungsverbindungen dienende Leitungsbahnen (21) zwischen den Anschlüssen der Bauelemente (10, 13) und den Leitungsbahnen (14, 15) auf beiden Seiten der Anordnung verlaufen.
    10. Festkörperschaltung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß der Halbleiterkörper (1) und/oder die einkristallinen Halbleiterbereiche (4, 5, 16, 18) aus einem niederohmigen Substrat mit einer darauf aufgebrachten Epitaxialschicht bestehen.
    11. Verfahren zur Herstellung einer Festkörperschaltung nach Anspruch 1, bei dem ein einkristalliner Halbleiterkörper mit einer Isolierschicht und einer Trägerschicht z. B. aus polykristallinem Halbleitermaterial bedeckt wird, dadurch gekennzeichnet, daß daraufhin aus dem einkristallinen Halbleiterkörper (1) von unten her einkristalline, zum Teil pfostenförmige Halbleiterbereiche (4, 5, 16, 18) z. B. mit Hilfe eines selektiven Ätzverfahrens hergestellt werden, dann diese Halbleiterbereiche an ihrer Oberfläche mit niederohmigen Schichten (6) von gleichem Leitungstyp wie der Halbleiterkörper (1) versehen werden, z. B. durch Eindiffusion von Fremdatomen oder Einlegieren metallischer leitender Schichten, danach auf die Unterseite der Anordnung eine Isolierschicht (7) und darauf eine z. B. polykristalline Trägerschicht (8) aufgebracht werden, anschließend diese Trägerschicht eingeebnet und so weit, eventuell nur stellenweise, wieder abgetragen wird, daß die untere Fläche der pfostenförmigen Halbleiterbereiche (5, 18) der Anordnung freigelegt wird, dann die Unterseite mit einer Isolierschicht (9) überzogen und die anfänglich aufgebrachte Trägerschicht (3) wieder entfernt wird, daraufhin aktive Bauelemente (10) in den übrigen einkristallinen Halbleiterbereichen (4) erzeugt werden, dann ohmsche Kontakte (11) auf beiden Seiten in den pfostenförmigen Halbleiterbereichen (5, 18) hergestellt werden und abschließend auf beide Seiten der Anordnung passive Bauelemente (13) und Leitungsbahnen (14, 15), welche mit den ohmschen Kontakten (11) der pfostenförmigen Halbleiterbereiche (5, 18) in Verbindung stehen, aufgebracht werden.
    12. Verfahren zur Herstellung einer Festkörperschaltung nach Ansprach 7 oder 8, bei dem ein einkristalliner Halbleiterkörper mit einer Isolierschicht und einer Trägerschicht z. B. aus polykristallinem Halbleitermaterial bedeckt wird, dadurch gekennzeichnet, daß dann aus dem einkristallinen Halbleiterkörper (1) von unten her kompakte (4) und ringförmige (18) einkristalline Halbleiterbereiche z. B. mit Hilfe eines selektiven Ätzverfahrens hergestellt werden, danach die Unterseite der Anordnung mit einer Isolierschicht (7) bedeckt wird, nun hierauf eine hochdotierte
    3 4
    polykristalline Halbleiterschicht (8) abgeschieden ser Löcher anschließend mit einer Isolierschicht wird, anschließend diese Halbleiterschicht ein- (9) ausgekleidet werden und dann mit als Leigeebnet und so weit, eventuell nur stellenweise, tungsverbindungen dienenden Leitungsbahnen wieder abgetragen wird, derart, daß die untere (21) versehen werden.
    Fläche der ringförmigen Halbleiterbereiche (18) 5 16. Verfahren zur Herstellung einer Festkör-
    freigelegt wird, daraufhin die Unterseite der An- perschaltung nach einem der Ansprüche 11
    Ordnung mit einer Isolierschicht (9) überzogen bis 15, dadurch gekennzeichnet, daß als Aus-
    und die anfänglich aufgebrachte Trägerschicht gangsmaterial ein Halbleiterkörper (1) aus einem
    (3) wieder entfernt wird, dann aktive Bauele- niederohmigen Substrat mit aufgebrachter Epit-
    mente (10) in den kompakten einkristallinen io axialschicht verwendet wird.
    Halbleiterbereichen (4) erzeugt werden und ohmsche Kontakte (11) auf beiden Seiten in dem von
    den ringförmigen Halbleiterbereichen (18) um- .
    schlossen isolierten niederohmigen Gebieten (19)
    und eventuell auch in den ringförmigen einkri- 15
    stallinen Bereichen (18) hergestellt werden und Die Erfindung betrifft eine Festkörperschaltung,
    schließlich auf beide Seiten der Anordnung pas- bestehend aus einem Halbleiterkörper mit darin an-
    sive Bauelemente (13) und Leitungsbahnen (14, geordneten aktiven Bauelementen und auf zwei ein-
    15), welche mit den ohmschen Kontakten (11) ander gegenüberliegenden Seiten des Halbleiterkör-
    der isolierten Gebiete in Verbindung stehen, auf- 20 pers befindlichen Isolierschichten mit darauf aufge-
    gebracht werden. brachten Leitungsbahnen und passiven Bauelemen-
    13. Verfahren zur Herstellung einer Festkör- ten, bei der auf den einander gegenüberliegenden perschaltung nach Anspruch 1, bei der ein einkri- Seiten der Anordnung befindliche Anschlüsse der stalliner Halbleiterkörper an einer Seite mit Er- Bauelemente und/oder Leitungsbahnen über den hebungen und Vertiefungen versehen wird, da- 25 Halbleiterkörper durchstoßende Leitungsverbindundurch gekennzeichnet, daß dann an der Ober- gen miteinander verbunden sind.
    fläche dieser Seite eine niederohmige Schicht (6) Bei Festkörperschaltungen ist es bisher im allge-
    z. B. durch Diffusion hergestellt wird, nun diese meinen üblich, in die mit einer Passivierungsschicht Seite der Anordnung mit einer Isolierschicht (7) versehene Oberseite eines Halbleiterscheibchens vor- und darauf mit einer Schicht (8) z. B. aus polykri- 30 zugsweise aktive Bauelemente einzubringen und die stallinem Halbleitermaterial bedeckt wird, dann passiven Bauelemente und Leitungsbahnen auf der der Halbleiterkörper von der Oberseite her so Pasivierungsschicht anzuordnen. Die Unterseite des weit abgetragen wird, daß voneinander getrennte Halbleiterscheibchens wird dabei nicht für die Schal- und durch Isolierschichten (7) separierte einkri- tung ausgenutzt; meistens wird das Scheibchen mit stalline Bereiche (4,5, 16, 18) im polykristallinen 35 der Unterseite auf einen Träger bzw. in das Gehäuse Material (8) stehenbleiben, jetzt aktive Bauele- gelötet oder gekittet. Bei diesem Verfahren wird ein mente (10) in einigen der separierten einkristalli- erheblicher Teil der Halbleiteroberfläche als Träger nen Bereiche (4) erzeugt werden, dann die poly- für die passiven Bauelemente benötigt, und zwar erkristalline Halbleiterschicht (8), eventuell nur fordert die für die passiven Elemente benötigte stellenweise, so weit wieder abgetragen wird, daß 40 Fläche sogar häufig ein Vielfaches der Transistordie untere Fläche der nicht mit aktiven Bauele- fläche. Bei Mikro- und Nanowattschaltungen sind menten versehenen einkristallinen Bereiche (5, die verwendeten Transistoren meist besonders klein; 16, 18) freigelegt wird, anschließend diese Seite die erforderlichen hochohmigen Widerstände nehder Anordnung mit einer Isolierschicht (9) verse- men dagegen eine sehr große Fläche ein, so daß die hen wird, daraufhin ohmsche Kontakte (11) auf 45 pro Halbleiterscheibe unterzubringende Schaltungsbeiden Seiten in den zuletzt genannten einkristal- logik praktisch durch den Flächenbedarf der passilinen Bereichen (5, 16, 18) hergestellt werden ven Bauelemente begrenzt wird. In letzter Zeit sind und abschließend auf Ober- und Unterseite der auch Separationsverfahren bekanntgeworden, bei deAnordnung passive Bauelemente (13) und Lei- nen die im Halbleiterkörper dicht unter der Obertungsbahnen (14, 15), die mit den ohmschen 5° fläche angeordneten Halbleiterbauelemente durch Kontakten (11) der einkristallinen Bereiche (5, Isolierschichten vom übrigen Halbleiterkörper iso-16, 18) in Verbindung stehen, aufgebracht wer- liert sind. Hier ist der hohe Flächenanteil der passiden. ven Bauelemente sogar besonders unangenehm, da
    14. Festkörperschaltung nach einem der An- dieses Separationsverfahren die Halbleiterscheiben Sprüche 11 bis 13, dadurch gekennzeichnet, daß 55 verteuert.
    das Halbleitermaterial der einkristallinen Be- Durch Einführung von durch die Halbleiterscheibe reiche (5, 16, 18), welche keine aktiven Bauele- hindurchgehenden leitfähigen, vorzugsweise durch mente (10) enthalten, durch einen selektiven Ätz- Diffusion erzeugten Bereichen ist auch versucht worprozeß derart entfernt wird, daß durchgehende den, die Rückseite der Halbleiterscheibe für die AnLöcher (20) in dem Halbleiterkörper entstehen 60 Ordnung von weiteren Bauelementen auszunutzen, und daß auf die Lochwandungen Leitungsbahnen wobei die Bauelemente auf Ober- und Unterseite der (21) aufgebracht werden, die beide Seiten der Scheibe über die leitfähigen Bereiche miteinander Anordnung miteinander verbinden. verbunden sind. Diese Leitungsverbindungen sind
    15. Verfahren zur Herstellung einer Festkör- durch eine eigenleitende Halbleiterzone und zwei perschaltung nach Anspruch 9, dadurch gekenn- 65 entgegengesetzt gerichtete PN-Übergänge vom Halbzeichnet, daß zur Verbindung der beiden Seiten leiterkörper getrennt.
    der Anordnung Löcher (20) in den Halbleiter- Diffundierte Bereiche sind jedoch über einen
    körper hineingeätzt werden, die Wandungen die- PN-Übergang kapazitiv und bei fehlender oder ver-
DE19511514818 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen Granted DE1514818A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19511514818 DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
GB19762/66A GB1144328A (en) 1951-01-28 1966-05-04 Solid-state circuit consisting of a semiconductor body with active components, passive components, and conducting paths
US548279A US3462650A (en) 1951-01-28 1966-05-06 Electrical circuit manufacture
FR60652A FR1524053A (fr) 1951-01-28 1966-05-06 Circuit à corps solides constitués par une masse semi-conductrice comprenant des composants actifs incorporés et par une couche isolante comprenant des composants passifs, ainsi que par des conducteurs rapportés

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19511514818 DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
DET0028536 1965-05-07

Publications (3)

Publication Number Publication Date
DE1514818A1 DE1514818A1 (de) 1969-05-08
DE1514818B2 DE1514818B2 (de) 1974-05-30
DE1514818C3 true DE1514818C3 (de) 1975-01-02

Family

ID=25752599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511514818 Granted DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen

Country Status (3)

Country Link
US (1) US3462650A (de)
DE (1) DE1514818A1 (de)
GB (1) GB1144328A (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933731C3 (de) * 1968-07-05 1982-03-25 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Herstellen einer integrierten Halbleiterschaltung
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
JPS5329551B2 (de) * 1974-08-19 1978-08-22
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
DE3235839A1 (de) * 1982-09-28 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Halbleiterschaltung
GB2150749B (en) * 1983-12-03 1987-09-23 Standard Telephones Cables Ltd Integrated circuits
US4733290A (en) * 1986-04-18 1988-03-22 M/A-Com, Inc. Semiconductor device and method of fabrication
FR2665574B1 (fr) * 1990-08-03 1997-05-30 Thomson Composants Microondes Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede.
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP2643098B2 (ja) * 1994-12-07 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法並びに画像形成方法
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
IL119227A0 (en) * 1996-09-09 1996-12-05 Scitex Corp Ltd An image for standard camera bodies
US6564018B2 (en) 1996-09-09 2003-05-13 Creoscitek Corporation Ltd. Imaging device for digital photography
EP0981066A1 (de) * 1998-08-20 2000-02-23 Gretag Imaging Ag Lichtdichtesteuerung mittels LCD-Einrichtung
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP4575782B2 (ja) * 2002-12-20 2010-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
CN100365798C (zh) * 2003-06-20 2008-01-30 皇家飞利浦电子股份有限公司 电子器件、组件及制造电子器件的方法
ATE427560T1 (de) 2003-06-20 2009-04-15 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350760A (en) * 1959-02-06 1967-11-07 Texas Instruments Inc Capacitor for miniature electronic circuits or the like
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
NL123575C (de) * 1960-04-01
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers

Also Published As

Publication number Publication date
DE1514818A1 (de) 1969-05-08
DE1514818B2 (de) 1974-05-30
GB1144328A (en) 1969-03-05
US3462650A (en) 1969-08-19

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE1564864B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4445565C2 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2133977C3 (de) Halbleiterbauelement
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1927876C3 (de) Halbleiteranordnung
DE2657822C2 (de)
DE3871896T2 (de) Halbleiteranordnungen mit verbesserter strahlungstoleranz.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee