DE2626739A1 - Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen - Google Patents

Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen

Info

Publication number
DE2626739A1
DE2626739A1 DE19762626739 DE2626739A DE2626739A1 DE 2626739 A1 DE2626739 A1 DE 2626739A1 DE 19762626739 DE19762626739 DE 19762626739 DE 2626739 A DE2626739 A DE 2626739A DE 2626739 A1 DE2626739 A1 DE 2626739A1
Authority
DE
Germany
Prior art keywords
layer
silicon
substrate
electrically insulating
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762626739
Other languages
English (en)
Inventor
William Stanford Johnson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2626739A1 publication Critical patent/DE2626739A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

Verfahren zur Herstellung von monolithisch integrierten Halbleiter schaltungen mit durch Ionenbombardement hervorgerufenen dielektrischen Isolationszonen
Die Erfindung betrifft eine Anordnung wie sie aus dem Oberbegriff des Patentanspruchs 1 hervorgeht.
Eine monolithisch integrierte Halbleiterschaltung enthält in der Regel eine große Anzahl aktiver und passiver Bauelemente in einem Block, gebildet aus einem Halbleitermaterial. Elektrische Verbindungsleitungen zwischen diesen aktiven und passiven Bauelementen sind im allgemeinen an der Halbleiteroberfläche eines solchen Blocks angebracht. In der Regel dient bisher zur Isolation zwischen derartigen Bauelementen jeweils ein entsprechend vorgespannter PN-Übergang. So bilden z.B. P-Diffusionszonen im allgemeinen die Isolation von bipolaren PN~Bauelementen und auch Widerstände und Kondensatoren. Eine derartige Übergangsisolation wird auch bei monolithisch integrierten Halbleiterschaltungen, basierend auf Feldeffekttransistoren verwendet.
609883/0782
ο _
Obwohl die Übergangsisolation eine ausgezeichnete elektrische Isolationswirkung in monolithisch integrierten Halbleiterschaltungen herbeiführt, so geht doch das Bestreben der jüngsten Entwicklung monolithisch integrierter Halbleiterschaltungen dahin, im Bereich digitaler monolithisch integrierter Halbleiterschaltungen Schaltkreise mit größeren ümschaltgeschwindigkeiten bereitzustellen. Bereits seit langem ist nämlich erkannt worden, daß die kapazitive Wirkung der isolierenden PN-Übergänge einen Verlangsamungseffekt auf die Umschaltgeschwindigkeit bei monolithisch integrierten Schaltkreisen herbeiführt. Wenn auch bisher die Forderung nach ausreichenden Umschaltgeschwindigkeiten bei derartigen Schaltkreisen hinreichend zufriedengestellt werden konnte, da bei entsprechenden Frequenzen die kapazitive Wirkung der Übergangsisolation keine Probleme darstelltef so ist doch für die zu erwartenden höheren Anforderungen an die Umschaltgeschwindigkeit der kapazitive Effekt, bedingt durch die Übergangsisolation, ein ganz entscheidendes Problem. Hinzu kommt noch, daß bei Anwendung von Übergangsisolation die Bauelementdichte einen bestimmten Wert nicht überschreiten kann, der mit Anforderungen nach höheren Bauelementdichten wie bei der angestrebten Integration großen Maßstabs nicht in Einklang zu bringen ist. Übergangsisolation zeigt außerdem das Bestreben, parasitäre Transistoreffekte zwischen Isolationszone und daran anstoßenden Halbleiterzonen herbeizuführen. Infolgedessen läßt sich in jüngster Zeit immer mehr das Bestreben erkennen, integrierte Schaltkreise in Verbindung mit dielektrischen Isolationszonen anstelle von Übergangsisolation zu verwenden. In derartigen dielektrisch isolierten Schaltkreisen sind die Halbleiterbauelemente gegeneinander durch isolierende dielektrische Zonen elektrisch isoliert.
FI 974 036
609803/0705
In üblicher Weise sind derartige dielektrische Isolationszonen bei monolithisch integrierten Halbleiterschaltungen durch Bilden entsprechender Ätzkanäle im Halbleitersubstrat entsprechend den gewünschten Isolationszonen gebildet worden. In üblicher Weise wird dabei so vorgegangen, daß eine zusammengesetzte dünne dielektrische Schicht in Form der Grenzschicht zum Halbleitersubstrat und überzogen von einer dickeren Schicht polykristallinen Siliciums niedergeschlagen ist. Dann wird die andere Oberfläche des Halbleitersubstrats entweder mechanisch abgetragen oder chemisch abgeätzt, bis der Unterbereich der vorher eingeätzten Kanäle erreicht ist. übrig bleibt dabei eine Struktur mit einer Anzahl von Halbleitertaschen, die umgeben von der dielektrischen Schicht vom polykristallinen Siliciumsubstrat getragen werden und voneinander durch die Ausläufer oder Finger des polykristallinen Substrats getrennt sind. Solche Strukturen sind in den USA-Patenten ; 3 391 023, 3 332 137, 3 419 956, 3 372 063, 3 575 740, 3 421 205, 3 423 258, 3 423 255 und 3 478 418 beschrieben. j
i Vollständig ausgeführte dielektrische IsolationsZonenstrukturen, wie sie sich aus den oben angegebenen Patenten ergeben, zeigen j jedoch gewisse Nachteile, die sie als nicht ganz erfolgreich bei ;
!Anwendung von Hochgeschwindigkeitsschaltkreisen, wofür sie spezi- i
eil gedacht sind, erscheinen lassen. Derartige Hochgeschwindigkeitstschaltkreise erfordern speziell Strukturen mit oberflächennahen- '
! j
!bzw. flachliegenden Zonen. So hat sich gezeigt, daß Halbleiter- |
: ί
:taschen brauchbar sind, deren Dicke in der Größenordnung von 2,54 pn liegt. Jedoch zeigen die abzuätzenden oder abzuschleifen-I den Halbleitersubstrate aufgrund der Halbleiterscheiben-Behandlungserfordernisse bei Herstellung von monolithisch integrierten Halbleiterschaltkreisen eine Dicke in der Größenordnung zwischen 0,15 bis 012 mm. In Behandlung dieser Halbleiterscheibchen '
zeigen sich aber beträchtliche Schwierigkeiten beim Schleifen, i
Läppen oder Ätzen des 0,15 bis 2 mm starken Materials zu einem j
Substrat mit überhaupt keinen Ungenau!gkeiten, die die 2,5 üm-Ta- j sehen beeinträchtigen könnten.
FI 974 036
609883/07Ö2
Gewisse Lösungen sind angegeben worden, um den größten Teil des Halbleitersubstrats abzutragen, um die Halbleitertaschen übrig zu lassen. Anhand an sich bekannter Verfahren lassen sich selektive anodische elektrochemische Ätzverfahren anwenden, um den größten Teil eines Halbleitersubstrats abzutragen und damit sauber und akkurat die Halbleitertaschen herauszuarbeiten, in denen die Bauelemente gebildet werden sollen.
Die Aufgabe vorliegender Erfindung besteht darin, unter Vermeiden der Notwendigkeit der Anwendung des anodischen, elektrochemischen Ätzvorganges das ursprüngliche Halbleitersubstrat mit möglichst geringem Aufwand wirksam und sauber abzutragen, ohne daß auch mechanische Verfahren wie Schleifen, Läppen oder Polieren zur Anwendung gelangen.
Die Erfindung löst diese Aufgabe wie im Kennzeichen des Patentanspruchs 1 angegeben.
Gemäß der Erfindung wird also ein Ionenbombardements-Verfahren verwendet, wie es an sich aus der Literatur bekannt ist. So beschreiben das USA-Patent 3 622 382 und die Veröffentlichung "Epitaxial Silicon Layers Grown on the Iron Implanted Silicon Layers" von R. J. Daxter u.a. in "Applied Physics Letters", Band 23, Heft Nr. 8, 15. Oktober 1973, Seiten 455 bis 457 Verfahren zur Bildung von monolithisch integrierten Halbleiterschaltungen unter Verwendung dielektrischer Isolationszonen, indem in ein Siliciumsubstrat reagierende Fremdatome, wie Stickstoff, Sauerstoff und Kohlenstoff, eingebracht werden, um anschließend einen Aufheizverfahrensschritt durchzuführen, so daß diese Fremdatome mit dem Silicium zur Bildung einer vergrabenen Schicht bzw. einer Oberflächenunterschicht aus dielektrischem oder isolierenden Material reagieren, wohingegen das Substrat-Silicium oberhalb dieser vergrabenen Schicht im wesentlichen monokristallin bleibt. Dieser Veröffentlichung läßt sich außerdem entnehmen, daß durch Implantieren von Stickstoff eine vergrabene dielektrische Siliciumnitridschicht geringfügig unterhalb der Siliciumoberfläche gebildet
FI 974 036
609883/078?
26 2G7 39
werden kann, ohne daß die im wesentlichen monokristalline Natur des Siliciummaterials oberhalb dieser vergrabenen Zone bzw. Oberflächenunterschicht beeinträchtigt wird, selbst im Hinblick darauf, daß noch oberhalb dieser Oberfläche eine monokristalline Epitaxiesiliciumschicht niedergeschlagen werden muß. Gemäß den weiter hieraus bekannten Verfahrenstechniken wird eine laterale dielektrische Isolation in gleicher Weise durch Bilden dielektrischer Zonen gleicher Zusammensetzung herbeigeführt, indam die Ionenbombardemeiitwirkung sich von den vergrabenen Zonen bis zur Oberfläche entweder des Siliciurasubstrats oder der darüberlie · genden Siliciumepitaxieschicht erstreckt. In derartigen Strukturen dienen die vergrabenen Zonen als Teil der endgültigen dielektrischen Isolation der jeweils vorliegenden monolithischen integrierten Halbleiterschaltungen.
Während die beschriebenen Verfahren zur Bildung derartiger vergrabener dielektrischer Isolationszonen für viele Zwecke brauchbar sind, ist doch die Verwendung auf integrierte Halbleiterschaltungen, bei denen sehr enge Toleranzen hinsichtlich vertikaler Grenzflächen streng einzuhalten sind, nur im beschränkten Maße möglich, da es schwierig ist, die Dicke der dielektrischen vergrabenen Zonen lückenlos zu steuern, die Gleichförmigkeit des dielektrischen Materials innerhalb der vergrabenen Zone oder die Qualität der Grenzfläche zwischen dein dielektrischen Material und dem Silicium zu gewährleisten. Dies trifft insbesondere zu,- wenn Verfahren angewendet werden, die zu relativ dicken dielektrischen Zonen in der Größenordnung von mindestens 1 um führen, was durchaus wünschenswert ist, da sich hiermit relativ niedrige Streukapa-· zitäten einer fertigen monolithischen integrierten Halbleiterschaltung realisieren lassen.
FI 974 036
609883/0
Gemäß vorliegender Erfindung, wird bei einer integrierten Halbleiterschaltungsstruktur eine vollständige dielektrische Isolation gebildetr d.h. Bauelemente in dieser Halbleiterschaltung sind im wesentlichen voneinander lediglich durch elektrisch isolierendes Haterial getrennt, das durch Ionenbombardement gebildet ist. Hierzu wird zunächst eine Oberflächenunterschicht gebildet, die eine unterschiedliche Ätzbarkeit gegenüber dem umgebenden Halbleitersubstrat monokristalliner Struktur besitzt, indem entsprechende Oberflächenbereiche des Substrates mit Ionen wenigstens eines Elements, ausgewählt aus der Elementengruppe, bestehend aus Stickstoff, Sauerstoff und Kohlenstoff, bombardiert wird, wobei das Bombardement für eine Zeitdauer durchgeführt wird, die ausreicht,
19 3
eine Ionenkonzentration von wenigstens 10 Ionen pro cm herbeizuführen und unter Anwenden eines Energieniveaus, das die Ioneneindringtiefe bis zur gewünschten Tiefe unterhalb der betreffenden Oberfläche gewährleistet, wobei im Oberflächenbereich die monokristalline Halbleiterstruktur beibehalten bleibt. Im Anschluß daran wird das bombardierte Substrat auf eine Temperatur aufgeheizt, die ausreicht,- daß die implantierten Ionen mit dem Substrat reagieren können F um so eine Oberflächenunterschicht, bestehend aus Isolationsmaterial zu bilden, wie z.B. Siliciumnitrid- Siliciumdioxid oder Siliciumkarbid.
Als nächstes wird eine Schicht des gleichen Halbleitermaterials wie das des Substrats, auf das Substrat aufgebracht. Da der Oberflächenbereich des Substrats im wesentlichen durch das vorangegangene Ionenbombardement nicht beeinträchtigt ist und im wesentlichen monokristallin geblieben ist, ist sichergestellt, daß die darüber aufgetragene Epitaxieschicht ebenfalls monokristallin sein wird.
FI 974 036
109883/078
Als nächstes wird ein Muster von elektrisch isolierenden Isolationszonen durch die Epitaxieschicht und darüberhinaus durch die Oberfläche des Substrats hindurch in Kontakt mit der Oberflächenunterschicht eingebracht, so daß hierdurch seitlich eine Vielzahl von getrennten Halbleitermaterialzonen entsteht, gewissermaßen als Halbleitertaschen. Das elektrisch isolierende Material ist vorzugsweise derart gewählt, daß die Oberflächenunterschicht eine sehr viel größere Ätzbarkeit in der ausgewählten Ätzlösung aufweist als das isolierende Material. Außerdem wird noch eine Schicht elektrisch isolierenden Materials auf die Oberfläche der Epitaxieschicht aufgebracht, so daß sie mit den vorher eingebrachten Isolationszonen in Verbindung steht.
Dann wird das Substrat z.B. durch Anwendung eines geeigneten Ätzmittels, für das die Oberflächenunterschicht sehr viel mehr ätzbar ist als der Halbleiter, unterhalb der Oberflächenunterschicht abgetragen, so daß diese Oberflächenunterschicht freigelegt wird, um dann die Oberflächenunterschicht abzutragen mit einer Ätzlösung, in der die Oberflächenunterschicht sehr viel mehr ätzbar ist als die Zonen des elektrisch isolierenden Materials, die in die Epitaxieschicht eingebracht sind. Als Ergebnis zeigt sich, daß die planaren Oberflächen der Halbleitertaschen freigelegt sind und so für das nachbringende Einbringen von jeweils die Leitfähigkeit bestimmenden Fremdatomen zugänglich sind, um hiermit die aktiven und passiven Bauelemente der monolithisch integrierten Halbleiterschaltung zu bilden. Anschließend wird dann eine Schicht elektrisch isolierenden Materials oberhalb dieser Halbleitertaschen niedergeschlagen, so daß sich eine monolithisch integrierte Halbleiterschaltungsstruktur ergibt, bei der vollständig dielektrische Isolationsstrukturen angewendet sind; d.h. die einzelnen Bauelemente oder auch Bauelementgruppen in der Scheibe sind gemäß der Erfindung jeweils vollständig von elektrisch isolierendem Material umgeben.
FI 974 036
609883/078?
— Ω _
262U739
Alternativ läßt sich die Schicht elektrisch isolierenden Materials auf der Oberfläche der Epitaxieschicht vor Bilden des Musters der elektrisch isolierenden Zonen zur Bildung der lateralen dielektrischen Isolation aufbringen. Bei dieser Lösung wird sowohl das Halbleitersubstrat unterhalb der Oberflächenunterschicht als auch die Oberflächenunterschicht selbst vor Bilden des Musters der lateralen elektrischen Isolationszonen abgetragen.
Bei einem derartigen Verfahren kann dann das Muster der elektrisch isolierenden Isolationszonen gebildet werden, indem es sich von der durch das Abtragen der Oberflächenunterschicht freigelegten Siliciumoberfläche durch die Epitaxieschicht hindurch in Kontakt mit der Schicht elektrisch isolierenden Materials erstreckt.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen. Die Erfindung wird nachstehend anhand einer Ausführungsbeispielsbeschreibung mit Hilfe der unten aufgeführten Zeichnungen näher erläutert.
Es zeigen:
Fig. 1A bis 1F jeweils einen Querschnittsausschnitt aus einer
monolithisch integrierten Halbleiterschaltung nach Abschluß typischer Herstellungsverfahrensgänge zur Erläuterung des erfindungsgemäßen Verfahrens.
Fign. 2A bis 2E jeweils Querschnittsausschnitte einer monolithisch
integrierten Halbleiterschaltung nach Abschluß typischer Herstellungsverfahrensschritte zur Erläuterung eines alternativen Herstellungsverfahrens nach der Erfindung.
FI 974 036
609883/078?
Als Grundlage dient ein Siliciumsubstrat vom P-Leitfähigkeitstyp, der durch entsprechende Premdatome in einer Konzentration in der Größenordnung von 2 χ 10 Atomen pro cm oder V7eniger festgelegt ist. Gemäß Fig. 1A ist demnach ein Substrat 10 mit einer elektrisch isolierenden Oberflächenunterschicht 11 bestehend aus Siliciumnitrid, durch Ionenbombardement mit anschließendem Aufheizen gebildet, wie es in der USA-Patentschrift 3 622 382 und in der Zeitschrift "Applied Physics Letters" vom 14. Oktober 1973 Seiten 455 bis 457 beschrieben ist. Hier soll nur eine kurze Beschreibung des angewendeten Verfahrens zur Bildung der Siliciumnitridschicht 11 folgen. Unter Zuhilfenahme einer konventionellen Ionenimplantationsapparatur wie sie z.B. in der USA-Patentschrift 3 756 862 beschrieben ist, wird das Bombardement mit Stickstoff-
16 2 ionen in einer Dosierung von etwa 10 /cm bei Raumtemperatur und einem Energieniveau von etwa 150 keV durchgeführt, wobei ein Winkel von etwa 7 mit Bezug auf die fioo] -Richtung des N-Ionenstrahls angewendet wird.
Das Substrat 10 wird dann auf eine Temperatur von etwa 1200° C für eine Stunde aufgeheizt. Die sich ergebende in Fig. 1A gezeigte Struktur besitzt dann eine Siliciumnitridschicht 11 mit einer Dicke von etv/a 0,4 um und einem im wesentlichen unbeschädigten Oberflächenbereich, der nach wie vor aus monokristallinem Silicium besteht, mit einer Dicke von 0,2 um. Die Oberflächenunterschicht stellt demnach eine vergrabene Zone im Oberflächenbereich dar.
Wie in Fig. 1B gezeigt, wird dann eine monokristalline Epitaxieschicht 13 bestehend ebenfalls aus Silicium, auf die Oberfläche des Siliciumsubstratbereichs 12 unter Anwendung üblicher Epitaxieverfahren aufgebracht. Die Epitaxieschicht 13 ist ebenfalls P-leitend und besitzt eine Fremdatomkonzentration in der Größen-
15 3
Ordnung 10 Atomen/cm und eine Dicke von 1 pm.
FI 974 036
609883/0702
10 ... 2628739
Unter Bezugnahme auf die Fign. 1C und 1D soll nunmehr die Bildung der lateralen dielektrischen Isolationsgebiete im einzelnen beschrieben werden. Unter Anwendung der bei Herstellung von monolithisch integrierten Schaltungen üblichen Fotolithographieverfahren wird eine Maske mit einem vorgegebenen Muster der öffnungen 14 angebracht, um entsprechende öffnungen 14 durch die Epitaxieschicht 13 und die Oberflächenschicht 12 des Substrats 12 hindurch bis zur Oberflächenunterschicht 12 einzuätzen. Die sich ergebende Struktur enthält dann eine Vielzahl voneinander isolierter monokristalliner Siliciumtaschen 15. Die laterale dielektrische Isolation wird nun in üblicher Weise gebildet, indem zunächst ein thermisches Oxidationsverfahren bei Temperaturen in der Größenordnung von 950° C bis 1100° C zur Bildung einer thermisch gewachsenen Siliciumdioxidschicht von etwa 16 bis 1000 £ Dicke Anwendung findet. Anschließend wird dann unter Anwenden eines üblichen chemischen Dampfniederschlags oder auch durch HF'-Kathodenzerstäubung eine Schicht dielektrischen oder elektrisch isolierenden Materials wie z.B. Siliciumdioxid oder Aluminiumoxid gemäß Fig. 1D in einer Dicke in der Größenordnung 1 pn niedergeschlagen.
Als nächstes wird dann mit Hilfe eines Epitaxieverfahrens eine Siliciumschicht 18 auf die vorher niedergeschlagene Oxidschicht
17 aufgebracht, die dann als Schicht für die Aufnahme der monolithisch integrierten Halbleiterschaltkreise dient. Die Schicht
18 besitzt eine Dicke in der Größenordnung von 50 um bis etwa 0,4 mm, je nach den Halbleiterscheibenabmessungen; so wird z.B. für eine 57 mm Halbleiterscheibe eine Dicke von etwa 0,2 bis 0,25 mm vorgezogen. Aufgrund der Tatsache, daß die Schicht 17 ein dielektrisches Material ist, ergibt sich für die Schicht aus Silicium, eine polykristalline Struktur.
FI 974 036
609883/0^8
Da die Kombination der dielektrischen Schichten 16 und 17 zusammenhängend ist, um sowohl eine laterale als auch horizontale dielektrische Isolationsschicht zum Einschließen der monokristallinen Siliciumtaschen 15 bereitzustellen, läßt sich ohne weiteres einsehen, daß derartige laterale und horizontale dielektrische Isolation ebenso auch mit Hilfe anderer Verfahren herstellbar ist. So läßt sich z. B. das laterale dielektrische Isolationsmuster über die Siliciumepitaxieschicht mit Hilfe üblicher Verfahren zur Bildung versenkter Siliciumdioxidgebiete bilden, indem zunächst selektiv ein Muster von Ausnehmungen in diese Epitaxieschicht eingeätzt wird und dann über thermische Oxidation das in den Ausnehmungen freigelegte Silicium unter Anwendung geeigneter oxidationshemmender Masken, z.B. Siliciumnitridmasken, Siliciumdioxid hierin gebildet, so daß versenkte Siliciumdioxidgebiete sich durch die Epitaxieschicht hindurch erstrecken. Verfahren dieser Art sind näher beschrieben in; USA-Patentschrift 3 648 und "Philips Research Report", Jahrgang 1971, Seiten 166 bis 180. Derartige versenkte Siliciumdioxidgebiete stellen dann eine laterale dielektrische Isolation bereit, wobei dann durch nachfolgend vorgenommenen Niederschlag einer dielektrischen Schicht die horizontale dielektrische Isolation angebracht wird. Bei einer derartigen Struktur läßt sich eine polykristalline Siliciumschicht als Träger für die monolithisch integrierte Halbleiterschaltung, wie vorhin beschrieben, bilden.
Im Anschluß hieran wird dann das ursprüngliche Siliciumsubstrat 10, indem gleichzeitig die polykristalline Siliciumschicht 18 abgedeckt wird, durch Ätzen abgetragen, wohingegen die polykristalline Siliciumschicht 18 beibehalten bleibt. Irgendeines der üblichen Ätzmittel für Silicium, wie z.B. eine Zusammensetzung aus Salpetersäure und gewässerter Fluorwasserstoffsäure kann verwendet werden, wobei dann die ätzfeste Silciumnitridschicht 11 zur Ätzblockierung dient. Dann wird unter Anwendung einer geeigneter Ätzlösung für Silciumnitrid, wie z.B. "Heiße" Phosphorsäure
FI 974 036
609883/0782
oder "Heißes" Phosphorsalz, die Siliciumnitridschicht 11 abgetragen, so daß die in Fig. 1E gezeigte Struktur verbleibt, die gegenüber Fig. 1D um 180° gedreht dargestellt ist, so daß nunmehr das polykrisalline Siliciumsubstrat 18 unten liegt. In diesem Zusammenhang ist darauf hinzuweisen, daß sowohl die Siliciumdioxidschicht 17 und die Siliciumtaschen 15 relativ widerstandsfähig gegenüber den Siliciumnitridätzlösungen sind, so daß sich die im wesentlichen planare Struktur gemäß Fig. 1E ohne weiteres ausbilden kann.
In einem vergrößerten Ausschnitt ist in Fig. 1F die Struktur mit einer darauf angebrachten Siliciumdioxidschicht 19 gezeigt, die mit Hilfe üblicher Verfahren zur Vervollständigung der dielektrischen Isolation aufgetragen ist. Das Herstellungsverfahren zur Bereitstellung der monolithisch integrierten Halbleiterschaltungen wird dann unter Anwendung der hierzu üblichen Verfahrenstechniken abgeschlossen. In der endgültig vorliegenden Struktur liegen im gezeigten Beispiel eine P-leitende Basiszone 20, eine N+~leitende Emitterzone 21, eine N-leitende Kollektorzone 22, eine N -leitende Kontakdiffusionszone 23 und die entsprechenden Elektroden 24, 25 und 26 vor.
Ein weiterhin bedeutsamer Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, daß, falls erforderlich, nur das in den Siliciumtaschen 15 durch Epitaxie niedergeschlagene Silicium verwendet zu werden braucht. Auf diese Weise läßt sich sicherstellen, daß die Halbleiterbauelemente der integrierten Halbleiterschaltung sich in Siliciumbereichen bilden lassen, die nicht dem Ionenbombardement ausgesetzt gewesen sind. Obgleich die üblichen Vergütungsverfahren im wesentlichen Schädigungen durch Ionenbombardement auf Silicium erheblich herabsetzen, durch welches die Ionen hindurch müssen, um ihre vorgegebene Eindringtiefe zu erreichen, könnte es doch für einige Zwecke ratsam sein, SiIiciumbereiche ausnutzen zu können, die nicht einem Ionenbombardement ausgesetzt gewesen sind.
FI 974 036
809883/0782
-- 13 -
Normalerweise besteht nach Anwendung des Verfahrens gemäß der Erfindung der jeweilige Oberflächenbereich der Siliciumtaschen 15 aus den Resten des Substratoberflächenbereichs 12, der dem Ionenbombardement unterworfen gewesen ist. Dies ergibt sich deswegen, weil während der Bildung des lateralen Isolationsmusters der Schicht 17 Öffnungen bis zur Siliciumnitridschicht 11 eingeätzt worden sind. Jedoch läßt sich die verbliebene Substratschicht in den jeweiligen Taschen 15 durch geeignete Ätzverfahren abtragen. So könnte z.B. nach Abtragen der Siliciumnitridschicht 11, wie oben beschrieben, die Oberfläche der Siliciumtaschen 15 einem üblichen Ätzvorgang für Silicium unterworfen werden, wie er auch oben beschrieben ist, und zwar für einen ausreichenden Zeitraum, um die Schicht 12 abzutragen. In einem solchen Falle und aufgrund der Tatsache, daß das Ätzmittel für Silcium nicht wirksam die lateralen Teilbereiche der Siliciumdioxidschicht 17 an der Oberfläche zu ätzen vermag, sollte der Abtragungsät zvorgang für die Siliciumtaschen gefolgt sein der Anwendung eines üblichen Ätzvorgangs für Siliciumdioxid, so daß auch die lateralen Siliciumdioxidbereiche beseitigt werden und so eine planare Oberfläche bzw. eine vollständig ebene Oberfläche bei den Siliciumtaschen 15 erzielt wird.
Unter Bezugnahme auf die Fign. 2A bis 2E läßt sich die alternative Methode gemäß der Erfindung erläutern. Die Strukturen nach den Fign. 2A und 2B stellen dabei im wesentlichen die gleiche Struktur wie in den Fign. 1A und 1B dar und sind damentsprechend nach dem gleichen Verfahren gebildet. Die Struktur umfaßt im einzelnen ein Siliciumsubstrat 30, die Oberflächenunterschicht 31, bestehend aus Siliciumnitrid, den Oberflächenbereich 32 des Siliciumsubstrats und die Epitaxieschicht 33.
FI 974 036
609883/0782
Anstatt nun nach diesem Zeitpunkt das laterale Muster der elektrischen Isolation wie in Fig. 1C gezeigt, zu bilden, läßt sich aus der Fig.2C entnehmen, daß jetzt eine Schicht 34 thermisch aufgewachsenen Siliciumdioxids gebildet wird, indem die gleiche Methode Anwendung findet, wie sie zur Bildung der Siliciumdioxidschicht 16 in Fig. 1C gedient hat. Dann wird eine Schicht elektrisch isolierenden Materials 35 mit Hilfe eines Verfahrens entsprechend dem zur Bildung der elektrisch isolierenden Schicht 17 in Fig. 1B gebildet, wonach als Trägerschicht 36 polykrisallines Silicium niedergeschlagen wird, indem die gleiche chemische Verdampfungsniederschlagstechnik angewendet wird, wie sie vorher zur Bildung der polykristallinen Siliciumschicht 18 im Zusammenhang mit Fig. 1D beschrieben ist.
Als nächstes werden gemäß Fig. 2D das Siliciumsubstrat 30 und die Oberflächenunterschicht bestehend aus Siliciumnitrid 31 abgetragen, indem wiederum die oben beschriebenen Verfahrenstechniken zum Entfernen der Substratschicht 10 und der Siliciumnitridschicht 11 (Fig. 1D) angewendet sind, um nun die Struktur gemäß Fig. 2D zu erhalten, die ebenf,
dreht dargestellt ist.
zu erhalten, die ebenfalls wieder um 180 gegenüber vorher ge-
Nach diesem Verfahrensgang könnte es als zweckmäßig angesehen werden, die verbliebene Oberflächenschicht des ursprünglichen Siliciumsubstrats 32 aus den oben angegebenen Gründen zu entfernen. Dies läßt sich leicht durchführen,- indem die Struktur einem üblichen Ätzvorgang für Silicium während eines ausreichenden Zeitraums zur Entfernung der Schicht 32 ausgesetzt wird, wobei eine planare Oberfläche freigelegt wird, die der epitaxial aufgewachsenen Siliciumschicht 33 zugehört.
FI 974 036
609883/0782
Schließlich läßt sich der Lateralisolationsverfahrensschritt durchführen, um ein Muster der Siliciumdioxidbezirke 37 zu bilden, die sich durch die Epitaxieschicht 33 hindurch bis zur isolierenden Siliciumdioxidschicht 34,wie in Fig. 2E gezeigt, erstrecken. Dieses Muster der Siliciumdioxidbezirke 37 läßt sich durch Anwenden irgendeines der oben beschriebenen Ätz- und Auffülltechniken oder auch durch Anwenden der Techniken zur Bildung der versenkten Siliciumdioxidzonen bilden. Dann wird die Struktur gemäß Fig. 2E einem ähnlichen Verfahrensgang unterworfen, wie es zur Bildung der Struktur nach Fig.iF erforderlich ist, um hierbei die Oberflächenisolation und integrierte Halbleiterschaltung anzubringen, einschließlich der hierzu erforderlichen Elektroden.
FI 974 036
609883/078?

Claims (13)

  1. — ι ο —
    PATENTANSPRÜCHE
    Verfahren zum Herstellen monolithisch integrierter Halbleiterschaltungen, bei denen die aktiven und passiven Bauelemente in Taschen untergebracht sind, die durch elektrisch isolierende dielektrischen Schichten gegeneinander und vom Substrat getrennt sind, dadurch gekennzeichnet, daß durch Ionenbombardement eine elektrisch isolierende Oberflächenunterschicht in ein monokristallines Halbleitersubstrat eingebracht wird, indem die Ionen des angewendeten Ionenstrahls zumindest aus einem Element der Gruppe, bestehend aus Stickstoff, Sauerstoff und Kohlenstoff gewählt sind, Durchführen des Ionenbombardements für einen Zeitraum, der
    19 ausreicht, eine Ionenkonzentration von zumindest 10 Ionen/cm herbeizuführen und bei Anwendung eines Energieniveaus, das ausreicht, die Eindringtiefe der Ionen auf die gewünschte Substrattiefe einzustellen, Aufheizen des bombardierten Substrats auf eine Temperatur die ausreicht, daß die durch das Bombardement eingebrachten Ionen mit der Substratsubstanz reagieren können, Epitaxieniederschlag einer monokristallinen Schicht gleichen Halbleitermaterials wie das des Substrats auf diesen Oberflächenbereich,
    Bilden eines Zonenmusters aus dielektrischen, elektrisch isolierenden Material,- das sich durch diese epitaxial aufgetragene monokristalline Schicht und darüberhinaus durch den Substratoberflächenbereich hindurch bis zum Kontakt mit der Oberflächenunterschicht erstreckt, so daß lateral eine entsprechende Anzahl von Halbleitertaschen gebildet wird, die von diesen dielektrischen Zonen innerhalb des Substrats vollständig umgeben sind,
    FI 974 036
    609883/0782
    Aufbringen einer dielektrischen, elektrisch isolierenden Schicht auf die Oberfläche der genannten Epitaxieschicht, welche in Verbindung mit diesen zuvor eingebrachten elektrisch isolierenden dielektrischen Zonen steht, Abtragen des ursprünglichen Substrats unterhalb der Oberflächenunterschicht, so daß deren Oberfläche freigelegt wird und schließlich
    Abtragen dieser Oberflächenunterschicht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,- daß die Oberflächenunterschicht mit einer Ätzlösung abgetragen wird, bei der das Oberflächenunterschichtmaterial sehr viel mehr ätzbar ist als das Material der elektrisch isolierenden dielektrischen Zonen.
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet., daß das Halbleitersubstrat aus Silicium hergestellt ist.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß als Ionen für das Bombardement Stickstoffionen eingesetzt werden, so daß die Oberflächenunterschicht aus Siliciumnitrid gebildet wird.
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet f daß zum Einbringen des Musters der dielektrischen Zonen aus elektrisch isolierendem Material zunächst ein entsprechendes Muster von Öffnungen in die Epitaxieschicht und durch diese hindurch bis zur Siliciumnitridschicht eingebracht wird und daß anschließend diese Öffnungen mit dem elektrisch isolierenden Material zur Bildung des Musters ausgefüllt werden.
    FI 974 036
    609883/078?
    - 1B -
  6. 6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet,- daß das elektrisch isolierende Material in diesen öffnungen in Form von Siliciumdioxid niedergeschlagen wird.
  7. 7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die elektrisch isolierende Überzugsschicht auf der Oberfläche der Epitaxieschicht in Form von Siliciumdioxid niedergeschlagen wird.
  8. 8. Verfahren nach den Ansprüchen 1 bis 7 r dadurch gekennzeichnet f daß auf diese Siliciumdioxidschicht eine Trägerschicht r bestehend aus polykristallinem Silicium aufgebracht wird.
  9. 9. Verfahren nach den Ansprüchen 1 bis 8 f dadurch gekennzeichnet 7 daß in die Halbleitertaschen jeweils die Leitfähigkeit bestimmende Fremdatome eingebracht werden, um die verschiedenen Bauelemente darzustellen.
  10. 10. Verfahren nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß die von den Halbleitertaschen mit den dazwischen liegenden Isolierschichtbereichen gebildete Oberfläche mit einer elektrisch isolierenden Schicht überzogen wird,, die abschließend mit den elektrischen Anschlußkontaktlöchern versehen wird.
  11. 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß anstelle des Einbringens des dielektrischen Zonenmusters aus elektrisch isolierendem Material eine elektrisch isolierende Schicht oberhalb der Epitaxieschicht aufgebracht wird und daß nach Abtragen des ursprünglichen Siliciumsubstrats und der Oberflächenunterschicht entsprechend dem einzubringenden dielektrischen Zonenmuster Ausnehmungen in die Epitaxieschicht eingebracht werden, die bis
    FI 974 036
    609883/0782
    zu den aufgebrachten, elektrisch isolierenden Schicht reichen, und daß dann diese Ausnehmungen mit Siliciumdioxid aufgefüllt werden.
  12. 12. Verfahren nach Anspruch 1 und Anspruch 11, dadurch gekennzeichnet, daß nach Freilegen der planaren Siliciumoberflache durch Abtragen der darüberliegenden Siliciumnitridschicht ein Siliciumätzverfahrensschritt angewendet wird, um zusätzlich noch die Restschicht des ursprünglichen Siliciumsubstrats abzutragen, so daß nur die nachträglich aufgetragene Siliciumepitaxieschicht verbleibt.
  13. 13. Verfahren nach den Ansprüchen 1 bis 12, dadurch gekennzeichnet, daß die Ätzbarkeit der Oberflächenunterschicht unterschiedlich von der Ätzbarkeit des Siliciums ist, so daß zum Abätzen des Siliciumsubstrats eine Ätzlösung angewendet werden kann, bei der Silicium durch Ätzung leichter angreifbar ist als das Material der Oberflächenunterschicht, und daß zum Abätzen in der Oberflächenunterschicht eine Ätzlösung angewendet werden kann, bei der das Material der Oberflächeriunterschicht durch Ätzung leichter angreifbar ist als Silicium, um so die planare Siliciumoberfläche freizulegen.
    FI 974 036
    609883/0782
DE19762626739 1975-06-30 1976-06-15 Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen Withdrawn DE2626739A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/592,151 US3976511A (en) 1975-06-30 1975-06-30 Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment

Publications (1)

Publication Number Publication Date
DE2626739A1 true DE2626739A1 (de) 1977-01-20

Family

ID=24369514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762626739 Withdrawn DE2626739A1 (de) 1975-06-30 1976-06-15 Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen

Country Status (4)

Country Link
US (1) US3976511A (de)
JP (1) JPS525286A (de)
DE (1) DE2626739A1 (de)
FR (1) FR2316731A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52128066A (en) * 1976-04-20 1977-10-27 Matsushita Electronics Corp Manufacture of semiconductor device
US4169009A (en) * 1977-03-30 1979-09-25 United Technologies Corporation Large area microstructure processing
JPS5475283A (en) * 1977-11-29 1979-06-15 Oki Electric Ind Co Ltd Semiconductor device
US4262056A (en) * 1978-09-15 1981-04-14 The United States Of America As Represented By The Secretary Of The Navy Ion-implanted multilayer optical interference filter
JPS56140625A (en) * 1980-04-01 1981-11-04 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor integrated circuit
GB2085224B (en) * 1980-10-07 1984-08-15 Itt Ind Ltd Isolating sc device using oxygen duping
US4408254A (en) * 1981-11-18 1983-10-04 International Business Machines Corporation Thin film capacitors
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4807012A (en) * 1985-09-18 1989-02-21 Harris Corporation IC which eliminates support bias influence on dielectrically isolated components
US4923820A (en) * 1985-09-18 1990-05-08 Harris Corporation IC which eliminates support bias influence on dielectrically isolated components
US4871690A (en) * 1986-01-21 1989-10-03 Xerox Corporation Semiconductor structures utilizing semiconductor support means selectively pretreated with migratory defects
US4859629A (en) * 1986-04-18 1989-08-22 M/A-Com, Inc. Method of fabricating a semiconductor beam lead device
US4863878A (en) * 1987-04-06 1989-09-05 Texas Instruments Incorporated Method of making silicon on insalator material using oxygen implantation
JPS6420646A (en) * 1987-07-15 1989-01-24 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
JPH0279445A (ja) * 1988-09-14 1990-03-20 Oki Electric Ind Co Ltd 素子分離領域の形成方法
JPH0795583B2 (ja) * 1988-10-28 1995-10-11 松下電器産業株式会社 半導体装置
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法
US5103102A (en) * 1989-02-24 1992-04-07 Micrion Corporation Localized vacuum apparatus and method
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
DE4006158A1 (de) * 1990-02-27 1991-09-12 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
DE4210859C1 (de) * 1992-04-01 1993-06-09 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De
US5371396A (en) * 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction
KR0155141B1 (ko) * 1993-12-24 1998-10-15 손병기 다공질실리콘을 이용한 반도체 장치의 제조방법
JP3080867B2 (ja) 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
US6225151B1 (en) * 1997-06-09 2001-05-01 Advanced Micro Devices, Inc. Nitrogen liner beneath transistor source/drain regions to retard dopant diffusion
US8269931B2 (en) 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
US10563302B1 (en) * 2016-08-05 2020-02-18 Joint Development, Llc Processes for producing orthopedic implants having a subsurface level silicon nitride layer applied via bombardment

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850707A (en) * 1964-09-09 1974-11-26 Honeywell Inc Semiconductors
FR1481283A (fr) * 1965-04-14 1967-05-19 Westinghouse Electric Corp Procédé de fabrication de circuits semiconducteurs intégrés
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3788913A (en) * 1967-02-03 1974-01-29 Hitachi Ltd Silicon nitride on silicon oxide coatings for semiconductor devices
US3445926A (en) * 1967-02-28 1969-05-27 Electro Optical Systems Inc Production of semiconductor devices by use of ion beam implantation
US3537921A (en) * 1967-02-28 1970-11-03 Motorola Inc Selective hydrofluoric acid etching and subsequent processing
US3635774A (en) * 1967-05-04 1972-01-18 Hitachi Ltd Method of manufacturing a semiconductor device and a semiconductor device obtained thereby
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
US3615875A (en) * 1968-09-30 1971-10-26 Hitachi Ltd Method for fabricating semiconductor devices by ion implantation
JPS4837232B1 (de) * 1968-12-04 1973-11-09
US3738883A (en) * 1968-12-19 1973-06-12 Texas Instruments Inc Dielectric isolation processes
US3575745A (en) * 1969-04-02 1971-04-20 Bryan H Hill Integrated circuit fabrication
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3772102A (en) * 1969-10-27 1973-11-13 Gen Electric Method of transferring a desired pattern in silicon to a substrate layer
US3840412A (en) * 1970-08-24 1974-10-08 Motorola Inc Method of making semiconductor devices through overlapping diffusions
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3767972A (en) * 1972-03-21 1973-10-23 Ass Eng Ltd Speed responsive systems
JPS5120267B2 (de) * 1972-05-13 1976-06-23
JPS4939233A (de) * 1972-08-21 1974-04-12
US3855009A (en) * 1973-09-20 1974-12-17 Texas Instruments Inc Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers
JPS5185683A (ja) * 1975-01-24 1976-07-27 Nippon Denso Co Handotaisochinoseizohoho

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
FR2316731B1 (de) 1978-05-19
JPS525286A (en) 1977-01-14
US3976511A (en) 1976-08-24
FR2316731A1 (fr) 1977-01-28

Similar Documents

Publication Publication Date Title
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE2745857C2 (de)
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE1514818C3 (de)
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE2502235C2 (de)
DE3106202C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE2817430A1 (de) Verfahren zum herstellen von feldeffekt-transistoren mit isolierter gate- elektrode
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE2928923A1 (de) Halbleitervorrichtung
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung

Legal Events

Date Code Title Description
OD Request for examination
8130 Withdrawal