DE3587798T2 - SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung. - Google Patents

SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.

Info

Publication number
DE3587798T2
DE3587798T2 DE3587798T DE3587798T DE3587798T2 DE 3587798 T2 DE3587798 T2 DE 3587798T2 DE 3587798 T DE3587798 T DE 3587798T DE 3587798 T DE3587798 T DE 3587798T DE 3587798 T2 DE3587798 T2 DE 3587798T2
Authority
DE
Germany
Prior art keywords
substrate
epitaxial layer
semiconductor device
forming
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3587798T
Other languages
English (en)
Other versions
DE3587798D1 (de
Inventor
Nobutaka C O Patent D Matsuoka
Kaoru C O Patent Divi Nakagawa
Yoshio C O Patent Div Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3587798D1 publication Critical patent/DE3587798D1/de
Application granted granted Critical
Publication of DE3587798T2 publication Critical patent/DE3587798T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft Halbleitereinrichtungen, insbesondere Halbleitereinrichtungen vom Typ SOI (Silicon on Insulator), und sie bezieht sich auf Verfahren zur Herstellung solcher Einrichtungen.
  • Die Druckschrift US-A-3 997 381 offenbart eine Halbleitereinrichtung, die ein erstes Halbleitersubstrat, eine thermisch oxidierte Schicht auf dem ersten Substrat, und ein getrenntes zweites Halbleitersubstrat aufweist, das mechanisch mit der Oxidschicht verbunden ist. Das zweite Substrat besitzt eine Zweilagenstruktur, die einen monokristallinen Halbleiter und eine epitaktische Schicht umfaßt. Die epitaktische Schicht ist, im Gegensatz zur Oxidschicht, auf dem ersten Substrat plaziert.
  • Wenn eine Halbleitereinrichtung, wie etwa eine bipolare IC, hergestellt werden soll, ist es allgemeine Praxis, zunächst ein Halbleitersubstrat eines bestimmten Halbleitertyps herzustellen. Das Oberflächengebiet des Substrats wird in eine Anzahl von kleinen Elementflächen unterteilt, beispielsweise durch Feldisolierschichten. Schaltkreiselemente, wie etwa bipolare Transistoren, werden auf den Elementflächen gebildet. Um bipolare Transistoren mit ausgezeichneten Leistungen zu erhalten, ist es wichtig, den spezifischen elektrischen Widerstand der als Basis, Kollektor und Emitter der Transistoren arbeitenden Elementbereiche zu verringern, und die Elementflächen des einen Transistors elektrisch und ausreichend von denen eines anderen Transistors zu trennen.
  • Um eine Verringerung des spezifischen elektrischen Widerstandes der Elementbereiche zu erzielen, ist die sogenannte "Einbettungstechnik" bekannt, bei der die Diffusionsbereiche hoher Störstellenkonzentration im Oberflächenbereich eines Substrats gebildet werden, und bei der eine epitaktisch aufgewachsene Schicht auf den Diffusionsbereichen und dem Substrat gebildet wird. Die Elementbereiche der Schaltkreiselemente, beispielsweise der bipolaren Transistoren, werden in der epitaktisch aufgewachsenen Schicht und in Kontakt mit den Diffusionsbereichen gebildet. Für die Elementtrennung ist die sogenannte "PN-Übergangstechnik" bekannt, bei der eine Diffusionsschicht zur Bildung eines PN-Übergangs zwischen benachbarten Elementflächen vorgesehen ist. Diese Elementflächen werden elektrisch durch Vorspannen des PN-Übergangs in Sperrichtung isoliert.
  • Die erwähnte "Einbettungstechnik" und "PN-Übergangstechnik" weisen jedoch die folgenden Nachteile auf. Zunächst erfordert die "Einbettungstechnik" sowohl eine größere Anzahl von Herstellungsschritten, als auch einen größeren Zeitaufwand zur Einbettung der Diffusionsbereiche hoher Störstellenkonzentration innerhalb eines Halbleiterkörpers. Weiter muß eine Gegenmaßnahme getroffen werden, um während der Bildung einer epitaktischen Wachstumsschicht eine Aufwärtsdiffusion einer Verunreinigung aus der eingebetteten Schicht und somit eine entsprechende Zunahme ihrer Besetzungsfläche zu verhindern. Bei der "PN-Übergangstechnik" werden andererseits mehr Herstellungsschritte und mehr Zeit bei der Bildung einer Diffusionsschicht für einen PN-Übergang benötigt. Die Verwendung dieser Technik vergrößert eine parasitäre Kapazität, statt die Elementflächen elektrisch voneinander zu trennen. Weiter ist die "PN-Übergangstechnik" nicht für die Herstellung von Hochfrequenz-ICs geeignet, weil die Zunahme der parazitären Kapazität eine Verschlechterung der Hochfrequenzcharakteristik der Schaltungselemente zur Folge hat.
  • Bei einer hochintegrierten Halbleitereinrichtung, insbesondere einer bipolaren IC, ist nicht nur die oben erwähnte Technik seit langem bekannt, sondern auch, beispielsweise, eine SOS-Technik (Silicon on Sapphire). Die SOS-Technik impliziert die Verwendung von teuren Saphiren. Daher können die Herstellungskosten nur schwer durch eine hohe Integration verringert werden.
  • Die SOI-Technik (Silicon on Insulator) befindet sich derzeit im Entwicklungsstadium. Bei dieser Technik wird ein Oxidfilm auf der Oberfläche eines Halbleitersubstrats gebildet, und auf dem Oxidfilm wird eine epitaktische Wachstumsschicht erzeugt. Eine solche Struktur wird aber in der Praxis nicht bei der Herstellung eines integrierten Schaltkreises mit hoher Integrationsdichte hergestellt.
  • Es ist demgemäß ein Ziel der vorliegenden Erfindung, eine Halbleitereinrichtung zu schaffen, die Schaltungselemente mit hoher Zuverlässigkeit ohne Benutzung der sogenannten "Einbettungstechnik" oder der "PN-Übergangstechnik" enthält, deren Herstellungskosten gleichwohl verringert sind, und die eine hohe Integrationsdichte besitzt.
  • Gemäß einem Aspekt der Erfindung wird eine Halbleitereinrichtung vom SOI-Typ geschaffen, die ein erstes monokristallines Halbleitersubstrat aufweist, das eine dielektrische Oberfläche mit einer im wesentlichen gleichmäßigen Dicke besitzt, die auf der oberen Seite des Substrats vorgesehen ist, gekennzeichnet durch ein zweites monokristallines Halbleitersubstrat, das aus dem gleichen Material wie das erste Substrat besteht und mit dem zweiten Substrat kontaktiert ist, wobei die mit dem Dielektrikum bedeckte Oberseite des ersten Substrats in Kontakt mit der Bodenseite des zweiten Substrats steht; und wobei eine epitaktische Schicht aus Halbleitermaterial auf der Oberseite des zweiten Substrats gebildet ist.
  • Vorzugsweise besitzt das zweite Substrat die gleiche Leitfähigkeit wie die epitaktische Schicht, und die Störstellenkonzentration des zweiten Substrats ist größer als die der epitaktischen Schicht.
  • Bei einer möglichen Ausführungsform wird ein Körper, bestehend aus dem zweiten Substrat und der epitaktischen Schicht durch eine Vertiefung, die in dem Körper gebildet ist und die elektrische Oberfläche des ersten Substrats freilegt, in eine Vielzahl von Elementflächen unterteilt.
  • Diese Ausführungsform kann weiter mindestens eine erste und eine zweite Schottky-Diode aufweisen, die in und auf der entsprechenden ersten und zweiten Elementfläche der epitaktischen Schicht gebildet sind.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Halbleitereinrichtung vom SOI-Typ geschaffen, das folgende Schritte aufweist: Herstellen eines ersten und eines zweiten monokristallinen Halbleitersubstrates aus dem gleichen Material, wobei das erste und das zweite Substrat eine Oberseite und eine Unterseite aufweisen; Versehen der Oberseite des ersten Substrats und der Bodenseite des zweiten Substrats mit einer Hochglanzpolitur; thermisches Oxidieren der auf Hochglanz gebrachten Oberseite des ersten Substrats, um die Oberseite des ersten Substrats mit einer dielektrischen Oberfläche von im wesentlichen gleichmäßiger Dicke zu versehen; Übereinanderschichten des ersten und des zweiten Substrates, wobei die mit einem Dielektrikum bedeckte Oberseite des ersten Substrats in Berührung mit der hochglanzpolierten Bodenfläche des zweiten Substrats steht; Erwärmen der übereinandergeschichteten ersten und zweiten Substrate in einer sauerstoffhaltigen Atmosphäre, um das erste und zweite Substrat miteinander in Kontakt zu bringen; und Bilden einer epitaktischen Schicht aus Halbleitermaterial auf der Oberseite des zweiten Substrats nach dem genannten Erwärmungsschritt.
  • Das Verfahren kann weiter den Schritt der Beseitigung vorgewählter Abschnitte der epitaktischen Schicht und des zweiten Substrats umfassen, um eine Vielzahl von Elementflächen auf der dielektrischen Oberfläche des ersten Substrats zu bilden.
  • Der Beseitigungsschritt kann das selektive Abätzen der epitaktischen Schicht und des zweiten Substrats umfassen, um Abschnitte der genannten dielektrischen Oberfläche des ersten Substrats freizulegen.
  • Das Verfahren umfaßt zweckmäßig weiter die Bildung einer ersten und einer zweiten Schottky-Diode in entsprechenden ersten und zweiten Elementflächen der dielektrischen Oberfläche, die jeweils erste und zweite verbleibende epitaktische Schichtabschnitte einschließen, welche über ersten und zweiten verbleibenden Abschnitten des zweiten Substrats liegen.
  • Ein besseres Verständnis der Erfindung ergibt sich aufgrund der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen.
  • Fig. 1A bis 1C sind Ansichten, die die Schritte der Herstellung einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellen;
  • Fig. 2A bis 2D sind Ansichten, die die Schritte der Herstellung einer Zwillings-Schottky-Diode unter Verwendung der Halbleitereinrichtung der Fig. 1C darstellen; und
  • Fig. 3 zeigt eine äquivalente Schaltung mit einer Zwillings-Schottky-Diodenschaltung gemäß Fig. 2D.
  • Nachfolgend wird eine Halbleitereinrichtung gemäß einer Ausführungsform dieser Erfindung unter Bezugnahme auf die Fig. 1A bis 1C beschrieben. Die Fig. 1A bis 1C zeigen die Schritte der Herstellung einer Halbleitereinrichtung vom Typ SOI. Zunächst wird ein Halbleitersubstrat 10, beispielsweise aus Silizium, bei der Fertigung der Halbleitereinrichtung hergestellt. Das Halbleitersubstrat 10 wird nach dem Hochglanzpolieren thermisch oxidiert, um einen Oxidfilm 12 gleichmäßiger Dicke auf der Oberfläche des Halbleitersubstrats 10 zu bilden. Der Oxidfilm 12 bedeckt vollständig die gesamten Oberflächen des Halbleitersubstrats 10, wie Fig. 1a zeigt. Ein zweites Halbleitersubstrat 14, beispielsweise aus Silizium, wird so hergestellt, daß es eine hochglanzpolierte Bodenoberfläche besitzt und auf dem Oxidfilm 12 auf dem hochglanzpolierten Abschnitt des ersten Halbleitersubstrats 10 plaziert ist. Der Oxidfilm 12 und das Halbleitersubstrat 14 werden von außen her durch mechanischen Druck gehalten, so daß sie einander berühren. In diesem Zustand werden das zweite Halbleitersubstrat 14 und der Oxidfilm 12 in einer Sauerstoffatmosphäre wärmebehandelt. Nach der Behandlung ist der Oxidfilm fest mit dem Halbleitersubstrat 14 verhaftet, wie Fig. 1B zeigt.
  • Dann wird die obere Oberfläche des zweiten Halbleitersubstrats hochglanzpoliert, beispielsweise durch ein Läppverfahren. Eine in Fig. 1C dargestellte monokristalline Siliziumschicht 16 wird durch das epitaktische Aufwachsverfahren gebildet, um eine gleichmäßige Dicke zu erzeugen. Die monokristalline Siliziumschicht 16 ist so bemessen, daß sie einen spezifischen elektrischen Widerstand von beispielsweise 0,1 Ohm-cm und eine Dicke von 1 um besitzt.
  • Bei der so hergestellten Halbleitereinrichtung ist das Siliziumsubstrat auf dem Isolierfilm bzw. dem Oxidfilm 12 angebracht, während die monokristalline Siliziumschicht 16 zur Herstellung der Schaltungselemente auf der Oberfläche des Siliziumsubstrats 14 gebildet ist. Mit anderen Worten ist die Halbleiterstruktur ein SOI-Typ. Die Halbleitereinrichtung wird beispielsweise als Kristallscheibe hergestellt, die durch einen Dicingschritt in eine Vielzahl von Chips unterteilt wird. In Fällen, in denen die Halbleitereinrichtung zur Herstellung einer Vielzahl von Schaltungselementen verwendet wird, werden die monokristalline Siliziumschicht 16 und das zweite Halbleitersubstrat 14 teilweise durch eine Ätzbehandlung entfernt. Durch diese Ätzbehandlung werden die spezifischen Abschnitte des Oxidfilms 12 völlig freigelegt, und so wird die monokristalline Siliziumschicht 16 zusammen mit dem zweiten Halbleitersubstrat 14 in eine Vielzahl von Elementflächen aufgeteilt. In den Flächen werden Elementbereiche gebildet.
  • Entsprechend der Halbleitereinrichtung sind die Elementbereiche in jeder Fläche elektrisch und ausreichend von denen in den anderen Flächen getrennt. Es ist also nicht nötig, zur Schaffung einer elektrischen Trennung zwischen den Elementbereichen die "PN-Übergangstechnik" einzusetzen. Wird, wie beschrieben, vorgegangen, kann die Integrationsdichte der Halbleitereinrichtung ohne Verschlechterung der Elementcharakteristik vergrößert werden. Falls ein Substrat eines Typs hoher Störstellenkonzentration als zweites Halbleitersubstrat 14 verwendet wird, werden die Bereiche mit einem niedrigen spezifischen, elektrischen Widerstand ohne Benutzung der "Einbettungstechnik" hergestellt.
  • Nachfolgend werden unter Bezugnahme auf die Fig. 2A bis 2D die Herstellungsschritte einer Zwillings-Schottky-Diodenschaltung beschrieben. Bei der Herstellung der Zwillings-Schottky-Diode wird die oben erwähnte Halbleitereinrichtung aufgebaut. Bei der Halbleitereinrichtung besitzt ein erstes Halbleitersubstrat 10 beispielsweise einen Durchmesser von 75 mm, und eine Dicke von 400 um Der Oxidfilm 12 wird so ausgebildet, daß er eine Dicke von 2 um besitzt. Das zweite Halbleitersubstrat 14 ist ein n&spplus;&spplus;-Leitfähigkeitstyp und besitzt einen spezifischen elektrischen Widerstand von 2· 10&supmin;³ Ohm-cm, einen Durchmesser von 75 mm, eine Dicke von 250 um und Miller-Indizes von (1,1,1).
  • Der Oxidfilm 12 und das zweite Halbleitersubstrat 14 werden in einer Sauerstoffatmosphäre während zweier Stunden bei 1100ºC wärmebehandelt, um eine zusammenhängende Einheit zu bilden. Dieser Wärmebehandlungsprozeß bildet unerwünschterweise einen Oxidfilm auf der Oberfläche des zweiten Halbleitersubstrats 14, der aber danach durch einen Läppschritt von der oberen Oberfläche des zweiten Halbleitersubstrats 14 entfernt wird. Beim Läppen wird das Halbleitersubstrat 14 auf eine Dicke von 10 um abgearbeitet, und zwar in Anbetracht des Einbaus der Halbleitereinrichtung in ein enges Gehäuse. Die n-leitende monokristalline Siliziumschicht 16 wird nach dem Läppen durch ein epitaktisches Aufwachsverfahren gebildet und besitzt einen spezifischen elektrischen Widerstand von 0,1 Ohm-cm sowie eine Dicke von 1 um.
  • Nach dem bis dahin erfolgten Aufbau der Halbleitereinrichtung wird ein Oxidfilm (nicht dargestellt) von 0.6 um Dicke durch das thermische Oxidationsverfahren zur Gänze auf der in Fig. 1C dargestellten monokristallinen Siliziumschicht 16 aufgebracht. Der Oxidfilm wird durch einen Fotoätzschritt abgeätzt, um das Oxidmuster 18A, 18B zu bilden, wie es Fig. 2A zeigt. Die monokristalline Siliziumschicht 16 und das zweite Halbleitersubstrat 14 werden beispielsweise einem Plasmaätzschritt unterzogen, mit dem Oxidmuster 18A, 18B als Maske. Der Plasmaätzschritt wird solange fortgesetzt, bis der Oxidfilm freigelegt ist, wie Fig. 2A zeigt. Die verbleibende monokristalline Siliziumschicht 16 und das zweite Halbleitersubstrat 14 bilden Elementflächen 20A, 20B.
  • Das Oxidmuster 18A, 18B wird entfernt, um die n-leitende monokristalline Siliziumschicht 16 freizulegen. Dann wird eine Fotolackschicht (nicht dargestellt) aufgetragen, um die Elementflächen 20A, 20B und den Oxidfilm 12 abzudecken. Die Fotolackschicht wird auf den Elementflächen 20A und 20B durch Fotoätzen bearbeitet, wobei die verbleibende Fotolackschicht als Maske dient, woraufhin n-leitende Störatome in die monokristalline Schicht 16 eindiffundiert werden. Wie Fig. 2B zeigt, werden um n-leitende Bereiche 24A, 24B n&spplus;-leitende Bereiche 22A, 22B gebildet. Dann wird die Fotolackschicht (nicht dargestellt) entfernt.
  • Eine Oxidschicht 26 gemäß Fig. 2C wird mit einer Dicke von 0,4 um durch das thermische Oxidationsverfahren und das Niedrigtemperaturoxidationsverfahren erzeugt, um die n&spplus;-leitenden Bereiche 22A, 22B, die n-leitenden Bereiche 24A, 24B, das n&spplus;&spplus;-leitende Halbleitersubstrat 14 und den Oxidfilm 12 abzudecken. Der Oxidfilm 26 wird von den n&spplus;-leitenden Bereichen 22A, 22B und den n-leitenden Bereichen 24A, 24B teilweise entfernt, wodurch Fenster 28A, 28B, 30A, 30B gebildet werden, wie Fig. 2D zeigt. Dann wird auf dem Oxidfilm 26 durch einen Zerstäubungsschritt eine Mo/Al-Schicht 34 zur Herstellung einer Kontaktverbindung mit den n&spplus;-leitenden Bereichen 22A, 22B und den n-leitenden Bereichen 24A, 24B gebildet. Die Mo/Al-Schicht 34 wird einem Musterbildungsschritt unterzogen, um die Elektroden 32A, 32B und 32C herzustellen. Die n&spplus;-leitenden Bereiche 22A und 22B werden in ohm'schem Kontakt jeweils mit den Elektroden 32A und 32B gebracht, während die n-leitenden Bereiche 34A und 34B in Schottky-Kontakt jeweils mit den Elektroden 32A und 32C gebracht werden.
  • Fig. 3 zeigt eine äquivalente Schaltung eines Zwillings-Schottky-Diodenkreises gemäß Fig. 2D. Die erste Schottky-Diode 34A wird innerhalb der in Fig. 2D dargestellten Elementfläche 20A gebildet, während die zweite Schottky-Diode 34B innerhalb der in Fig. 2D dargestellten Elementfläche 20B gebildet wird. Die erste Schottky-Diode 34A ist mit der zweiten Schottky-Diode 34B in Fig. 2D in Reihe geschaltet. Im Zwillings-Schottky-Diodenkreis der Fig. 2D sind die Elementflächen 20A, 20B nahezu vollständig von dem Oxidfilm 12 und 26 getrennt. Die parasitäre Kapazität der Zwillings-Schottky-Diode ist daher kleiner. Gemäß der vorliegenden Erfindung kann die parazitäre Kapazität auf ein Drittel derjenigen parazitären Kapazität reduziert werden, die bei der herkömmlichen Diodenstruktur vorhanden ist, bei der die erste und die zweite Schottky-Diode elektrisch durch die "PN-Übergangstechnik" voneinander getrennt sind. Die Anordnung der vorliegenden Ausführungsform kann den spezifischen elektrischen Widerstand der die Schottky-Dioden 34A und 34B bildenden Elementbereiche verringern. Nun soll beispielsweise die Schottky-Diode 34A näher betrachtet werden. Die Elektrode 32B ist im Schottky-Kontakt mit der oberen Oberfläche des n-leitenden Bereiches 4A ausgebildet, während das n&spplus;&spplus;-leitende Halbleitersubstrat 14 in Kontakt mit den unteren Oberflächen des n-leitenden Bereichs 24A und des n&spplus;-leitenden Bereichs 22A ausgebildet ist. Bei dieser Ausführungsform steht der n-leitende Bereich 24A in seitlicher Richtung in Verbindung mit dem n&spplus;-leitenden Bereich 22A. Der von der Elektrode 32B gelieferte Strom fließt jedoch durch den n-leitenden Bereich 24A, das n&spplus;&spplus;-leitende Halbleitersubstrat 14 und den n&spplus;-leitenden Bereich 22A in die Elektrode 32A. Dies kommt daher, weil sich der Schottky-Kontaktabschnitt in einem sehr geringen Abstand von 1 um (das heißt, der Dicke des n-leitenden Bereichs 24A) zum n&spplus;&spplus;-leitenden Halbleitersubstrat 14 befindet und der spezifische elektrische Widerstand des n&spplus;&spplus;-leitenden Halbleitersubstrats 14 kleiner als der des n-leitenden Bereichs 24A ist. Der Schottky-Kontaktabschnitt muß im Hinblick auf einen möglichen Maskenausrichtungsfehler in einem Abstand von 5 um zum n&spplus;-leitenden Bereich 22A angebracht werden, wobei zu bemerken ist, daß dieser Wert der gleiche wie der bei der herkömmlichen Halbleiterstruktur ist. Bei der vorliegenden Ausführungsform befindet sich das n&spplus;&spplus;-leitende Halbleitersubstrat 14 unter dem n-leitenden Bereich 24A. Bei der herkömmlichen Halbleiterstruktur wurde andererseits eine Fläche entsprechend dem Substrat 10 mit einem niedrigen Störstellenkonzentrationspegel versehen. Aus diesem Grunde kann die herkömmliche Struktur keinerlei niedrigeren spezifischen Elementwiderstand schaffen als den der vorliegenden Ausführungsform.
  • Gemäß der vorliegenden Ausführungsform kann eine Halbleitereinrichtung hoher Integrationsdichte ohne Benutzung der "PN-Übergangstechnik" zur Trennung der Elementflächen und ohne die Benutzung der "Einbettungstechnik" zur Verringerung des spezifischen elektrischen Widerstandes in der Elementfläche geschaffen werden. Weiter ist es möglich, die Halbleitereinrichtung mit einer geringeren parasitären Kapazität und mit einer ausgezeichneten Frequenz-/Schaltcharakteristik herzustellen. Gemäß der Erfindung ist es weiter möglich, eine Halbleitereinrichtung vom Typ SOI zu niedrigen Kosten und ohne Verwendung teuren Materials, wie etwa Saphir, herzustellen. Da die monokristalline Siliziumschicht auf dem zweiten Halbleitersubstrat durch das epitaktische Aufwachsverfahren gebildet wird und somit die Dicke der monokristallinen Siliziumschicht exakt durch die Verwendung des epitaktischen Aufwachsverfahrens gesteuert werden kann, wird die monokristalline Siliziumschicht als eine Schicht mit gleichmäßiger Dicke hergestellt. Falls eine Vielzahl von Schaltungselementen, wie etwa Transistoren, in der monokristallinen Siliziumschicht gebildet wird, ändern sich die Elementkennwerte von einem Transistor zum anderen nicht. Es sei nun angenommen, daß beispielsweise Schaltelemente in einem bereits geläppten Halbleitersubstrat gebildet werden. In diesem Falle ändert sich die Elementcharakteristik von Transistor zu Transistor, weil der Läppschritt nicht die Dicke des Halbleitersubstrats exakt steuern kann. Weiter werden gemäß der vorliegenden Erfindung die obere Oberfläche des Oxidfilms auf dem ersten Halbleitersubstrat und die untere Oberfläche auf dem zweiten Halbleitersubstrat hochglanzpoliert und anschließend durch Wärmebehandlung in Kontakt gebracht. Aus diesem Grunde sind sie wegen einer relativ größeren, auf die gebondete Fläche ausgeübten Kontaktkraft nicht gänzlich voneinander getrennt, wenn auf sie beispielsweise eine Wärmespannung aufgebracht wird.
  • Obgleich bei der oben beschriebenen Ausführungsform die Zwillings-Schottky-Diodenschaltung unter Benutzung der Halbleitereinrichtung (Fig. 1C) hergestellt worden ist, kann die Erfindung auch auf die Herstellung von, beispielsweise, einer PIN-Diode, einer variablen Kapazitätsdiode, eines Transistors zur Verwendung in einem hohen Frequenzbereich, und auf deren Kombinationselemente angewandt werden.
  • Bei der beschriebenen Halbleitereinrichtung liegt die erste Halbleiterschicht über dem Halbleiterkörper, bei dazwischen befindlicher Isolierschicht; und die zweite Halbleiterschicht ist auf der Oberfläche der ersten Halbleiterschicht gebildet. Die zweite Halbleiterschicht kann durch das epitaktische Aufwachsverfahren hergestellt werden, um eine exakte Dicke zu erreichen. Wenn ein Vielzahl von Schaltungselementen in der Halbleiterschicht hergestellt wird, erfolgt daher keine Änderung der Charakteristiken der Halbleiterelemente. Beim epitaktischen Aufwachsverfahren kann die zweite Halbleiterschicht als sehr dünne Schicht ausgebildet werden. Aus diesem Grunde wird eine Vielzahl von Elementbereichen innerhalb der zweiten Halbleiterschicht in einer Weise so hergestellt, daß ein Übergang zur ersten Halbleiterschicht entsteht, damit selbst im Falle, daß die Elementbereiche miteinander in Kontakt stehen, ein Strom durch die erste Halbleiterschicht fließen kann und so ein substantieller spezifischer Widerstand in den Elementbereichen abgebaut wird. Wenn die auf der Isolierschicht befindliche Substratschicht abgeätzt wird, um eine Vielzahl getrennter Elementflächen zu erzeugen, werden die Elementflächen ausreichend elektrisch isoliert. Selbst wenn die Schaltungselemente für Hochfrequenzbetrieb innerhalb der Elementfläche gebildet werden, besteht keine Gefahr, daß sich die Elementcharakteristik wegen des schädlichen Einflusses der parazitären Kapazität auffallend verschlechtert.

Claims (18)

1. Halbleitereinrichtung des SOI-Typs, die ein erstes monokristallines Halbleitersubstrat (10) aufweist, das eine dielektrische Oberfläche (12) mit einer im wesentlichen gleichmäßigen Dicke besitzt, die auf der oberen Seite des Substrats vorgesehen ist, gekennzeichnet durch:
ein zweites monokristallines Halbleitersubstrat (14), das aus dem gleichen Material wie das erste Substrat (10) besteht und mit dem zweiten Substrat (10) kontaktiert ist, wobei die mit dem Dielektrikum bedeckte Oberseite des ersten Substrats in Kontakt mit der Bodenseite des zweiten Substrats (14) steht; und wobei
eine epitaktische Schicht (16) aus Halbleitermaterial auf der Oberseite des zweiten Substrats (14) gebildet ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Substrat (14) die gleiche Leitfähigkeit wie die epitaktische Schicht (16) besitzt, und die Störstellenkonzentration des zweiten Substrats (14) größer als die der epitaktischen Schicht (16) ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Körper, bestehend aus dem zweiten Substrat (14) und der epitaktischen Schicht (16), durch eine Vertiefung, die in dem Körper gebildet ist und die elektrische Oberfläche (12) des ersten Substrats (10) freilegt, in eine Vielzahl von Elementflächen (20A, 20B) unterteilt ist.
4. Halbleitereinrichtung nach Anspruch 3, weiter dadurch gekennzeichnet, daß mindestens eine erste und eine zweite Schottky-Diode (34A, 34B) in und auf der entsprechenden ersten und zweiten Elementfläche (20A, 20B) der epitaktischen Schicht (16) gebildet sind.
5. Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste und die zweite Schottky-Diode (34A, 34B) Elektroden (32B, 32C) besitzen, die in Schottky-Kontakt mit Abschnitten der epitaktischen Schicht (16) stehen, welche der ersten bzw. der zweiten Elementfläche (20A, 20B) entsprechen.
6. Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die erste und die zweite Schottky-Diode (34A, 34B) weiter Diffusionsbereiche (22A, 22B) besitzen, die jeweils in den genannten Abschnitten der epitaktischen Schicht (16) sowie auf Abschnitten des zweiten Substrats (14) entsprechend der ersten und der zweiten Elementfläche (20A, 20B) gebildet sind; daß die Bereiche eine Störstellenkonzentration besitzen, die größer als die der epitaktischen Schicht (16) ist; und daß die Elektrode (32B) der Schottky-Diode (32A) an den Diffusionsbereich (22B) der zweiten Schottky-Diode (34B) angeschlossen ist.
7. Verfahren zur Herstellung einer SOI-Halbleitereinrichtung gemäß einem beliebigen vorhergehenden Anspruch, das folgende Schritte aufweist:
Herstellen eines ersten und eines zweiten monokristallinen Halbleitersubstrates (10, 14) aus dem gleichen Material, wobei das erste und das zweite Substrat (10, 14) eine Oberseite und eine Unterseite aufweisen;
Versehen der Oberseite des ersten Substrats (10) und der Bodenseite des zweiten Substrats (14) mit einer Hochglanzpolitur;
thermisches Oxidieren der auf Hochglanz gebrachten Oberseite des ersten Substrats (10), um die Oberseite des ersten Substrats mit einer dielektrischen Oberfläche (12) von im wesentlichen gleichmäßiger Dicke zu versehen;
Übereinanderschichten des ersten und des zweiten Substrates (10, 12), wobei die mit einem Dielektrikum bedeckte Oberseite des ersten Substrats (10) in Berührung mit der hochglanzpolierten Bodenfläche des zweiten Substrats (14) steht;
Erwärmen der übereinandergeschichteten ersten und zweiten Substrate (10, 14) in einer sauerstoffhaltigen Atmosphäre, um das erste und zweite Substrat (10, 14) miteinander in Kontakt zu bringen; und
Bilden einer epitaktischen Schicht (16) aus Halbleitermaterial auf der Oberseite des zweiten Substrats (14) nach dem genannten Erwärmungsschritt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Oberseite des zweiten Substrats (14) durch Läppen mit einer Hochglanzpolitur versehen wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zur Bildung der epitaktischen Schicht das Bilden einer epitaktischen Schicht (16) aus monokristallinem Halbleitermaterial auf der geläppten Oberseite des zweiten Substrats (14) umfaßt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die epitaktische Schicht (16) aus monokristallinem Silizium besteht.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das zweite Substrat (14) die gleiche Leitfähigkeit wie die genannte epitaktische Schicht (16), sowie eine höhere Störstellenkonzentration als die genannte epitaktische Schicht (16) besitzt.
12. Verfahren nach einem beliebigen Anspruch 7 bis 11, dadurch gekennzeichnet, daß es weiter den Schritt der Beseitigung vorgewählter Abschnitte der epitaktischen Schicht (16) und des zweiten Substrats (14) umfaßt, um eine Vielzahl von Elementflächen auf der dielektrischen Oberfläche (12) des ersten Substrats (10) zu bilden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Beseitigungsschritt das selektive Abätzen der epitaktischen Schicht (16) und des zweiten Substrats (14) umfaßt, um Abschnitte der genannten dielektrischen Oberfläche (12) des ersten Substrats (10) freizulegen.
14. Verfahren nach Anspruch 12 oder 13, gekennzeichnet durch das Bilden einer ersten und einer zweiten Schottky-Diode (34A, 34B) in entsprechenden ersten und zweiten Elementflächen (20A, 20B) der dielektrischen Oberfläche (12), die jeweils erste und zweite verbleibende epitaktische Schichtabschnitte einschließen, welche über ersten und zweiten verbleibenden Abschnitten des zweiten Substrats liegen.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Schritt zur Bildung der Schottky-Diode das Bilden eines Paares von Elektroden (32B, 32C) umfaßt, von denen jede im Schottky-Kontakt mit einem der ersten und zweiten verbleibenden epitaktischen Schichtabschnitte steht.
16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Schritt zur Bildung der Schottky-Diode umfaßt:
Bilden erster und zweiter Diffusionsbereiche (22A, 22B) in den ersten und zweiten verbleibenden epitaktischen Schichtabschnitten bzw. in den ersten und zweiten verbleibenden Abschnitten des zweiten Substrats; und
Bilden einer serienschaltenden Elektrode (32B) in Schottky-Kontakt mit einem Bereich (24A) der ersten verbleibenden epitaktischen Abschnitte außerhalb des ersten Diffusionsbereichs (22A) sowie in ohm'schem Kontakt mit dem zweiten Diffusionsbereich (22B).
17. Verfahren nach Anspruch 16, bei dem der Schritt zur Bildung der Elektrode weiter das Bilden einer ersten Anschlußelektrode (32A) in ohm'schem Kontakt mit dem ersten Diffusionsbereich (22A), und einer zweiten Anschlußelektrode (32C) in Schottky-Kontakt mit einem Bereich (24B) des zweiten verbleibenden epitaktischen Abschnittes außerhalb des zweiten Diffusionsbereichs (22B) umfaßt.
18. Verfahren nach Anspruch 16, bei dem das zweite Substrat (14) die n&spplus;&spplus;-Leitfähigkeit besitzt, während die Diffusionsbereiche (22A, 22B) die n&spplus;-Leitfähigkeit, und die Bereiche (24A, 24B) der verbleibenden epitaktischen Abschnitte außerhalb der Diffusionsbereiche (22A, 22B) die n-Leitfähigkeit besitzen.
DE3587798T 1984-09-19 1985-09-18 SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung. Expired - Fee Related DE3587798T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59194600A JPS6173345A (ja) 1984-09-19 1984-09-19 半導体装置

Publications (2)

Publication Number Publication Date
DE3587798D1 DE3587798D1 (de) 1994-05-19
DE3587798T2 true DE3587798T2 (de) 1994-08-25

Family

ID=16327240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3587798T Expired - Fee Related DE3587798T2 (de) 1984-09-19 1985-09-18 SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.

Country Status (4)

Country Link
US (1) US4888304A (de)
EP (1) EP0182032B1 (de)
JP (1) JPS6173345A (de)
DE (1) DE3587798T2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086011A (en) * 1987-01-27 1992-02-04 Advanced Micro Devices, Inc. Process for producing thin single crystal silicon islands on insulator
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
DE69126153T2 (de) * 1990-02-28 1998-01-08 Shinetsu Handotai Kk Verfahren zur Herstellung von verbundenen Halbleiterplättchen
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JP2721265B2 (ja) * 1990-07-05 1998-03-04 株式会社東芝 半導体基板の製造方法
JPH0488657A (ja) * 1990-07-31 1992-03-23 Toshiba Corp 半導体装置とその製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH04278562A (ja) * 1991-03-06 1992-10-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06142647A (ja) * 1992-11-11 1994-05-24 Yoshizawa L D Kk 浮遊物等の汚物回収装置
JPH06252073A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 半導体基板及びその製造方法
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
JP2542295Y2 (ja) * 1993-05-26 1997-07-23 上田サーボ機械株式会社 水面の浮遊油分除去装置
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP2531491B2 (ja) * 1993-11-19 1996-09-04 憲造 稲葉 液面上層の浮揚汚物の吸収濾過装置
US5468674A (en) * 1994-06-08 1995-11-21 The United States Of America As Represented By The Secretary Of The Navy Method for forming low and high minority carrier lifetime layers in a single semiconductor structure
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
JP3485707B2 (ja) * 1996-01-09 2004-01-13 沖電気工業株式会社 透過型電子顕微鏡用の平面サンプルの作製方法及びその透過型電子顕微鏡による欠陥測定方法
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US6516671B2 (en) 2000-01-06 2003-02-11 Rosemount Inc. Grain growth of electrical interconnection for microelectromechanical systems (MEMS)
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
FR2914497B1 (fr) * 2007-04-02 2009-06-12 St Microelectronics Sa Structure de composants haute frequence a faibles capacites parasites
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL122607C (de) * 1961-07-26 1900-01-01
CA942893A (en) * 1963-12-04 1974-02-26 North American Aviation Electrically isolated semiconductor devices on common crystalline substrate and method of making same
US3351502A (en) * 1964-10-19 1967-11-07 Massachusetts Inst Technology Method of producing interface-alloy epitaxial heterojunctions
US3416224A (en) * 1966-03-08 1968-12-17 Ibm Integrated semiconductor devices and fabrication methods therefor
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
NL6813833A (de) * 1968-09-27 1970-04-01
US3836991A (en) * 1970-11-09 1974-09-17 Texas Instruments Inc Semiconductor device having epitaxial region of predetermined thickness
US3749987A (en) * 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
US3944447A (en) * 1973-03-12 1976-03-16 Ibm Corporation Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US3900344A (en) * 1973-03-23 1975-08-19 Ibm Novel integratable schottky barrier structure and method for the fabrication thereof
US4045248A (en) * 1973-06-26 1977-08-30 U.S. Philips Corporation Making Schottky barrier devices
JPS5329551B2 (de) * 1974-08-19 1978-08-22
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
JPS5247686A (en) * 1975-10-15 1977-04-15 Toshiba Corp Semiconductor device and process for production of same
US4127860A (en) * 1977-04-18 1978-11-28 Rca Corporation Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact
US4282538A (en) * 1977-11-11 1981-08-04 Rca Corporation Method of integrating semiconductor components
US4261003A (en) * 1979-03-09 1981-04-07 International Business Machines Corporation Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
EP0161740B1 (de) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleitersubstrates
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element

Also Published As

Publication number Publication date
EP0182032A2 (de) 1986-05-28
EP0182032A3 (en) 1988-03-23
DE3587798D1 (de) 1994-05-19
EP0182032B1 (de) 1994-04-13
US4888304A (en) 1989-12-19
JPS6173345A (ja) 1986-04-15

Similar Documents

Publication Publication Date Title
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE1514818C3 (de)
DE3229250C2 (de)
DE3685709T2 (de) Substratstruktur zur herstellung einer halbleiterverbundanordnung.
DE69330603T2 (de) Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
DE2745857C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE69429467T2 (de) Halbleiteranordnung mit einer Isolationszone
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE3034894C2 (de)
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3714790A1 (de) Zenerdiode unter der oberflaeche und herstellungsverfahren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2432544B2 (de) Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE3689705T2 (de) Zener-Diode.
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE69026675T2 (de) MIS-Kapazitätselement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee