JP2821830B2 - 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 - Google Patents

半導体薄膜素子その応用装置および半導体薄膜素子の製造方法

Info

Publication number
JP2821830B2
JP2821830B2 JP12202492A JP12202492A JP2821830B2 JP 2821830 B2 JP2821830 B2 JP 2821830B2 JP 12202492 A JP12202492 A JP 12202492A JP 12202492 A JP12202492 A JP 12202492A JP 2821830 B2 JP2821830 B2 JP 2821830B2
Authority
JP
Japan
Prior art keywords
silicon
thin film
semiconductor
film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12202492A
Other languages
English (en)
Other versions
JPH05313201A (ja
Inventor
岩城　　忠雄
恒夫 山崎
克樹 松下
茂 千本松
隆一 高野
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP12202492A priority Critical patent/JP2821830B2/ja
Priority to US08/057,987 priority patent/US5646432A/en
Priority to DE69334253T priority patent/DE69334253D1/de
Priority to EP93303709A priority patent/EP0570224B1/en
Publication of JPH05313201A publication Critical patent/JPH05313201A/ja
Application granted granted Critical
Publication of JP2821830B2 publication Critical patent/JP2821830B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
    • G06E3/001—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements
    • G06E3/003—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン単結晶ウエハ
を用いたシリコン回路と同等またはそれ以上の電気特性
および微細構造を有する薄膜シリコン回路を形成可能な
半導体薄膜素子、その応用装置および半導体薄膜素子の
製造方法に関する。
【０００２】
【従来の技術】従来より、ガラス基板とシリコンを用い
た半導体薄膜素子では、薄膜トランジスタはガラス基板
上に堆積された非晶質シリコン薄膜または多結晶シリコ
ン薄膜の表面に形成されていた。これら非晶質シリコン
薄膜および多結晶シリコン薄膜は化学的気相成長法を用
いてガラス基板上に容易に堆積できるので比較的大面積
の半導体薄膜素子（例えばアクチブマトリックス液晶装
置の基板など）を製造するのに適している。
【０００３】また、最近では、絶縁性基板とその上に形
成された半導体単結晶からなる二層構造を有する薄膜ス
イッチング素子が形成されるようになってきた。このよ
うな二層構造を有する半導体薄膜素子としては、種々の
タイプのものが知られている。いわゆるＳＯＩ（Silico
n On Insulator）基板と呼ばれているものである。ＳＯ
Ｉ基板は例えば絶縁物質からなる基板表面に化学的気相
成長法を用いて多結晶シリコン薄膜を堆積させた後、レ
ーザビーム照射などにより加熱処理を施し、多結晶膜を
再結晶化して単結晶構造に転換して得られている。また
他のタイプのＳＯＩ基板はシリコン単結晶ウエハ表面を
熱酸化処理した後、石英基板あるいはシリコン単結晶基
板と熱圧着し、シリコン単結晶ウエハ側を研磨またはエ
ッチングで所定の膜厚に加工して作製される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
非晶質あるいは多結晶シリコン薄膜を用いた半導体薄膜
素子の場合には、微細半導体製造技術を適用してサブミ
クロンのオーダーのトランジスタ素子を形成することは
できない。例えば、非晶質シリコン薄膜の場合にはその
成膜温度が８００℃程度であるため、微細化技術に必要
な高温処理を施すことができない。また、多結晶シリコ
ン薄膜を用いた半導体薄膜素子の場合には、結晶粒子の
大きさが数μｍ程度であるため、必然的に薄膜素子の微
細化が制限される。また、多結晶シリコン薄膜の成膜温
度は６００℃程度であり、１０００℃以上の高温処理を
有する微細化技術を充分に適用することは不可能であ
る。
【０００５】また、多結晶膜を再結晶化して単結晶構造
に転換するＳＯＩ基板においては、一般に多結晶の再結
晶化により得られた単結晶は必ずしも一様な結晶構造を
有しておらず、また格子欠陥密度が大きかった。また、
単結晶シリコンと石英基板とを熱圧着して作製したＳＯ
Ｉ基板では、単結晶シリコンと石英基板との熱膨張係数
の差が大きいため、１０００℃以上の高温処理を施すと
シリコン薄膜が剥離したり亀裂が生じたりするという問
題点を有していた。また、安価で単結晶シリコンと同等
の熱膨張係数を有し、かつ１０００℃以上の高温処理に
耐えられるような透明な絶縁基板も存在しなかった。こ
れらの理由により、従来の方法により製造されたＳＯＩ
基板に対してシリコン単結晶ウエハと同様に微細化技術
を適用することは困難であった。また、シリコン単結晶
ウエハ同士を熱圧着して作製したＳＯＩ基板は、１００
０℃以上の微細化技術を適用して単結晶シリコン薄膜上
に半導体回路素子を形成することは容易にできるが、熱
圧着内面の両面に渡って半導体回路素子を形成すること
は困難であったため、半導体回路素子の三次元的な集積
化は困難であるという問題点を有していた。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体薄膜素子は、熱酸化シリコン膜と、
酸化シリコン膜あるいは窒化シリコン膜とに狭持された
単結晶シリコン薄膜と、素子平滑化層と、樹脂接着層
と、ガラス基板とを順に形成してなる構成とした。二枚
のシリコン単結晶表面を熱酸化処理した後、それらを互
いに熱圧着し、片側のシリコン単結晶を研磨またはエッ
チングで所定の膜厚の単結晶シリコン薄膜に加工して作
製したＳＯＩ基板においては、互いに接合された物質間
の熱膨張係数の差がないため、その単結晶シリコン薄膜
表面に１０００℃以上の微細加工を施してサブミクロン
のオーダーの電気回路を容易に作製することができる。
このようにして形成されたＳＯＩ基板の電気回路が形成
されている面を上記構造で接着した後、前記電気回路の
形成されていないシリコン単結晶側を研磨、エッチング
して除去することにより上記課題を解決した。また本発
明により、接着層内面の両面に、互いに電気的に接続し
た三次元半導体回路素子を形成することができ上記課題
を解決した。
【０００７】
【作用】請求項１記載の熱酸化シリコン膜は、課題を解
決するための手段で説明した電気回路の形成されていな
いシリコン基板側を研磨、エッチングして除去するとき
に研磨、エッチングを阻止して、半導体回路素子の形成
されている単結晶シリコン薄膜のみを残す作用を有す
る。
【０００８】請求項１記載の酸化シリコン膜または窒化
シリコン膜は、単結晶シリコン薄膜内の内部応力を緩和
すると同時にこの単結晶シリコン薄膜の機械的強度を増
し、前記担体基板からの剥離を防止する作用を有する。
請求項１記載の素子平滑化層および請求項１３記載の第
２の素子平滑化層は、前記単結晶シリコン薄膜および前
記シリコン単結晶ウエハに形成された半導体回路素子に
より生じた素子の凹凸を滑らかあるいは平坦にして、樹
脂接着層の内部応力を緩和して前記単結晶シリコン薄膜
の前記担体基板からの剥離を防止する作用を有する。
【０００９】請求項１記載の樹脂接着層は、前記熱酸化
シリコン層、単結晶シリコン薄膜、酸化シリコンまたは
窒化シリコンを前記担体基板に接着、保持する作用を有
する。
【００１０】
【実施例】以下に図面を参照しながら本発明の実施例に
ついて説明する。図１は、本発明の半導体薄膜素子の構
成を示す摸式的断面図であり、１は熱酸化シリコン膜、
２は単結晶シリコン薄膜、３は酸化シリコン膜、４は素
子平滑化層、５は樹脂接着層、６は担体基板である。単
結晶シリコン薄膜２上には、微細化半導体製造技術を適
用して、半導体回路素子が形成されている。熱酸化シリ
コン膜３の代わりに窒化シリコン膜を用いてもよい。
【００１１】単結晶シリコン薄膜２に用いられているシ
リコン単結晶は、従来の技術で説明したシリコン単結晶
ウエハ表面を熱酸化処理した後、シリコン単結晶基板と
熱圧着し、シリコン単結晶ウエハ側を研磨またはエッチ
ングで所定の膜厚に加工して作製されたＳＯＩ基板より
得られたものであり、シリコン単結晶ウエハの品質が実
質的にそのまま保存されており、結晶方位の一様性や格
子欠陥密度に関して極めて優れた品質を持っている。
【００１２】したがって、結晶方位を任意に選択できる
上に、従来からの微細化半導体製造技術を用いて高密
度、高精細な半導体回路素子を形成できるのである。単
結晶シリコン薄膜２の膜厚は、約０．３μｍ以上の任意
の値を取ることができるが、前記微細化半導体製造技術
を用いて構成した薄膜トランジスタが正常に動作するた
めには０．６μｍ以上必要であり、好ましくは０．８μ
ｍ以上ある方がよいことが分かった。
【００１３】熱酸化シリコン膜１も、単結晶シリコン薄
膜２と同様に、前記ＳＯＩ基板から得られたものであ
り、前記単結晶シリコン薄膜２に前記半導体回路素子を
形成し、前記単結晶シリコン薄膜２側を、酸化シリコン
膜あるいは窒化シリコン膜３、素子平滑化層４を介して
樹脂接着層５で担体基板１に接着した後、前記シリコン
単結晶基板を研磨またはエッチングで除去するときに、
当該研磨、エッチング作用を当該熱酸化シリコン膜１で
阻止すると同時に、前記単結晶シリコン薄膜に形成され
た半導体回路素子を外部の環境から電気的に保護するた
めに設けられている。この熱酸化シリコンの膜厚は、前
記ＳＯＩ基板を製造するときに決まるが、前記シリコン
単結晶基板をエッチング除去するときに、例えばよく用
いられるＫＯＨ水溶液による異方性エッチングを用いる
ならば、前記シリコン単結晶基板の平行度、平坦度およ
びシリコンと熱酸化シリコンとの選択エッチングレート
とから少なくとも０．１μｍ以上あることが必要であ
る。
【００１４】酸化シリコン膜または窒化シリコン膜３
は、単結晶シリコン薄膜２に生じる内部応力を緩和し、
前記研磨、エッチングにおける単結晶シリコン薄膜２の
剥離を防止するのみならず、前記半導体回路素子特性を
安定化したり内部応力が原因となって生じる金属電極の
断線などを防止し、さらには単結晶シリコン薄膜２の機
械的強度を向上させるものである。このような機能を発
揮させるには、酸化シリコン膜または窒化シリコン膜３
の膜厚は２μｍ以下の膜厚で充分であることが分かっ
た。機械的強度を増加させるためには、できる限り２μ
ｍに近い厚さを持っていることが好ましい。
【００１５】素子平滑化層４は、前記単結晶シリコン薄
膜２に前記半導体回路素子を形成し、前記単結晶シリコ
ン薄膜２側を、酸化シリコン膜あるいは窒化シリコン膜
３、素子平滑化層４を介して樹脂接着層５で担体基板１
に接着する際に、接着剤の硬化、収縮に伴う樹脂接着層
５内に生じる内部応力を低下させ、その結果前記研磨、
エッチングにおける単結晶シリコン薄膜２の剥離を防止
する機能を有する。素子平滑化層４によって、前記酸化
シリコン膜または窒化シリコン膜３表面が完全に平坦に
なればよいことは言うまでもないが、その表面の凹凸の
エッジが滑らかになるだけでも充分大きな効果を発揮す
る。もちろん、当該素子平滑化層４を設けることによ
り、単結晶シリコン薄膜２の機械的強度を増加させるこ
とができることは言うまでもない。
【００１６】素子平滑化層４の材料としては、シリコン
アルコキシドなどの有機系シリコン化合物を溶剤で溶解
したものを前記酸化シリコン膜または窒化シリコン膜３
上に塗布して１５０〜３００℃で加熱処理して得られた
酸化シリコンや、溶剤に溶かしたイミド系モノマまたは
エポキシ系モノマを塗布した後加熱重合して得られたイ
ミド系樹脂またはエポキシ系樹脂を用いるのが好まし
い。これら素子平滑化層４の層厚は２μｍ以下である。
これ以上の層厚にすると素子平滑化層４自身に内部応力
が発生し、前記単結晶シリコン薄膜２を剥離することが
ある。
【００１７】また、担体基板１としては、どの様な材料
を用いてもかまわないが、本発明の半導体薄膜素子を作
製する様々な工程で生じる熱により、単結晶シリコン薄
膜２や樹脂接着層５に熱的な内部歪を生じると、前記半
導体回路素子の特性が経時的に変化したり、単結晶シリ
コン薄膜２が当該担体基板１から剥離したりすることが
ある。したがって、当該担体基板１の線膨張係数とシリ
コン単結晶の線膨張係数との差が１．５×１０-6／度以
内である材料の担体基板を用いるのが好ましい。例え
ば、本発明の半導体薄膜素子を用いて透過型の光学素子
を作製する場合はパイレックスガラスなどのガラス基板
を、反射型の光学素子や三次元半導体回路素子を形成す
るときはシリコン単結晶ウエハなどを用いることができ
る。
【００１８】樹脂接着層５としては、前記研磨、エッチ
ングや本発明の半導体薄膜素子の作製に関わる種々の洗
浄工程において、エッチング液や洗浄液などによる腐食
に耐えると同時に強固な接着力を兼ね備えていなければ
ならない。このような目的を満たす樹脂接着層５の材質
は、いわゆる含フッ素エポキシ系樹脂であった。これ
は、種々の割合でフッ素を修飾基として持ったエポキシ
系樹脂であり、対薬品性に優れているのみならず、フッ
素の量を適当に調整することにより当該接着層の屈折率
や硬化前の粘度などを制御することができる。
【００１９】樹脂接着層５の層厚は、通常２〜５０μｍ
まで任意の値を取らせることができ、これは接着時に前
記シリコン単結晶基板と担体基板１との間にかける荷重
の大きさと、硬化前の樹脂接着層５の粘度を調整するこ
とにより制御することができる。本発明の半導体薄膜素
子の殆どは、樹脂接着層５の膜厚として１０〜２０μｍ
の値に制御した。
【００２０】しかしながら、樹脂接着層５の膜厚バラツ
キを小さく押さえることは通常の接着方法を用いると困
難である。図２に樹脂接着層５の膜厚バラツキを極めて
小さく押さえることのできる本発明の半導体薄膜素子の
構造を示す。図２が図１と異なっている点は、樹脂接着
層５の中にこの層の層厚を制御するための細粒７が混合
されていることである。細粒７としては、二酸化シリコ
ンや高分子樹脂などで作られた球形ビーズやファイバー
などを用いることができる。これらの球形ビーズやファ
イバーは、その径が所定の値の±１〜±５％の値に制御
されている。これらの細粒は、現在様々な粒径のものが
市販されており容易に入手することができる。
【００２１】このような方法で層厚を制御する方法は液
晶素子の液晶層厚を制御するためによく用いられてい
る。このように樹脂接着層５の内部に粒径の制御された
細粒７を混合することで樹脂接着層５の層厚を所定の値
の±１〜±５％に制御することができた。本実施例で用
いた細粒７の粒径は５〜１２μｍφとした。次に、担体
基板６がシリコン単結晶ウエハ６ａであり、当該シリコ
ン単結晶ウエハ６ａ上に半導体回路素子が形成されてい
る場合の実施例の摸式的断面図を図３に示す。図３が図
１と異なっている点は、担体基板であるシリコン単結晶
ウエハ６ａ上に半導体回路素子が形成されている点と、
樹脂接着層５とシリコン単結晶ウエハ６ａとの間に第２
の素子平滑化層４ａが形成されている点である。第２の
素子平滑化層４ａが形成されている理由は、素子平滑化
層４が形成されている理由同様に、前記単結晶シリコン
薄膜２に前記半導体回路素子を形成し、前記単結晶シリ
コン薄膜２側を、酸化シリコン膜あるいは窒化シリコン
膜３、素子平滑化層４を介して樹脂接着層５で担体基板
１に接着する際に、接着剤の硬化、収縮に伴う樹脂接着
層５内に生じる内部応力を低下させ、その結果前記研
磨、エッチングにおける単結晶シリコン薄膜２の剥離を
防止するためである。第２の素子平滑化層４ａの層厚は
２μｍ以下とした。
【００２２】このように２層の半導体回路素子を形成す
ることによって、単結晶シリコン薄膜３に形成した半導
体回路素子とシリコン単結晶ウエハ６ａに形成した半導
体回路素子とを光学的に結線し、実質的に大規模集積回
路を小さな面積内にクロックの遅延なく構成することが
できる。さらに、図３で説明したのと同様の２層半導体
回路素子を電気的に接続した実施例の摸式的断面図を図
４に示す。図４が図３と異なっている点は、金属などの
電気伝導性のある材料からなる導通孔８が形成されてい
る点である。導通孔８は、熱酸化シリコン１、単結晶シ
リコン薄膜２、酸化シリコンまたは窒化シリコン３、素
子平滑化層４、樹脂接着層５、第２の素子平滑化層４ａ
を貫通して構成されており、単結晶シリコン薄膜２に形
成された前記半導体回路素子とシリコン単結晶ウエハ６
ａに形成された前記半導体回路素子とを電気的に接続し
ている。このような導通孔８は、半導体微細製造技術に
おける酸素中でのドライエッチングなどで所定の位置に
所定の深さだけ穴を開けた後、所定の位置にアルミニウ
ムやクロムなどの金属材料をスパッタなどの薄膜製造法
で成膜することで容易に形成することができる。
【００２３】本発明の半導体薄膜素子の単結晶シリコン
薄膜に形成したトランジスタの構成を図５に示す。図５
においてトランジスタは、単結晶シリコン薄膜２中に互
いに離間して形成されたドレイン領域１２およびソース
領域１１を具備している。ドレイン領域１２は信号線９
と結線しており、ソース領域１１はソース電極１６に結
線されている。また、ドレイン領域１２とソース領域１
１との間にはチャンネル領域１３が設けられている。チ
ャンネル領域１３の裏面側にはゲート酸化膜１４を介し
て主ゲート電極１０が形成されている。主ゲート電極１
０は、チャンネル領域１３のコンダクタンスを制御し、
トランジスタのオンオフ動作を実行する。
【００２４】当該チャンネル領域１３の表側には、ゲー
ト酸化膜１４と熱酸化膜１とを介して遮光層１５が配置
されている。この遮光膜１５はクロムやアルミニウムや
モリブデンなどの金属材料薄膜で形成されており、バッ
クチャンネルを制御する副ゲート電極ともなる。チャン
ネル領域１３の両側に配置された主副ゲート電極１０お
よび１５は遮光性材料で形成されているので、チャンネ
ル領域１３に入射する光を完全に遮断している。
【００２５】本実施例では、チャンネル領域１３はシリ
コン単結晶からなる半導体薄膜に形成されており、通常
のＬＳＩ加工技術が直接適用できるので、そのチャンネ
ル長をサブミクロンのオーダーにまで微細化することが
可能である。このようなトランジスタ等の積層構造の単
結晶シリコン薄膜上の半導体回路素子は、図５に示すよ
うに表面に凹凸を持つ。このような凹凸構造を持つ半導
体回路素子を直接担体基板６に樹脂接着層５により接着
すると、上記したように当該樹脂接着層５には内部応力
が発生し前記半導体回路素子２が剥離しやすくなるた
め、酸化シリコンまたはイミド系樹脂からなる素子平滑
化層４により前記凹凸を平滑化または平坦化してある。
【００２６】また上記のように樹脂接着層５は前記細粒
が混合されていてもよいことは言うまでもない。次に本
発明の半導体薄膜素子に光検出器を構成した場合の実施
例を示す。図６において、６ｂはガラス基板、１７はエ
ミッタ電極、１８は第１のＮ領域、１９はＰ領域、２０
は第２のＮ領域、２１は透明電極、２２はＩ領域、２３
はスルーホールである。前記実施例とは異なり、本実施
例では透明なガラス基板を担体基板として用いている。
このガラス基板としては、パイレックスガラスを用いて
いる。これは、パイレッスクガラスの線膨張係数は、常
温で約３×１０-61/℃であり、シリコンの常温での線膨
張係数約２．４×１０-61/℃と極めて近い値を持ってい
るからである。パイレックスガラスの代わりに石英ガラ
ス（常温線膨張係数約０．４×１０-61/℃）やソーダガ
ラス（常温線膨張係数約８×１０-61/℃）を用いると、
シリコンとの線膨張係数の差が大きいため、熱的な接合
応力が半導体薄膜素子に生じて接着部分が剥離する場合
がある。このような素子の剥離を発生させないために
は、ガラス基板６ａとしてシリコン単結晶との線膨張係
数の差が１．５×１０-61/℃以内のガラス材料を用いる
とよいことがわかった。
【００２７】図６に示す光検出器はＮＰＮ接合の３極素
子のものである。この３極素子は光がベース電流の代用
となるためにベース電極を必要としない。すなわち光照
射の有り無しにより本光検出器がスイッチングされるの
である。この光検出器は、単結晶シリコン薄膜２中に互
いに離間して形成された第１のＮ領域１７、Ｐ領域１８
および第２のＮ領域２０を具備しており、Ｐ領域１９と
第２のＮ領域２０との間にはイントリンシックなＩ領域
２３が形成されている。第２のＮ領域２０は、スルーホ
ール２２を介してＩＴＯ電極などの透明電極２１と電気
的に結線されている。この透明電極２１はトランジスタ
におけるコレクタ電極に対応する。また第１のＮ領域１
８はエミッタ電極１７と結線されている。
【００２８】このようにして結線された透明電極２１が
正電極になるようにして、エミッタ電極１７と透明電極
２１との間に電圧が印加された状態で本光検出器に光を
照射すると、照射光量に対応した光電流を得ることがで
きる。そして従来の半導体微細加工技術を用いて前記Ｓ
ＯＩ基板上の単結晶シリコン薄膜上に容易に１７から１
９に示す構造の素子を形成することができるため、後述
する本発明の半導体薄膜素子の製造方法に従って図６に
示す光検出器を作製することができる。
【００２９】もちろん本発明では、図６に示したような
ＮＰＮ接合の３端子光検出器の代わりにＰＮ接合の２端
子光検出器をも形成することが可能であることは言うま
でもない。次に、本発明の薄膜半導体素子に形成される
半導体回路素子の製造方法について説明する。
【００３０】まず、ＳＯＩ基板の製造方法について説明
する。まず、シリコン単結晶ウエハ２５ともう一枚のシ
リコン単結晶ウエハを用意する。これらのシリコン単結
晶ウエハはＬＳＩ製造に用いられる高品質のシリコンウ
エハを用いることが好ましく、その結晶方位は＜１００
＞０．０±１．０の範囲の一様性を有し、その単結晶格
子欠陥密度は５００個／ｃｍ2 以下である。これら用意
されたシリコン単結晶ウエハの表面をまず精密に平滑仕
上げしたあと、その一方または両方の表面に熱酸化シリ
コン膜を形成する。続いて、熱酸化シリコン膜の形成さ
れた少なくとも一方の表面を重ね合わせて加熱すること
により、両ウエハを熱圧着する。この熱圧着処理によ
り、前記両ウエハは互いに強固に固着される。
【００３１】つぎに、前記もう一枚のシリコン単結晶ウ
エハの表面を研磨する。この結果、図７（Ｂ）の基板の
構成的断面図に示す構成のうち、シリコン単結晶ウエハ
２５と熱酸化シリコン膜１とシリコン単結晶薄膜２とか
らなる構成が形成される。なお、前記もう一枚のシリコ
ン単結晶ウエハを薄膜化してシリコン単結晶薄膜２を形
成するために、研磨処理に代えてエッチング処理を用い
たり、研磨処理とエッチング処理を併用したものを用い
てもよい。
【００３２】このようにして得られたシリコン単結晶薄
膜２は、前記シリコン単結晶ウエハの品質が実質的にそ
のまま保存されるので結晶方位の一様性や格子欠陥密度
に関して極めて優れた薄膜とすることができる。これに
対して、従来行われていたように、堆積された非晶質あ
るいは多結晶シリコン薄膜の再結晶化により得られた単
結晶シリコン薄膜は格子欠陥が多く結晶方位も一様では
ないのでＬＳＩ製造には適さない。これまで説明してき
たＳＯＩ基板の製造方法は従来よりよく知られているも
のである。
【００３３】以下に、本発明の半導体薄膜素子の製造工
程を図１４と図１５を用いて説明する。前記のようにし
て作製されたＳＯＩ基板のシリコン単結晶薄膜２に図１
４（Ａ）に示すように後述する工程により半導体回路素
子を形成し、図１４（Ｂ）のようにその上にスパッタや
真空蒸着などの物理的気相成長法や化学的気相成長法な
どにより酸化シリコン膜または窒化シリコン膜３を形成
して、前記半導体回路素子を保護すると同時に前記シリ
コン単結晶薄膜２内の内部応力を緩和する。この酸化シ
リコン膜または窒化シリコン膜３の膜厚は、前記シリコ
ン単結晶薄膜２の膜厚や前記半導体回路素子の構成にも
依存するが、約２μｍ以下とするのがよく、望むらくは
１から２μｍとするのがよい。
【００３４】次に、図１４（Ｃ）に示すように、前記半
導体回路素子をシリコン単結晶薄膜２に形成したときの
表面の凹凸をなめらかにするまたは平坦にするため、酸
化シリコン膜または窒化シリコン膜３の上に、素子平滑
化層４を形成する。素子平滑化層４を形成した第１の実
施例を説明する。前記酸化シリコン膜または窒化シリコ
ン膜３が形成されたＳＯＩ基板上に、シリコンアルコキ
シドなどの有機シリコン化合物を有機溶剤に分散、溶解
させたものをスピンコーティングにより塗布する。塗布
量は、スピンコータの回転数や塗布物の粘度、充填量あ
るいは初期展開形状分布などに依存する。
【００３５】このようにして有機シリコン化合物を有機
溶剤に分散、溶解させたものを塗布した前記ＳＯＩ基板
を５０から１８０℃で大気中熱処理することにより反応
させると、前記酸化シリコン膜または窒化シリコン膜３
の上に酸化シリコンからなる素子平滑化層４が形成され
る。このようにして形成された酸化シリコン４は、図１
４（Ｃ−２）のように前記半導体回路素子により形成さ
れた酸化シリコン膜または窒化シリコン膜３の凹凸を平
滑にする。次に、素子平滑化層４を形成した第２の実施
例を説明する。前記酸化シリコンまたは窒化シリコン３
が形成されたＳＯＩ基板上に、イミド系樹脂を溶剤に溶
解したものをスピンコーティングにより塗布した後、１
４０から１８０℃で熱処理反応させてポリイミド系高分
子層４とした。図１４（Ｃ−１）に示すように、このよ
うにして形成したポリイミド系高分子４により、前記半
導体回路素子により形成された酸化シリコン膜または窒
化シリコン膜３の凹凸をほぼ完全に平坦にできた。これ
ら素子平滑化層の膜厚は、約２μｍ以下とするのが好ま
しい。
【００３６】この素子平滑化層４は、図１５（Ｃ）に示
すシリコン単結晶ウエハ２５の除去工程において、シリ
コン単結晶薄膜２が担体基板から剥離するのを防ぐと同
時に、これを機械的に補強する作用をする。従って、こ
の素子平滑化層４に使用される材料は、前記除去工程に
おいて用いられるエッチング液の腐食に対して充分強固
に耐えられるような材質を用いなければならない。
【００３７】次に、図１５（Ａ）に示すように素子平滑
化層４の上に接着剤５ａを塗布する。接着剤５ａとして
は、硬化した後に図１５（Ｃ）で示すシリコン単結晶ウ
エハ２５の除去工程におけるエッチング液の腐食に対し
て充分強い材料を用いる必要がある。本発明における実
施例としては、含フッ素エポキシ系モノマーを紫外線に
より重合硬化させる紫外線硬化型接着剤を用いた。次
に、前記接着剤５ａを介して、ガラスやシリコン単結晶
ウエハなどからなる担体基板６と前記ＳＯＩ基板を接合
させ接着、硬化させる。図１５（Ｂ）に示すように、硬
化した接着剤５ａは、樹脂接着剤層５となる。接着剤５
ａとして紫外線硬化型接着剤を用いたのは、硬化時に加
熱処理をしなくてもよいためである。硬化時に加熱処理
が必要な接着剤（例えば多くのエポキシ系接着剤や低融
点ガラスなど）を用いると、担体基板６とシリコン単結
晶ウエハ２５との熱膨張係数の違いにより、多くの場合
前記接着剤硬化後に担体基板やＳＯＩ基板が反ってしま
い、良好な半導体薄膜素子を作製することができないか
らである。もちろん、担体基板６としてシリコン単結晶
ウエハを用いる場合にはこのような問題は生じない。
【００３８】また、接着剤５ａとして紫外線硬化型接着
剤を用いる場合に於ても、紫外線照射時には基板温度が
５０℃前後に上がるため、担体基板６としてガラス基板
を用いるときにはシリコン単結晶ウエハ２５との熱膨張
係数の差の小さいパイレックスガラスを用いるのが望ま
しい。担体基板６としては、シリコン単結晶ウエハ２５
との熱線膨張係数の差が１．５×１０-6／℃以下である
ものを用いるのが好ましいことがわかった。
【００３９】このようにして担体基板６とＳＯＩ基板を
樹脂接着層５で接合したあと、シリコン単結晶ウエハ２
５をダイアモンド刃で研削して約１００μｍの厚さにす
る。そのあと酸化セリウムやアルミナなどの研磨剤を用
いて荒研磨、仕上げ研磨を行い、シリコン単結晶ウエハ
２５を約７０μｍの厚さにする。その後、８０℃の３５
％ＫＯＨ水溶液にこのＳＯＩ基板を浸漬させて、前記シ
リコン単結晶ウエハ２５を異方性エッチングで完全に除
去する。このとき、前記シリコン単結晶ウエハ２５のエ
ッチング速度と熱酸化シリコン膜１のエッチング速度は
数百倍異なるために、前記エッチングは前記熱酸化シリ
コン膜１で完全に停止させることができる。以上のよう
にして、本発明の薄膜半導体素子を図１５（Ｃ）に示す
ように作製することができる。
【００４０】次に、本発明の薄膜半導体素子の半導体回
路素子を前記シリコン単結晶薄膜上に形成する場合に最
も基本的な素子となる薄膜トランジスタの形成方法につ
いて説明する。図１２と図１３は、本発明の薄膜半導体
素子に薄膜トランジスタを形成する場合の工程図であ
る。上記したように、熱酸化シリコン膜１を介してシリ
コン単結晶ウエハ２５と第２のシリコン単結晶ウエハ３
８を熱圧着により接合したあと（図１２（Ａ））、第２
のシリコン単結晶ウエハ３８を研磨、エッチングにより
薄膜化して図１２（Ｂ）に示すようなＳＯＩ構造とす
る。このときのシリコン単結晶薄膜２の膜厚は０．６μ
ｍ以上に加工する。この膜厚が０．６μｍ以下であると
形成した薄膜トランジスタの動作特性が著しく低下する
ため好ましくない。
【００４１】まず、図１２（Ｃ）に示す工程に於て、シ
リコン半導体薄膜２の表面を熱酸化処理し、全面にシリ
コン酸化保護層３９を形成する。その上に、化学的気相
成長法を用いてシリコン窒化保護膜４０を堆積する。さ
らに、レジスト４１を被覆する。レジスト４１をフォト
リソグラフィによりパターニングし薄膜トランジスタを
形成する領域（以下、素子領域と呼ぶ）のみを残して除
去する。この状態で、エッチング処理を行いレジスト４
１により被覆されていない部分のシリコン酸化保護膜３
９およびシリコン窒化保護膜４０を除去する。図１２
（Ｃ）はこのようにして得られたＳＯＩ基板の加工状態
を示している。
【００４２】図１２（Ｄ）に示す工程において、レジス
ト４１を除去した後、素子領域を被覆するシリコン酸化
保護膜３９とシリコン窒化保護膜４０をマスクとしてシ
リコン単結晶薄膜２の熱酸化処理を行いフィールド酸化
膜４２を形成する。フィールド酸化膜４２によって囲ま
れた領域には、シリコン単結晶薄膜２が残され、素子領
域を形成する。この状態では、マスクとして用いられた
シリコン酸化保護膜３９およびシリコン窒化保護膜４０
は除去されている。
【００４３】図１３（Ａ）に示す工程において、再び熱
酸化処理が行われ、シリコン単結晶薄膜２の表面にゲー
ト酸化膜１４が形成される。図１３（Ｂ）に示す工程に
おいて、化学的気相成長法により多結晶シリコン膜が堆
積される。この多結晶シリコン膜を所定の形状にパター
ニングされたレジスト４４を用いて選択的にエッチング
し、ゲート酸化膜１４の上に多結晶シリコンゲート電極
４３を形成する。
【００４４】図１３（Ｃ）に示す工程において、レジス
ト４４を除去した後、ゲート電極１０をマスクとしてゲ
ート酸化膜１４を介して不純物ヒ素のイオン注入を行
い、シリコン単結晶薄膜２にドレイン領域１２およびソ
ース領域１１を形成する。この結果、ゲート電極１０の
下方においてドレイン領域１２とソース領域１１との間
に不純物ヒ素の注入されていないトランジスタチャンネ
ル形成領域４５が設けられる。
【００４５】最後に図１３（Ｄ）に示す工程において、
ドレイン領域１２の上にあるゲート酸化膜１４の一部を
除去してコンタクトホールを形成し、ここに信号線９を
接続させる。同様に、ソース領域１１の上にあるゲート
酸化膜１４の一部を除去してコンタクトホールを形成
し、この部分を覆うようにソース電極１６を形成する。
ソース電極１６は、ＩＴＯ等からなる透明電極から構成
されている。加えてフィールド酸化膜４２および熱酸化
シリコン膜１も透明である。従って、担体基板６として
パイレックスガラスなどのガラス基板を用いれば、ソー
ス電極１６、フィールド酸化膜４２、熱酸化シリコン膜
１、およびガラス基板６からなる４層構造は光学的に透
明であり、透過型の光学装置を得ることができる。
【００４６】上述したように、図１２と図１３に示す製
造方法においては、高品質のシリコン単結晶薄膜に対し
て、高温を用いた成膜処理、高解像度のフォトリソエッ
チングおよびイオン注入処理等を施すことにより、ミク
ロンオーダーあるいはサブミクロンオーダーのサイズを
有する電界効果型絶縁ゲートトランジスタを形成するこ
とが可能である。用いるシリコン単結晶薄膜は極めて高
品質であるので、得られた絶縁ゲート型トランジスタの
電気特性も優れている。
【００４７】再びこのようにして作製された本発明の半
導体薄膜素子の構造について説明する。図７から図１１
は、図１ないし６に示す本発明の半導体薄膜素子を構成
する前の前記ＳＯＩ基板に形成した半導体回路素子の構
成を示したものである。図７は本発明に使用するＳＯＩ
基板の平面図を示し、図８は同じくその摸式的断面図を
示す。図示するように前記ＳＯＩ基板は例えば６インチ
のウエハ形状を有する。このＳＯＩ基板はシリコン単結
晶ウエハ２５と、その上に形成された熱酸化シリコン膜
１と、シリコン単結晶薄膜２と、酸化シリコン膜または
窒化シリコン膜３と、酸化シリコンまたはイミド系樹脂
からなる素子平滑化層４とからなる５層構造をなしてい
る。シリコン単結晶ウエハ２には、上記のように微細加
工技術を施して半導体回路素子が形成されている。
【００４８】図９は、このようにして作製された集積回
路チップの拡大平面図である。図示するように、集積回
路チップ２６は例えば一辺１．５ｃｍの長さを有してい
る。集積回路チップ２６は、マトリックス状に配置され
た微細な画素電極および個々の画素電極に対応した絶縁
ゲート電界効果型トランジスタ、もしくはマトリックス
状に配置されたｐｎ型のフォトダイオードの形成された
画素領域２９と、各トランジスタもしくはフォトダイオ
ードに対して電気信号を供給するための駆動回路すなわ
ちＸドライバが形成されたＸドライバ領域２７と、各ト
ランジスタを線順次で走査するための走査回路もしくは
各フォトダイオードを線順次で走査、検出するための走
査検出回路、すなわちＹドライバの形成されたＹドライ
バ領域２８を有している。本発明によれば、非晶質薄膜
あるいは多結晶薄膜に比べて電荷易動度が極めて大きい
単結晶薄膜を用いているので、高速応答性を要するＸお
よびＹドライバを画素領域と同一面上に形成することが
できる。
【００４９】図１０は、上述した集積回路チップを基板
に用いて液晶光弁装置を作製した場合の１実施例を示す
図であり、図９のＢ部３０で示す画素領域２９の拡大図
である。すなわち、液晶光弁装置の１個の画素を示す。
図示するように、画素は画素電極３１と、画素電極３１
に信号に応じて励起させるためのトランジスタ３３と、
当該トランジスタ３３に信号を供給するための信号線３
４および当該トランジスタ３３を走査するための走査線
３２とから構成されている。信号線３４はＸドライバ２
７に接続されており、走査線３２はＹドライバ２８に接
続されている。
【００５０】上述したように、本発明で用いているトラ
ンジスタ３３は、シリコン単結晶薄膜２に形成されたド
レイン領域、ソース領域およびその両者の間に形成され
たチャンネル領域の上に形成されたゲート電極とから構
成されている。すなわち、トランジスタ３３は絶縁ゲー
ト電界効果型である。ゲート電極は、走査線３２の一部
から構成されており、ソース領域には画素電極３１が接
続されており、ドレイン領域には信号線３４の一部から
なるドレイン電極が接続されている。
【００５１】図１６に本発明に関する液晶光弁装置の摸
式的断面図を示す。図示するように、液晶光弁装置は集
積回路チップ２６と、当該集積回路チップ２６に対向配
置された対向基板４８と、該集積回路チップ２６と該対
向基板４８との間に配置された電気光学物質層たとえば
液晶層４６とから構成されている。上記のように、集積
回路チップ２６には、画素を規定する画素電極あるいは
駆動電極と、所定の信号に応じて該駆動電極を励起する
ための駆動回路とが形成されている。
【００５２】また、液晶層４６はスペーサ５０によって
所定の間隙を保持されている。この間隙は、液晶層４６
に用いる液晶材料の光学特性や配向特性によって異な
り、例えば液晶材料としてネマチック液晶を用いる場合
は約５〜１０μｍに、強誘電性液晶を用いる場合は約１
〜２μｍとするのが一般的である。また、スペーサとし
ては、アクリルなどの透明高分子材料や二酸化珪素など
を球またはファイバー状に整形した細粒を用いる。これ
らスペーサ５０は、素子全面に渡って均一に散布しても
よいが、画素領域２９以外の素子周縁部のみに散布する
のが好ましい。
【００５３】さらには、Ｘドライバ２７やＹドライバ２
８の上に散布されないようにするほうがより好ましい。
これは、画素電極３１上にスペーサが乗ることにより、
素子のコントラストを落としたり、液晶層４６の層厚を
制御するときの加圧時にスペーサ５０で単結晶シリコン
薄膜２を破壊しないようにするためである。素子全面に
渡ってスペーサ５０を散布する場合にも、樹脂接着層５
に用いる接着剤として硬化後のショアー硬度が８０以上
の接着剤を用い、素子平坦化層４として膜厚１〜２μｍ
の酸化シリコンを形成し、熱酸化シリコン膜１の膜厚を
０．１μｍ以上とすることによって、液晶層４６の層厚
を制御するときの加圧時にスペーサ５０で単結晶シリコ
ン薄膜２を破壊しないようにすることができる。
【００５４】図１に示したように、集積回路チップ２６
は、パイレックスガラスからなる担体基板６、樹脂接着
層５、素子平滑化層４、酸化シリコン層３、シリコン単
結晶薄膜２、および熱酸化シリコン層１とからなる６層
構造を有する。さらに、パイレックス担体基板６の裏面
側には偏光板５１ｂが接着されている。そして、駆動回
路はこのシリコン単結晶薄膜２に形成された集積回路か
らなる。この集積回路はマトリックス状に配置された複
数の電界効果型絶縁ゲートトランジスタ３３を含んでい
る。トランジスタ３３のソース電極は対応する画素電極
３１に接続されており、同じくゲート電極は走査線３２
に接続されており、同じくドレイン電極は信号線３４に
接続されている。該集積回路は、さらにＸドライバ２７
を含み、列状の信号線３４に接続されている。
【００５５】さらに、Ｙドライバ２８を含み、行状の走
査線３２に接続されている。また、ガラス等の透明材料
からなる対向基板４９は、外側面に接着された偏光板５
１ａと、対向基板４９の内側に形成された対向電極ある
いは共通電極４８とから構成されている。さらに、集積
回路チップ２６と対向基板４９はどちらも液晶層４６と
接する内側表面に、電気光学物質層である液晶分子を配
向させるための配向膜４７ａ、４７ｂが各々対向して形
成されている。
【００５６】以下に、液晶層４６としてネマティック液
晶材料を用いた場合の実施例を示す。ネマティック液晶
は、その長軸方向が容易に配向されるという性質があ
る。配向膜４７ａ、４７ｂとして、ポリイミド膜を塗布
した後、その表面をラビングすることによって作製した
ものを用いる場合を考えよう。このとき、対向基板４９
に形成する配向膜４７ａと集積回路チップ２６に形成す
る配向膜４７ｂのラビングの方向を９０度違えると、こ
れら基板間のラビング方向の違いにより、液晶分子はそ
れにならって９０度回転する。この結果、液晶層４６を
通過する光の偏光軸は９０度回転することになる。一
方、集積回路チップ２６に形成されている画素電極３１
と対向基板４９に形成されている共通電極４８との間に
電界を印加すると、この液晶分子は電界方向すなわち基
板に対して垂直方向に配列し、旋光性は失われる。この
遷移は基板の両側に配置された一対の偏光板５１ａ、５
１ｂによって光学的に検出される。すなわち、液晶層を
通過する光は、電圧の有無によって透過もしくは遮断さ
れる。このようにして、本発明の光弁装置は各画素ごと
に光弁機能を有する。
【００５７】このようにして作製した図７から図１１と
図１６に示す液晶光弁装置の動作方法について説明す
る。図７から図１１に示した個々のトランジスタ３３の
ゲート電極は走査線３２に接続されており、Ｙドライバ
２８によって走査信号が印加され線順次で個々のトラン
ジスタ３３の導通および遮断を制御する。Ｘドライバ２
７から出力される表示信号は信号線３４を介して導通状
態にある選択されたトランジスタ３３に印加される。印
加された表示信号は対応する画素電極３１に伝えられ、
画素電極３１を励起する。これにより、画素電極３１と
図１６に示す共通電極４８との間に電界が生じ、この電
界が液晶層４６に作用してその透過率を実質的に最大と
する。
【００５８】一方、非選択時においては、トランジスタ
３３は非導通状態となり、画素電極に書き込まれた表示
信号を電荷として保持する。なお液晶層４６は比抵抗が
高く通常は容量性として動作する。これら駆動トランジ
スタ３３のスイッチング特性を表すためにオン／オフ電
流比が用いられる。液晶動作に必要な電流比は書き込み
時間と保持時間から簡単に求められる。例えば表示信号
がテレビジョン信号である場合には、１走査期間の約６
０μsec の間に表示信号の９０％以上を書き込まなけれ
ばならない。一方、１フィールド期間である約１６msec
で電荷の９０％以上を保持しなければならない。その結
果、オン／オフ電流比は５桁以上必要となる。本発明で
は、トランジスタ３３は電荷易動度が極めて高い単結晶
シリコン薄膜２の上に形成されているのでオン／オフ電
流比は６桁以上を確保できる。すなわち、極めて高速な
信号応答性を有するアクティブマトリックス型の液晶光
弁装置を得ることができるのである。また、単結晶シリ
コン薄膜２の高易動度特性を利用して、周辺ドライバ回
路２７および２８を同一単結晶シリコン薄膜上に形成す
ることが可能となる。
【００５９】図１８は、上記のようにして作製した液晶
光弁装置の応用の１実施例としての光相関器である。図
１８において、第１の液晶素子６９および第２の液晶素
子７５は前記液晶光弁装置である。この液晶光弁装置は
約２０ｍｍ角の画素領域に１８μｍ×２０μｍの画素電
極が４８０×７２０画素集積されている。これらの液晶
光弁装置には液晶材料として層厚５μｍのネマティック
液晶が用いられており、そのコントラスト比は５０〜１
００である。画像は第１の液晶素子駆動回路８５および
第２の液晶素子駆動回路７２からのビデオ信号により駆
動される。ＣＣＤカメラ６４から取り込まれた物体６３
の画像は第１の液晶素子駆動回路８５で画像メモリ８６
からの参照画像と合成されて図１９に示すように第１の
液晶素子６９に表示される。図１９における入力画像７
８が物体６３の画像に対応し、参照像７９が前記参照画
像に対応する。図１９は、物体６３として明朝体で”
光”という漢字を用い、参照画像としてゴシック体の”
光”という画像を用いた場合を示している。このように
物体６３からの画像と参照画像とは第１の液晶素子に隣
合わせに表示される。
【００６０】このように第１の液晶素子６９に表示され
た入力像７８と参照像７９とは、第１のレーザ６７から
出射され第１のコリメータレンズ６８で並行光になおさ
れたコヒーレント光によって光画像に変換される。この
光画像は第１のフーリエ変換レンズ７０で第１のＣＣＤ
７１の光電変換面上にフーリエ変換される。このとき第
１の液晶素子６９は第１のフーリエ変換レンズ７０の前
焦点面に、第１のＣＣＤ７１の光電変換面は第１のフー
リエ変換レンズ７０の後焦点面に配置されている。この
とき得られるフーリエ変換像は、入力像７８のフーリエ
変換像と参照像７９のフーリエ変換像とが互いに干渉し
あって生じたものでジョイントフーリエ変換像と呼ばれ
ている。
【００６１】このようにして第１のＣＣＤ７１で得られ
たジョイントフーリエ変換像は、第２の液晶素子駆動回
路７２を介して第２の液晶素子７５に表示される。第２
の液晶素子７５に表示された前記ジョイントフーリエ変
換像は、第２のレーザから出射され第２のコリメータレ
ンズ７４で並行光になおされたコヒーレント光によって
読み出された後、第２のフーリエ変換レンズ７６で再び
第２のＣＣＤ７７の光電変換面上にフーリエ変換され
る。このとき第２の液晶素子７５は第２のフーリエ変換
レンズ７６の前焦点面に、第２のＣＣＤ７７の光電変換
面は第２のフーリエ変換レンズ７６の後焦点面に配置さ
れていることは言うまでもない。このようにして第２の
ＣＣＤ７７で撮像された前記ジョイントフーリエ変換像
のフーリエ変換像は、入力像７８と参照像７７との相関
係数に対応した一対の相関ピークとそれ以外のＤＣバイ
アス成分とを含んでいる。この相関ピークの強度を測定
することにより前記入力像と参照像とがどの程度類似し
ているかを判別することができる。
【００６２】以上、本実施例で説明したような光相関器
はジョイント変換相関器（または合同変換相関器）と呼
ばれている。このような光学的な相関器を用いることに
よって、画像の実時間解析ができたり、図１８に示すよ
うにフォントの異なる文字であっても正確に認識するこ
とができるという効果が期待されている。このような光
相関器は従来より盛んに研究されてきたが、第１の液晶
素子のように画像を入力したり、第２の液晶素子のよう
にジョイントフーリエ変換像を表示したりする適当な表
示素子がなかった。従来から用いられてきたこの種の表
示素子としては、液晶テレビなどで既に商品化されてい
る非晶質シリコン薄膜上にトランジスタを形成して作製
されたアクティブマトリックス型液晶表示素子が多用さ
れてきた。しかしこのような従来の液晶表示素子は、非
晶質シリコン薄膜の製造上の問題や電荷易動度の制約の
ために、１００μｍ以下の画素を形成したり１００Ｈｚ
程度の高速動作をさせることができず、またそのため本
実施例のような大きな画素数を持った表示素子を構成し
ようとすると表示素子そのものを大きくしなければなら
ないといった欠点を持っているため、前記光相関器を構
成しようとすると系そのものが大きくなってしまうとい
う問題点があった。
【００６３】さらに、このような光相関器では、第１の
ＣＣＤ７７で検出するのに充分な大きさの干渉縞を形成
するためには、第１の液晶素子６９に表示する入力像７
８と参照像７９は充分に小さくしかも近接させて表示し
なければならない。また第２の液晶素子７５に表示する
ジョイントフーリエ変換像の干渉縞はできるかぎり細か
くしなければ、第２のフーリエ変換レンズ７６の焦点距
離が長くなり系が大型化してしまう。
【００６４】本実施例では、本発明の半導体薄膜素子を
用いた液晶素子を使うことによって上記問題点を解決
し、従来の液晶表示素子を用いた場合の約１／３の大き
さで光相関器を構成することができた。また、本実施例
では前記第１の液晶素子と第２の液晶素子とをビデオレ
ートで動作させたが、ＣＣＤカメラ６４や第１のＣＣＤ
７１や第２のＣＣＤ７７を改良してビデオレート以上の
画像転送させることにより、実質的に１００Ｈｚオーダ
ーでの動作速度が実現できることがわかっている。
【００６５】以上説明してきた本発明の半導体薄膜素子
を用いた液晶素子は、液晶材料としてネマティック液晶
を用いた場合を説明してきたが、液晶材料を強誘電性液
晶としその層厚を２μｍ程度に制御することにより、さ
らに高速でコントラストの高い表示素子を構成できるこ
とは言うまでもない。次に本発明の半導体薄膜素子に光
検出器を構成した場合の応用に関する実施例を示す。図
１７は本発明の半導体薄膜素子に図６や図１１で示した
光検出器を構成しこれを透過型光検出器として用いた１
実施例の構成図を示したものである。図１７において、
５４は観察対象となる画像が記録された銀塩写真乾板で
ある入力像、５５は本発明の半導体薄膜素子を用いた透
過型光検出器である。レーザ５２から出射された光はコ
リメータレンズ５３で平行光束に直されてから入力像５
４に照射されてこれを読み出す。読み出された入力像５
４はピンホール５９で特定の高周波成分をフィルタリン
グされた後フーリエ変換レンズ５５で透過型光検出器の
受光面上にフーリエ変換される。フーリエ変換された入
力像は透過型光検出器５５を透過したあとフーリエ変換
レンズ５７で再びフーリエ変換され、もとの入力像に直
されＣＣＤカメラ５８で撮像されＣＲＴ６１で観察され
る。このピンホール５９の穴径を適当に調節してやるこ
とにより、ＣＣＤカメラ５８で再生される入力像内のノ
イズを調節することができる。
【００６６】このように空間周波数フィルタをかけるこ
とによって入力像の画像修復をかけようとする場合は、
入力像のフーリエ変換像のどの部分をフィルタリングし
ているかを観察することは重要な問題となってくる。通
常は透過型光検出器として適当なものがないためこれを
用いず、フーリエ変換レンズ５５と透過型光検出器５６
が配置されている位置の適当な箇所にビームスプリッタ
を配してビームを分岐し、その分岐した光束を別のＣＣ
Ｄカメラで観察する。このときピンホールは分岐された
２つのフーリエ変換像のフーリエ変換面に別々に配置し
ておかねばならない。このように配置された別々のピン
ホールがどちらもフーリエ変換面の同じ場所に入ってい
るか否かを検証することは極めて難しい。これに対し
て、本実施例では図１７に示すような簡単な構成で上記
の観察がＣＲＴ６０上で可能となるのである。
【００６７】上記実施例にかかわらず、本発明の半導体
薄膜素子を用いた透過型光検出器は、光を遮蔽すること
なく光強度の測定が可能となり、またその分解能もＣＣ
Ｄと同程度得られるため、光計測分野での利用価値は高
い。
【００６８】
【発明の効果】以上説明したように本発明の半導体薄膜
素子は、熱酸化シリコン膜と、酸化シリコン膜あるいは
窒化シリコン膜とに狭持され半導体回路素子が形成され
ている単結晶シリコン薄膜と、素子平滑化層と、樹脂接
着層と、担体基板とを順に形成した構成とし、電荷易動
度など電気的諸特性に優れたシリコン単結晶薄膜素子を
作製可能ならしめ、これによって極めて微細な画素でか
つ大画素数を持った液晶光弁装置を作製したり、光透過
性に優れた光検出器を作製することが可能となり、精細
な画像を表示したり測定したりすることができるように
なった。
【００６９】また、このような半導体薄膜素子の製造方
法として、第１のシリコン単結晶ウエハ上に第２のシリ
コン単結晶ウエハを熱圧接した後、第２のシリコン単結
晶ウエハを研磨、エッチングすることによって形成され
た単結晶シリコン薄膜の上に、集積的に半導体回路素子
を形成する第１工程と、前記単結晶シリコン薄膜上に形
成した半導体回路素子を、担体基板上に接合分離する第
２工程よりなる半導体薄膜素子の製造方法を用いること
により、従来作製が困難であった上記半導体薄膜素子の
作製を容易ならしめ、半導体と異種材料との接合や半導
体素子の三次元化などの技術分野への貢献は極めて大き
い。
【００７０】特に、前記半導体薄膜素子を用いた液晶光
弁装置は、５〜２０μｍ角程度の光の波長に極めて近い
サイズの画素を持った液晶表示装置とすることができ、
インコヒーレント光を用いた通常の表示においては、写
真フィルムに近い画質の画像を表示可能とするため、プ
ロジェクタなどの高画質表示装置への技術的貢献は大き
い。また、コヒーレント光を用いた表示では、ＣＣＤな
どと組み合わせて光相関器を構成することによって、光
相関器をより識別能力の高いものとするのみならず、小
型なものとすることができる。さらには、前記のように
光の波長に近いサイズの画素を持たせることができるた
め、インコヒーレント光を用いれば、ＣＧＨ（Computer
Generated Hologram ）などのホログラム像を表示させ
れば、マッチドフィルタ型の光相関器や、三次元ディス
プレイなどへの応用が期待できる。さらには、光ニュー
ラルネットワークなどの荷重行列を表示させたり、光デ
ジタルコンピューティングなど様々な光情報処理技術へ
の貢献は極めて大きい。
【図面の簡単な説明】
【図１】本発明の半導体薄膜素子の構成を示す摸式的断
面図である。
【図２】樹脂接着層の膜厚バラツキを極めて小さく押さ
えることのできる本発明の半導体薄膜素子の構造を示す
図である。
【図３】シリコン単結晶ウエハ上に半導体回路素子が形
成されている場合の本発明の半導体薄膜素子の実施例の
摸式的断面図である。
【図４】シリコン単結晶ウエハ上に半導体回路素子が形
成されている場合の本発明の半導体薄膜素子において２
層半導体回路素子を電気的に接続した実施例の摸式的断
面図である。
【図５】本発明の半導体薄膜素子の単結晶シリコン薄膜
に形成したトランジスタの構成を示す図である。
【図６】本発明の半導体薄膜素子に光検出器を構成した
場合の実施例を示す図である。
【図７】本発明の半導体薄膜素子の構成を示す模式図で
あり、基板の平面図である。
【図８】本発明の半導体薄膜素子の基板の構成的断面図
である。
【図９】本発明の半導体薄膜素子の基板に形成された集
積回路チップのレイアウト図である。
【図１０】本発明の半導体薄膜素子の集積回路チップを
基板に用いた液晶光弁装置の図９Ｂ部の拡大平面図であ
る。
【図１１】本発明の半導体薄膜素子の集積回路チップを
基板に用いた光検出器アレイの図９Ｂ部の拡大平面図で
ある。
【図１２】本発明の半導体薄膜素子の製造工程における
第１工程の微細加工工程を説明する工程図である。
【図１３】本発明の半導体薄膜素子の製造工程における
第１工程の微細加工工程を説明する工程図である。
【図１４】本発明の半導体薄膜素子の製造工程における
第２工程の接合、分離工程を示す工程図である。
【図１５】本発明の半導体薄膜素子の製造工程における
第２工程の接合、分離工程を示す工程図である。
【図１６】本発明の半導体薄膜素子を用いた液晶光弁装
置の１実施例を示す模式的断面図である。
【図１７】本発明の半導体薄膜素子を用いた光検出器の
応用に関する１実施例を示す構成図である。
【図１８】本発明の半導体薄膜素子を用いた液晶光弁装
置を光相関器に応用した１実施例を示す構成図である。
【図１９】光相関器への入力像の１実施例を示した図で
ある。
【符号の説明】
１ 熱酸化シリコン膜 ２ 単結晶シリコン薄膜 ３ 酸化シリコン膜 ４ 素子平滑化層 ４ａ 第２の素子平滑化層 ５ 樹脂接着層 ５ａ 接着剤 ６ 担体基板 ６ａ シリコン単結晶ウエハ ７ 細粒 ８ 導通孔 １０ 主ゲート電極 １１ ソース領域 １２ ドレイン領域 １３ チャンネル領域 １４ ゲート酸化膜 １５ 遮光層 １６ ソース電極 １７ エミッタ電極 １８ 第１のＮ領域 １９ Ｐ領域 ２０ 第２のＮ領域 ２１ 透明電極 ２２ スルーホール ２３ Ｉ領域 ２４ Ａ部 ２５ シリコン単結晶ウエハ ２６ 集積回路チップ ２７ Ｘドライバ ２８ Ｙドライバ ２９ 画素領域 ３０ Ｂ部 ３１ 画素電極 ３２ 走査線 ３３ トランジスタ ３４ 信号線 ３５ 光検出器 ３６ Ｘ電極 ３７ Ｙ電極 ３８ 第２のシリコン単結晶ウエハ ３９ シリコン酸化保護膜 ４０ シリコン窒化保護膜 ４１ レジスト ４２ フィールド酸化膜 ４３ 多結晶シリコンゲート電極 ４４ レジスト ４５ トランジスタチャンネル形成領域 ４６ 液晶層 ４７ａ、４７ｂ 配向膜 ４８ 共通電極 ４９ 対向基板 ５０ スペーサ ５１ａ、５１ｂ 偏光板 ５２ レーザ ５３ コリメータレンズ ５４ 入力像 ５５ フーリエ変換レンズ ５６ 透過型光検出器 ５７ フーリエ変換レンズ ５８ ＣＣＤカメラ ５９ ピンホール ６０、６１ ＣＲＴ ６３ 物体 ６４ ＣＣＤカメラ ６５ 第１の液晶素子駆動回路 ６６ 画像メモリ ６７ 第１のレーザ ６８ 第１のコリメータレンズ ６９ 第１の液晶素子 ７０ 第１のフーリエ変換レンズ ７１ 第１のＣＣＤ ７２ 第２の液晶素子駆動回路 ７３ 第２のレーザ ７４ 第２のコリメータレンズ ７５ 第２の液晶素子 ７６ 第２のフーリエ変換レンズ ７７ 第２のＣＣＤ ７８ 入力像 ７９ 参照像
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/12 (72)発明者 千本松 茂 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (72)発明者 高野 隆一 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/304 321 H01L 21/762 H01L 27/12 G02F 1/136 500

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】 熱酸化シリコン膜と、酸化シリコン膜あ
    るいは窒化シリコン膜とに狭持され、前記酸化シリコン
    膜あるいは窒化シリコン膜側に半導体回路素子が形成さ
    れている単結晶シリコン薄膜と、素子平滑化層と、樹脂
    接着層と、担体基板とを順に形成してなる半導体薄膜素
    子。
  2. 【請求項２】 前記担体基板がシリコン単結晶ウエハで
    ある請求項１記載の半導体薄膜素子。
  3. 【請求項３】 前記担体基板がガラス基板である請求項
    １記載の半導体薄膜素子。
  4. 【請求項４】 前記樹脂接着層が含フッ素エポキシ系樹
    脂である請求項１から３のいずれか１つに記載の半導体
    薄膜素子。
  5. 【請求項５】 前記樹脂接着層が紫外線硬化型接着剤で
    ある請求項１から４のいずれか１つに記載の半導体薄膜
    素子。
  6. 【請求項６】 前記素子平滑化層が酸化シリコンである
    請求項１から５のいずれか１つに記載の半導体薄膜素
    子。
  7. 【請求項７】 前記素子平滑化層がイミド系樹脂または
    エポキシ系樹脂である請求項１から５のいずれか１つに
    記載の半導体薄膜素子。
  8. 【請求項８】 前記樹脂接着層のショアー硬度が少なく
    とも８０以上である請求項１から７のいずれか１つに記
    載の半導体薄膜素子。
  9. 【請求項９】 前記樹脂接着層に所定の形状の透明な細
    粒が所定の密度で分散、混入されている請求項１から８
    のいずれか１つに記載の半導体薄膜素子。
  10. 【請求項１０】 前記細粒と前記樹脂接着層との屈折率
    の差が０．５以下である請求項９記載の半導体薄膜素
    子。
  11. 【請求項１１】 前記ガラス基板線膨張係数とシリコン
    単結晶の線膨張係数との差が１．５×１０-6／度以内で
    ある請求項３から１０のいずれか１つに記載の半導体薄
    膜素子。
  12. 【請求項１２】 前記シリコン単結晶ウエハの樹脂接着
    層側に、シリコン、酸化シリコン、窒化シリコン、金属
    薄膜よりなる半導体回路素子が形成されている請求項
    ２、４から１０のいずれか１つに記載の半導体薄膜素
    子。
  13. 【請求項１３】 前記シリコン単結晶ウエハに形成され
    た半導体回路素子表面に、第２の素子平滑化層が形成さ
    れている請求項１２記載の半導体薄膜素子。
  14. 【請求項１４】 前記シリコン単結晶基板に形成された
    半導体回路素子と、前記単結晶シリコン薄膜に形成され
    た半導体薄膜素子とが、前記素子平滑化層、第２の素子
    平滑化層、樹脂接着層、酸化シリコン層または窒化シリ
    コン層の形成された導通孔を介して電気的に接続されて
    いる請求項１３記載の半導体薄膜素子。
  15. 【請求項１５】 駆動電極と所定の信号に応じて該駆動
    電極を励起するための駆動回路とが形成された駆動基板
    と、該駆動基板に対向配置された対向基板と、該駆動基
    板と該対向基板との間に配置された液晶層からなる液晶
    光弁装置において、該駆動基板は熱酸化シリコン膜と、
    酸化シリコン膜あるいは窒化シリコン膜とに挟持され、
    前記酸化シリコン膜あるいは窒化シリコン膜側に半導体
    回路素子が形成されている単結晶シリコン薄膜と、素子
    平滑化層と、樹脂接着層と、担体基板とを順に形成して
    なる半導体薄膜素子からなり、該駆動回路は該単結晶シ
    リコン薄膜に形成された該半導体回路素子からなり、 該駆動電極は該単結晶シリコン薄膜上に集積配置されか
    つ該駆動回路により励起されたとき該液晶層に作用して
    その光透過性を制御することを特徴とする液晶光弁装
    置。
  16. 【請求項１６】 前記集積回路はマトリックス状に配置
    された複数の駆動素子を含み、該駆動電極はマトリック
    ス状に配置された複数の画素電極からなりかつ個々の駆
    動素子により選択的に励起されることを特徴とする請求
    項１５記載の液晶光弁装置。
  17. 【請求項１７】 前記集積回路は前記マトリックス状駆
    動素子を走査するための走査回路を含んでいることを特
    徴とする請求項１６記載の液晶光弁装置。
  18. 【請求項１８】 半導体光検出素子と所定の信号に応じ
    て該半導体光検出素子を励起するための駆動電極と駆動
    回路とが形成された駆動基板と、該駆動基板に接合され
    た透明基板からなる半導体光検出器において、 該光検出素子および該駆動回路は熱酸化シリコン膜と、
    酸化シリコン膜あるいは窒化シリコン膜とに挟持され、
    前記酸化シリコン膜あるいは窒化シリコン膜側に半導体
    回路素子が形成されている単結晶シリコン薄膜に形成さ
    れた半導体回路素子上に形成されており、 該駆動電極は該単結晶シリコン薄膜上に集積配置されか
    つ該駆動回路により励起されたとき前記光検出素子に作
    用してその光検出信号を制御、出力することを特徴とす
    る半導体光検出器。
  19. 【請求項１９】 前記光検出素子はマトリックス状に配
    置された複数のシリコンフォトダイオードよりなり、こ
    れらシリコンフォトダイオードからの信号はマトリック
    ス状に配置された駆動電極を介して前記駆動回路により
    走査検出あるいは選択的に検出されることを特徴とする
    請求項１８記載の半導体光検出器。
  20. 【請求項２０】 前記駆動回路は前記マトリックス状シ
    リコンフォトダイオードを走査するための走査回路を含
    んでいることを特徴とする請求項１９記載の半導体光検
    出器。
  21. 【請求項２１】 第１のシリコン単結晶ウエハ上に第２
    のシリコン単結晶ウエハを熱圧接した後、第２のシリコ
    ン単結晶ウエハを研磨、エッチングすることによって形
    成された単結晶シリコン薄膜の上に、集積的に半導体回
    路素子を形成する第１工程と、 前記単結晶シリコン薄膜上に形成した半導体回路素子
    を、担体基板上に接合分離する第２工程よりなる半導体
    薄膜素子の製造方法。
  22. 【請求項２２】 前記第１工程は、前記単結晶シリコン
    薄膜を選択的に酸化しフィールド酸化膜領域および該フ
    ィールド酸化膜領域に囲まれた素子領域を形成する工程
    と、該素子領域に対して駆動回路素子を形成する工程を
    含む請求項２１記載の半導体薄膜素子の製造方法。
  23. 【請求項２３】 前記駆動回路素子形成工程は、微細フ
    ォトリソエッチングおよびイオン注入により絶縁ゲート
    型トランジスタを形成する工程である請求項２２記載の
    半導体薄膜素子の製造方法。
  24. 【請求項２４】 前記第１工程は、集積的に半導体回路
    素子を形成した後、該半導体回路素子上に酸化シリコン
    膜または窒化シリコン膜を堆積させる工程を含む請求項
    ２１から２３のいずれか１つに記載の半導体薄膜素子の
    製造方法。
  25. 【請求項２５】 前記半導体回路素子の接合分離工程
    は、前記酸化シリコン膜または窒化シリコン膜の表面に
    素子平滑化層を形成した後該素子平滑化層側を前記担体
    基板に樹脂接着剤で接着する工程と、該半導体回路素子
    が接着された担体基板の前記第１のシリコン単結晶ウエ
    ハを研磨、エッチングにより除去する工程を含む請求項
    ２４記載の半導体薄膜素子の製造方法。
JP12202492A 1992-05-14 1992-05-14 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 Expired - Lifetime JP2821830B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12202492A JP2821830B2 (ja) 1992-05-14 1992-05-14 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US08/057,987 US5646432A (en) 1992-05-14 1993-05-05 Semiconductor thin film formed on a supporting substrate
DE69334253T DE69334253D1 (de) 1992-05-14 1993-05-13 Halbleitervorrichtung
EP93303709A EP0570224B1 (en) 1992-05-14 1993-05-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12202492A JP2821830B2 (ja) 1992-05-14 1992-05-14 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法

Publications (2)

Publication Number Publication Date
JPH05313201A JPH05313201A (ja) 1993-11-26
JP2821830B2 true JP2821830B2 (ja) 1998-11-05

Family

ID=14825703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12202492A Expired - Lifetime JP2821830B2 (ja) 1992-05-14 1992-05-14 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法

Country Status (4)

Country Link
US (1) US5646432A (ja)
EP (1) EP0570224B1 (ja)
JP (1) JP2821830B2 (ja)
DE (1) DE69334253D1 (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US20010054989A1 (en) * 1993-10-22 2001-12-27 Matthew Zavracky Color sequential display panels
US7310072B2 (en) 1993-10-22 2007-12-18 Kopin Corporation Portable communication display device
WO1996020497A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
DE69622339T2 (de) * 1995-05-10 2003-03-06 Koninkl Philips Electronics Nv Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR100513412B1 (ko) * 1996-03-12 2005-12-06 코닌클리케 필립스 일렉트로닉스 엔.브이. 지지체에접착된기판을구비하는반도체장치
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JP2910696B2 (ja) * 1996-09-20 1999-06-23 日本電気株式会社 半導体光検出器
US6486862B1 (en) 1996-10-31 2002-11-26 Kopin Corporation Card reader display system
US6677936B2 (en) 1996-10-31 2004-01-13 Kopin Corporation Color display system for a camera
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
US6476784B2 (en) 1997-10-31 2002-11-05 Kopin Corporation Portable display system with memory card reader
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
US6552704B2 (en) 1997-10-31 2003-04-22 Kopin Corporation Color display with thin gap liquid crystal
JP2002504675A (ja) * 1998-02-18 2002-02-12 ハネウエル・データ インスツルメンツ インコーポレイテッド 電気絶縁された歪測定器
WO1999045588A2 (en) * 1998-03-02 1999-09-10 Koninklijke Philips Electronics N.V. Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metallization is attached by means of an adhesive
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
DE19838430C2 (de) * 1998-08-24 2002-02-28 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Arrays von Photodetektoren
DE19838373C2 (de) * 1998-08-24 2002-01-31 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Arrays von Dünnfilmphotodioden
DE19838442C1 (de) * 1998-08-24 2000-03-02 Fraunhofer Ges Forschung Verfahren zur Herstellung von Photodetektoren
US6521947B1 (en) * 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6265243B1 (en) * 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
JP2001056403A (ja) 1999-06-10 2001-02-27 Canon Inc ロッドレンズアレイ及びそれを用いた画像形成装置
KR100654473B1 (ko) 1999-06-29 2006-12-05 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
US6798312B1 (en) 1999-09-21 2004-09-28 Rockwell Automation Technologies, Inc. Microelectromechanical system (MEMS) analog electrical isolator
US6803755B2 (en) 1999-09-21 2004-10-12 Rockwell Automation Technologies, Inc. Microelectromechanical system (MEMS) with improved beam suspension
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001267592A (ja) 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
US6794271B2 (en) * 2001-09-28 2004-09-21 Rockwell Automation Technologies, Inc. Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge
US6815243B2 (en) 2001-04-26 2004-11-09 Rockwell Automation Technologies, Inc. Method of fabricating a microelectromechanical system (MEMS) device using a pre-patterned substrate
US6761829B2 (en) 2001-04-26 2004-07-13 Rockwell Automation Technologies, Inc. Method for fabricating an isolated microelectromechanical system (MEMS) device using an internal void
US6756310B2 (en) 2001-09-26 2004-06-29 Rockwell Automation Technologies, Inc. Method for constructing an isolate microelectromechanical system (MEMS) device using surface fabrication techniques
US6768628B2 (en) 2001-04-26 2004-07-27 Rockwell Automation Technologies, Inc. Method for fabricating an isolated microelectromechanical system (MEMS) device incorporating a wafer level cap
JP2002368224A (ja) * 2001-06-04 2002-12-20 Sony Corp 機能性デバイスおよびその製造方法
US6664786B2 (en) 2001-07-30 2003-12-16 Rockwell Automation Technologies, Inc. Magnetic field sensor using microelectromechanical system
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6690178B2 (en) 2001-10-26 2004-02-10 Rockwell Automation Technologies, Inc. On-board microelectromechanical system (MEMS) sensing device for power semiconductors
KR20050043754A (ko) 2001-11-05 2005-05-11 미츠마사 코야나기 고체 영상센서 및 그 제조방법
EP1453093A4 (en) * 2001-11-05 2007-10-10 Zycube Co Ltd SEMICONDUCTOR COMPONENT WITH A LOW-DINE-CIRCULAR MATERIAL FILM AND METHOD FOR THE PRODUCTION THEREOF
US6835974B2 (en) * 2002-03-14 2004-12-28 Jeng-Jye Shau Three dimensional integrated circuits using sub-micron thin-film diodes
US6975193B2 (en) * 2003-03-25 2005-12-13 Rockwell Automation Technologies, Inc. Microelectromechanical isolating circuit
JP4130158B2 (ja) 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112840A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5166745B2 (ja) * 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP2008113018A (ja) * 2007-12-03 2008-05-15 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP4769926B2 (ja) * 2008-01-23 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) * 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
SG11201901193UA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
WO2018031999A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
TWI691407B (zh) * 2017-05-25 2020-04-21 日商新川股份有限公司 結構體的製造方法及結構體
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
JP2020112603A (ja) * 2019-01-08 2020-07-27 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11705428B2 (en) 2019-01-23 2023-07-18 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
US4806504A (en) * 1986-09-11 1989-02-21 Fairchild Semiconductor Corporation Planarization method
US4890156A (en) * 1987-03-13 1989-12-26 Motorola Inc. Multichip IC module having coplanar dice and substrate
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film

Also Published As

Publication number Publication date
DE69334253D1 (de) 2009-02-12
JPH05313201A (ja) 1993-11-26
US5646432A (en) 1997-07-08
EP0570224A2 (en) 1993-11-18
EP0570224B1 (en) 2008-12-31
EP0570224A3 (en) 1998-03-11

Similar Documents

Publication Publication Date Title
JP2821830B2 (ja) 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JP3472422B2 (ja) 液晶装置の製造方法
US7050125B2 (en) Transferring TFT method with adhesive layer
US6049370A (en) Liquid crystal light valves using internal, fixed spacers and method of incorporating same
JPH02234134A (ja) 液晶表示装置用アクティブマトリクス基板
JP3454965B2 (ja) 液晶表示装置及びその作製方法
JP2001318626A (ja) 半導体装置およびその作製方法
US5644373A (en) Liquid crystal device with substrates of different materials and similar thermal expansion coefficients
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JP3103981B2 (ja) 半導体単結晶基板液晶パネル装置
TW201011396A (en) Flexible liquid crystal dislay panel and method for manufacturing the same
JPH05273511A (ja) 液晶演算素子及びこれを用いた画像処理システム
KR100264889B1 (ko) 플라스틱기판액정표시장치제조방법
JPH06291291A (ja) 半導体装置の製造方法
JPH02198428A (ja) 液晶表示装置用アクティブマトリクス基板
JP3071650B2 (ja) 液晶表示装置の製造方法
US20220113601A1 (en) Manufacturing method for micro display board
JP2949758B2 (ja) アクティブマトリクス型液晶表示装置とその製造方法
JP3171844B2 (ja) 半導体単結晶薄膜基板液晶光弁装置
JPH07311391A (ja) 液晶表示装置の製造方法
JPH10325965A (ja) 液晶表示素子
JPH07112069B2 (ja) 表示装置
JPS6145221A (ja) 画像表示用装置及びその製造方法
JP2818985B2 (ja) 光弁装置とその製造方法
JPH02211428A (ja) 液晶表示装置用アクティブマトリクス基板

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070904

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14