JP3454965B2 - 液晶表示装置及びその作製方法 - Google Patents
液晶表示装置及びその作製方法Info
- Publication number
- JP3454965B2 JP3454965B2 JP08875995A JP8875995A JP3454965B2 JP 3454965 B2 JP3454965 B2 JP 3454965B2 JP 08875995 A JP08875995 A JP 08875995A JP 8875995 A JP8875995 A JP 8875995A JP 3454965 B2 JP3454965 B2 JP 3454965B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- drive circuit
- peripheral drive
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパッシブマトリクス方式
およびアクティブマトリクス方式による液晶表示装置
の、信頼性および耐久性の向上のための構成に関する。
およびアクティブマトリクス方式による液晶表示装置
の、信頼性および耐久性の向上のための構成に関する。
【０００２】
【従来の技術】マトリクス型の液晶表示装置としては、
パッシブマトリクス型とアクティブマトリクス型の装置
が知られている。パッシブマトリクス型液晶表示装置
は、第１の基板上に設けられ、第１の方向に延びた、透
明導電膜による複数の短冊型の第１の電極配線と、第２
の基板上に設けられ、概略、第１の方向と直交する方向
に延びた、透明導電膜による複数の第２の電極配線と
が、第１の基板および第２の基板の間に散布されたスペ
─サを介して、対向して設けられ、両電極間には液晶材
料が充填され、該液晶材料は、おおむね、前記第１の基
板と第２の基板が対向する領域の周辺に設けられた、シ
─ル材により、封止された構造となっている。前記第１
の基板と第２の基板とが対向する領域の外側には、それ
ぞれ、前記第１の電極配線と第２の電極配線に接続さ
れ、該電極配線と前記液晶材料により形成された画素を
制御するための周辺駆動回路が設けられている。
パッシブマトリクス型とアクティブマトリクス型の装置
が知られている。パッシブマトリクス型液晶表示装置
は、第１の基板上に設けられ、第１の方向に延びた、透
明導電膜による複数の短冊型の第１の電極配線と、第２
の基板上に設けられ、概略、第１の方向と直交する方向
に延びた、透明導電膜による複数の第２の電極配線と
が、第１の基板および第２の基板の間に散布されたスペ
─サを介して、対向して設けられ、両電極間には液晶材
料が充填され、該液晶材料は、おおむね、前記第１の基
板と第２の基板が対向する領域の周辺に設けられた、シ
─ル材により、封止された構造となっている。前記第１
の基板と第２の基板とが対向する領域の外側には、それ
ぞれ、前記第１の電極配線と第２の電極配線に接続さ
れ、該電極配線と前記液晶材料により形成された画素を
制御するための周辺駆動回路が設けられている。
【０００３】パッシブマトリクス型の液晶表示装置は、
基板上に透明導電膜を形成して、これをエッチングして
短冊型の電極配線を形成する以外には、特に複雑な工程
がなく、基板が処理される温度も低いことから、前記第
１および第２の基板はガラス以外に、プラスチックを用
いることも可能であった。
基板上に透明導電膜を形成して、これをエッチングして
短冊型の電極配線を形成する以外には、特に複雑な工程
がなく、基板が処理される温度も低いことから、前記第
１および第２の基板はガラス以外に、プラスチックを用
いることも可能であった。
【０００４】アクティブマトリクス駆動型液晶表示装置
は、第１の基板上に設けられたアクティブマトリクス回
路と、一面に透明電極による対向電極が設けられた第２
の基板（対向基板）とが、第１の基板上に散布されたス
ペーサを介して、設けられ、両基板間に液晶材料が充填
され、該液晶材料は、おおむね、前記第１の基板と第２
の基板が対向する領域の周辺部分に設けられた、シール
材により封止されている構造をもっている。前記アクテ
ィブマトリクス回路は、薄膜トランジスタ（ＴＦＴ）が
接続された画素電極が、複数マトリクス状に配置されて
いる。前記第１の基板と第２の基板と対向する領域の外
側には、アクティブマトリクス回路を駆動するための周
辺駆動回路として、ソースドライバー回路、ゲイトドラ
イバー回路が設けられている。
は、第１の基板上に設けられたアクティブマトリクス回
路と、一面に透明電極による対向電極が設けられた第２
の基板（対向基板）とが、第１の基板上に散布されたス
ペーサを介して、設けられ、両基板間に液晶材料が充填
され、該液晶材料は、おおむね、前記第１の基板と第２
の基板が対向する領域の周辺部分に設けられた、シール
材により封止されている構造をもっている。前記アクテ
ィブマトリクス回路は、薄膜トランジスタ（ＴＦＴ）が
接続された画素電極が、複数マトリクス状に配置されて
いる。前記第１の基板と第２の基板と対向する領域の外
側には、アクティブマトリクス回路を駆動するための周
辺駆動回路として、ソースドライバー回路、ゲイトドラ
イバー回路が設けられている。
【０００５】
【従来技術の問題点】従来の構成の液晶表示装置におい
て、前記周辺駆動回路は、半導体集積回路で形成されて
おり、テ─プ自動ボンディング（ＴＡＢ）法や、チップ
・オン・グラス（ＣＯＧ）法によって装着されている。
しかし、表示画面を構成するための電極配線の数は数百
にも及ぶものであり、対する駆動回路は、ＩＣパッケ─
ジや半導体チップであるため、これらの端子を基板上の
電極配線と接続するためには、配線を引き回す必要か
ら、表示画面に比して、周辺部分の面積が無視できない
ほど大きくなってしまうという問題点があった。
て、前記周辺駆動回路は、半導体集積回路で形成されて
おり、テ─プ自動ボンディング（ＴＡＢ）法や、チップ
・オン・グラス（ＣＯＧ）法によって装着されている。
しかし、表示画面を構成するための電極配線の数は数百
にも及ぶものであり、対する駆動回路は、ＩＣパッケ─
ジや半導体チップであるため、これらの端子を基板上の
電極配線と接続するためには、配線を引き回す必要か
ら、表示画面に比して、周辺部分の面積が無視できない
ほど大きくなってしまうという問題点があった。
【０００６】上記問題点を解決するための方法として、
第１の基板と第２の基板が対向し、画素が形成される領
域以外の基板上に、直接薄膜トランジスタを用いた半導
体集積回路を形成する方法がある。前記半導体集積回路
は、基板上にシリコンの薄膜を堆積させ、集積回路作製
技術を使って、直接駆動回路を形成する方法がある。さ
らに、他の方法としては、薄膜トランジスタを用いた半
導体集積回路を同様な技術を使って、他の支持基板上に
形成し、これを剥離して、前記第１または第２の基板上
に接着する方法や、もしくは、前記基板に接着後、もと
の支持基板を除去する方法がある。このような構成の液
晶表示装置においては、前記半導体集積回路に対し、水
分やゴミ、ナトリウム等の不純物による汚染を防ぐため
に、有機樹脂や窒化珪素系の物質からなる保護膜を設け
る必要があった。しかしながら、このような構成を用い
た場合、前記保護膜による応力が、前記半導体集積回路
を構成する薄膜トランジスタに作用して、薄膜トランジ
スタを構成するシリコンの再結合中心の密度を増加さ
せ、薄膜トランジスタのスレッシュホ─ルド電圧等の諸
特性を変化させてしまうという問題点があった。また、
液晶表示装置の完成後に外部から加わる圧力の影響によ
って、半導体集積回路を構成する薄膜トランジスタの特
性が変化してしまうという問題もあった。
第１の基板と第２の基板が対向し、画素が形成される領
域以外の基板上に、直接薄膜トランジスタを用いた半導
体集積回路を形成する方法がある。前記半導体集積回路
は、基板上にシリコンの薄膜を堆積させ、集積回路作製
技術を使って、直接駆動回路を形成する方法がある。さ
らに、他の方法としては、薄膜トランジスタを用いた半
導体集積回路を同様な技術を使って、他の支持基板上に
形成し、これを剥離して、前記第１または第２の基板上
に接着する方法や、もしくは、前記基板に接着後、もと
の支持基板を除去する方法がある。このような構成の液
晶表示装置においては、前記半導体集積回路に対し、水
分やゴミ、ナトリウム等の不純物による汚染を防ぐため
に、有機樹脂や窒化珪素系の物質からなる保護膜を設け
る必要があった。しかしながら、このような構成を用い
た場合、前記保護膜による応力が、前記半導体集積回路
を構成する薄膜トランジスタに作用して、薄膜トランジ
スタを構成するシリコンの再結合中心の密度を増加さ
せ、薄膜トランジスタのスレッシュホ─ルド電圧等の諸
特性を変化させてしまうという問題点があった。また、
液晶表示装置の完成後に外部から加わる圧力の影響によ
って、半導体集積回路を構成する薄膜トランジスタの特
性が変化してしまうという問題もあった。
【０００７】上記問題点を解決するための方法として、
従来の液晶表示装置の他の例を図３に示す。図３はアク
ティブマトリクス型液晶表示装置の例である。図３にお
いて、第１の基板３０１上に設けられたアクティブマト
リクス回路３０２、ソ─スドライバ─回路３０３、ゲイ
トドライバ─回路３０４と、一面に対向電極が設けられ
た第２の基板（対向基板）（図示せず）、第１の基板３
０１上に散布されたスペ─サ（図示せず）を介して設け
られ、両電極間に液晶材料３０６が充填され、該液晶材
料は、シ─ル材３０２により封止されている。図３の構
成は、アクティブマトリクス回路だけでなく、周辺駆動
回路であるソ─ス、ドライバ─回路やゲイトドライバ─
回路をも、対向基板と対向させ、液晶材に接するように
なっている。すなわち、液晶材料により、周辺駆動回路
を構成する薄膜トランジスタが保護されている。この構
成は、例えば特開平５−６６４１３号公報に示されてい
る。
従来の液晶表示装置の他の例を図３に示す。図３はアク
ティブマトリクス型液晶表示装置の例である。図３にお
いて、第１の基板３０１上に設けられたアクティブマト
リクス回路３０２、ソ─スドライバ─回路３０３、ゲイ
トドライバ─回路３０４と、一面に対向電極が設けられ
た第２の基板（対向基板）（図示せず）、第１の基板３
０１上に散布されたスペ─サ（図示せず）を介して設け
られ、両電極間に液晶材料３０６が充填され、該液晶材
料は、シ─ル材３０２により封止されている。図３の構
成は、アクティブマトリクス回路だけでなく、周辺駆動
回路であるソ─ス、ドライバ─回路やゲイトドライバ─
回路をも、対向基板と対向させ、液晶材に接するように
なっている。すなわち、液晶材料により、周辺駆動回路
を構成する薄膜トランジスタが保護されている。この構
成は、例えば特開平５−６６４１３号公報に示されてい
る。
【０００８】ところで、液晶表示装置は、２枚の基板間
隔を維持するために、基板間に球状や棒状、角状等の形
状を有し、シリカ等の硬質材料よりなるスペ─サが均一
に散布されている。スペ─サは、基板間隔と同じ大きさ
の直径を有し、その大きさは、ネマチック液晶を用いた
表示装置においては、３μｍ〜８μｍ、スメチック液晶
を用いた表示装置においては１μｍ〜４μｍ程度であ
る。その数は、１つの画素の大きさを、数十μｍ角〜数
百μｍ角として、１画素あたり、５０〜１０００個程度
である。
隔を維持するために、基板間に球状や棒状、角状等の形
状を有し、シリカ等の硬質材料よりなるスペ─サが均一
に散布されている。スペ─サは、基板間隔と同じ大きさ
の直径を有し、その大きさは、ネマチック液晶を用いた
表示装置においては、３μｍ〜８μｍ、スメチック液晶
を用いた表示装置においては１μｍ〜４μｍ程度であ
る。その数は、１つの画素の大きさを、数十μｍ角〜数
百μｍ角として、１画素あたり、５０〜１０００個程度
である。
【０００９】一方、周辺駆動回路には、多数の薄膜トラ
ンジスタが極めて密接して設けられている。したがっ
て、図３で示した液晶表示装置においては、液晶領域内
に周辺駆動回路が設けられていることから、基板に外力
が加わった場合、基板間に設けられた前記スペ─サによ
り、周辺駆動回路が壊されてしまうことがあった。その
結果、周辺駆動回路が正常に動作せず、表示に点欠陥や
線欠陥が生じたり、ひいては、表示が不可能になってし
まうことがあり、液晶表示装置の信頼性、耐久性を低下
させていた。また、このような現象は、外部からの力に
対して変形しやすい、プラスチック基板を用いた液晶表
示装置において顕著に発生した。
ンジスタが極めて密接して設けられている。したがっ
て、図３で示した液晶表示装置においては、液晶領域内
に周辺駆動回路が設けられていることから、基板に外力
が加わった場合、基板間に設けられた前記スペ─サによ
り、周辺駆動回路が壊されてしまうことがあった。その
結果、周辺駆動回路が正常に動作せず、表示に点欠陥や
線欠陥が生じたり、ひいては、表示が不可能になってし
まうことがあり、液晶表示装置の信頼性、耐久性を低下
させていた。また、このような現象は、外部からの力に
対して変形しやすい、プラスチック基板を用いた液晶表
示装置において顕著に発生した。
【００１０】
【発明が解決しようとする課題】本発明は、液晶表示装
置のより一層の小型・軽量化を図るために、液晶が注入
される領域内に、表示画素を制御する周辺駆動回路と電
極配線とが設けられている液晶表示装置において、基板
押圧による周辺駆動回路および周辺駆動回路を構成して
いる薄膜トランジスタの破壊を防ぎ、装置の信頼性およ
び耐久性の向上を図ることを目的とする。
置のより一層の小型・軽量化を図るために、液晶が注入
される領域内に、表示画素を制御する周辺駆動回路と電
極配線とが設けられている液晶表示装置において、基板
押圧による周辺駆動回路および周辺駆動回路を構成して
いる薄膜トランジスタの破壊を防ぎ、装置の信頼性およ
び耐久性の向上を図ることを目的とする。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の構成の一つは、パッシブマトリス回路、
周辺駆動回路が設けられた第１の基板と、前記第１の基
板に対向して設けられ、パッシブマトリクス回路、周辺
駆動回路を有し、少なくとも、前記パッシブマトリクス
回路および周辺駆動回路に対向する大きさを有する、第
２の基板と、前記第１の基板と第２の基板の間に設けら
れ、一定の基板間隔を形成するためのスペ─サと、前記
第１の基板と第２の基板の、少なくとも前記パッシブマ
トリクス回路および周辺駆動回路の外側に形成されたシ
─ル材と、前記シ─ル材で囲まれた内側の領域に充填さ
れた、液晶材料と、を少なくとも有する液晶表示装置で
あって、前記周辺回路上に形成された保護膜は、前記ス
ペ─サで形成される基板間隔と同程度の厚みをもつこと
を特徴とする液晶表示装置である。
めに、本発明の構成の一つは、パッシブマトリス回路、
周辺駆動回路が設けられた第１の基板と、前記第１の基
板に対向して設けられ、パッシブマトリクス回路、周辺
駆動回路を有し、少なくとも、前記パッシブマトリクス
回路および周辺駆動回路に対向する大きさを有する、第
２の基板と、前記第１の基板と第２の基板の間に設けら
れ、一定の基板間隔を形成するためのスペ─サと、前記
第１の基板と第２の基板の、少なくとも前記パッシブマ
トリクス回路および周辺駆動回路の外側に形成されたシ
─ル材と、前記シ─ル材で囲まれた内側の領域に充填さ
れた、液晶材料と、を少なくとも有する液晶表示装置で
あって、前記周辺回路上に形成された保護膜は、前記ス
ペ─サで形成される基板間隔と同程度の厚みをもつこと
を特徴とする液晶表示装置である。
【００１２】本発明の他の構成の一つは、アクティブマ
トリクス回路、周辺駆動回路が設けられた第１の基板
と、前記第１の基板に対向して設けられ、少なくとも、
前記アクティブマトリクス回路および周辺駆動回路に対
向する大きさの有する、第２の基板と、前記第１の基板
と第２の基板の間に設けられ、一定の基板間隔を形成す
るためのスペ─サと、前記第１の基板と第２の基板の、
少なくとも前記アクティブマトリクス回路および周辺駆
動回路の外側に形成されたシ─ル材と、前記シ─ル材で
囲まれた内側の領域に充填された、液晶材料と、を少な
くとも有する液晶表示装置であって、前記周辺回路上に
形成された保護膜は、前記スペ─サで形成される基板間
隔と同程度の厚みをもつことを特徴とする液晶表示装置
である。
トリクス回路、周辺駆動回路が設けられた第１の基板
と、前記第１の基板に対向して設けられ、少なくとも、
前記アクティブマトリクス回路および周辺駆動回路に対
向する大きさの有する、第２の基板と、前記第１の基板
と第２の基板の間に設けられ、一定の基板間隔を形成す
るためのスペ─サと、前記第１の基板と第２の基板の、
少なくとも前記アクティブマトリクス回路および周辺駆
動回路の外側に形成されたシ─ル材と、前記シ─ル材で
囲まれた内側の領域に充填された、液晶材料と、を少な
くとも有する液晶表示装置であって、前記周辺回路上に
形成された保護膜は、前記スペ─サで形成される基板間
隔と同程度の厚みをもつことを特徴とする液晶表示装置
である。
【００１３】図１に、本発明による液晶表示装置の例を
示す。図１において、ガラスやプラスチック等の第１の
基板１０１に対向して、対向基板である第２の基板１０
２（図に明示されていない）が、対向電極を内側にして
設けられている。第１の基板１０１上には、透明導電膜
による多数の電極配線と、該電極配線に接続された周辺
駆動回路１０３が設けられている。同様に、第２の基板
１０２上には透明導電膜による多数の電極配線と、該電
極配線に接続された周辺駆動回路１０４が設けられてい
る。第１の基板と第２の基板の、透明導電膜による多数
の電極配線と、周辺駆動回路の外側の領域には、シ─ル
材１０７が設けられ、図示しない液晶注入口より注入さ
れた、液晶材料１０６が充填されている。さらに液晶材
料が注入されている領域には、複数のスペ─サが設けら
れている。さらに、周辺駆動回路１０３、１０４上に
は、保護膜１１０、１１１が設けられており、保護膜の
厚さは、概略、スペ─サで形成された基板間隔と同じ厚
さを有して形成されている。
示す。図１において、ガラスやプラスチック等の第１の
基板１０１に対向して、対向基板である第２の基板１０
２（図に明示されていない）が、対向電極を内側にして
設けられている。第１の基板１０１上には、透明導電膜
による多数の電極配線と、該電極配線に接続された周辺
駆動回路１０３が設けられている。同様に、第２の基板
１０２上には透明導電膜による多数の電極配線と、該電
極配線に接続された周辺駆動回路１０４が設けられてい
る。第１の基板と第２の基板の、透明導電膜による多数
の電極配線と、周辺駆動回路の外側の領域には、シ─ル
材１０７が設けられ、図示しない液晶注入口より注入さ
れた、液晶材料１０６が充填されている。さらに液晶材
料が注入されている領域には、複数のスペ─サが設けら
れている。さらに、周辺駆動回路１０３、１０４上に
は、保護膜１１０、１１１が設けられており、保護膜の
厚さは、概略、スペ─サで形成された基板間隔と同じ厚
さを有して形成されている。
【００１４】図４に、図１のＡ−Ａ’断面図を示す。図
１、図４で示すように、周辺駆動回路１０３上に保護膜
１１０が設けられている。また、第１の基板と第２の基
板の間には、球状のスペ─サ４０１が均一に散布され、
設けられている。本発明は、基板１０１の周辺駆動回路
１０３上に設けられた保護膜１１０が、スペ─サで形成
される基板間隔と同程度の厚さを有していることで、外
力４０２の押圧による局所的な力の集中を抑制し、周辺
駆動回路の破壊を防ぐことができるものである。
１、図４で示すように、周辺駆動回路１０３上に保護膜
１１０が設けられている。また、第１の基板と第２の基
板の間には、球状のスペ─サ４０１が均一に散布され、
設けられている。本発明は、基板１０１の周辺駆動回路
１０３上に設けられた保護膜１１０が、スペ─サで形成
される基板間隔と同程度の厚さを有していることで、外
力４０２の押圧による局所的な力の集中を抑制し、周辺
駆動回路の破壊を防ぐことができるものである。
【００１５】このような表示装置の作製順序の概略は、
図２に示される。図２はパッシブマトリクス型の表示装
置の作製手順を示す。まず、複数の周辺駆動回路２２を
適当な基板２１の上に形成する。（図２（Ａ））
図２に示される。図２はパッシブマトリクス型の表示装
置の作製手順を示す。まず、複数の周辺駆動回路２２を
適当な基板２１の上に形成する。（図２（Ａ））
【００１６】そして、これを分断して、スティック基板
２３、２４を得る。得られたスティック基板は、次の工
程に移る前に電気特性をテストして、良品・不良品に選
別するとよい。（図２（Ｂ）） 次に、スティック基板２３、２４の周辺駆動回路が形成
された面を、それぞれ、別の基板２５、２７の透明導電
膜による配線のパターンの形成された面２６、２８上に
接着し、電気的な接続を取る。（図２（Ｃ）、図２
（Ｄ））
２３、２４を得る。得られたスティック基板は、次の工
程に移る前に電気特性をテストして、良品・不良品に選
別するとよい。（図２（Ｂ）） 次に、スティック基板２３、２４の周辺駆動回路が形成
された面を、それぞれ、別の基板２５、２７の透明導電
膜による配線のパターンの形成された面２６、２８上に
接着し、電気的な接続を取る。（図２（Ｃ）、図２
（Ｄ））
【００１７】その後、スティック基板２３、２４の基板
を剥離し、周辺駆動回路２９、３０のみを前記基板の面
２６、２８上に残す。（図２（Ｅ）、図２（Ｆ）） 最後に、このようにして得られた基板を向かい合わせる
ことにより、パッシブマトリクス型表示装置が得られ
る。なお、面２６は、面２６の逆の面、すなわち、配線
パターンの形成されていない方の面を意味する（図２
（Ｇ））
を剥離し、周辺駆動回路２９、３０のみを前記基板の面
２６、２８上に残す。（図２（Ｅ）、図２（Ｆ）） 最後に、このようにして得られた基板を向かい合わせる
ことにより、パッシブマトリクス型表示装置が得られ
る。なお、面２６は、面２６の逆の面、すなわち、配線
パターンの形成されていない方の面を意味する（図２
（Ｇ））
【００１８】上記の場合には、周辺駆動回路は、同じ基
板２１から切りだしたが、別の基板から切りだしてもよ
いことは言うまでもない。また、図２ではパッシブマト
リクス型表示装置の例を示したが、アクティブマトリク
ス型表示装置でも、同様におこなえることは言うまでも
ない。さらに、駆動回路は別の基板上で形成され、その
後貼りつけられるので、プラスチックフィルムのような
材料を基板として用いることができる。
板２１から切りだしたが、別の基板から切りだしてもよ
いことは言うまでもない。また、図２ではパッシブマト
リクス型表示装置の例を示したが、アクティブマトリク
ス型表示装置でも、同様におこなえることは言うまでも
ない。さらに、駆動回路は別の基板上で形成され、その
後貼りつけられるので、プラスチックフィルムのような
材料を基板として用いることができる。
【００１９】
【作用】本発明は、液晶領域内に、マトリクス回路と、
周辺駆動回路とが設けられた液晶表示装置において、液
晶領域内に散布されたスペ─サの大きさと、同程度の厚
さをもつ保護膜を周辺回路上に設けることで、基板押圧
による、周辺回路を構成する薄膜トランジスタの破壊を
防ぐことができ、かつ、基板間隔を一定に保ことができ
る。ひいては、液晶表示装置の信頼性および耐久性を向
上させることができる。以下に、本発明の実施例を示
す。
周辺駆動回路とが設けられた液晶表示装置において、液
晶領域内に散布されたスペ─サの大きさと、同程度の厚
さをもつ保護膜を周辺回路上に設けることで、基板押圧
による、周辺回路を構成する薄膜トランジスタの破壊を
防ぐことができ、かつ、基板間隔を一定に保ことができ
る。ひいては、液晶表示装置の信頼性および耐久性を向
上させることができる。以下に、本発明の実施例を示
す。
【００２０】
〔実施例１〕本実施例は、パッシブマトリクス型液晶表
示装置の一方の基板の作製工程の概略を示すものであ
る。本実施例を図５および図６を用いて説明する。図５
には、スティック基板上に周辺駆動回路を形成する工程
の概略を示す。また、図６には、スティック基板上の周
辺駆動回路を液晶表示装置の基板に実装する工程の概略
を示す。
示装置の一方の基板の作製工程の概略を示すものであ
る。本実施例を図５および図６を用いて説明する。図５
には、スティック基板上に周辺駆動回路を形成する工程
の概略を示す。また、図６には、スティック基板上の周
辺駆動回路を液晶表示装置の基板に実装する工程の概略
を示す。
【００２１】まず、ガラス基板３１上に剥離層として、
厚さ３０００Åのシリコン膜３２を堆積した。シリコン
膜３２は、その上に形成される回路と基板とを分離する
際にエッチングされるので、膜質についてはほとんど問
題とされないので、量産可能な方法によって堆積すれば
よい。さらに、シリコン膜はアモルファスでも結晶性で
もよい。
厚さ３０００Åのシリコン膜３２を堆積した。シリコン
膜３２は、その上に形成される回路と基板とを分離する
際にエッチングされるので、膜質についてはほとんど問
題とされないので、量産可能な方法によって堆積すれば
よい。さらに、シリコン膜はアモルファスでも結晶性で
もよい。
【００２２】また、ガラス基板は、コーニング７０５
９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、
日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では１
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、
日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では１
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
【００２３】シリコン膜３２上には、厚さ５０００Åの
酸化珪素膜３３を堆積した。この酸化珪素膜は下地膜と
なるので、作製には十分な注意が必要である。そして、
公知の方法により、結晶性の島状シリコン領域（シリコ
ン・アイランド）３４、３５を形成した。このシリコン
膜の厚さは、必要とする半導体回路の特性を大きく左右
するが、一般には、薄いほうが好ましかった。本実施例
では４００〜６００Åとした。
酸化珪素膜３３を堆積した。この酸化珪素膜は下地膜と
なるので、作製には十分な注意が必要である。そして、
公知の方法により、結晶性の島状シリコン領域（シリコ
ン・アイランド）３４、３５を形成した。このシリコン
膜の厚さは、必要とする半導体回路の特性を大きく左右
するが、一般には、薄いほうが好ましかった。本実施例
では４００〜６００Åとした。
【００２４】また、結晶性シリコンを得るには、アモル
ファスシリコンにレーザー等の強光を照射する方法（レ
ーザーアニール法）や、熱アニールによって固相成長さ
せる方法（固相成長法）が用いられる。固相成長法を用
いる際には、特開平６−２４４１０４に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平６−３１８７０１のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
ファスシリコンにレーザー等の強光を照射する方法（レ
ーザーアニール法）や、熱アニールによって固相成長さ
せる方法（固相成長法）が用いられる。固相成長法を用
いる際には、特開平６−２４４１０４に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平６−３１８７０１のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
【００２５】その後、プラズマＣＶＤ法もしくは熱ＣＶ
Ｄ法によって、厚さ１２００Åの酸化珪素のゲイト絶縁
膜３６を堆積し、さらに、厚さ５０００Åの結晶性シリ
コンによって、ゲイト電極・配線３７、３８を形成し
た。ゲイト配線は、アルミニウムやタングステン、チタ
ン等の金属や、あるいはそれらの珪化物でもよい。さら
に、金属のゲイト電極を形成する場合には、特開平５−
２６７６６７もしくは同６−３３８６１２に開示される
ように、その上面もしくは側面を陽極酸化物で被覆して
もよい。ゲイト電極をどのような材料で構成するかは、
必要とされる半導体回路の特性や基板の耐熱温度等によ
って決定すればよい。（図５（Ａ））
Ｄ法によって、厚さ１２００Åの酸化珪素のゲイト絶縁
膜３６を堆積し、さらに、厚さ５０００Åの結晶性シリ
コンによって、ゲイト電極・配線３７、３８を形成し
た。ゲイト配線は、アルミニウムやタングステン、チタ
ン等の金属や、あるいはそれらの珪化物でもよい。さら
に、金属のゲイト電極を形成する場合には、特開平５−
２６７６６７もしくは同６−３３８６１２に開示される
ように、その上面もしくは側面を陽極酸化物で被覆して
もよい。ゲイト電極をどのような材料で構成するかは、
必要とされる半導体回路の特性や基板の耐熱温度等によ
って決定すればよい。（図５（Ａ））
【００２６】その後、セルフアライン的に、イオンドー
ピング法等の手段によりＮ型およびＰ型の不純物をシリ
コン・アイランドに導入し、Ｎ型領域３９、Ｐ型領域４
０を形成した。そして、公知の手段で、層間絶縁物（厚
さ５０００Åの酸化珪素膜）４１を堆積した。そして、
これにコンタクトホールを開孔し、アルミニウム合金配
線４２〜４４を形成した。（図５（Ｂ））
ピング法等の手段によりＮ型およびＰ型の不純物をシリ
コン・アイランドに導入し、Ｎ型領域３９、Ｐ型領域４
０を形成した。そして、公知の手段で、層間絶縁物（厚
さ５０００Åの酸化珪素膜）４１を堆積した。そして、
これにコンタクトホールを開孔し、アルミニウム合金配
線４２〜４４を形成した。（図５（Ｂ））
【００２７】さらに、これらの上に、パッシベーション
膜として、厚さ２０００Åの窒化珪素膜４６をプラズマ
ＣＶＤ法によって堆積し、これに、出力端子の配線４４
に通じるコンタクトホールを開孔した。そして、スパッ
タ法によって、インジュウム錫酸化物被膜（ＩＴＯ、厚
さ１０００Å）の電極４７を形成した。ＩＴＯは透明の
導電性酸化物である。その後、直径約５０μｍ、高さ約
３０μｍの金のバンプ４８を機械的にＩＴＯ電極４７の
上に形成した。このようにして得られた回路を適当な大
きさに分断し、よって、スティック基板が得られた。
（図５（Ｃ））
膜として、厚さ２０００Åの窒化珪素膜４６をプラズマ
ＣＶＤ法によって堆積し、これに、出力端子の配線４４
に通じるコンタクトホールを開孔した。そして、スパッ
タ法によって、インジュウム錫酸化物被膜（ＩＴＯ、厚
さ１０００Å）の電極４７を形成した。ＩＴＯは透明の
導電性酸化物である。その後、直径約５０μｍ、高さ約
３０μｍの金のバンプ４８を機械的にＩＴＯ電極４７の
上に形成した。このようにして得られた回路を適当な大
きさに分断し、よって、スティック基板が得られた。
（図５（Ｃ））
【００２８】一方、図６に示すように、液晶表示装置の
基板４９にも、厚さ１０００ÅのＩＴＯによって電極５
０を形成した。本実施例では、液晶表示装置の基板とし
ては、厚さ０．３ｍｍのポリエチレン・サルファイル
（ＰＥＳ）を用いた。そして、この基板４９に、スティ
ック基板３１を圧力を加えて接着した。このとき、電極
４７と電極５０はバンプ４８によって、電気的に接続さ
れる。（図６（Ａ））
基板４９にも、厚さ１０００ÅのＩＴＯによって電極５
０を形成した。本実施例では、液晶表示装置の基板とし
ては、厚さ０．３ｍｍのポリエチレン・サルファイル
（ＰＥＳ）を用いた。そして、この基板４９に、スティ
ック基板３１を圧力を加えて接着した。このとき、電極
４７と電極５０はバンプ４８によって、電気的に接続さ
れる。（図６（Ａ））
【００２９】次に熱硬化性の有機樹脂を混合した接着剤
５１をスティック基板３１と液晶表示装置の基板４９の
隙間に注入した。なお、接着剤は、スティック基板３１
と液晶表示装置の基板４９を圧着する前に、いずれかの
表面に、事前に塗布しておいてもよい。
５１をスティック基板３１と液晶表示装置の基板４９の
隙間に注入した。なお、接着剤は、スティック基板３１
と液晶表示装置の基板４９を圧着する前に、いずれかの
表面に、事前に塗布しておいてもよい。
【００３０】そして、１２０℃の窒素雰囲気のオーブン
て、１５分間処理することにより、スティック基板３１
と基板４９との電気的な接続と機械的な接着を完了し
た。なお、完全な接着の前に、電気的な接続が不十分で
あるか否かを、特開平７−１４８８０に開示される方法
によってテストした後、本接着する方法を採用してもよ
い。（図６（Ｂ））
て、１５分間処理することにより、スティック基板３１
と基板４９との電気的な接続と機械的な接着を完了し
た。なお、完全な接着の前に、電気的な接続が不十分で
あるか否かを、特開平７−１４８８０に開示される方法
によってテストした後、本接着する方法を採用してもよ
い。（図６（Ｂ））
【００３１】このように処理した基板を、三塩化フッ素
（ＣｌＦ3 ）と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に５００ｓｃｃｍとし
た。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
物（酸化珪素やＩＴＯ）はほとんどエッチングせず、ア
ルミニウムも表面に安定な酸化物被膜を形成すると、そ
の段階で反応が停止するので、エッチングされない。
（ＣｌＦ3 ）と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に５００ｓｃｃｍとし
た。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
物（酸化珪素やＩＴＯ）はほとんどエッチングせず、ア
ルミニウムも表面に安定な酸化物被膜を形成すると、そ
の段階で反応が停止するので、エッチングされない。
【００３２】本実施例では、三フッ化塩素に侵される可
能性のある材料は、剥離層（シリコン）３２、シリコン
・アイランド３４、３５、ゲイト電極３７、３８、アル
ミニウム合金配線４１〜４４、接着剤５１であるが、こ
のうち、剥離層と接着剤以外は外側に酸化珪素等の材料
が存在するため、三フッ化塩素が到達できない。実際に
は、図６（Ｃ）に示すように、剥離層３２のみが選択的
にエッチングされ、空孔５２が形成された。（図６
（Ｃ））
能性のある材料は、剥離層（シリコン）３２、シリコン
・アイランド３４、３５、ゲイト電極３７、３８、アル
ミニウム合金配線４１〜４４、接着剤５１であるが、こ
のうち、剥離層と接着剤以外は外側に酸化珪素等の材料
が存在するため、三フッ化塩素が到達できない。実際に
は、図６（Ｃ）に示すように、剥離層３２のみが選択的
にエッチングされ、空孔５２が形成された。（図６
（Ｃ））
【００３３】さらに、経過すると剥離層は完全にエッチ
ングされ、下地膜の底面５３が露出し、スティック基板
３１を半導体回路と分離することができた。三塩化フッ
素によるエッチングでは、下地膜の底面でエッチングが
停止するので、該底面５３は極めて平坦であった。（図
６（Ｄ））
ングされ、下地膜の底面５３が露出し、スティック基板
３１を半導体回路と分離することができた。三塩化フッ
素によるエッチングでは、下地膜の底面でエッチングが
停止するので、該底面５３は極めて平坦であった。（図
６（Ｄ））
【００３４】このようにして、液晶表示装置の一方の基
板への周辺駆動回路の形成を終了した。その後、転写さ
れた周辺駆動回路上に、保護膜として、ポリイミド膜を
形成した。ポリイミド膜はワニスを塗布・硬化する事で
形成される。本実施例では東レ（株）のフォトニ─スＵ
Ｒ−３８００を用いた。まず、スピナで塗布する。塗布
条件は所望の膜厚に応じて決めればよい。ここでは、２
０００ｒｐｍ、２０秒の条件で、約５μｍのポリイミド
膜が得られる条件とした。塗布後、乾燥を行い、露光、
現像を行い、余分なポリイミドを除去した。その後、窒
素雰囲気中３００℃の条件で処理することで、膜の硬化
をおこなった。ここで重要なのは、ポリイミド膜の厚さ
を後に用いられるスペーサの直径と同程度の厚さとする
ことである。こすることで、周辺駆動回路の上にスペー
サーが存在してしまうことを防ぐことができる。また、
このポリイミド膜の厚さをシール材の厚さと同程度にし
てもよい。しかし、一般には、シール材の厚さはスペー
サーによって決まるので、スペーサーの直径に合わせる
方が一般的である。また、パッシブマトリクス型の表示
装置では、もう一方の基板もほぼ同様にして作製され
る。
板への周辺駆動回路の形成を終了した。その後、転写さ
れた周辺駆動回路上に、保護膜として、ポリイミド膜を
形成した。ポリイミド膜はワニスを塗布・硬化する事で
形成される。本実施例では東レ（株）のフォトニ─スＵ
Ｒ−３８００を用いた。まず、スピナで塗布する。塗布
条件は所望の膜厚に応じて決めればよい。ここでは、２
０００ｒｐｍ、２０秒の条件で、約５μｍのポリイミド
膜が得られる条件とした。塗布後、乾燥を行い、露光、
現像を行い、余分なポリイミドを除去した。その後、窒
素雰囲気中３００℃の条件で処理することで、膜の硬化
をおこなった。ここで重要なのは、ポリイミド膜の厚さ
を後に用いられるスペーサの直径と同程度の厚さとする
ことである。こすることで、周辺駆動回路の上にスペー
サーが存在してしまうことを防ぐことができる。また、
このポリイミド膜の厚さをシール材の厚さと同程度にし
てもよい。しかし、一般には、シール材の厚さはスペー
サーによって決まるので、スペーサーの直径に合わせる
方が一般的である。また、パッシブマトリクス型の表示
装置では、もう一方の基板もほぼ同様にして作製され
る。
【００３５】次に、パッシブマトリクス型液晶表示装置
の組み立て工程を以下に説明する。前記工程によって作
製された第１および第２の基板は、各々表面処理に用い
られたエッチング液、レジスト液、剥離液等の各種薬品
が十分に洗浄される。次に配向膜が、ＩＴＯで形成され
画素を形成する電極領域に付着される。配向膜材料に
は、ブチルセロソルブかＮ−メチルピロリドンといった
溶媒に、溶媒の約１０重量％のポリイミドを溶解したも
のが用いられる。そして、第１および第２の基板に付着
した配向膜を加熱・硬化（ベーク）させる。その次に、
配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍ
ｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向
に擦り、微細な溝を作るラビング工程が行われる。
の組み立て工程を以下に説明する。前記工程によって作
製された第１および第２の基板は、各々表面処理に用い
られたエッチング液、レジスト液、剥離液等の各種薬品
が十分に洗浄される。次に配向膜が、ＩＴＯで形成され
画素を形成する電極領域に付着される。配向膜材料に
は、ブチルセロソルブかＮ−メチルピロリドンといった
溶媒に、溶媒の約１０重量％のポリイミドを溶解したも
のが用いられる。そして、第１および第２の基板に付着
した配向膜を加熱・硬化（ベーク）させる。その次に、
配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍ
ｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向
に擦り、微細な溝を作るラビング工程が行われる。
【００３６】その後、第１の基板、もしくは第２の基板
のいずれかに、ポリマー系・ガラス系・シリカ系等の球
のスペーサが散布される。スペーサ散布の方式として
は、純水・アルコール等の溶媒にスペーサを混ぜ、基板
上に散布するウェット方式と、溶媒を一切使用せずスペ
ーサを散布するドライ方式がある。ここではドライ式を
用いた。
のいずれかに、ポリマー系・ガラス系・シリカ系等の球
のスペーサが散布される。スペーサ散布の方式として
は、純水・アルコール等の溶媒にスペーサを混ぜ、基板
上に散布するウェット方式と、溶媒を一切使用せずスペ
ーサを散布するドライ方式がある。ここではドライ式を
用いた。
【００３７】その次に、基板の外枠に設けられるシール
材となる樹脂が塗布される。シール材の材料は、ここで
は、エポキシ樹脂とフェノール硬化剤をエチルセロソル
ブの溶媒に溶かしたものが使用される。他に、アクリル
系の樹脂を用いてもよい。また熱硬化型でも紫外線硬化
型であってもよい。スクリーン印刷法によって、第１の
基板または第２の基板上に、シール材が塗布形成され
る。
材となる樹脂が塗布される。シール材の材料は、ここで
は、エポキシ樹脂とフェノール硬化剤をエチルセロソル
ブの溶媒に溶かしたものが使用される。他に、アクリル
系の樹脂を用いてもよい。また熱硬化型でも紫外線硬化
型であってもよい。スクリーン印刷法によって、第１の
基板または第２の基板上に、シール材が塗布形成され
る。
【００３８】シール材が設けられたのち、２枚のガラス
基板が貼り合わせられる。貼り合わせ、硬化の方法とし
ては、約１６０℃の高温プレスによって、約３時間で封
止材を硬化する、加熱硬化方式とした。このようにし
て、第１の板と第２の基板を貼り合わせて形成されたパ
ッシブマトリクス表示装置の、液晶注入口より液晶材料
が注入され、その後、エポキシ系樹脂で液晶注入口が封
止される。以上のようにして、パッシブマトリクス型の
液晶表示装置が作製される。
基板が貼り合わせられる。貼り合わせ、硬化の方法とし
ては、約１６０℃の高温プレスによって、約３時間で封
止材を硬化する、加熱硬化方式とした。このようにし
て、第１の板と第２の基板を貼り合わせて形成されたパ
ッシブマトリクス表示装置の、液晶注入口より液晶材料
が注入され、その後、エポキシ系樹脂で液晶注入口が封
止される。以上のようにして、パッシブマトリクス型の
液晶表示装置が作製される。
【００３９】〔実施例２〕本実施例は、パッシブマトリ
クス型液晶表示装置の作製工程の概略を示すものであ
る。本実施例を図７と図８を用いて説明する。図７と図
８には、スティック基板上に周辺駆動回路を形成する工
程の概略および周辺駆動回路を液晶表示装置の基板に実
装する工程の概略を示す。
クス型液晶表示装置の作製工程の概略を示すものであ
る。本実施例を図７と図８を用いて説明する。図７と図
８には、スティック基板上に周辺駆動回路を形成する工
程の概略および周辺駆動回路を液晶表示装置の基板に実
装する工程の概略を示す。
【００４０】まず、ガラス基板１５０上に剥離層とし
て、厚さ３０００Ａのシリコン膜１５１を堆積した。シ
リコン膜１５１は、その上に形成される回路と基板とを
分離する際にエッチングされるので、膜質についてはほ
とんど問題とされず、量産可能な方法によって堆積すれ
ばよい。さらに、シリコン膜はアモルファスでも結晶性
でもよく、他の元素を含んでもよい。
て、厚さ３０００Ａのシリコン膜１５１を堆積した。シ
リコン膜１５１は、その上に形成される回路と基板とを
分離する際にエッチングされるので、膜質についてはほ
とんど問題とされず、量産可能な方法によって堆積すれ
ばよい。さらに、シリコン膜はアモルファスでも結晶性
でもよく、他の元素を含んでもよい。
【００４１】また、ガラス基板は、コーニング７０５
９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、
日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では１
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、
日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では１
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
【００４２】シリコン膜１５１上には、厚さ２００ｎｍ
の酸化珪素膜１５３を堆積した。この酸化珪素膜は下地
膜となるので、作製には十分な注意が必要である。そし
て、公知の方法により、結晶性の島状シリコン領域（シ
リコン・アイランド）１５４、１５５を形成した。この
シリコン膜の厚さは、必要とする半導体回路の特性を大
きく左右するが、一般には、薄いほうが好ましかった。
本実施例では４０〜６０ｎｍとした。
の酸化珪素膜１５３を堆積した。この酸化珪素膜は下地
膜となるので、作製には十分な注意が必要である。そし
て、公知の方法により、結晶性の島状シリコン領域（シ
リコン・アイランド）１５４、１５５を形成した。この
シリコン膜の厚さは、必要とする半導体回路の特性を大
きく左右するが、一般には、薄いほうが好ましかった。
本実施例では４０〜６０ｎｍとした。
【００４３】また、結晶性シリコンを得るには、アモル
ファスシリコンにレーザー等の強光を照射する方法（レ
ーザーアニール法）や、熱アニールによって固相成長さ
せる方法（固相成長法）が用いられる。固相成長法を用
いる際には、特開平６−２４４１０４に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平６−３１８７０１のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
ファスシリコンにレーザー等の強光を照射する方法（レ
ーザーアニール法）や、熱アニールによって固相成長さ
せる方法（固相成長法）が用いられる。固相成長法を用
いる際には、特開平６−２４４１０４に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平６−３１８７０１のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
【００４４】その後、プラズマＣＶＤ法もしくは熱ＣＶ
Ｄ法によって、厚さ１２０ｎｍの酸化珪素のゲイト絶縁
膜１５６を堆積し、さらに、厚さ５００ｎｍの結晶性シ
リコンによって、ゲイト電極・配線１５７、１５８を形
成した。ゲイト配線は、アルミニウムやタングステン、
チタン等の金属や、あるいはそれらの珪化物でもよい。
さらに、金属のゲイト電極を形成する場合には、特開平
５−２６７６６７もしくは同６−３３８６１２に開示さ
れるように、その上面もしくは側面を陽極酸化物で被覆
してもよい。ゲイト電極をどのような材料で構成するか
は、必要とされる半導体回路の特性や基板の耐熱温度等
によって決定すればよい。（図７（Ａ））
Ｄ法によって、厚さ１２０ｎｍの酸化珪素のゲイト絶縁
膜１５６を堆積し、さらに、厚さ５００ｎｍの結晶性シ
リコンによって、ゲイト電極・配線１５７、１５８を形
成した。ゲイト配線は、アルミニウムやタングステン、
チタン等の金属や、あるいはそれらの珪化物でもよい。
さらに、金属のゲイト電極を形成する場合には、特開平
５−２６７６６７もしくは同６−３３８６１２に開示さ
れるように、その上面もしくは側面を陽極酸化物で被覆
してもよい。ゲイト電極をどのような材料で構成するか
は、必要とされる半導体回路の特性や基板の耐熱温度等
によって決定すればよい。（図７（Ａ））
【００４５】その後、セルフアライン的に、イオンドー
ピング法等の手段によりＮ型およびＰ型の不純物をシリ
コン・アイランドに導入し、Ｎ型領域１５９、Ｐ型領域
１６０を形成した。そして、公知の手段で、層間絶縁物
（厚さ５００ｎｍの酸化珪素膜）１６１を堆積した。そ
して、これにコンタクトホールを開孔し、アルミニウム
合金配線１６２〜１６４を形成した。（図７（Ｂ））
ピング法等の手段によりＮ型およびＰ型の不純物をシリ
コン・アイランドに導入し、Ｎ型領域１５９、Ｐ型領域
１６０を形成した。そして、公知の手段で、層間絶縁物
（厚さ５００ｎｍの酸化珪素膜）１６１を堆積した。そ
して、これにコンタクトホールを開孔し、アルミニウム
合金配線１６２〜１６４を形成した。（図７（Ｂ））
【００４６】さらに、これらの上に、パッシベーション
膜として、ポリイミド膜１７０を形成した。ポリイミド
膜はワニスを塗布・硬化する事で形成される。本実施例
では東レ（株）のフォトニースUR-3800 を用いた。まず
スピンナで塗布する。塗布条件は所望の膜厚に応じて決
めればよい。ここでは２０００ｒｐｍ・２５秒の条件で
約４μｍのポリイミド膜を形成した。このポリイミド膜
の厚さは、スペーサーの直径に合わせて設定される。こ
れを、乾燥を行った後に、露光・現像を行う。適当に条
件を選ぶことで、所望のテーパー形状を得ることができ
る。その後、窒素雰囲気中３００℃で処理することで膜
の硬化を行った。（図７（Ｃ）） 続いて、転写用基板
１７２を樹脂１７１で前記半導体集積回路に接着する。
転写用基板は一時的に集積回路を保持するための強度・
平坦性があればよくガラス・プラスチック等が使用でき
る。この転写用基板は後で再剥離するため、樹脂１７１
は除去が容易な材質が好ましい。また、粘着剤等剥離が
容易なものを使用しても良い。（図８（Ａ））
膜として、ポリイミド膜１７０を形成した。ポリイミド
膜はワニスを塗布・硬化する事で形成される。本実施例
では東レ（株）のフォトニースUR-3800 を用いた。まず
スピンナで塗布する。塗布条件は所望の膜厚に応じて決
めればよい。ここでは２０００ｒｐｍ・２５秒の条件で
約４μｍのポリイミド膜を形成した。このポリイミド膜
の厚さは、スペーサーの直径に合わせて設定される。こ
れを、乾燥を行った後に、露光・現像を行う。適当に条
件を選ぶことで、所望のテーパー形状を得ることができ
る。その後、窒素雰囲気中３００℃で処理することで膜
の硬化を行った。（図７（Ｃ）） 続いて、転写用基板
１７２を樹脂１７１で前記半導体集積回路に接着する。
転写用基板は一時的に集積回路を保持するための強度・
平坦性があればよくガラス・プラスチック等が使用でき
る。この転写用基板は後で再剥離するため、樹脂１７１
は除去が容易な材質が好ましい。また、粘着剤等剥離が
容易なものを使用しても良い。（図８（Ａ））
【００４７】このように処理した基板を、三塩化フッ素
（ＣｌＦ3 ）と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に５００ｓｃｃｍとし
た。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
珪素はほとんどエッチングされない。その為、時間の経
過ととも剥離層はエッチングされてゆくが、下地層１５
３はほとんどエッチングされず回路素子へのダメージは
無い。さらに時間が経過すると、下地層は完全にエッチ
ングされ、周辺駆動回路が完全に剥離される。（図８
（Ｂ）） 次に、剥離した周辺駆動回路を、液晶表示装置の基板１
７５に樹脂１７６で接着し、転写用基板１７２を除去す
る。（図８（Ｃ））このようにして表示装置の基板への
周辺駆動回路の転写が終了した。液晶表示装置の基板と
しては、厚さ０．３ｍｍのＰＥＳ（ポリエーテルサルフ
ォン）を用いた。
（ＣｌＦ3 ）と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に５００ｓｃｃｍとし
た。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
珪素はほとんどエッチングされない。その為、時間の経
過ととも剥離層はエッチングされてゆくが、下地層１５
３はほとんどエッチングされず回路素子へのダメージは
無い。さらに時間が経過すると、下地層は完全にエッチ
ングされ、周辺駆動回路が完全に剥離される。（図８
（Ｂ）） 次に、剥離した周辺駆動回路を、液晶表示装置の基板１
７５に樹脂１７６で接着し、転写用基板１７２を除去す
る。（図８（Ｃ））このようにして表示装置の基板への
周辺駆動回路の転写が終了した。液晶表示装置の基板と
しては、厚さ０．３ｍｍのＰＥＳ（ポリエーテルサルフ
ォン）を用いた。
【００４８】次に、スパッタ法によって、インジウム錫
酸化物被膜（ＩＴＯ、厚さ１００ｎｍ）１８０を形成し
た。ＩＴＯは透明の導電性酸化物である。これにパター
ニングを施すことで電気配線および、周辺駆動回路との
電気的接続が完了する。（図８（Ｄ）） このようにして、液晶表示装置の一方の基板への半導体
集積回路の形成を終了した。
酸化物被膜（ＩＴＯ、厚さ１００ｎｍ）１８０を形成し
た。ＩＴＯは透明の導電性酸化物である。これにパター
ニングを施すことで電気配線および、周辺駆動回路との
電気的接続が完了する。（図８（Ｄ）） このようにして、液晶表示装置の一方の基板への半導体
集積回路の形成を終了した。
【００４９】次に、パッシブマトリクス型液晶表示装置
の組み立て工程を以下に説明する。前記工程によって作
製された第１および第２の基板は、各々表面処理に用い
られたエッチング液、レジスト液、剥離液等の各種薬品
が十分に洗浄される。次に配向膜が、ＩＴＯで形成され
画素を形成する電極領域に付着される。配向膜材料に
は、ブチルセロソルブかＮ−メチルピロリドンといった
溶媒に、溶媒の約１０重量％のポリイミドを溶解したも
のが用いられる。そして、第１および第２の基板に付着
した配向膜を加熱・硬化（ベーク）させる。その次に、
配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍ
ｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向
に擦り、微細な溝を作るラビング工程が行われる。
の組み立て工程を以下に説明する。前記工程によって作
製された第１および第２の基板は、各々表面処理に用い
られたエッチング液、レジスト液、剥離液等の各種薬品
が十分に洗浄される。次に配向膜が、ＩＴＯで形成され
画素を形成する電極領域に付着される。配向膜材料に
は、ブチルセロソルブかＮ−メチルピロリドンといった
溶媒に、溶媒の約１０重量％のポリイミドを溶解したも
のが用いられる。そして、第１および第２の基板に付着
した配向膜を加熱・硬化（ベーク）させる。その次に、
配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍ
ｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向
に擦り、微細な溝を作るラビング工程が行われる。
【００５０】その後、第１の基板、もしくは第２の基板
のいずれかに、ポリマー系・ガラス系・シリカ系等の球
のスペーサが散布される。スペーサ散布の方式として
は、純水・アルコール等の溶媒にスペーサを混ぜ、基板
上に散布するウェット方式と、溶媒を一切使用せずスペ
ーサを散布するドライ方式がある。ここではドライ式を
用いた。
のいずれかに、ポリマー系・ガラス系・シリカ系等の球
のスペーサが散布される。スペーサ散布の方式として
は、純水・アルコール等の溶媒にスペーサを混ぜ、基板
上に散布するウェット方式と、溶媒を一切使用せずスペ
ーサを散布するドライ方式がある。ここではドライ式を
用いた。
【００５１】その次に、基板の外枠に設けられるシール
材となる樹脂が塗布される。シール材の材料は、ここで
は、エポキシ樹脂とフェノール硬化剤をエチルセロソル
ブの溶媒に溶かしたものが使用される。他に、アクリル
系の樹脂を用いてもよい。また熱硬化型でも紫外線硬化
型であってもよい。スクリーン印刷法によって、第１の
基板または第２の基板上に、シール材が塗布形成され
る。
材となる樹脂が塗布される。シール材の材料は、ここで
は、エポキシ樹脂とフェノール硬化剤をエチルセロソル
ブの溶媒に溶かしたものが使用される。他に、アクリル
系の樹脂を用いてもよい。また熱硬化型でも紫外線硬化
型であってもよい。スクリーン印刷法によって、第１の
基板または第２の基板上に、シール材が塗布形成され
る。
【００５２】シール材が設けられたのち、２枚のガラス
基板が貼り合わせられる。貼り合わせ、硬化の方法とし
ては、約１６０℃の高温プレスによって、約３時間で封
止材を硬化する、加熱硬化方式とした。このようにし
て、第１の板と第２の基板を貼り合わせて形成されたパ
ッシブマトリクス表示装置の、液晶注入口より液晶材料
が注入され、その後、エポキシ系樹脂で液晶注入口が封
止される。以上のようにして、パッシブマトリクス型の
液晶表示装置が作製される。
基板が貼り合わせられる。貼り合わせ、硬化の方法とし
ては、約１６０℃の高温プレスによって、約３時間で封
止材を硬化する、加熱硬化方式とした。このようにし
て、第１の板と第２の基板を貼り合わせて形成されたパ
ッシブマトリクス表示装置の、液晶注入口より液晶材料
が注入され、その後、エポキシ系樹脂で液晶注入口が封
止される。以上のようにして、パッシブマトリクス型の
液晶表示装置が作製される。
【００５３】
【発明の効果】本発明により、周辺駆動回路の耐汚染
性、耐湿性を高め、外観をシンプルにすることのでき
る、周辺駆動回路をも液晶領域に設けられた液晶表示装
置において、基板の押圧による、周辺駆動回路の破壊を
防ぐことができ、かつ基板間隔を保つことができた。と
くに、外部からの力に対して、変形しやすいプラスチッ
ク基板を用いた液晶表示装置において、周辺回路の破壊
を防ぐことができた。ひいては、液晶表示装置の信頼
性、耐久性を、大きく向上させることができた。
性、耐湿性を高め、外観をシンプルにすることのでき
る、周辺駆動回路をも液晶領域に設けられた液晶表示装
置において、基板の押圧による、周辺駆動回路の破壊を
防ぐことができ、かつ基板間隔を保つことができた。と
くに、外部からの力に対して、変形しやすいプラスチッ
ク基板を用いた液晶表示装置において、周辺回路の破壊
を防ぐことができた。ひいては、液晶表示装置の信頼
性、耐久性を、大きく向上させることができた。
【図１】 本発明による液晶表示装置の例を示す。
【図２】 本発明の表示装置の作製方法の概略図を示
す。
す。
【図３】 従来の液晶表示装置の例を示す。
【図４】 図１のＡ−Ａ’断面図を示す。
【図５】 本発明に用いるスティック基板の作製工程を
示す。
示す。
【図６】 スティック基板上の周辺駆動回路を他の基板
に接着する工程を示す。
に接着する工程を示す。
【図７】 本発明の表示装置の作製工程の一例を示す。
【図８】 本発明の表示装置の作製工程の一例を示す。
１０１・・・第１の基板、 １０２・・・第２の基板
１０３・・・第１の基板上の周辺駆動回路
１０４・・・第２の基板上の周辺駆動回路
１０５・・・表示画素電極、 １０６・・・液晶
１０７・・・シ─ル材、 １０９・・・外部接続端子
１１０、１１１・・・周辺駆動回路上の保護膜
２１・・・周辺駆動回路を形成する基板
２２・・・半導体集積回路、 ２３、２４・・・スティ
ック基板 ２５、２７・・・液晶表示装置の基板 ２６、２８・・・配線パターンの形成されている面 ２９、３０・液晶表示装置の基板上に移されたドライバ
ー回路２６ ・・・配線パターンの形成されている面と逆の面 ３０１・・・第１の基板、 ３０２・・・第２の基板
（対向基板） ３０３、３０４・・・周辺駆動回路 ３０５・・・アクティブマトリクス回路 ３０６・・・液晶材料、 ３０７・・・シール材 ３０９・・・外部接続端子 ４０１・・・スペ─サ、 ４０２・・・基板にかかる外
力 ３１・・・スティック・クリスタルを形成する基板 ３２・・・剥離層、 ３３・・・下地膜 ３４、３５・・・ シリコン・アイランド ３６・・・ゲイト絶縁膜、 ３７、３８・・・ゲイト電
極 ３９・・・Ｎ型領域、 ４０・・・Ｐ型領域 ４１・・・層間絶縁物、 ４２〜４４・・・アルミニウ
ム合金配線 ４６・・・パッシベーション膜、 ４７・・・導電性酸
化物膜 ４８・・・バンプ、 ４９・・・液晶表示装置の基板 ５０・・・液晶表示装置の電極、 ５１・・・接着剤 ５２・・・空孔、 ５３・・・下地膜の底面 １５０・・・半導体集積回路を製造する基板 １５１・・・剥離層、 １５３・・・ 下地膜 １５４・１５５・・・シリコン・アイランド １５６・・・層間絶縁膜 １５７、１５８・・・ゲイト電極 １５９・・・Ｎ型領域、 １６０・・・Ｐ型領域 １６１・・・ゲイト絶縁膜 １６２〜６４・・・アルミニウム合金電極 １７０・・・パッシベーション膜 １７１・・・接着剤、 １７２・・・転写用基板 １７５・・・液晶表示装置の基板 １７６・・・樹脂 １８０・・・配線電極
ック基板 ２５、２７・・・液晶表示装置の基板 ２６、２８・・・配線パターンの形成されている面 ２９、３０・液晶表示装置の基板上に移されたドライバ
ー回路２６ ・・・配線パターンの形成されている面と逆の面 ３０１・・・第１の基板、 ３０２・・・第２の基板
（対向基板） ３０３、３０４・・・周辺駆動回路 ３０５・・・アクティブマトリクス回路 ３０６・・・液晶材料、 ３０７・・・シール材 ３０９・・・外部接続端子 ４０１・・・スペ─サ、 ４０２・・・基板にかかる外
力 ３１・・・スティック・クリスタルを形成する基板 ３２・・・剥離層、 ３３・・・下地膜 ３４、３５・・・ シリコン・アイランド ３６・・・ゲイト絶縁膜、 ３７、３８・・・ゲイト電
極 ３９・・・Ｎ型領域、 ４０・・・Ｐ型領域 ４１・・・層間絶縁物、 ４２〜４４・・・アルミニウ
ム合金配線 ４６・・・パッシベーション膜、 ４７・・・導電性酸
化物膜 ４８・・・バンプ、 ４９・・・液晶表示装置の基板 ５０・・・液晶表示装置の電極、 ５１・・・接着剤 ５２・・・空孔、 ５３・・・下地膜の底面 １５０・・・半導体集積回路を製造する基板 １５１・・・剥離層、 １５３・・・ 下地膜 １５４・１５５・・・シリコン・アイランド １５６・・・層間絶縁膜 １５７、１５８・・・ゲイト電極 １５９・・・Ｎ型領域、 １６０・・・Ｐ型領域 １６１・・・ゲイト絶縁膜 １６２〜６４・・・アルミニウム合金電極 １７０・・・パッシベーション膜 １７１・・・接着剤、 １７２・・・転写用基板 １７５・・・液晶表示装置の基板 １７６・・・樹脂 １８０・・・配線電極
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−163418（ＪＰ，Ａ)
特開 平５−66413（ＪＰ，Ａ)
特開 平４−170520（ＪＰ，Ａ)
特開 平４−178633（ＪＰ，Ａ)
特開 平３−45934（ＪＰ，Ａ)
実開 平４−6030（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1345
G02F 1/1362
G02F 1/1333
G02F 1/1339
Claims (5)
- 【請求項１】第１の基板と、 前記第１の基板上に形成された複数の画素と、 前記第１の基板上に形成された、薄膜トランジスタを有
する周辺駆動回路と、 前記複数の画素と前記周辺駆動回路とを電気的に接続す
る配線と、 前記周辺駆動回路全体を覆うように形成された保護膜
と、 前記周辺駆動回路及び前記複数の画素を囲むように、前
記第１の基板上に配置されたシール材と、 前記シール材により前記第１の基板と貼り合わされた第
２の基板と、 前記シール材と、前記第１の基板と、前記第２の基板と
に囲まれた領域に配置された液晶およびスペーサと、を
有する液晶表示装置であって、 前記保護膜は、前記スペーサと同程度の厚みを有してお
り、 前記配線は、前記保護膜に形成されたコンタクトホール
において前記周辺駆動回路の前記薄膜トランジスタと電
気的に接続されたことを特徴とする液晶表示装置。 - 【請求項２】請求項１において、 前記周辺駆動回路及び前記保護膜は、前記第１の基板や
前記第２の基板とは異なる基板上に作製された後、剥離
され、前記第１の基板に装着されたことを特徴とする液
晶表示装置。 - 【請求項３】請求項１または請求項２において、 前記第１の基板及び前記第２の基板はプラスチックであ
ることを特徴とする液晶表示装置。 - 【請求項４】第１の支持基板上に下地膜を形成し、 前記下地膜上に、薄膜トランジスタを含む周辺駆動回路
を形成し、 前記周辺駆動回路全体を覆い、スペーサと同程度の厚み
を有する保護膜を形成し、 前記保護膜に、前記周辺駆動回路の前記薄膜トランジス
タに接続された電極に達するコンタクトホールを形成
し、 前記保護膜上に第２の支持基板を貼り付け、前記第１の
支持基板を除去し、 複数の画素が形成された第１の基板上に前記下地膜を貼
り付け、前記第２の支持基板を除去し、 前記コンタクトホールにおいて、前記複数の画素と前記
周辺駆動回路とを電気的に接続する配線を形成し、 前記第１の基板の前記周辺駆動回路が形成された面に、
前記周辺駆動回路上を除いて前記スペーサを散布し、前
記周辺駆動回路と前記複数の画素とを囲むように、シー
ル材を配置し、 前記第１の基板と前記第２の基板を貼り付け、 前記第１の基板と、前記第２の基板と、前記シール材と
によって囲まれた領域に液晶を注入することを特徴とす
る液晶表示装置の作製方法。 - 【請求項５】請求項４において、 前記第１の基板及び前記第２の基板は、プラスチック基
板であることを特徴とする液晶表示装置の作製方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08875995A JP3454965B2 (ja) | 1995-03-22 | 1995-03-22 | 液晶表示装置及びその作製方法 |
| US08/618,267 US5834327A (en) | 1995-03-18 | 1996-03-18 | Method for producing display device |
| US09/126,826 US7483091B1 (en) | 1995-03-18 | 1998-07-31 | Semiconductor display devices |
| US10/896,015 US7271858B2 (en) | 1995-03-18 | 2004-07-22 | Method for producing display-device |
| US10/902,787 US7214555B2 (en) | 1995-03-18 | 2004-08-02 | Method for producing display device |
| US12/057,994 US7776663B2 (en) | 1995-03-18 | 2008-03-28 | Semiconductor display devices |
| US12/844,858 US8012782B2 (en) | 1995-03-18 | 2010-07-28 | Method for producing display device |
| US13/224,374 US8563979B2 (en) | 1995-03-18 | 2011-09-02 | Method for producing display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08875995A JP3454965B2 (ja) | 1995-03-22 | 1995-03-22 | 液晶表示装置及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08262474A JPH08262474A (ja) | 1996-10-11 |
| JP3454965B2 true JP3454965B2 (ja) | 2003-10-06 |
Family
ID=13951817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08875995A Expired - Lifetime JP3454965B2 (ja) | 1995-03-18 | 1995-03-22 | 液晶表示装置及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454965B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09311342A (ja) * | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| EP1758169A3 (en) | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| JP2002116455A (ja) * | 2000-08-01 | 2002-04-19 | Kyodo Printing Co Ltd | 液晶表示装置、液晶表示装置の電極基材及び液晶表示装置の製造方法 |
| JP3974749B2 (ja) * | 2000-12-15 | 2007-09-12 | シャープ株式会社 | 機能素子の転写方法 |
| JP3941401B2 (ja) * | 2001-01-15 | 2007-07-04 | セイコーエプソン株式会社 | 液晶装置の製造方法 |
| US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| KR100975802B1 (ko) * | 2001-07-16 | 2010-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 형성하는 방법 |
| JP4255681B2 (ja) * | 2001-11-30 | 2009-04-15 | 株式会社半導体エネルギー研究所 | パッシブマトリクス型表示装置 |
| US7242441B2 (en) * | 2002-06-10 | 2007-07-10 | Seiko Epson Corporation | Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method |
| JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4689168B2 (ja) * | 2003-01-22 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7436050B2 (en) * | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
| JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
| US7282380B2 (en) | 2004-03-25 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5374815B2 (ja) * | 2006-09-28 | 2013-12-25 | 富士ゼロックス株式会社 | 画像表示媒体 |
| JP2011103001A (ja) * | 2011-01-05 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP6166761B2 (ja) * | 2015-10-26 | 2017-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1995
- 1995-03-22 JP JP08875995A patent/JP3454965B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08262474A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454965B2 (ja) | 液晶表示装置及びその作製方法 | |
| US8563979B2 (en) | Method for producing display device | |
| JP3406727B2 (ja) | 表示装置 | |
| US7050138B1 (en) | Method of manufacturing a display device having a driver circuit attached to a display substrate | |
| JP3579492B2 (ja) | 表示装置の作製方法 | |
| JP3578828B2 (ja) | 表示装置の作製方法 | |
| JP3638656B2 (ja) | 表示装置及びその作製方法 | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JP3442726B2 (ja) | 表示装置の半導体集積回路の実装方法 | |
| JP3406893B2 (ja) | 表示装置の作製方法 | |
| JP4094539B2 (ja) | 半導体集積回路の作製方法 | |
| JP4799509B2 (ja) | 剥離方法 | |
| JP4387258B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3657596B2 (ja) | 半導体集積回路の作製方法 | |
| JP4339102B2 (ja) | 表示装置の作製方法 | |
| JP3579045B2 (ja) | 半導体集積回路の作製方法 | |
| JP3579044B2 (ja) | 半導体集積回路の作製方法 | |
| JP2004171005A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |