JP4748859B2 - 発光装置の作製方法 - Google Patents

発光装置の作製方法 Download PDF

Info

Publication number
JP4748859B2
JP4748859B2 JP2001005860A JP2001005860A JP4748859B2 JP 4748859 B2 JP4748859 B2 JP 4748859B2 JP 2001005860 A JP2001005860 A JP 2001005860A JP 2001005860 A JP2001005860 A JP 2001005860A JP 4748859 B2 JP4748859 B2 JP 4748859B2
Authority
JP
Japan
Prior art keywords
insulating film
substrate
forming
film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001005860A
Other languages
English (en)
Other versions
JP2001272923A (ja
JP2001272923A5 (ja
Inventor
舜平 山崎
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001005860A priority Critical patent/JP4748859B2/ja
Publication of JP2001272923A publication Critical patent/JP2001272923A/ja
Publication of JP2001272923A5 publication Critical patent/JP2001272923A5/ja
Application granted granted Critical
Publication of JP4748859B2 publication Critical patent/JP4748859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Description

【0001】
【発明の属する技術分野】
本発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を有する装置(以下、発光装置という)もしくは電極間に液晶を挟んだ素子(以下、液晶素子という)を有する装置(以下、液晶表示装置という)の作製方法に関する。なお、発光装置及び液晶表示装置を総称して表示装置と呼ぶ。
【0002】
また、上記発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光(燐光および/または蛍光)するすべての発光性材料を含むものとする。
【0003】
【従来の技術】
近年、EL(Electro Luminescence)が得られる発光性材料(以下、EL材料という)を利用した発光素子(以下、EL素子という)を用いた発光装置(以下、EL表示装置という)の開発が進んでいる。EL表示装置は、陽極と陰極との間にEL材料を挟んだ構造のEL素子を有した構造からなる。この陽極と陰極との間に電圧を加えてEL材料中に電流を流すことによりキャリアを再結合させて発光させる。即ち、EL表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不要である。さらに視野角が広く、軽量であり、且つ、低消費電力という利点をもつ。
【0004】
このようなEL表示装置を利用したアプリケーションは様々なものが期待されているが、特にEL表示装置の厚みが薄いこと、従って軽量化が可能であることにより携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上に発光素子を形成することが試みられている。
【0005】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な表示装置は実現されていない。
【0006】
【発明が解決しようとする課題】
本発明はプラスチック支持体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む。)を用いて高性能な表示装置を作製するための技術を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明は、プラスチックに比べて耐熱性のある基板(ガラス基板、石英基板、シリコン基板、金属基板もしくはセラミックス基板)の上に必要な素子を形成し、後にそれらの素子を室温の処理によりプラスチック支持体に移すことを特徴とする。
【0008】
なお、前記必要な素子とは、アクティブマトリクス型の表示装置ならば画素のスイッチング素子として用いる半導体素子(典型的には薄膜トランジスタ)もしくはMIM素子並びに発光素子もしくは液晶素子を指す。また、パッシブ型の表示装置ならば発光素子もしくは液晶素子を指す。また、プラスチック支持体としてはPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。
【0009】
本発明では上記素子をシリコン膜(シリコンゲルマニウム膜も含む)からなる剥離層の上に形成しておき、最終工程にてフッ化ハロゲンを含むガスを用いて剥離層を除去する。その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチック支持体に接着することが可能となる。このフッ化ハロゲンによるシリコン膜のエッチングは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく行うことができる。
【0010】
フッ化ハロゲンとは化学式XFn(Xはフッ素以外のハロゲン、nは整数)で示される物質であり、一フッ化塩素(ClF)、三フッ化塩素(ClF3)、一フッ化臭素(BrF)、三フッ化臭素(BrF3)、一フッ化ヨウ素(IF)もしくは三フッ化ヨウ素(IF3)を用いることができる。また、シリコン膜は結晶質シリコン膜であっても非晶質シリコン膜であっても良い。このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択比が大きく、シリコン膜の選択的なエッチングが可能である。
【0011】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされるが、他のフッ化物(四フッ化炭素(CF4)もしくは三フッ化窒素)であってもプラズマ状態とすることで本発明に用いることは可能である。
【0012】
【発明の実施の形態】
本発明の実施の形態について図1、2を用いて説明する。なお、図1、2に示したのは画素部における作製工程を示す断面図である。また、本実施の形態によって作製される画素の上面図を図3に示す。図3に用いた符号は図1、2で用いた符号に対応している。
【0013】
図1(A)において、101は素子が形成される基板(以下、素子形成基板という)であり、その上には非晶質シリコン膜からなる剥離層102が100〜500nm(本実施の形態では300nm)の厚さに形成される。本実施の形態では素子形成基板101としてガラス基板を用いるが、石英基板、シリコン基板、金属基板もしくはセラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。
【0014】
また、剥離層102の成膜は減圧熱CVD法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。剥離層102の上には酸化シリコン膜からなる絶縁膜103が200nmの厚さに形成される。絶縁膜103の形成は減圧熱CVD法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。
【0015】
また、絶縁膜103の上には結晶質シリコン膜104が50nmの厚さに形成される。結晶質シリコン膜104の形成方法としては公知の手段を用いることが可能である。固体レーザーもしくはエキシマレーザーを用いて非晶質シリコン膜をレーザー結晶化させても良いし、非晶質シリコン膜を加熱処理(ファーネスアニール)により結晶化させても良い。
【0016】
次に、図1(B)に示すように、結晶質シリコン膜104をパターニングして島状の結晶質シリコン膜(以下、活性層という)105、106を形成する。そして活性層を覆って酸化シリコン膜からなるゲート絶縁膜107を80nmの厚さに形成する。さらに、ゲート絶縁膜107の上にゲート電極108、109を形成する。本実施の形態ではゲート電極108、109の材料として、350nm厚のタングステン膜もしくはタングステン合金膜を用いる。勿論、ゲート電極の材料としては他の公知の材料を用いることができる。
【0017】
そして、ゲート電極108、109をマスクとして周期表の13族に属する元素(代表的にはボロン)を添加する。添加方法は公知の手段を用いれば良い。こうしてp型の導電型を示す不純物領域(以下、p型不純物領域という)110〜114が形成される。また、ゲート電極の直下にはチャネル形成領域115〜117が画定する。なお、p型不純物領域110〜114はTFTのソース領域もしくはドレイン領域となる。
【0018】
次に、図1(C)に示すように、窒化シリコン膜118を50nmの厚さに形成し、その後、加熱処理を行って添加された周期表の13族に属する元素の活性化を行う。この活性化はファーネスアニール、レーザーアニールもしくはランプアニールにより行うか、又はそれらを組み合わせて行えば良い。本実施の形態では500℃4時間の加熱処理を窒素雰囲気で行う。
【0019】
活性化が終了したら、水素化処理を行うと効果的である。水素化処理は公知の水素アニール技術もしくはプラズマ水素化技術を用いれば良い。
【0020】
次に、図1(D)に示すように、酸化シリコン膜からなる第1層間絶縁膜119を800nmの厚さに形成し、コンタクトホールを形成して配線120〜123を形成する。第1層間絶縁膜119としては他の無機絶縁膜を用いても良いし、樹脂(有機絶縁膜)を用いても良い。本実施の形態では配線120〜123としてチタン/アルミニウム/チタンの三層構造からなる金属配線を用いる。勿論、導電膜であれば如何なる材料を用いても良い。配線120〜123はTFTのソース配線もしくはドレイン配線となる。
【0021】
この状態でスイッチング用TFT201及び電流制御用TFT(駆動用TFT)202が完成する。本実施の形態ではどちらのTFTもpチャネル型TFTで形成される。但し、スイッチング用TFT201はゲート電極が活性層を二カ所で横切るように形成されており、二つのチャネル形成領域が直列に接続された構造となっている。このような構造とすることでオフ電流値(TFTがオフされた時に流れる電流)を効果的に抑制することができる。
【0022】
また、同時に図3(A)、(B)に示すように保持容量301が形成される。
保持容量301は活性層と同時に形成された半導体層302、ゲート絶縁膜107及びゲート電極109で形成される下側保持容量と、ゲート電極109、第1層間絶縁膜119及び配線123で形成される上側保持容量とで形成される。また、半導体層302は配線123と電気的に接続されている。
【0023】
次に、図1(D)に示すように、透明導電膜(代表的には酸化インジウムと酸化スズとの化合物膜)を100nmの厚さに形成し、パターニングにより画素電極124を形成する。このとき、配線122と画素電極124とはオーミック接触をする。従って、画素電極124と電流制御用TFT202とは電気的に接続される。また、画素電極124はEL素子の陽極として機能する。
【0024】
画素電極124を形成したら、酸化シリコン膜からなる第2層間絶縁膜125を300nmの厚さに形成する。そして、開口部126を形成し、70nm厚の有機EL層127及び300nm厚の陰極128を蒸着法により形成する。本実施の形態では有機EL層127として20nm厚の正孔注入層及び50nm厚の発光層を積層した構造を用いる。勿論、発光層に正孔注入層、正孔輸送層、電子輸送層もしくは電子注入を組み合わせた公知の他の構造を用いても良い。
【0025】
本実施の形態では、正孔注入層としてCuPc(銅フタロシアニン)を用いる。この場合、まず全ての画素電極を覆うように銅フタロシアニンを形成し、その後、赤色、緑色及び青色に対応する画素ごとに各々赤色の発光層、緑色の発光層及び青色の発光層を形成する。形成する領域の区別は蒸着時にシャドーマスクを用いて行えば良い。このようにすることでカラー表示が可能となる。
【0026】
なお、緑色の発光層を形成する時は、発光層の母体材料としてAlq3(トリス−8−キノリノラトアルミニウム錯体)を用い、キナクリドンもしくはクマリン6をドーパントとして添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてAlq3を用い、DCJT、DCM1もしくはDCM2をドーパントとして添加する。また、青色の発光層を形成する時は、発光層の母体材料としてBAlq3(2−メチル−8−キノリノールとフェノール誘導体の混合配位子を持つ5配位の錯体)を用い、ペリレンをドーパントとして添加する。
【0027】
勿論、本発明では上記有機材料に限定する必要はなく、公知の低分子系有機EL材料、高分子系有機EL材料もしくは無機EL材料を用いることが可能である。高分子系有機EL材料を用いる場合は塗布法を用いることもできる。
【0028】
また、一重項励起を経由する発光性材料だけでなく三重項励起を経由する発光性材料を用いることも可能である。即ち、蛍光を発光する発光性材料だけでなく燐光を発光する発光性材料を用いることも可能である。
【0029】
以上のようにして、画素電極(陽極)124、有機EL層127及び陰極128からなるEL素子(図3(B)において305で示される)が形成される。本実施の形態ではこのEL素子が発光素子として機能する。
【0030】
次に、図2(A)に示すように、第1接着剤129により素子を固定するための基板(以下、固定基板という)130を貼り合わせる。本実施の形態では固定基板130として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、シリコン基板もしくはセラミックス基板を用いても良い。また、第1接着剤129としては、後に剥離層102を除去する際に選択比のとれる材料を用いる必要がある。
【0031】
代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。なお、EL素子から見て観測者側(表示装置の使用者側)に位置する場合は、光を透過する材料であることが必要である。
【0032】
図2(A)のプロセスを行うことによりEL素子を完全に大気から遮断することができる。これにより酸化による有機EL材料の劣化をほぼ完全に抑制することができ、EL素子の信頼性を大幅に向上させることができる。
【0033】
次に、図2(B)に示すように、EL素子の形成された基板全体を、フッ化ハロゲンを含むガス中に晒し、剥離層102の除去を行う。本実施の形態ではフッ化ハロゲンとして三フッ化塩素(ClF3)を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に500sccm(8.35×10-63/s)とし、反応圧力は1〜10Torr(1.3×102〜1.3×103Pa)とすれば良い。また、処理温度は室温(典型的には20〜27℃)で良い。
【0034】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで剥離層102が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されている活性層105、106はゲート絶縁膜107に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。
【0035】
本実施の形態の場合、剥離層102は露呈した端部から徐々にエッチングされていき、完全に除去された時点で素子形成基板101と絶縁膜103が分離される。このとき、TFT及びEL素子は薄膜を積層して形成されているが、固定基板130に移された形で残る。
【0036】
なお、ここでは剥離層102が端部からエッチングされていくことになるが、素子形成基板101が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。従って、本実施の形態は素子形成基板101が対角3インチ以下(好ましくは対角1インチ以下)の場合に実施することが望ましい。
【0037】
こうして固定基板130にTFT及びEL素子を移したら、図2(C)に示すように、第2接着剤131を形成し、プラスチックフィルム132を貼り合わせる。第2接着剤131としては樹脂からなる絶縁膜(代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂)を用いても良いし、無機絶縁膜(代表的には酸化シリコン膜)を用いても良い。なお、EL素子から見て観測者側に位置する場合は、光を透過する材料であることが必要である。
【0038】
こうしてガラス基板101からプラスチックフィルム132へとTFT及びEL素子が移される。その結果、二枚のプラスチックフィルム130、132によって挟まれたフレキシブルなEL表示装置を得ることができる。このように固定基板(ここではプラスチックフィルム)130と貼り合わせ基板(ここではプラスチックフィルム)132を同一材料とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【0039】
本実施の形態により作製されたEL表示装置は、フォトリソグラフィに必要なマスク枚数がトータルで6枚と非常に少なく、高い歩留まりと低い製造コストを達成することができる。また、こうして形成されたEL表示装置は、プラスチック支持体の耐熱性に制限されることなく形成されたTFTを半導体素子として用いることができるので非常に高性能なものとすることができる。
【0040】
【実施例】
〔実施例1〕
本実施例では実施の形態とは異なる作製方法でEL表示装置を作製した場合の例について説明する。まず、実施の形態の説明に従って、図1(C)の状態を得る。窒化シリコン膜118を形成した後、その上にレジスト401を形成する。そして、レジスト401をマスクとして窒化シリコン膜118、ゲート絶縁膜107、絶縁膜103、剥離層102を順次エッチングし、素子形成基板101に達する開口部402、403を形成する。(図4(A))
【0041】
次に、図4(B)に示すように、レジスト401を除去した後に樹脂からなる第1層間絶縁膜404を形成する。本実施例では第1層間絶縁膜404として2μmの厚さのポリイミド膜を用いる。このとき、開口部402、403の底部にて素子形成基板101と第1層間絶縁膜404とが接着される。
【0042】
次に、図4(C)に示すように、第1層間絶縁膜404にコンタクトホールを形成し、配線120〜123を形成する。さらに、透明導電膜からなる画素電極124を形成する。これらの配線及び電極の形成は実施の形態と同様である。
【0043】
画素電極124を形成したら、次は図4(D)に示すように、第1層間絶縁膜404、窒化シリコン膜118、ゲート絶縁膜107、絶縁膜103を順次エッチングし、剥離層102に達する開口部405、406を形成する。
【0044】
次に、図4(E)に示すように、TFTの形成された基板全体を、フッ化ハロゲンを含むガス中に晒し、剥離層102の除去を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素(ClF3)を用い、希釈ガスとして窒素を用いる。流量は共に500sccm(8.35×10-63/s)とし、反応圧力は10Torr(1.3×103Pa)とする。また、処理温度は25℃とする。
【0045】
本実施例の場合、開口部405、406からも三フッ化塩素ガスが侵入するため端部だけでなく基板面の内部からも剥離層102のエッチングが進行する。従って、実施の形態で説明した場合に比べて剥離層102の除去工程のスループットを向上させることができる。勿論、剥離層102以外の薄膜は三フッ化塩素ガスにエッチングされることはなく、シリコン膜からなる活性層も酸化シリコン膜に保護されてエッチングされない。
【0046】
このようにして剥離層102の除去工程を行うと、図4(E)に示すように開口部402、403の底部にて第1層間絶縁膜404により素子形成基板101が接着された状態となる。実際には、図6に示すように画素の各所に開口部402、403が形成されるため十分な強度で接着しておくことが可能である。また、本実施例に従えば素子形成基板101が対角3インチ以上であっても十分に本発明を実施することが可能である。
【0047】
次に、図5(A)に示すように、開口部126を設けた第2層間絶縁膜407を形成する。第2層間絶縁膜407は開口部405、406を塞ぐ効果も果たしている。さらに、有機EL層127及び陰極128を形成してEL素子が完成する。有機EL層127及び陰極128の材料、構造もしくは形成方法に関しては実施の形態の説明を参照すれば良い。
【0048】
次に、図5(B)に示すように、第1接着剤(本実施例ではエポキシ樹脂)129により固定基板130を貼り合わせる。また、本実施例では固定基板130としてプラスチック基板を用いる。これよりEL素子を完全に大気から遮断することができる。
【0049】
次に、開口部402、403の底部にて接着された素子形成基板101と第1層間絶縁膜404とを分離する。この工程は機械的に行っても良いし、加熱処理を行って分離することも可能である。
【0050】
素子形成基板101と第1層間絶縁膜404とを分離したら、第2接着剤131を用いて貼り合わせ基板132を貼り合わせる。本実施例では第2接着剤131としてポリイミド膜を用い、貼り合わせ基板132としてプラスチック基板を用いる。このように固定基板130と貼り合わせ基板132を同一材料とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【0051】
本実施の形態により作製されたEL表示装置は、フォトリソグラフィに必要なマスク枚数がトータルで6枚と非常に少なく、高い歩留まりと低い製造コストを達成することができる。また、こうして形成されたEL表示装置は、プラスチック支持体の耐熱性に制限されることなく形成されたTFTを半導体素子として用いることができるので非常に高性能なものとすることができる。
【0052】
〔実施例2〕
発明の実施の形態もしくは実施例1において、ゲート電極を形成するところまでの作製工程として本出願人による特開平9−312260号公報、特開平10−247735号公報、特開平10−270363号公報もしくは特開平11−191628号公報のいずれかに記載の発明を用いることは有効である。
【0053】
上記公報に記載された技術はいずれも非常に高い結晶性を有する結晶質シリコン膜を形成するための技術であり、これらの技術を用いることで高性能なTFTを形成することが可能である。これらの技術はいずれも550℃以上の加熱処理を含むが、本発明の技術を用いることで、素子形成基板として耐熱性の低いプラスチック支持体を用いることが可能となる。
【0054】
なお、本実施例の構成は、発明の実施の形態もしくは実施例1の構成と自由に組み合わせて実施することが可能である。
【0055】
〔実施例3〕
本実施例では本発明を液晶表示装置に用いた場合の例について説明する。説明には図7を用いる。
【0056】
図7(A)において、701はガラスからなる素子形成基板、702は非晶質シリコンからなる剥離層、703は窒化酸化シリコンからなる絶縁膜、704は画素TFTである。画素TFT704は発明の実施の形態に説明した工程に従って作製されたpチャネル型TFTであり、本実施例では液晶に加えられる電圧を制御するためのスイッチング素子として用いる。また、705は画素TFT704に電気的に接続された透明導電膜からなる画素電極である。
【0057】
以上に説明した構造までは発明の実施の形態で説明した作製工程に従えば良い。勿論、TFTの構造はボトムゲート型であっても良いし、TFTの作製工程は発明の実施の形態で説明した工程に限定する必要はない。
【0058】
画素TFT704及び画素電極705を形成したら、樹脂からなる配向膜706を形成する。配向膜706は印刷法により形成すれば良い。また、膜厚は60nmとする。
【0059】
次に、プラスチックフィルムからなる対向基板707を用意し、その上にチタンからなる遮光膜708を120nmの厚さに、透明導電膜からなる対向電極709を110nmの厚さに形成する。その上には配向膜710を60nmの厚さに形成する。
【0060】
次に、素子形成基板側の配向膜706の上にシール剤(図示せず)をディスペンサー等の手段により形成し、素子形成基板側の配向膜706と対向基板側の配向膜710とを向かい合わせて貼り合わせ、加圧プレスして接着する。さらに、シール材に囲まれた領域に真空注入法を用いて液晶711を注入し、シール材の注入口を樹脂で塞いで液晶セルを完成させる。これらの工程は公知の液晶セルの作製工程を実施すれば良い。
【0061】
このとき、図示しないシール材としてはポリイミド、アクリルもしくはエポキシ樹脂を用いるが、後に剥離層702をエッチングする際に選択比を確保しうる材料を用いることが必要である。このシール剤は図2(A)の第1接着剤129と同様の役割を果たす。
【0062】
次に、図7(B)に示すように、フッ化ハロゲンを含むガス中に液晶セル全体を晒し、剥離層702をエッチングする。本実施例ではフッ化ハロゲンとして三フッ化塩素を用い、希釈ガスとしてアルゴンを用いる。なお、本実施例では剥離層が素子形成基板701で覆われた状態で処理を行うため剥離層702の露呈面から徐々にエッチングされる。
【0063】
こうして最終的には剥離層702が完全に除去され、窒化酸化シリコンからなる絶縁膜703が露呈する。このとき、対向基板707が素子の形状を固定する固定基板として機能する。
【0064】
最後に、アクリル膜からなる第2接着剤712を用いて貼り合わせ基板713を接着する。本実施例では、貼り合わせ基板713としてプラスチックフィルムを用いる。勿論、プラスチック基板を用いても構わない。
【0065】
以上のように、本発明を液晶表示装置に用いる場合は液晶の注入工程までを完了させて一旦液晶表示装置を完成させ、その後に対向基板を固定基板として利用しつつ剥離層の除去工程を行うことができる。そのため、特に煩雑な工程を増やすことなく、高性能なTFTをプラスチック支持体の上に形成できる。
【0066】
なお、実施例1で説明した方法により液晶を注入する前に素子形成基板と貼り合わせ基板とを張り替えることも可能である。その場合、実施例1の構成と本実施例の構成とを組み合わせれば容易に実施することができる。また、実施例2の構成を組み合わせても構わない。
【0067】
〔実施例4〕
本実施例では本発明を単純マトリクス型EL表示装置に用いた場合の例について説明する。説明には図8を用いる。
【0068】
図8(A)において、801はガラスからなる素子形成基板、802は非晶質シリコンからなる剥離層、803は窒化酸化シリコンからなる絶縁膜、804は第1ストライプ電極であり、本実施例では透明導電膜からなる陽極である。この陽極804は紙面と平行な方向にストライプ状に複数本形成されている。
【0069】
第1ストライプ電極804上には素子分離用絶縁膜805及び樹脂膜からなるバンク806がストライプ状に複数本形成される。これらは前述の第1ストライプ電極804と直交するように形成される。こうして素子分離用絶縁膜805及び樹脂膜からなるバンク806を形成したら、有機EL層807、第2ストライプ電極(本実施例では金属膜からなる陰極)808を蒸着法により形成する。第2ストライプ電極808はバンク806によってストライプ状に分離されて形成されるため、第1ストライプ電極804と直交するように形成される。
【0070】
この時、第1ストライプ電極(ここでは陽極)804、有機EL層807及び第2ストライプ電極(ここでは陰極)808で形成されるコンデンサがEL素子となる。勿論、第1ストライプ電極804、有機EL層807及び第2ストライプ電極808の形成方法もしくは形成材料は公知のものを用いることができる。
【0071】
EL素子が形成されたら、第1接着剤(本実施例ではアクリル)809を用いてプラスチックフィルム810を接着する。こうしてEL素子が完全に大気から遮断された状態とすることができる。
【0072】
次に、EL素子の形成された基板を、三フッ化塩素ガスを含む窒素雰囲気に晒し、剥離層802をエッチングして除去する。そして、EL素子と素子形成基板801とを分離させる。
【0073】
次に、第2接着剤811を用いて貼り合わせ基板812を接着する。本実施例では第2接着剤811としてポリイミド膜を用い、貼り合わせ基板812としてプラスチックフィルムを用いる。
【0074】
本実施の形態により作製されたEL表示装置は、フォトリソグラフィに必要なマスク枚数がトータルで2枚と非常に少なく、高い歩留まりと低い製造コストを達成することができる。なお、本実施例の構成は実施例2と組み合わせて実施することも可能である。
【0075】
〔実施例5〕
本実施例では、貼り合わせ基板に予めカラーフィルタを設けて貼り合わせる場合について図9を用いて説明する。
【0076】
まず、実施例2に従って図5(A)の状態を得る。但し、本実施例では有機EL層127の代わりに白色発光の有機EL層901を形成する。具体的には、発光層として、特開平8−96959号公報または特開平9−63770号公報に記載された材料を用いれば良い。本実施例では発光層として1,2−ジクロロメタンに、PVK(ポリビニルカルバゾール)、Bu−PBD(2−(4'−tert−ブチルフェニル)−5−(4''−ビフェニル)−1,3,4−オキサジアゾール)、クマリン6、DCM1(4−ジシアノメチレン−2−メチル−6−p−ジメチルアミノスチリル−4H−ピラン)、TPB(テトラフェニルブタジエン)、ナイルレッドを溶解したものを用いる。また、有機EL層901の上にはアルミニウムとリチウムとの合金膜からなる陰極902を形成する。
【0077】
次に、図9(B)に示すように、第1接着剤(本実施例ではポリイミド膜)903を用いて固定基板(本実施例ではプラスチックフィルム)904を貼り合わせる。そして、素子形成基板101を分離する。
【0078】
次に、図9(C)に示すように、赤色に対応するカラーフィルタ905、緑色に対応するカラーフィルタ906及び青色に対応するカラーフィルタ907を設けた貼り合わせ基板(本実施例ではプラスチックフィルム)を、第2接着剤(本実施例ではエポキシ樹脂)909を用いて貼り合わせる。
【0079】
このとき、各カラーフィルタはスピンコート法とフォトリソグラフィ技術との組み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィルム上に形成することができる。また、素子形成基板上にカラーフィルタを形成する場合に比べて、歩留まりの向上が期待できる。
【0080】
なお、本実施例の構成は、発明の実施の形態もしくは実施例1〜4の構成と自由に組み合わせて実施することが可能である。
【0081】
〔実施例6〕
本発明において、固定基板及び/又は貼り合わせ基板の片面もしくは両面にDLC(ダイヤモンドライクカーボン)膜を形成しておくことは有効である。但し、膜厚が厚すぎると透過率が落ちるので、50nm以下(好ましくは10〜20nm)とすると良い。
【0082】
DLC膜の特徴としては、1550cm-1くらいに非対称のピークを有し、1300cm-1くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に15〜25Paの硬度を示すという特徴をもつ。
【0083】
DLC膜はプラスチック支持体に比べて硬度が大きく、熱伝導率も大きいため、表面保護のための保護膜として設けておくことが有効である。
【0084】
従って、プラスチック支持体を貼り付ける前に予めDLC膜を成膜しておいて貼り付けるか、プラスチック支持体を貼り付けた後にDLC膜を成膜することも可能である。いずれにしてもDLC膜の成膜はスパッタ法もしくはECRプラズマCVD法を用いれば良い。
【0085】
なお、本実施例の構成は実施例1〜5のいずれの構成とも自由に組み合わせて実施することが可能である。
【0086】
〔実施例7〕
実施例1、2、4〜6ではEL素子を用いた表示装置を例にして説明してきたが、本発明はEC(エレクトロクロミクス)表示装置、フィールドエミッションディスプレイ(FED)または半導体を用いた発光ダイオードを有する表示装置に用いることも可能である。
【0087】
【発明の効果】
本発明では、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板(素子形成基板)を用いるため、電気特性の高い半導体素子を作製することができる。さらに、半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体を貼り合わせる。
【0088】
そのため、プラスチック支持体を支持基板とし、且つ、高性能な表示装置を作製することが可能となる。また、支持基板がプラスチックであるため、フレキシブルな表示装置にすることもでき、且つ、軽量な表示装置とすることが可能である。
【図面の簡単な説明】
【図1】 EL表示装置の作製工程を示す図。
【図2】 EL表示装置の作製工程を示す図。
【図3】 EL表示装置の上面構造及び回路構成を示す図。
【図4】 EL表示装置の作製工程を示す図。
【図5】 EL表示装置の作製工程を示す図。
【図6】 EL表示装置の上面構造を示す図。
【図7】 液晶表示装置の作製工程を示す図。
【図8】 EL表示装置の作製工程を示す図。
【図9】 EL表示装置の作製工程を示す図。

Claims (7)

  1. 第1基板上にシリコン膜でなる剥離層を形成し、
    前記剥離層上に第1絶縁膜を形成し、
    前記第1絶縁膜に、前記第1基板に達する第1開口部を形成し、
    前記第1開口部を充填しつつ、前記第1絶縁膜上に第2絶縁膜を形成し、
    前記第2絶縁膜上に発光素子の第1電極を形成し、
    前記第1絶縁膜及び前記第2絶縁膜に、前記剥離層に達する第2開口部を形成し、
    フッ化ハロゲンを含むガスを用いて、少なくとも前記第2開口部を介して前記剥離層をエッチングし、
    前記第2絶縁膜及び前記発光素子の第1電極上に第3絶縁膜を形成し、
    前記発光素子の第1電極上の前記第3絶縁膜に第3開口部を形成し、
    前記第3開口部に前記発光素子の発光層、及び第2電極を形成し、
    前記発光素子の第2電極上に第1接着剤を用いて第2基板を貼り合わせ、
    前記第2基板を貼り合わせた後に、前記第1開口部に形成された前記第2絶縁膜で接着されていた前記第1基板を分離し、前記第1絶縁膜、及び前記第1開口部に形成された前記第2絶縁膜を露出させ、
    前記第1絶縁膜及び前記第2絶縁膜に第2接着剤を用いて第3基板を貼り合わせることを特徴とする発光装置の作製方法。
  2. 第1基板上にシリコン膜でなる剥離層を形成し、
    前記剥離層上に第1絶縁膜を形成し、
    前記第1絶縁膜上に半導体素子を形成し、
    前記第1絶縁膜に、前記第1基板に達する第1開口部を形成し、
    前記第1開口部を充填しつつ、前記第1絶縁膜上に第2絶縁膜を形成し、
    前記第2絶縁膜上に、前記半導体素子に電気的に接続される発光素子の第1電極を形成し、
    前記第1絶縁膜及び前記第2絶縁膜に、前記剥離層に達する第2開口部を形成し、
    フッ化ハロゲンを含むガスを用いて、少なくとも前記第2開口部を介して前記剥離層をエッチングし、
    前記第2絶縁膜及び前記発光素子の第1電極上に第3絶縁膜を形成し、
    前記発光素子の第1電極上の前記第3絶縁膜に第3開口部を形成し、
    前記第3開口部に前記発光素子の発光層、及び第2電極を形成し、
    前記発光素子の第2電極上に第1接着剤を用いて第2基板を貼り合わせ、
    前記第2基板を貼り合わせた後に、前記第1開口部に形成された前記第2絶縁膜で接着されていた前記第1基板を分離し、前記第1絶縁膜、及び前記第1開口部に形成された前記第2絶縁膜を露出させ、
    前記第1絶縁膜及び前記第2絶縁膜に第2接着剤を用いて第3基板を貼り合わせることを特徴とする発光装置の作製方法。
  3. 請求項1又は請求項2において、前記第1絶縁膜に形成された前記第1開口部を、前記発光素子と重なる領域に複数形成することを特徴とする発光装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一において、前記第1接着剤としてポリイミド、アクリルもしくはエポキシ樹脂を用いることを特徴とする発光装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一において、前記第1基板は、ガラス基板、石英基板、シリコン基板、金属基板もしくはセラミックス基板であることを特徴とする発光装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一において、前記第2基板は、プラスチックフィルム、プラスチック基板、ガラス基板、石英基板、シリコン基板もしくはセラミックス基板であることを特徴とする発光装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一において、前記第3基板として前記第2基板と同一の材料を用いることを特徴とする発光装置の作製方法。
JP2001005860A 2000-01-17 2001-01-15 発光装置の作製方法 Expired - Fee Related JP4748859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001005860A JP4748859B2 (ja) 2000-01-17 2001-01-15 発光装置の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000008403 2000-01-17
JP2000-8403 2000-01-17
JP2000008403 2000-01-17
JP2001005860A JP4748859B2 (ja) 2000-01-17 2001-01-15 発光装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001272923A JP2001272923A (ja) 2001-10-05
JP2001272923A5 JP2001272923A5 (ja) 2008-01-31
JP4748859B2 true JP4748859B2 (ja) 2011-08-17

Family

ID=26583665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001005860A Expired - Fee Related JP4748859B2 (ja) 2000-01-17 2001-01-15 発光装置の作製方法

Country Status (1)

Country Link
JP (1) JP4748859B2 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
JP4166455B2 (ja) 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003255858A (ja) * 2002-02-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
US7164155B2 (en) 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP4693411B2 (ja) 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004207078A (ja) * 2002-12-25 2004-07-22 Seiko Epson Corp 表示パネルおよびその製造方法
KR101033797B1 (ko) 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
JP4801579B2 (ja) * 2003-01-15 2011-10-26 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4408044B2 (ja) * 2003-01-15 2010-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4718784B2 (ja) * 2003-02-28 2011-07-06 株式会社半導体エネルギー研究所 半導体素子の剥離方法、及び半導体装置の作製方法
JP2004281085A (ja) * 2003-03-12 2004-10-07 Nippon Hoso Kyokai <Nhk> フレキシブル有機elデバイスおよびフレキシブル有機elディスプレイ
TW594210B (en) * 2003-08-28 2004-06-21 Ind Tech Res Inst A method for manufacturing a flexible panel for FPD
JP4689249B2 (ja) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5110766B2 (ja) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
WO2005057658A1 (en) 2003-12-15 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP4912586B2 (ja) * 2003-12-19 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4836465B2 (ja) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
CN1918708B (zh) 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
JP5030388B2 (ja) * 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP5008266B2 (ja) * 2004-03-25 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101226260B1 (ko) 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
WO2006001287A1 (en) * 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
JP4912627B2 (ja) * 2004-06-24 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP2006049859A (ja) * 2004-06-29 2006-02-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP5041681B2 (ja) * 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4749062B2 (ja) * 2004-07-16 2011-08-17 株式会社半導体エネルギー研究所 薄膜集積回路を封止する装置及びicチップの作製方法
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
JP4912641B2 (ja) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
JP4954515B2 (ja) * 2004-09-10 2012-06-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP4801337B2 (ja) * 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7422935B2 (en) 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
JP5072217B2 (ja) * 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5089037B2 (ja) * 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
US7566633B2 (en) 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5025141B2 (ja) * 2005-02-28 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5084173B2 (ja) * 2005-05-31 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
JP2007096288A (ja) * 2005-08-31 2007-04-12 Sumitomo Chemical Co Ltd トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007188779A (ja) * 2006-01-13 2007-07-26 Toshiba Matsushita Display Technology Co Ltd 有機el表示装置
JP5532557B2 (ja) * 2007-07-09 2014-06-25 大日本印刷株式会社 ガスバリア性シート、ガスバリア性シートの製造方法、封止体、及び有機elディスプレイ
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2010072319A (ja) * 2008-09-18 2010-04-02 Toshiba Mobile Display Co Ltd 表示素子の製造方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP5386525B2 (ja) * 2011-02-15 2014-01-15 株式会社半導体エネルギー研究所 発光装置及び発光装置の作製方法
DE112015000866T5 (de) 2014-02-19 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung und Ablöseverfahren
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
JP2001272923A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
JP4748859B2 (ja) 発光装置の作製方法
US7862677B2 (en) Display device and method of manufacturing the same
KR100975800B1 (ko) 발광 디바이스 및 전자 기기
TWI280818B (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US8039288B2 (en) Semiconductor device and manufacturing method thereof
US9425403B2 (en) Light-emitting organic compound and EL display device utilizing the same
JP4884592B2 (ja) 発光装置の作製方法及び表示装置の作製方法
JP4712198B2 (ja) 表示装置の作製方法
TWI529925B (zh) 製造可撓性顯示裝置之方法
US8350469B2 (en) Light emitting device having organic compound
JP4827313B2 (ja) 発光装置の作製方法
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
US20030201447A1 (en) Semiconductor device and method of manufacturing same
US7489072B2 (en) Organic electroluminescence display device and method for fabricating the same
US7893899B2 (en) Organic light emitting diode display and fabricating method thereof
JP5071152B2 (ja) 表示装置の製造方法および照明装置の製造方法
US8339026B2 (en) Polycrystalline silicon as an electrode for a light emitting diode and method of making the same
KR20160093749A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101429908B1 (ko) 유기전계발광소자
KR100825384B1 (ko) 백색 유기 전계 발광 표시 장치 및 그 제조 방법
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法
US10211425B2 (en) Display device and method of manufacturing the same
KR20090106373A (ko) 발광장치 및 그것을 포함한 전자기기
KR20050098114A (ko) 유기 el 디스플레이 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees