JP4912586B2 - 薄膜集積回路装置の作製方法 - Google Patents

Description

本発明は、メモリやマイクロプロセッサ（中央演算部、ＣＰＵ）などを有し、紙のように薄くフレキシブルな薄膜集積回路を搭載した薄膜集積回路装置の作製方法、該薄膜集積回路及びアンテナからなり、主として人間、動植物、商品、紙幣等を識別するためのカード、タグ、ラベル等に利用される非接触型薄膜集積回路装置の作製方法に関する。

近年、食品業界、製造業界等のあらゆる産業界において、商品の安全性や管理体制の強化を求める声が高まっており、それに伴い商品に関する情報量が増加しつつある。しかし、現状の商品情報は、主にバーコードの十数桁の数字により提供される製造国、メーカー、商品番号等の情報程度であり、情報量が非常に少なかった。またバーコードを利用した場合、一つ一つを手作業で行うため読み取りに時間を要していた。そこで、バーコードシステムに代わり、ＲＦＩＤ（Radio Frequency Identification）と呼ばれる、電磁波を利用した非接触型ＩＣタグによる自動認識技術が注目されている。

また、動植物の安全性（例えば、原産地、伝染病の感染の有無等）を確保するために、動植物の体内に直接ＩＣチップを埋め込み、体外の情報読み取り装置（リーダ）によって動植物に関する情報を取得、管理するという体制が普及しつつある。

また、近年、一人当たりが携帯するカード数が増加しており、中でも電磁界を利用して通信を行う非接触型のＩＣカードが、電子乗車券や電子マネーといった形態で普及しつつある。また、凶悪犯罪や行方不明といった事件が増加する中、特に幼児、児童、老人や旅行者等の個々人の居場所を常時的確に把握し、事故に巻き込まれる可能性を減らすべく、個々人を認識することができるＩＤ（Identification）カード等が普及しつつある。

また、紙幣、硬貨、有価証券、チケット等の偽造や盗難が行われた際に、複製や悪用を防止するために、それらの内部にＩＣチップを埋め込んでおくという技術が普及しつつある（以上、非特許文献１参照）。

日経エレクトロニクス 日経ＢＰ社 ２００２．１１．１８発行 ｐ．６７−７６

しかしながら、非接触型や接触型のＩＣチップが普及するにつれて、莫大な数の人間、動植物、商品、紙幣等に利用可能なＩＣチップを、大量に極めて低コストで製造する必要がある。例えば、商品や紙幣等に付されるＩＣチップは、１個当たり１円〜数円、望ましくは１円を切るコストで製造する必要があり、低コストで大量生産が可能なＩＣチップの構造、プロセスの実現が求められている。

現状では、ＩＣチップを製造するにあたり、シリコンウエハ上に複数の薄膜集積回路を形成し、該シリコンウエハを研磨除去（バックグラインドと呼ばれる。）することにより薄膜集積回路を分離する方法が用いられている。しかし、シリコンウエハは高価であるにも拘わらず、それをすべて研磨除去してしまうことから、製造コストの増加は回避できなかった。また、シリコンウエハからなる集積回路は厚いため、商品容器自体に搭載する場合、表面に凹凸が生じ、デザイン選択の幅に限界があった。

また、基板を研磨除去しない方法として、複数の薄膜集積回路が形成された基板にストレスを与え、基板を物理的に剥離する方法があるが、この方法だと、基板上に形成された薄膜の応力の分布等により、基板が完全に剥離されない可能性があった。

本発明は、このような状況に鑑みて成されたものであり、低コストで大量生産が可能で、かつ、従来のシリコンウエハと異なり、非常に膜厚の薄い薄膜集積回路、及び該薄膜集積回路を用いた薄膜集積回路装置又はＩＣチップの構造、プロセスを提供することを目的としている。

（１）本発明に係る薄膜集積回路装置の作製方法は、表面が酸化された半導体基板上に剥離層を形成し、前記剥離層上に下地膜を介して複数の薄膜集積回路装置を形成し、前記複数の薄膜集積回路装置の境界に溝を形成し、前記溝にハロゲン化フッ素を含む気体又は液体を導入し、前記剥離層を除去することによって、前記複数の薄膜集積回路装置を分離することを特徴としている。

ここでいう薄膜集積回路装置とは、人間、動植物、自他の商品、紙幣等を識別、又はそれらに関する情報を蓄積する機能等を有するものであるが、本明細書ではＩＤチップ（Identification Chip）、ＩＤＦ（ＩＤ Flexible）チップ、ＩＣチップ、又は単に半導体装置と呼ぶことがある。

中でも、電磁界を利用して、薄膜集積回路装置に内蔵された送受信部（アンテナ、アンテナ回路）を介して、外部の読み込み／書き込み装置（リーダ／ライタ）と、通信を行うものを非接触型薄膜集積回路装置または無線チップともいう。薄膜集積回路装置とリーダ／ライタ間で通信を行うことにより、薄膜集積回路装置が内蔵された商品等に関する情報の認識、更新、管理等を行うことができる。

一方、ＩＣカードに設けられた接続端子と端末装置のリーダ／ライタとを電気的に接続し、データの送受信を行うものを接触型薄膜集積回路装置という。例えば、磁気ストライプ型や、ＩＣモジュール接点型といたった方式がある。接触型ＩＣの場合はアンテナを設けない構成とすればよい。なお薄膜集積回路装置には、これらの磁気ストライプ型又はＩＣモジュール接点型の薄膜集積回路装置と、非接触型薄膜集積回路装置とを組み合わせた構造のものも含まれる。

また、表面が酸化された半導体基板とは、例えば、表面に酸化珪素が形成された単結晶シリコン基板、シリコンウエハ等を指す。これは、シリコンウエハを熱処理することによって、表面に酸化珪素を形成することができる。以後、表面に酸化珪素が形成された基板を、熱酸化シリコン基板又は熱酸化シリコンウエハと呼ぶ。なお、酸化されるのは、半導体基板の周囲全面であってもよいし、少なくとも一つの面の表面であってもよいが、後にＣｌＦ₃等のハロゲン化フッ素を用いて基板から薄膜集積回路装置を分離する際に、該半導体基板がハロゲン化フッ素によって冒されないように、半導体基板の周囲全面が酸化され、酸化珪素が形成されていることが望ましい。ＣｌＦ₃等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性がある反面、酸化珪素、窒化珪素、酸窒化珪素（ＳｉＯｘＮｙ又はＳｉＮｘＯｙ(x>y)）はほとんどエッチングされないからである。なお、半導体基板を構成する半導体はシリコンに限定されない。

また、剥離層（ピールオフ・レイヤー）とは、半導体基板と薄膜集積回路装置の間に設けられる層であり、後に該剥離層を除去することにより、基板と薄膜集積回路装置を分離することができる。剥離層としては、非晶質シリコン、多結晶シリコン、単結晶シリコン、ＳＡＳ（セミアモルファスシリコン（微結晶シリコンともいう。））等、シリコン（Ｓｉ）を主成分とする層を用いることができる。ＣｌＦ₃（三フッ化塩素）等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性があるため、剥離層としてシリコンを主成分とする層を用いることにより、ＣｌＦ₃を含む気体又は液体によって前記剥離層を容易に除去することができる。

また、下地膜は、剥離層と薄膜集積回路装置の間に設けられるものであり、ＣｌＦ₃等のハロゲン化フッ素によるエッチングから、薄膜集積回路装置を保護する役割を有するものである。ここで、上述したように、ＣｌＦ₃等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性がある反面、酸化珪素、窒化珪素、酸窒化珪素はほとんどエッチングされない。したがって、時間の経過ととも剥離層はエッチングされてゆくが、酸化珪素、窒化珪素、酸窒化珪素からなる下地膜はほとんどエッチングされないため、薄膜集積回路装置への損傷を防止することができる。

なお、ＣｌＦ₃等のハロゲン化フッ素によってエッチングされる材料を剥離層として用い、一方、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組合せは、上記材料に限定されるものではなく、適宜選択することができる。

また、ハロゲン化フッ素としては、上記ＣｌＦ₃等に窒素を混合したガスを用いてもよい。また、ＣｌＦ₃は、反応空間の温度によっては液体の場合もあり（沸点１１．７５℃）、その際にはウエットエッチングを採用することもできる。なお、ＣｌＦ₃は、塩素を２００℃以上でフッ素と反応させることにより、Ｃｌ₂（ｇ）＋３Ｆ₂（ｇ）→２ＣｌＦ₃（ｇ）の過程を経て生成することができる。なお、上記剥離層をエッチングし、上記下地膜をエッチングしないようなエッチャントであれば、ＣｌＦ₃に限定されるものではない。

また、薄膜集積回路装置の境界をなす溝の形成は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。ダイシングの場合には、ダイシング装置（ダイサー；dicer）を用いるブレードダイシング法が一般的である。ブレード（blade）とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、薄膜集積回路装置を分離する。また、スクライビングの場合には、代表的には、ダイヤモンドスクライビング法とレーザースクライビング法がある。また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウエットエッチング等により素子分離を行うことができる。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。

なお、エッチングによって溝を形成する際のマスクとしては、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料等の絶縁膜を用いることができる。これらの絶縁膜は、エッチング後除去しても良いし、半導体素子の保護膜として残存させてもよい。

（２）本発明に係る薄膜集積回路装置の作製方法は、表面が酸化された半導体基板上に剥離層を形成し、前記剥離層上に下地膜を介して複数の薄膜集積回路装置を形成し、前記複数の薄膜集積回路装置の境界に溝を形成し、前記複数の薄膜集積回路装置の上方に、ジグを一時的に接着し、前記溝にハロゲン化フッ素を含む気体又は液体を導入し、前記剥離層を除去することによって、前記複数の薄膜集積回路装置を分離し、前記複数の薄膜集積回路装置に接着されたジグを取り外すことを特徴としている。

ここで、ジグ（治具）とは、剥離層を除去した後に薄膜集積回路装置がバラバラに分離しないように、一時的に複数の薄膜集積回路装置を固定するための支持基板を指す。ジグは、複数の薄膜集積回路装置が水平方向若しくは高さ方向に集積されてできた素子毎に形成される。ジグの形状としては、後にハロゲン化フッ素を含む気体又は液体の導入を容易にするために、突起部を設けた櫛状の構造とするのが望ましいが、平坦なジグを用いても構わない。また、ジグとしては、ハロゲン化フッ素によって冒されない酸化珪素を主成分とするガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができるが、ハロゲン化フッ素によって冒されない材料であれば、これらに限定されるものではない。また、ジグと薄膜集積回路装置との間には、仮接着するための接着剤が設けられている。

なお、ジグには、薄膜集積回路装置が落下しない程度に、ＣｌＦ₃等のハロゲン化フッ素を導入するための孔を設けておいても良い。これによって、剥離層を除去する際のタクトタイムが短縮される。

ここで、接着剤としては、ＵＶ光照射によって接着力（粘着力）が低下又は喪失する材料を用いることができる。あるいは、３Ｍ・イノベイティブ・プロパティズ・カンパニー社製のポストイット（登録商標）製品や、ムーア・ビジネス・フォームス・インコーポレイテッド社製ノートスティックス（登録商標）製品等に用いられる再剥離再接着可能な接着剤を用いても構わない。例えば、特開２００１−３０４０３、特許２９９２０９２、特開平６−２９９１２７に記載された、アクリル系粘着剤、合成ゴム系粘着剤、天然ゴム系粘着剤等を用いることができる。勿論、ジグを簡単に取り外すことができる材料であれば、これらに限定されるものではない。また、静電チャック、真空チャック等の吸着方式も適宜採用することができる。

その余の構成については、上記（１）で述べた本発明に準ずる。

（３）本発明に係る薄膜集積回路装置の作製方法は、上部の単結晶シリコン層、酸化珪素又は窒化珪素を含む層及び下部の単結晶シリコン層を含むＳＯＩ基板上に、複数の薄膜集積回路装置を形成し、前記複数の薄膜集積回路装置の境界に溝を形成し、前記溝にハロゲン化フッ素を含む気体又は液体を導入し、前記下部の単結晶シリコン層の少なくとも薄膜集積回路装置側の表面をエッチングすることによって、前記複数の薄膜集積回路装置を分離することを特徴としている。

ここで、ＳＯＩ（Silicon On Insulator）基板とは、絶縁膜上に形成した単結晶シリコンを有する基板である。ここでは、上部の単結晶シリコン層、酸化珪素又は窒化珪素を含む層及び下部の単結晶シリコン層を含むＳＯＩ基板を用いる。例えば、「ＳＩＭＯＸ」（Separation by Implantation of Oxygen）技術（シリコン結晶表面からわずかに深い部分に酸素分子を埋め込み、それを高熱で酸化させることにより、酸化物絶縁層とその上のシリコン結晶薄膜を作る技術）によって形成されたＳＩＭＯＸ基板や貼り合わせ基板等を用いることができる。勿論、他にも、再結晶化法や、エピタキシャル成長法、ＦＩＰＯＳ法等によって作製されたあらゆる種類のＳＯＩ基板を用いることができる。

また、本発明は、上記（１）（２）の本発明と異なり、剥離層及び下地膜を作製する必要がない点に特徴がある。敢えて言うならば、単結晶シリコン基板（下部、すなわちＴＦＴ（薄膜トランジスタ）等の半導体素子が作製されない側の単結晶シリコン層）が剥離層となり、酸化珪素又は窒化珪素を含む層が下地膜として機能することになる。なお、上部の単結晶シリコン層（ＴＦＴ等の半導体素子が作製される側の単結晶シリコン層）は、島状にパターニングされ、半導体素子を構成する。なお、半導体素子としては、ＴＦＴの他に、代表的なものとして、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタ等が挙げられる。

なお、下部の単結晶シリコン層（この層を「単結晶シリコン基板」と呼ぶこともある。）は、数十〜数百μｍオーダーの厚さを有しており、剥離層としては非常に厚いものとなっている。したがって、ＣｌＦ₃等のハロゲン化フッ素を導入する前に、下部の単結晶シリコン層の裏面を研磨（バックグラインド）し、該基板を薄膜化しておいても良い。また、該裏面研磨を行わずに、ハロゲン化フッ素によってのみ基板を剥離すると、基板の大半はハロゲン化フッ素によってエッチングされずに残る。この基板は、表面を図６（Ａ）に示すＣＭＰ法等によって研磨することにより、再利用することができる。

なお、本発明においても、上記（２）の本発明と同様に剥離層（単結晶シリコン基板の全部又は薄膜集積回路側の表面）を除去した後に薄膜集積回路がバラバラに分離しないように、一時的に薄膜集積回路を固定するためのジグを設けておくのが望ましい。ジグを設ける方法については、上記（２）で述べた本発明に準ずる。また、薄膜集積回路装置に内蔵される薄膜集積回路のその他の作製方法については、上記（１）、（２）で述べた本発明に準ずる。

なお、上記（１）〜（３）の本発明において、薄膜集積回路装置を形成した後に、耐熱性を有する絶縁膜若しくはテープ、又は溝を形成する際に前記複数の薄膜集積回路装置を保護するための絶縁膜若しくはテープを形成しておいても良い。特に、減圧ＣＶＤ法のようにハロゲン化フッ素ガスを加熱してエッチングを行う場合には有効である。これらの材料としては、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料、すなわちシロキサン系樹脂等の耐熱性有機樹脂や、耐熱性の無機材料を用いることができる。また、耐熱性を有するものであれば、ポリイミド系樹脂、アクリル系樹脂等も用いることができる。また前記複数の薄膜集積回路装置を保護するための絶縁膜若しくはテープとしては、ＵＶ（紫外線）照射等によって、簡単に除去することができるものなどを用いることができる。

（４）本発明に係る非接触型薄膜集積回路装置の作製方法は、表面が酸化された半導体基板上に剥離層を形成し、前記剥離層上に下地膜を介して複数の薄膜集積回路装置を形成し、前記複数の薄膜集積回路装置の境界に溝を形成し、前記溝にハロゲン化フッ素を含む気体又は液体を導入し、前記剥離層を除去することによって、前記複数の薄膜集積回路装置を分離し、前記分離された薄膜集積回路装置の周囲にアンテナを形成することを特徴としている。

ここで、アンテナとは、リーダ／ライタと通信、すなわち電波のやりとりを行うためのものであり、薄膜集積回路等の集積回路と接続されている。アンテナは、ＴＦＴ等の薄膜集積回路工程の前後、あるいは、工程内において形成しても良いし、別途形成した後に、薄膜集積回路と接続しても良い。工程内において形成する場合には、例えば、ＴＦＴのゲート電極層と同時に形成することができる。なお、アンテナには、図７等に示すコイル状（渦巻き状）や、図２４等に示す閉ループ状がある。

アンテナに用いられる材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、アンテナを別途形成する場合には、アンテナが形成された基体で、薄膜集積回路の一部又は全部を包装するように形成することができる。この場合、基体として、プラスチックのように、可撓性を有する、すなわちフレキシブルな材料を用いるのが望ましい。この際、異方性導電材料や、公知のボンディング法等を用いて、アンテナと薄膜集積回路とを接続すればよい。

なお、薄膜集積回路装置に内蔵されるＴＦＴ等の薄膜集積回路を作製するにあたっては、剥離層を除去した後に薄膜集積回路がバラバラに分離しないように、一時的に薄膜集積回路を固定するためのジグを設けておくのが望ましい。その方法については、上記（２）で述べた本発明に準ずる。また、非接触型薄膜集積回路装置のその余の作製方法については、上記（１）〜（３）で述べた本発明に準ずる。

また、基板としてＳＩＭＯＸ基板等のＳＯＩ基板を用い、剥離層、下地膜の形成を省略してもよい。この方法については、上記（３）で述べた方法に準ずる。また、非接触型薄膜集積回路装置のその余の作製方法については、上記（１）〜（３）で述べた本発明に準ずる。

また、本発明によって作製された薄膜集積回路装置、非接触型薄膜集積回路装置は、ＩＤタグ、ＩＤカード、様々な商品、紙幣、硬貨等に組み込むことができる。ここで、薄膜集積回路装置を硬貨、メダル等に組み込む場合には、硬貨の構成要素の一部がアンテナの機能を兼ねるようにしてもよい。この際、アンテナ又は前記硬貨を構成する材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。

従来は、シリコンウエハ上に複数の薄膜集積回路装置を形成し、該シリコンウエハを研磨除去することにより薄膜集積回路を分離する方法が用いられていたのに対し、本発明は、複数の薄膜集積回路装置が形成された基板から該薄膜集積回路装置を素子分離する際に、ハロゲン化フッ素を用いた化学的方法を採用することにより、低コストで薄膜集積回路装置を作製することができる。また、シリコンウエハ上に複数の薄膜集積回路装置を形成し、本発明に係る化学的方法によって素子分離を行うと、シリコンウエハが冒されてしまうが、予めシリコンウエハの表面を酸化させ、絶縁化しておくことにより、被剥離基板（熱酸化シリコン基板）がハロゲン化フッ素によって冒されることなく、さらに被剥離基板を再利用することもでき、コストの低減を図ることができる。

また、本発明に係るＳＯＩ基板のうち、例えばＳＩＭＯＸ基板は、一般にシリコンウエハよりも高価ではあるが、本発明を適用するに当たり、剥離層や下地膜を形成する必要がなく、工程を削減することができる。また、剥離層となる単結晶シリコン基板は厚いため、ハロゲン化フッ素によって薄膜集積回路装置を素子分離した後、再利用することが可能である。

また、複数の薄膜集積回路装置が形成された基板にストレスを与え、基板を物理的に剥離する物理的方法と比較しても、本発明は、複数の薄膜集積回路装置が形成された基板から該薄膜集積回路装置を素子分離する際に、ハロゲン化フッ素を用いた化学的方法を採用しているため、素子分離を確実に行うことができる。

また、薄膜集積回路装置を覆って、下地膜や耐熱性を有する絶縁膜（保護膜）を形成する場合には、ハロゲン化フッ素を用いた基板剥離工程において、薄膜集積回路装置を保護することができ、安定した特性を有する薄膜集積回路装置を形成することができる。

また、ハロゲン化フッ素を用いた基板剥離工程において、薄膜集積回路装置を構成する薄膜集積回路毎に、ジグを仮接着しておくことにより、剥離層を除去した後に各薄膜集積回路がバラバラに分離してしまうのを防止することができる。この際、仮接着剤として、ＵＶ光照射によって接着力（粘着力）が低下又は喪失する材料を用いることにより、基板剥離後、ジグを薄膜集積回路から容易に取り外すことができる。

また、溝を形成する際に、レーザースクライブやダイシングを用いることにより、レーザーの場合１０μｍ程度、ダイシングの場合８０μｍの精度で、溝を形成することができ、基板を有効利用することができる。また、絶縁膜をマスクとしてエッチングした場合、該絶縁膜を残存させておくことにより、薄膜集積回路装置を後の工程において保護することができる。

以上述べたとおり、本発明を用いることにより、薄膜集積回路装置に用いられる薄膜集積回路、ひいては薄膜集積回路装置や、それを用いた商品等を、低コストで大量に高歩留まり、高スループットで作製することができる。

以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。例えば、本実施形態及び本実施例の各々を適宜組み合わせて本発明を実施することができる。したがって、本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。

（実施形態１）
本発明を用いた薄膜集積回路装置及びその作製方法について、主に図１〜３を参照して説明する。まず、シリコンウエハ４１ａを用意し、熱処理を行うことにより、シリコンウエハ４１ａの表面に酸化膜４１ｂ（酸化珪素膜）を形成し、熱酸化シリコン基板４１を得る（図１（Ａ））。熱処理方法としては、例えば、大気中（酸素、窒素雰囲気中）において、８００〜１２００度（好ましくは９００℃程度又は１１５０℃程度）の熱処理を行えばよいが、この温度に限定されない。

なお、酸化されるのは、半導体基板の周囲全面であってもよいし、少なくとも一つの面の表面であってもよいが、後にＣｌＦ₃等のハロゲン化フッ素を用いて基板から薄膜集積回路を分離する際に、該半導体基板がハロゲン化フッ素によって冒されないように、半導体基板の周囲全面が酸化され、酸化珪素が形成されていることが望ましい。ＣｌＦ₃等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性がある反面、酸化珪素、窒化珪素、酸窒化珪素はほとんどエッチングされないからである。なお、半導体基板を構成する半導体はシリコンに限定されない。

また、表面が酸化された半導体基板に代えて、表面が窒化又は酸窒化された半導体基板を用いてもよい。例えば、単結晶シリコン基板又は熱酸化シリコン基板の表面に、窒素イオンを注入した基板を用いることができる。また、ステンレス基板（ＳＵＳ基板）等の金属からなる基板の表面に、酸化珪素や窒化珪素等の絶縁膜を形成した基板を用いることもできる。

次に、熱酸化シリコン基板４１上に、剥離層４３を形成する。ここでは、５００ｎｍの膜厚のａ−Ｓｉ膜（非晶質シリコン膜）をスパッタ法により形成した。また、剥離層としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、ＳＡＳ等、シリコンを主成分とする層を用いることができる。これらの剥離層は、スパッタ法の他にも、プラズマＣＶＤ法等によって形成しても良い。また、剥離層は５００ｎｍよりも薄く形成しても良い。

次に、剥離層４３上に、下地膜４４を形成する。ここでは、１００ｎｍ（１０００Å）の膜厚のＳｉＯ₂膜をスパッタ法によって形成した。なお、下地膜４４は、ＣｌＦ₃等のハロゲン化フッ素によるエッチングから、薄膜集積回路を保護する役割を有するものであり、この機能を有するものであれば、他の材料を用いてもよい。例えば、窒化珪素、酸窒化珪素等を用いることができる。または、上記材料からなる膜を積層して下地膜４４を形成しても良い。また、スパッタ法に限らず、プラズマＣＶＤ法等によって形成しても良い。

次に、下地膜４４上に半導体素子４２、例えば薄膜トランジスタ（ＴＦＴ）、有機ＴＦＴ、薄膜ダイオード等を形成する。これらの半導体素子が薄膜集積回路のＣＰＵやメモリ等を構成する。ＴＦＴを用いたＣＰＵやメモリ等の薄膜集積回路の作製方法の具体例については、後述する。なお、薄膜集積回路装置は、図１８等に示すように、電源回路、入出力回路、論理回路、ＣＰＵ、メモリ等からなるが、ここでは、ＴＦＴを用いたＣＰＵ３３と、メモリ３４のみを図示した。

次に、半導体素子４２を保護するために、第１の層間絶縁膜４６を形成する。ここでは、窒化珪素膜をプラズマＣＶＤ法によって形成したが、これに限定されるものではない。さらに、第２の層間絶縁膜４７を形成する。これは、薄膜集積回路による凹凸を平坦化するものであり、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を、スピンコート法、ディップ法、スプレー法、液滴吐出法等によって形成することができる。また、無機材料を用いてもよく、その際には、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。

次に、レジストをマスクとしてコンタクトホールをエッチング開孔し、薄膜集積回路同士を接続する配線４５及びアンテナ４８を形成した。導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていても良い。なお、配線４５及びアンテナ４８は、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。

また、形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてパターニングを行ってもよいし、液滴吐出法によってノズルから選択的に形成しても良い。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。

また、薄膜集積回路装置を内蔵する商品が、導電材料を含む場合には、それと同様の導電材料を用いて、アンテナ又は配線を形成しても良い。例えば、硬貨の材料を用いて硬貨の内部にアンテナを形成することができる。

次に、アンテナ上に、保護膜４９を形成する。保護膜４９としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。また、無機材料を用いてもよく、その際には、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、保護膜を形成しても良い。

なお、ここでは、薄膜集積回路上に、第１の層間絶縁膜４６、第２の層間絶縁膜４７、保護膜４９の３つの絶縁膜を形成したが、それらの材料は、互いに入れ替えて用いることができる。また、第１及び第２の層間絶縁膜を兼ねて、一層の層間絶縁膜としてもよい。いずれにしても、これらの絶縁膜に用いられる材料としては、後のＣｌＦ₃等のハロゲン化フッ素によるエッチングによって冒されず、かつ耐熱性がある材料を用いるのが望ましい（以上、図１（Ｂ））。

なお、層間絶縁膜や保護膜としては、弾性の高いポリイミド等の有機材料を用いるのが望ましい。これにより、変形時の応力は、有機材料を有する層間絶縁膜や保護膜に集中し、主にこれらの膜が変形するので、薄膜集積回路へかかる応力が低減される。また変形が生じる場合に、最も応力が負荷される箇所（エッジ、角）が、半導体膜のエッジではなく下地膜のエッジとなるため、半導体膜のエッジや界面で生じる応力集中を抑えることができる。

次に、薄膜集積回路装置５０の境界領域に、レーザースクライビングによって溝９３を形成する（図１（Ｃ））。レーザースクライビングは、例えば、図２５に示すレーザー照射装置を用いて行うことができる（実施例７参照）。

また、溝９３の形成にあたっては、前述したダイシング装置を用いるブレードダイシング法を用いることもできる。また、ダイシングに必要なエリアをストリートと呼ぶが、この幅は、素子への損傷を考慮し、８０〜１５０μｍとしておくのが望ましい。
なお、マスクを利用したエッチングや、ダイヤモンドスクライビング法を用いることもできる。エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウエットエッチング等により薄膜集積回路装置の分離を行えばよい。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。

なお、溝を形成する場合、溝の深さは、少なくとも剥離層の表面が露出する程度とすればよく、熱酸化シリコン基板４１を繰り返し利用できるように、基板に傷が付かないように上記ダイシング等を適宜制御するのが望ましい。

次に、突起部５８を有するジグ５２を、仮接着剤５１を介して、薄膜集積回路装置５０毎に取り付ける。ここで、ジグ（治具）とは、剥離層を除去した後に薄膜集積回路がバラバラに分離しないように、一時的に薄膜集積回路を固定する役割を有する。ジグの形状としては、図２（Ａ）のように、後にハロゲン化フッ素を含む気体又は液体の導入を容易にするために、突起部を設けた櫛状の構造とするのが望ましいが、図４（Ｃ）のように平坦なジグ（５５）を用いても構わない。突起部を有するジグ（治具、支持基板）を用いる場合には、基板をパターニングして用いればよい。また、ジグとしては、ハロゲン化フッ素によって冒されない酸化珪素を主成分とするガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができるが、ハロゲン化フッ素によって冒されない材料であれば、これらに限定されるものではない。また、ジグと薄膜集積回路との間には、仮接着するための接着剤が設けられている。

ここで、接着剤としては、ＵＶ光照射によって接着力（粘着力）が低下又は喪失する材料を用いることができる。ここでは、日東電工社製ＵＶ照射剥離テープを用いた。これ以外にも、前述した再剥離再接着可能な接着剤を用いても構わない。例えば、特開２００１−３０４０３、特許２９９２０９２、特開平６−２９９１２７に記載された、アクリル系粘着剤、合成ゴム系粘着剤、天然ゴム系粘着剤等を用いることができる。勿論、ジグを簡単に取り外すことができる材料であれば、これらに限定されるものではない。

次に、溝９３にハロゲン化フッ素ガスを導入することにより、剥離層であるａ−Ｓｉ膜をエッチング除去した（図２（Ａ））。ここで用いた減圧ＣＶＤ装置（図２６）は、反応空間であるベルジャー８９内に、ＣｌＦ₃ガス５３等のハロゲン化フッ素ガスが導入され、ガスが基板９０に行き渡る仕組みになっている。また、ベルジャーの外部にはヒーター９１が設けられ、残余ガスは、排気管９２から排出される。ここでは、図２６に示すような減圧ＣＶＤ装置を用い、ガス：ＣｌＦ₃、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件でａ−Ｓｉ膜のエッチング除去を行ったが、この条件に限定されるものではない。また、ＣｌＦ₃ガスに窒素を混ぜたガスを用いてもよい。両者の流量比は適宜設定することができる。

ここで、ＣｌＦ₃等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性がある反面、酸化珪素、窒化珪素、酸窒化珪素はほとんどエッチングされない。したがって、時間の経過ととも剥離層はエッチングされ、最終的に熱酸化シリコン基板４１を剥離することができる（図２（Ｂ））。一方、酸化珪素、窒化珪素、酸窒化珪素等や、耐熱性樹脂からなる下地膜や、層間絶縁膜、保護膜はほとんどエッチングされないため、薄膜集積回路への損傷を防止することができる。なお、剥離した熱酸化シリコン基板４１の表面は、酸化珪素等の絶縁膜で覆われているため、ＣｌＦ₃等のハロゲン化フッ素によって冒されることなく、再利用することができ、コスト削減に繋がる。

次に、ＵＶ光照射を行うことにより、仮接着剤５１の粘着力を低下又は喪失させ、ジグと、薄膜集積回路装置とを分離する（図２（Ｃ））。これにより、薄膜集積回路装置を大量に作製することができる。なお、ジグは、コスト削減のため、再利用するのが望ましい。

上記方法によって作製された薄膜集積回路装置５０は、小型真空ピンセット１３等により、搬送し、所望の製品に備え付けることができる。図３は、商品１０に貼付されるＩＤラベル１５の作製方法を示したものである。ラベル１１に薄膜集積回路装置５０を小型真空ピンセット１３により貼り付け、接着剤１４で封止し、ＩＤラベル１５が完成する。さらに、商品１０にＩＤラベル１５を付して、リーダ／ライタ等によって情報を認識、更新、管理しうる商品が完成する。

あるいは、上記方法によって作製された薄膜集積回路装置５０は、例えば、図１０（Ａ）に示すように、接着剤８０１を介してカバー８００によって封止してもよい。なお、図１０（Ｂ）は、封止状態の斜視図を示すものである。

（実施形態２）
本実施形態では、溝９３を形成するにあたり、ドライエッチング法を用いる場合について、図４を用いて説明する。実施形態１の記載に基づいて、図１（Ａ）に示す保護膜４９の形成までを行う。その後、現像、露光工程を経て、基板上にレジスト５４を形成し、レジスト５４をマスクとして、ドライエッチングにより溝９３を形成し、素子分離を行う（図４（Ａ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ₄とＯ₂の混合ガスを用いるのがよい。また、ガス種の異なるエッチングを複数回行うことによって溝９３を形成しても良い。

エッチングを行った後、レジスト５４はそのまま残し、薄膜集積回路装置を保護するための保護膜として機能させた（図４（Ｂ））。なお、エッチングによって溝を形成する際のマスクとしては、レジストの他にも、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料等の絶縁膜を用いることができる。勿論、マスクとして用いられるこれらの絶縁膜は、上記エッチングの後、Ｏ₂アッシング等によって除去しても構わない。

次に、仮接着剤５１を介して、ジグ５５を薄膜集積回路装置５０に取り付け、ＣｌＦ₃ガス５３等のハロゲン化フッ素によって、剥離層を除去し、最終的に熱酸化シリコン基板４１を剥離した（図４（Ｂ））。具体的な方法は、実施形態１と同様である。なお、ジグ５５として、ここでは、突起部を特に設けていない基板を用いたが、勿論、突起部を有した基板を用いてもよい。なお、図４（Ｂ）のジグにおいて、ＣｌＦ₃ガス５３等のハロゲン化フッ素が、剥離層に供給されやすいように、孔７００を設けた。孔７００は、ジグが薄膜集積回路装置の保持に支障がない程度に設けておくのが望ましい。

次に、ＵＶ光照射を行うことにより、仮接着剤５１の粘着力を低下又は喪失させ、ジグ５５と、薄膜集積回路装置５０とを分離することにより、薄膜集積回路装置を大量に作製することができる。上記方法によって作製された薄膜集積回路装置５０は、小型真空ピンセット等により、搬送し、所望の製品に備え付けることができる。

（実施形態３）
本実施形態では、ダイシング等によって溝９３を形成する際に、熱酸化シリコン基板４１やＳＩＭＯＸ基板等のＳＯＩ基板に傷が付いた場合、それらの基板を再利用する場合について説明する。まず、図５（Ａ）に示すように、使用済み基板５６上に平坦化膜５７を形成する。平坦化膜としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性樹脂を、スピンコート法、ディップ法、スプレー法、液滴吐出法（インクジェット法等）等によって形成することができる。後工程の熱処理を考慮すれば、シロキサン等の耐熱性樹脂を用いることが望ましい。また、無機材料を用いてもよく、その際には、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。その後、実施形態１又は２に基づいて薄膜集積回路を作製、分離して所望の製品に備え付けることができる。

他の方法として、図６（Ａ）に示すように、ＣＭＰ（機械的化学的研磨）法、プレス法、エッチバック法等により、基板表面を平坦化する方法がある。使用済み基板５６の傷が微細である場合に特に有効である。ＣＭＰ法は、研磨用パッド３０８内にスラリー（３０７）と呼ばれる研磨溶剤を供給し、ウエハキャリア３０６の回転とプラテンと呼ばれる回転台の回転による加圧と、研磨用パッドの研磨によって平坦化を行うものである。基板は、ガラス基板のように絶縁体であるので、スラリー３０７としては、アルカリ性のコロイド状シリカを混ぜたものが主に用いられる。また、プレス法（図６（Ｂ））の場合には、ヒーター３０１等の加熱機構を備えた装置３００によってプレスを行うのがよい。また、エッチバック法（図６（Ｃ））では、絶縁膜３０９を平坦に形成した後に、エッチングを行って、平坦化するものである。その後、実施形態１又は２に基づいて薄膜集積回路を作製、分離して所望の製品に備え付けることができる。

（実施形態４）
上記実施形態では、薄膜集積回路の作製工程において、アンテナを形成したが、本実施形態では、基板上に作製されたアンテナと、複数の薄膜集積回路を別々に作製し、その後両者を接続する方法について、図７〜図１２を参照して説明する。

第１の方法は、図７（Ａ）に示すように、折り曲げ可能なフレキシブル基板６９上に、アンテナ６８を形成し、別途形成した薄膜集積回路２５を図７（Ｂ）に示すアンテナの接続部９９と接続した後に、フレキシブル基板６９を図７（Ｃ）に示すように矢印の方向に半分に折りたたみ、封止して薄膜集積回路装置を作製するというものである。ここで、アンテナ６８は、スパッタ法等によって形成した後にパターニング形成しても良いし、液滴吐出法を用い、導電材料を含む組成物を選択的に吐出した後に、該組成物を乾燥、焼成することにより形成しても良い。

なお、アンテナを形成した後に、図６（Ａ）〜図６（Ｃ）に示す、ＣＭＰ法、プレス法、エッチバック法等により、平坦性を向上させても良い。ＣＭＰ法の場合には、アンテナは導電性材料からなるので、スラリーとしては、酸性溶液にアルミナの微粉末を混ぜたものを用いるのがよい。また、プレス法の場合には、ヒーター３０１等の加熱機構を備えた装置によってプレスを行うのがよい。また、エッチバック法では、絶縁膜３０９を平坦に形成した後に、エッチングを行って、平坦化するものである。なお、これらの平坦化処理工程は、薄膜集積回路の作製工程において用いることもできる。

アンテナには、アンテナ同士を接続する接続部９８や、アンテナと集積回路を接続する接続部９９を、アンテナ形成時に形成しておいても良い。また、集積回路との接続部９９は、アンテナを形成した後に、アンテナの一部を切断することによって形成しても良い。なお、薄膜集積回路とアンテナとの接続は、異方性導電膜や、公知のボンディング法等を用いて行うことができる。また、アンテナの形状は、折り畳んだときに対称でコイル状であれば、図７に示す形状に限定されない。

アンテナ基板に挟まれる薄膜集積回路２５は、図１８に示すように、電源回路２６、入出力回路２７、論理回路２８、メモリ２９、ＣＰＵ３０等に、リーダ／ライタ１３６との電波のやりとりを行うアンテナ回路が接続された構成を有している。

なお、図８（Ａ）〜図８（Ｅ）は、図７（Ｃ）のＸ−Ｙ断面から見たアンテナ基板折り畳みの状態を示した図である。ここでは、アンテナ２０をパターニング形成する際に用いたレジスト２３をアッシング等によって除去してしまわずに、残存させた（図８（Ａ））。さらに、平坦化膜６０をスピンコート法、ディップ法、スプレー法、液滴吐出法等によって形成し、平坦化を行った（図８（Ｂ））。さらに、薄膜集積回路２５との接続部を確保するために、レジスト６１をマスクとして、エッチング又はアッシングを行い、コンタクト部６２を形成した（図８（Ｃ））。さらに、異方性導電膜６３を介して薄膜集積回路２５を形成し、シール剤６４を介して、アンテナが形成されたフレキシブル基板１９を折り畳（図８（Ｄ））み、薄膜集積回路装置（ＩＤチップ）６６を完成させた（図８（Ｅ））。この際、対向するアンテナ同士の間に配線等を設けてアンテナ同士を接続しても良い。ここで、レジスト２３や平坦化膜６０は、基板を折り畳んだ際に、アンテナや薄膜集積回路を保護するクッションの役割を果たす。なお、レジスト２３や平坦化膜６０は、一方又は両方を省略することもできる。

第２の方法は、図９（Ａ）、図９（Ｂ）に示すように、基板６７上にアンテナ６８を複数形成しておき、基板６７をダイシング等によって切り出し、アンテナ基板の間に薄膜集積回路２５を挟む方法である。ここで、接続部２１は、アンテナ同士を接続するために用いてもよいし、薄膜集積回路とアンテナとを接続するのに用いてもよい。また、接続部２１は、アンテナの他の箇所に形成しても良い。なお、基板同士を貼り合わせる際に、アライメントマーカーを設ける必要があるが、該接続部２１をマーカーとしても良い。

第３の方法は、図１１に示すように、二方が閉じられた食品を包装するラップ状のフレキシブル基板７０や、三方が閉じられた封筒状のフレキシブル基板７４に、アンテナ７１を両面に形成しておき、その間に薄膜集積回路２５を挿入し、接着剤７３で封止するという方法である。接続部２１は開孔されており、アンテナ同士、又はアンテナと薄膜集積回路が接続することができる。ＩＣチップは小型真空ピンセット等で設置すればよい。なお、アンテナは、これらの基板の内側に形成しておいても良い。

なお、これらの封止状態の断面図を図１２に示す。薄膜集積回路２５とアンテナ７１を接続するための接続端子８０３は、図１２（Ａ）（Ｂ）に例示するように、所望の箇所に設けることができる。接続方法としては、図示する異方性導電膜８０２による方法の他、ＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法など、公知の方法を用いることができる。

以上、本実施形態で述べた薄膜集積回路装置の作製方法は、特に、アンテナ基板と、薄膜集積回路とを別々の製造者が作製し、中間生成品（部品）として流通させる場合に適した方法である。

（実施形態５）
本実施形態では、図２４を参照して、素子基板７５に仮接着したジグ７６を取り外さずに、直接、商品８４等に接着する方法について説明する。まず、実施形態１〜３に基づいて、素子基板７５を形成し、仮接着剤８１を介してジグ７６を取り付ける。ジグ７６としては、図２４（Ａ）、図２４（Ｂ）に示すように、突起部７７を有するものを用いた。仮接着剤８１としては、ここでは、ＵＶ光照射によって粘着力が低下又は喪失する材料を用いる。また、素子への損傷を防ぐために、有機材料又は無機材料からなる層間膜７９を設けている。そして、ＣｌＦ₃等のハロゲン化フッ素によるエッチングにより、素子分離を行う。

次に、ジグ７６に素子が仮接着された状態で搬送し、ＩＤカード等の商品８４が設置されたステージとのアライメントを行う。この際、図２４（Ａ）に示すように、ジグや、ステージに設けられたアライメントマーカー７８、８２を利用することもできるし、図示しないが、商品８４に形成されたマーカーを利用することもできる。商品８４内の薄膜集積回路装置が形成される部分には、予め接着剤８５が形成されており、ジグを制御することにより、所望の素子を商品の所望の箇所に貼り付ける（図２４（Ａ））。

次に、商品８４に貼り付けたい素子に、マスクを介してＵＶ光８６を選択的に照射し、仮接着剤８１の粘着力を低下又は喪失させることにより、ジグを素子とを分離する（図２４（Ｂ））。これにより、所望の素子（集積回路８７）を商品の所望の箇所に形成することができる。素子形成後、カバー８８等により、素子部をカバーする（図２４（Ｃ））。なお、ここでは、商品８４の内部にアンテナ８３が形成された場合を示したが、素子部にアンテナを形成しておいても良い。

本実施形態に示した本発明を用いることにより、ＣｌＦ₃等のハロゲン化フッ素によるエッチングにより素子分離を行った際、素子がバラバラに分離することなく、所望の素子を所望の箇所に形成することができる。

本実施例では、図１３、１４を参照して、薄膜集積回路装置の集積回路部の具体的な作製方法について説明する。ここでは、簡単のため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを用いたＣＰＵとメモリの作製方法について説明する。

まず、熱酸化シリコン基板４１上に、剥離層４３と、下地膜４４を形成する（図１３（Ａ））。これらの材料や作製方法は、実施形態１〜実施形態５に述べたものを採用することができる。

次に、下地膜４４上に、島状半導体膜１００を形成する（図１３（Ｂ））。島状半導体膜１００は、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。

本実施例では、７０ｎｍの膜厚のアモルファスシリコンを形成し、さらにその表面を、シリコンの結晶化を促進する触媒元素、例えばニッケルを含む溶液で処理した後、５００〜７５０℃の熱結晶化工程によって結晶性シリコン膜を得、さらにレーザー結晶化を行って結晶性の改善を施した。また、成膜方法としては、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法などを用いても良いし、結晶化方法としては、レーザー結晶化法、熱結晶化法、他の触媒元素（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行っても良い。

また、非晶質構造を有する半導体膜の結晶化処理としては、連続発振のレーザーを用いても良く、結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ₄レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ₄レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度、好ましくは０．１〜１０ＭＷ／ｃｍ²が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。

上記の方法によって結晶性シリコン膜を得た後、半導体膜上に酸化シリコン膜を介して、触媒元素をゲッタリングするためのアモルファスシリコン膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行った。さらに、ＴＦＴ素子としての閾値を制御するために、結晶性シリコン膜に対し、１０¹³／ｃｍ²オーダーのドーズ量のホウ素イオンを注入した。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜１００を形成した。

なお、結晶性半導体膜を形成するにあたっては、ジシラン（Ｓｉ₂Ｈ₆）とフッ化ゲルマニウム（ＧｅＦ₄）を原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Ｓｉ₂Ｈ₆／ＧｅＦ₄＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いたが、これに限定されるものではない。

次に、島状半導体膜１００上にゲート絶縁膜１０２を形成する（図１３（Ｂ））。ゲート絶縁膜１０２はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。

次に、ゲート電極１０３を形成する（図１３（Ｃ））。本実施例では、３０ｎｍの膜厚のＴａＮ（窒化タンタル）と、３７０ｎｍの膜厚のＷ（タングステン）をスパッタ法により積層形成した後に、レジスト１０４をマスクとしてエッチングを行うことにより、ゲート電極１０３を形成した。ここで、レジストマスクの代わりに、ＳｉＯｘ（酸化珪素）等のマスクを用いてもよい。この場合、ＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）をパターニング形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極１０３を形成することができる。勿論、ゲート電極１０３の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、レジスト１０４を用いずに、液滴吐出法を用いて選択的にゲート電極１０３を形成しても良い。

なお、ゲート電極１０３を形成するための導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）、ＩＴＳＯ（ＩＴＯに珪素又は酸化珪素を含有させたもの）、酸化亜鉛（ＺｎＯ：Zinc Oxide）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）、有機インジウム、有機スズ、窒化チタン等を適宜採用することができる。

なお、ゲート電極１０３をエッチング形成する際のエッチングガスとしては、ＣＦ₄、Ｃｌ₂、及びＯ₂の混合ガスやＣｌ₂ガスを用いたが、これに限定されるものではない。

次に、ｐチャネル型ＴＦＴ１０９，１１１となる部分をレジスト１１８で覆い、ゲート電極１０３をマスクとして、ｎチャネル型ＴＦＴ１０８、１１０の島状半導体膜に、第１の不純物導入工程としてｎ型を付与する不純物元素１１９（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度に導入する（図１３（Ｄ））。第１の不純物導入の条件は、ドーズ量：１×１０¹³〜６×１０¹³／ｃｍ²、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１の不純物導入によって、ゲート絶縁膜１０２を介してスルードープがなされ、一対の低濃度不純物領域１２０が形成される。なお、第１の不純物導入は、ｐチャネル型ＴＦＴ領域をレジストで覆わずに、全面に行っても良い。

次に、レジスト１１８をアッシング等により除去した後、ｎチャネル型ＴＦＴ領域を覆うレジスト１２１を新たに形成し、ゲート電極をマスクとして、ｐチャネル型ＴＦＴ１０９、１１１の島状半導体膜に、第２の不純物導入工程としてｐチャネル型を付与する不純物元素１２２（代表的にはＢ（ホウ素））を高濃度に導入する（図１３（Ｅ））。第２の不純物導入の条件は、ドーズ量：１×１０¹⁶〜３×１０¹⁶／ｃｍ²、加速電圧：２０〜４０ｋｅＶとして行う。この第２の不純物導入によって、ゲート絶縁膜１０２を介してスルードープがなされ、一対のｐ型の高濃度不純物領域１２３が形成される。

次に、レジスト１２１をアッシング等により除去した後、基板表面に、絶縁膜１０５を形成した（図１４（Ａ））。ここでは、膜厚１００ｎｍのＳｉＯＮ（酸窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Low Temperature Oxide、低温酸化膜）の２層構造とした。ここでは、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、低温酸化膜として、ＳｉＯ₂膜を減圧ＣＶＤ法で形成した。その後、図示しないが、基板のＴＦＴが形成された側をレジストで覆い、基板の裏面に形成された絶縁膜をエッチング除去した（裏面処理）。

次に、レジストを残したまま、エッチバック法により、レジスト及び絶縁膜１０５をエッチング除去し、サイドウォール（側壁）１０６を自己整合的（セルフアライン）に形成した（図１４（Ｂ））。エッチングガスとしては、ＣＨＦ₃とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。

次に、ｐチャネル型ＴＦＴ領域を覆うレジスト１２４を新たに形成し、ゲート電極層１０３及びサイドウォール１０６をマスクとして、第３の不純物導入工程として、ｎ型を付与する不純物元素１２５を高濃度に導入する（図１４（Ｃ））。第３の不純物導入の条件は、ドーズ量：１×１０¹³〜５×１０¹⁵／ｃｍ²、加速電圧：６０〜１００ｋｅＶとして行う。この第３の不純物導入によって、ゲート絶縁膜１０２を介してスルードープがなされ、一対のｎ型の高濃度不純物領域１２６が形成される。

なお、図示しないが、レジスト１２４をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜（酸窒化珪素膜）を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性シリコン中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成する。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。この場合、ＳｉＮｘの上にＳｉＯＮ膜を順次成膜した絶縁膜は連続成膜することができる。このように、ＴＦＴ上には、基板側から、ＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮを順次積層した３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、できるだけ形成しておくのが望ましい。

次に、ＴＦＴ上に、層間絶縁膜１０７を形成する。層間絶縁膜１０７として、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、層間絶縁膜１０７を形成しても良い。

次に、レジストを形成した後、エッチングによりコンタクトホールを開孔し、配線１２８及びアンテナ４８を形成する（図１４（Ｄ））。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ₃とＨｅの混合ガスを用いたが、これに限定されるものではない。

また、配線１２８とアンテナ４８は同一材料を用いて同時に形成しても良いし、別々に形成しても良い。ここでは、ＴＦＴと接続される配線１２８は、基板側から、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮを順次積層した５層構造とし、スパッタ法によって形成した後、パターニング形成した。

なお、Ａｌ層において、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、窒素を含む酸化珪素（ＳｉＯＮ）等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。また、アンテナ４８を形成する際には、上記実施の形態に示した、種々の材料、方法を用いることができる。配線とアンテナは、同時に形成しても良いし、一方を先に形成した後に、他方が乗り上げるように形成しても良い。

次に、配線及びアンテナ上に、保護膜４９を形成し、ＣＰＵ３３及びメモリ３４が完成する（図１４（Ｅ））。保護膜４９としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。

あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂、を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。あるいは、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を用いることもできる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、窒化酸化珪素、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、保護膜４９を形成しても良い。

その後、本実施例によって作製された複数のＴＦＴは、上記実施の形態に示す要領でＩＣチップ毎に分離され、商品等に組み込むことができる。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造としてもよい。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

本実施例では、実施例１のプロセスにおいて、高温ポリシリコン（ＨＰＳ）を採用した場合について説明する。一般に、ガラス基板の耐熱温度（約６００℃）以上の結晶化プロセスを含む半導体プロセスを、高温プロセスと呼ぶ。

半導体膜を形成した後に、Ｎｉ、Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等の上記触媒を添加し、ＬＰＣＶＤ炉において加熱処理を行う。約７００℃以上で、半導体膜中に結晶核が発生し、結晶化が進行する。

その後、島状半導体膜を形成した後、ＬＰＣＶＤによって、ゲート絶縁膜を形成する。例えば、シラン系ガスにＮ₂やＯ₂を混合させたガスを用い、９００℃以上の高温で、ＨＴＯ膜（高温酸化膜：High Temperature Oxide film）を形成する。

次に、リン等のｎ型不純物を含むポリシリコン（ｐ−Ｓｉ）を１５０ｎｍの膜厚で成膜することにより、ゲート電極を形成する。さらに、Ｗ−Ｓｉ（タングステンシリサイド）を１５０ｎｍの膜厚で成膜してもよい。形成方法は、スパッタ法、ＣＶＤ法等を適宜採用することができる。その後の不純物導入工程は、実施例１と同様に行うことができる。

不純物導入工程の後、９５０℃、３０分の熱活性化を行い、不純物領域を活性化させる。さらに、ＢＰＳＧ（リンボロンガラス）を用いてリフローを行い、レジストを用いたエッチバック法により、平坦化を行う。さらに、３５０℃の水素化アニールを行い、プラズマダメージを回復させる。

その他の工程は、実施例１と同様に行うことができる。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

本実施例では、実施例１のプロセスにおいて、島状半導体膜１００として、ＳＡＳを採用した場合について説明する。ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。

また、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ₂Ｈ₆、ＢＦ₃などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０¹⁴〜６×１０¹⁶ａｔｏｍｓ／ｃｍ³とすると良い。なお、上記ＳＡＳでチャネル形成領域を構成することにより１〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

本実施例では、図１５（Ａ）〜（Ｃ）を用いて、実施例１に示した集積回路部の構造とは異なる構造について説明する。

図１５（Ａ）は、ＣＰＵ３３とメモリ３４のアンテナ１１２をゲート電極１０３と同一層（同一レイヤー）に形成する例を示している。すなわち、ゲート電極１０３の材料を用いて、ゲート電極形成と同時に所望の形状にエッチングしたり、印刷法により導電ペースト（具体的にはＡｇ、Ａｕ、Ｃｕ、Ａｌペースト）を用いて形成したり、ゲート絶縁膜に凹部を形成しアンテナ材料を流し込んで形成することができる。

図１５（Ｂ）は、層間膜１１５上にアンテナ１１４及び保護膜１１６を形成する場合に、上部配線１１３によって、アンテナ１１４とＴＦＴとを接続する例を示している。上部配線１１３の材料としては、実施例１に示した導電材料から適宜採用することができる。このように、高さ方向に配線を形成することにより、素子の微細化を図ることができる。

図１５（Ｃ）は、ＣＰＵ３３、メモリ３４等の薄膜集積回路を積層させた構造を示している。この場合、各薄膜トランジスタ１１７上に形成されている層間絶縁膜１１５は、すべて弾性の高い有機材料を有するように形成するのが望ましい。例えば、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂、を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。これにより、変形時の応力は、有機材料を有する層間絶縁膜や保護膜に集中し、主にこれらの膜が変形するので、薄膜トランジスタへかかる応力が低減される。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

本実施例では、図２２、図２３を参照して、ＳＩＭＯＸ基板を用いた薄膜集積回路装置の作製方法について説明する。まず、シリコンウエハ６００を用意し、酸素イオン６０１をドーピング注入する（図２２（Ａ））。そして、９００〜１２００℃の加熱処理を行うことにより、埋め込み酸化膜６０２を形成する（図２２（Ｂ））。この加熱処理温度はこれに限定されるものではないが、該加熱処理は、埋め込み酸化膜を形成すると同時に、ドーピングによりダメージを受けた単結晶シリコン（ｃ−Ｓｉ）層６０４の結晶性を改善する役割もあることから、それらの役割を考慮して加熱温度を調整する必要がある。かくして、単結晶シリコン（ｃ−Ｓｉ）基板６０６（下部単結晶シリコン層）、埋め込み酸化膜６０２、単結晶シリコン層６０４（上部単結晶シリコン層）からなるＳＩＭＯＸ基板６０３を得る。勿論、市販のＳＩＭＯＸ基板を購入して用いてもよい。

なお、酸素イオンの代わりに窒素イオンをドーピング注入して、ＳＯＩ基板を得ても構わない。また、図示しないが、酸化膜が形成されたデバイスウエハ（Ｓｉ基板、デバイスが形成される側の基板）と、ハンドルウエハ（Ｓｉ基板）とを酸化膜が中央に配置されるように貼り合わせ、研磨した基板（所謂貼り合わせ基板）を用いてもよい。

次に、ｃ−Ｓｉ層６０４を、レジスト等をマスクとしてエッチングすることにより、島状ｃ−Ｓｉ層６０５を形成する（図２２（Ｃ））。そして、ＳＩＭＯＸ基板６０３（ｃ−Ｓｉ基板６０６）上に、半導体素子４２、例えばＴＦＴ、有機ＴＦＴ、薄膜ダイオード等を形成する（図２２（Ｄ））。これらの半導体素子が薄膜集積回路のＣＰＵやメモリ等を構成する。ＴＦＴを用いたＣＰＵやメモリ等の薄膜集積回路の作製については、実施例１等に従って行えばよい。なお、薄膜集積回路装置は、図１８等に示すように、電源回路、入出力回路、論理回路、ＣＰＵ、メモリ等からなるが、ここでは、ＴＦＴを用いたＣＰＵ３３と、メモリ３４のみを図示した。

ｃ−Ｓｉ基板６０６上に複数の薄膜集積回路装置５０を形成した後、薄膜集積回路装置５０の境界領域に、ダイシングによって溝９３を形成する（図２２（Ｄ））。この際、ダイシング装置（ダイサー；dicer）を用いるブレードダイシング法を用いるのが一般的である。ブレード（blade）とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、薄膜集積回路を分離する。また、ダイシングに必要なエリアをストリートと呼ぶが、この幅は、素子への損傷を考慮し、８０〜１５０μｍとしておくのが望ましい。

なお、ダイシングの他にも、スクライビング又はマスクを利用したエッチング等によって行うことができる。スクライビングの場合には、ダイヤモンドスクライビング法とレーザースクライビング法等がある。また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウエットエッチング等により素子分離を行うことができる。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。

なお、溝を形成する場合、溝の深さは、少なくとも剥離層の表面が露出する程度とすればよく、熱酸化シリコン基板を繰り返し利用できるように、基板に傷が付かないように上記ダイシング等を適宜制御するのが望ましい。

次に、突起部５８を有するジグ５２を、上記実施形態、実施例と同様の要領で取り付ける。その後、グラインダー６０８を用いて、ｃ−Ｓｉ基板６０６の裏面を研磨（バックグラインド）する（図２３（Ａ））。これにより、ｃ−Ｓｉ基板６０６を薄膜化することができ、ハロゲン化フッ素ガスによるｃ−Ｓｉ基板６０６剥離が容易になる。なお、ｃ−Ｓｉ基板６０６を再利用したい場合には、該裏面研磨を省略することができる。

次に、溝９３にハロゲン化フッ素ガスを導入することにより、ｃ−Ｓｉ基板の少なくとも薄膜集積回路装置側の表面をエッチング除去した（図２３（Ｂ））。ここでは、図２６に示すような減圧ＣＶＤ装置を用い、ガス：ＣｌＦ₃、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で行ったが、この条件に限定されるものではない。また、ＣｌＦ₃ガスに窒素を混ぜたガスを用いてもよい。両者の流量比は適宜設定することができる。

なお、ｃ−Ｓｉ基板６０６の厚さは、薄膜集積回路装置部分のサイズに比べて非常に大きいので、ハロゲン化フッ素ガスを用いたエッチングによって、薄膜集積回路装置が素子分離されても、ｃ−Ｓｉ基板６０６の大半は、エッチングされずに残る。したがって、この使用済みの基板は、実施形態３に示した方法で研磨又は平坦化することにより、再利用することができ、コスト削減につながる（図５、図６参照）。再利用する場合には、実施形態１のように、熱酸化シリコン基板として再利用することもできるし、本実施例のように、ＳＩＭＯＸ基板や貼り合わせ基板等として再利用することもできる。

次に、ＵＶ光照射を行うことにより、仮接着剤５１の粘着力を低下又は喪失させ、ジグと、薄膜集積回路装置とを分離する（図２３（Ｃ））。これにより、薄膜集積回路装置を大量に作製することができる。なお、ジグは、コスト削減のため、再利用するのが望ましい。

上記方法によって作製された薄膜集積回路装置５０は、図３に示すように、小型真空ピンセット１３等により、搬送し、所望の製品に備え付けることができる。ラベル１１に薄膜集積回路装置５０を小型真空ピンセット１３により貼り付け、接着剤１４で封止し、ＩＤラベル１５が完成する。さらに、商品１０にＩＤラベル１５を付して、リーダ／ライタ等によって情報を認識、更新、管理しうる商品が完成する。

あるいは、上記方法によって作製された薄膜集積回路装置５０は、例えば、図１０（Ａ）に示すように、接着剤８０１を介してカバー８００によって封止してもよい。なお、図１０（Ｂ）は、封止状態の斜視図を示すものである。

本実施例では、図３４、３５を参照して、本発明に係る薄膜集積回路装置及びその作製方法について、ジグ等を用いた仮接着を行わない方法について説明する。まず、図１（Ｃ）の状態までは、実施形態１等と同様に作製する。

次に、図１（Ｃ）の状態において、薄膜集積回路装置が形成された熱酸化シリコン基板４１又はＳＩＭＯＸ基板等のＳＯＩ基板を下向きにした状態で（フェースダウン）、トレー７０３が備え付けられた減圧ＣＶＤ装置の炉（ベルジャー、図２６参照）に、複数枚投入し、固定する。基板とトレーとを同時に投入してもよい。減圧ＣＶＤ法を用いない場合も同様である。そして、ＣｌＦ₃等のハロゲン化フッ素を用いて、剥離層をエッチングすると、素子分離した薄膜集積回路装置は、トレー７０３に落下する仕組みとなっている（図３４（Ａ））。ただし、薄膜集積回路装置が形成されていた基板が落下しないように、基板を炉内に設置された枠などによって固定しておく必要がある。

トレーと薄膜集積回路装置の間隔は、素子分離した薄膜集積回路装置がバラバラに分離するのを防ぐため、また、ＣｌＦ₃等のハロゲン化フッ素が供給しやすいように、０．５〜１ｍｍとするのがよい。また、素子分離した薄膜集積回路装置がバラバラに分離するのを防ぐため、トレー７０３には、薄膜集積回路装置のサイズに応じて、突起部を形成しておくのが望ましい（図３４（Ａ））。

素子分離後、トレーに積載した薄膜集積回路装置は、微細なピン７０１又は小型真空ピンセットを用いて搬送され、所望の製品上に転写される（図３４（Ｂ））。

図３５は、薄膜集積回路装置が素子分離される前に形成される基板として、前記トレーの機能を兼ねた基板７０４を用いた方法を示したものである。例えば、減圧ＣＶＤ装置の炉に、複数枚の基板を投入し、固定する（図２６参照）。減圧ＣＶＤ法を用いない場合も同様である。そして、ＣｌＦ₃等のハロゲン化フッ素を用いて、剥離層をエッチングすると、図３５に示すように、上部の薄膜集積回路装置は、下部の薄膜集積回路装置が形成されていた基板の裏面（突起部が形成されているのが望ましい。）に落下する。

なお、トレー７０３及びトレー兼基板は、熱酸化シリコン基板や、ＳＩＭＯＸ基板等のＳＯＩ基板、ガラス基板、石英基板、ＳＵＳ基板、アルミナ基板、耐熱性を有する可撓性基板（プラスチック製基板等）等、種々の基板を用いることができるが、耐ハロゲン化フッ素性、耐熱性があることが望ましい。

上記方法を用いることにより、ジグを用いることなく、薄膜集積回路装置を大量に生産することができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

本実施例では、図２５を参照して、線状レーザーシステムを用いた薄膜集積回路装置の作製方法について説明する。図２５（Ａ）は、励起源、レーザー媒体、及び非線形光学素子を有するレーザー共振器５０１、シリンドリカルレンズアレイを含む光学系５０２、第１の反射体５０３、第２の反射体５０４、基本波と、第２高調波との両波長を集束させる集光体５０５、被照射物５０６を固定するステージ５０７、ステージを移動させる手段であるＸ軸用の一軸ロボット５０８、及びＹ軸用の一軸ロボット５０９、を有するレーザー装置を示す。

図２５に（Ａ）示すレーザー装置は、複数の薄膜集積回路装置の間に溝を形成する際に用いたり、薄膜集積回路装置に含まれる半導体素子の半導体膜を結晶化する際に用いたりすることができる。

なお本実例では、レーザー共振器が非線形光学素子を内蔵する内部変換型の場合を例示するが、非線形光学素子をレーザー共振器外に設ける外部変換型でもよい。光学系５０２は、シリンドリカルレンズなどで構成されたホモジナイザを含む。第１及び第２の反射体５０３、５０４、並びに集光体５０５は、必要に応じて所定の位置に設ければよい。

また、集光体５０５は、基本波と、第２高調波との両波長を集束する必要があるため、色収差の無いアクロマートレンズ等を用いることができる。またコストダウンのために、凹面鏡等の曲面を有する反射体を用いることもできる。凹面鏡等を用いる場合、波長に依存せず、色収差無く全てのレーザー光が反射し、照射面にレーザー光を集束することができる。なお、図２５（Ａ）において、光学系５０２から直接集光体５０５にレーザー光を入射させ、被照射物に線状レーザーを照射することもできる。

すなわち光学系５０２及び集光体５０５が、レーザー光を照射面において線状レーザーに加工する一手段に相当する。なお、複数のシリンドリカルレンズを設置したり、凸レンズや凹レンズと組み合わせても線状レーザーに加工したりすることができる。

レーザー共振器５０１から、パルス発振のパワーが２００〜３００Ｗのレーザー、例えばＮｄ：ＹＡＧレーザーであって、発振波長１０６４ｎｍの基本波と、発振波長５３２ｎｍの第２高調波とを分離させずに射出する。なお厳密には、レーザー共振器５０１から基本波が発振され、基本波から第２高調波へ変換され、両波長を有するレーザー光が射出される。このとき、基本波、及び第２高調波の周波数は１ＫＨｚ、パルス幅は１２０ｎｓ程度とする。

なおレーザー光は、安定形共振器から得られるＴＥＭ₀₀モード（シングルモード）であることが望ましい。ＴＥＭ₀₀モードの場合、レーザー光はガウス形の強度分布を持ち、集光性に優れているため、ビームスポットの加工が容易となる。

光学系５０２により、レーザー光のビームスポット形状が加工され、被照射物５０６の表面（照射面）においてエネルギー分布が均一となるように形成される。レーザー光は必要に応じて、第１の反射体５０３、及び第２の反射体５０４で、反射して進行方向が変更される。そして、集光体５０５を介して、被照射物５０６に照射される。第１及び第２の反射体５０３、５０４には、ミラーを用いることができる。

特に、集光体５０５にレーザー光を透過させることによって、照射面において線状レーザー５１０に集光させることができる。照射面でのビームスポット形状は、例えば長さ１００ｍｍ、幅２０μｍ程度の線状レーザー５１０となっている。このような線状レーザーは、レーザーアニール処理のスループットを向上することができる。さらに線状レーザーに加工するため、大面積処理を行うことができる。

本実施例では、被照射物５０６として薄膜集積回路装置が形成された基板を、水平面と平行になるように設置する。半導体膜は、厚さ０．７ｍｍのガラス基板に成膜されている。レーザー照射の際に基板が落ちないように、ステージ５０７には、吸着機構が設けられ、基板を固定している。吸着機構により、基板のたわみが低減するように固定することができる。さらには、所定の形状に基板を曲げた状態でレーザー処理を行うこともできる。

Ｘ軸用の一軸ロボット５０８とＹ軸用の一軸ロボット５０９により、ステージ５０７は、照射面に平行な面上をＸＹ方向に移動することができる。すなわち被照射物５０６とレーザー光とを相対的に移動させる一手段として、Ｘ軸用の一軸ロボット５０８及びＹ軸用の一軸ロボット５０９が相当する。

このようなレーザー照射装置を用いて、パルス毎の基板送りピッチを１〜３０μｍ程度としてレーザースクライブを行う。

以下、本レーザー装置を半導体膜の結晶化に用いる場合について説明する。
被処理物が半導体膜であり、該半導体膜全面にレーザー光を照射する場合、Ｙ軸用の一軸ロボット５０９を用いて一方向への走査を行った後、Ｘ軸用の一軸ロボット５０８を用いて、Ｙ軸用の一軸ロボット５０９による走査方向に対して垂直の方向に、線状レーザ５１０をスライドさせる。Ｙ軸用の一軸ロボット５０９による走査とＸ軸用の一軸ロボット５０８による走査とを交互に繰り返すことで、被照射物５０６全面にレーザー光を照射することができる。

レーザー光が照射され、走査方向に成長した結晶粒が形成されている領域は、結晶性に非常に優れている。そのため、この領域をＴＦＴのチャネル形成領域に用いることで、極めて高い電気移動度や、オン電流を期待できる。しかし結晶性半導体膜のうち、そのような高い結晶性が必要とされない部分が存在する場合、レーザー光を照射しないようにしてもよい。または、走査の速度を増加させるなど、高い結晶性が得られないような条件でレーザー光の照射を行うようにしてもよい。そして、走査速度を部分的に高めることで、スループットを更に高めることができる。

なお、レーザースクライブ、結晶化共に、レーザー光の走査は、被処理物である基板を固定してレーザー光の照射位置を移動させる照射系移動型と、レーザー光の照射位置を固定して基板を移動させる被処理物移動型と、上記２つの方法を組み合わせた方法とがある。本実施例のレーザー照射装置は、光学系の構成が最も単純にすることができる被処理物移動型とするのが適している。しかし、レーザー照射装置はこれに限定されず、光学系を工夫することで、照射系移動型としたり、被処理物移動型と照射系移動型を組み合わせたりすることも不可能ではない。いずれの場合においても、各ビームスポットの半導体膜に対する相対的な移動方向を制御することができればよい。

以上、一つの共振器からの基本波と、高調波を分離させずに照射するため、共振器が一台ですむ。従って、共振器のランニングコストが少なくてすむ。また基本波を有するレーザー光と、高調波を有するレーザー光とを個別の共振器から発振して照射面でレーザー光を合わせ込む必要がないため、光学調整が容易である。そして線状レーザーへの加工を、同一光学系で行うため、光学系が簡素ですむ。

さらに本実施例は基本波を有するレーザー光と、可視光以下の波長を有するレーザー光とを合成してレーザーアニールすることにより、高品質な結晶性半導体膜を得ることができる。以上の結果、高機能な薄膜トランジスタを有する半導体装置を、高スループット、低コストで作製することができる。

本実施例のように、レーザー媒質が固体である固体レーザーはメンテナンスフリーであり、出力も安定している。特に、パルスレーザーとしてはエキシマレーザーよりも高繰り返し発振が可能であることから量産性に優れていると考えられる。

なお、レーザー照射装置における光学系は、本実施例で示した構成に限定されない。また本実施例では、パルス発振のレーザーの場合で説明したが、連続発振のレーザーを用いてもよい。

次に、レーザー照射装置の全体システムについて説明する。図２５（Ｂ）にレーザー照射装置の全体システムを示す。本実施例では、基本波と、パルス発振の基本波以下の波長とを有するレーザー光が、レーザー共振器９００から発振される。

レーザー共振器９００から発振されたレーザー光は、基本波と非線形光学素子により第２高調波に変換されたレーザー光とを有し、ビームエキスパンダー９０１に入射する。ビームエキスパンダー９０１によって、入射してきたレーザー光の広がりを抑え、ビームの断面形状の大きさを調整する。

ビームエキスパンダー９０１から出射したレーザー光は、シリンドリカルレンズ９０２において、そのビームの断面形状が矩形状、楕円形状または線状になるように加工される。そして、レーザー光は、集光体に相当する凹面鏡９０３で反射し、線状に集光され、レーザー照射室９０５内の被照射物９０６に照射される。

レーザー照射室９０５内において、被照射物９０６はステージ９０７上に配置されており、ステージ９０７は３つの位置制御手段となる一軸ロボット９０８〜９１０によってその位置が制御されている。具体的には、φ軸用の一軸ロボット９０８により、水平面内においてステージ９０７を回転したり、水平面より傾けることができる。また、Ｘ軸用の一軸ロボット９０９により、ステージ９０７をＸ軸方向に移動させることができる。また、Ｙ軸用の一軸ロボット９１０により、ステージ９０７をＹ軸方向に移動させることができる。各位置制御手段の動作は、中央処理装置９１１において制御されている。

なお本実施例のように、ＣＣＤ等の受光素子を用いたモニター９１２を設け、被照射物９０６の位置を正確に把握できるようにしても良い。

このようなレーザー照射装置のシステムを用いることにより、正確な位置制御に基づくレーザー処理を行うことができる。さらに、被照射物を水平状態、または傾けた状態にステージを固定することができ、垂直方向や斜め方向からのレーザー照射を行うことができる。

本実施例では、図３２、図３３を参照して、本発明に係る薄膜集積回路装置を有するＩＤチップの構成について説明する。図３２は、ＩＤチップ２１７の概略図であり、電源回路２１４、入出力回路２１５、アンテナ回路２１６、論理回路２１０、増幅器２１１、クロック生成回路・デコーダ２１２、メモリ２１３等から構成される。アンテナ回路２１６は、アンテナ配線２０１と、アンテナ容量２０２とを有している。

ＩＤチップ２１７は独自の電源を持たない代わりに、リーダ／ライタ２００から発せられる電磁波２１８を受け取ることで電力が供給され動作する。リーダ／ライタ２００からの電磁波２１８をアンテナ回路２１６が受け取ると、第１の容量手段２０３、第１のダイオード２０４及び第３のダイオード２０７、第３の容量手段２０８等によって構成される入出力回路２１５により、検波出力信号として検出される。この信号は増幅器２１１によって十分大きな振幅に増幅された後、クロック生成回路・デコーダ２１２によってクロックとデータ・命令に分離され、送られた命令を論理回路２１０で解読し、メモリ２１３内のデータの返答、必要事項のメモリへの書き込み等を行う。

返答は論理回路２１０の出力によってスイッチング素子２０９をオン／オフすることによって行う。これによってアンテナ回路２１６のインピーダンスが変化して結果としてアンテナ回路２１６の反射率を変化させる。リーダ／ライタ２００はアンテナ回路２１６の反射率の変化をモニターすることで、ＩＤチップからの情報を読み取る。

ＩＤチップ内の各回路で消費する電力は電源回路２１４により受信した電磁波２１８を検波、平滑することで生じる直流電源ＶＤＤによって供給される。入出力回路２１５と同様、第１のダイオード２０４と第１の容量手段２０３と第２のダイオード２０５と第２の容量手段２０６によって構成されるが、第２の容量手段２０６は各回路に電力を供給するために十分大きな値を設定している。

図３３は、ＩＤチップ２１７に使われる回路のうち、アンテナ回路２１６と電源回路２１４を抜き出したものである。アンテナ回路２１６は、アンテナ配線２０１と、アンテナ容量２０２とを有している。また電源回路２１４は、第１の容量手段２０３と、第１のダイオード２０４と、第２のダイオード２０５と、第２の容量手段２０６とを有している。

ＩＤチップは無電池で動作することを特徴のひとつとして挙げられるが、前述したようにリーダ／ライタから発せられる電磁波をアンテナ回路２１６で取りこみ、電源回路２１４で整流することにより発生する直流電圧によって、ＩＤチップ内に組み込まれた回路が作動する仕組みになっている。

本実施例では、図１６〜図１８を参照して、本発明に係る薄膜集積回路装置（ＩＤラベル、ＩＤタグ等）を搭載した商品の管理方法及び情報や商品の流れについて説明する。なお、本実施例では、薄膜集積回路装置は非接触型である場合で説明する。

図１６に示すように、製造者からの商品出荷前又は販売者による商品陳列前に商品管理に必要な情報をホストコンピュータに入力する。例えば、ＩＤラベル１５が搭載された複数の商品１０（又はそれらが梱包された箱、段ボール等）を、ベルトコンベアのような搬送手段１９によって、リーダ／ライタ１６にくぐらせ、リーダ／ライタアンテナ１７から出された電波１８をＩＤラベル１５が受け取り、ＩＤラベル１５のアンテナから戻ってきた電波によって、コンピュータ１３７へ商品に関する情報を入力させる。このとき、コンピュータに直接リーダ／ライタを接続しておくこともできる。

ＩＤラベル１５に記録される多量の商品に関する情報は即座にコンピュータ１３７へ入力することができる。そしてコンピュータは、商品に関する情報を処理する機能を有するソフトを備えている。もちろんハードで情報処理を行ってもよい。その結果、従来のようにバーコードを一つずつ読み取る作業と比較して、情報処理に費やす時間、労力やミスが低減され、商品管理への負担が軽減される。

ここで、非接触型薄膜集積回路装置を用いた通信原理を、図１８を参照して簡単に説明する。非接触型薄膜集積回路装置１３２を有する商品等を、リーダ／ライタ１３６にかざすことにより、非接触型薄膜集積回路装置１３２内のアンテナ回路が、リーダ／ライタ１３６のアンテナ回路から発信される電波を受信し、電源回路２６において、共振作用により起電力が発生（電磁誘導等）する。そして、非接触型薄膜集積回路装置１３２内の薄膜集積回路２５（ＩＣチップ）が起動し、チップ内の情報を信号化した後、チップ側のアンテナ回路から信号を発信する。該信号をリーダ／ライタ１３６のアンテナ回路でキャッチし、コントローラ１３５を介してデータ処理を行うホストコンピュータ１３７へ送信される。なお、ホストコンピュータがリーダ／ライタ手段を有していても構わない。また、ＩＣチップのアンテナ回路部は、ＲＦ（無線）インタフェース１３０と、非接触インタフェース１３１とを、リーダ／ライタ１３６のアンテナ回路部は非接触インタフェース１３３と、インタフェース回路１３４とを有しているが、この構成に限定されるものではない。

メモリ２９にはＲＯＭ（Ｒｅａｄ Ｏｎ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＯＭ、ＥＰＲＯＭ又はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＦＲＡＭ（登録商標）（ＦｅＲＡＭ；Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が利用される。ＰＲＯＭやＥＰＲＯＭの場合はカードを発行する時以外は書込みができないが、ＥＥＰＲＯＭは書き換えが可能である。これらメモリは、用途に応じて選択すればよい。

電源回路２６は、例えばダイオードと、容量とを有する構成であればよく、アンテナが受信する交流周波を直流に変換する機能を有している。

非接触型のＩＣの特徴は、コイル状に巻かれたアンテナの電磁誘導作用（電磁誘導方式）、相互誘導作用（電磁結合方式）又は静電気による誘導作用（静電結合方式）により電力が供給される点である。このアンテナの巻き数を制御することにより、受信する周波数の高さを選ぶことができる。

なお、図示しないが、暗号処理専用のコプロセッサと呼ばれる演算装置をＣＰＵ３０に接続しても良い。これにより、決済等のアプリケーションを行う際に必要となる暗号処理を行うことができる。

また、生産（製造）者、販売者、及び消費者間の情報や商品の流れを図１７に示す。生産（製造）者は販売者（小売業者、卸業者等）又は消費者に薄膜集積回路装置搭載の商品を提供する。そして販売者は、例えば消費者の精算時に料金情報、商品の売れ個数や購入時間等の販売情報を生産（製造）者に提供することができる。一方消費者は、個人情報等の購入情報を提供することができる。例えば、薄膜集積回路装置搭載のクレジットカード、又は個人のリーダ等により購入情報を販売者や生産（製造）者へネットを介して提供できる。また、販売者は、薄膜集積回路装置により、消費者に商品情報を提供し、販売者は消費者から購入情報を得ることができる。このような販売情報や購入情報等は、貴重な情報であり、今後の販売戦略に役立つ。

各種情報を提供する手段としては、薄膜集積回路装置から販売者や消費者の有するリーダが読み取った情報をコンピュータやネットワークを介して、その情報を生産（製造）者、販売者又は消費者に開示する方法がある。以上のような、多種多様な情報が薄膜集積回路装置を介して必要な者へ提供することができ、本発明に係る薄膜集積回路装置は商品取引又は商品管理上でも有用である。

本実施例では、図１９を参照して、本発明に係る薄膜集積回路装置（ＩＤラベル、ＩＤタグ等）搭載の商品において、情報を読み取る方法について説明する。なお、本実施例では、薄膜集積回路装置は非接触型である場合で説明する。

図１９（Ａ）に示すようなリーダ／ライタ本体１７０のセンサー部１７１に、ＩＤラベルが搭載された商品１７２をかざす。そして表示部１７３には、商品の原材料や原産地、生産（製造）工程ごとの検査結果や流通過程の履歴等が表示され、更に商品の説明等の商品に関する情報を表示させる。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。このようなリーダ／ライタは商品が陳列されている棚に設置しておけばよい。

また図１９（Ｂ）に示すように、個人が所有する携帯情報端末、例えば携帯電話機本体１８０に、リーダ／ライタ機能を搭載させ、本体の一部に設けられたセンサー部１８１にＩＤラベルが搭載された商品１７２をかざし、表示部１８３に情報を表示させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。

また図１９（Ｃ）に示すように、個人が所有する携帯可能なリーダ／ライタ本体１９０と接続されているセンサー部１９１にＩＤラベルが搭載された商品１７２をかざし、表示部１９３に情報を掲載させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。

本実施の形態では非接触型のリーダ／ライタについて説明したが、接触型であっても表示部に情報を表示させればよい。また非接触型又は接触型の薄膜集積回路装置が搭載される商品自体に表示部を設け、情報を表示させても構わない。

このように、従来の無線タグ等により提供される情報と比べて、消費者は商品に関する豊富な情報を自由に入手することができる。勿論、薄膜集積回路装置により商品管理を素早く正確に行うことができる。

なお、本発明に係る非接触型の薄膜集積回路装置は、リーダ／ライタとの距離が〜２ｍである遠隔型、〜７０ｃｍである近傍型、〜１０ｃｍである近接型、数ｃｍである密着型とすることができ、生産、製造現場での作業を考えると近接型又は密着型が好ましい。

周波数は、遠隔型ではマイクロ波、２．４５ＧＨｚ、近傍型及び近接型では、１３．５６ＭＨｚ、密着型では４．９１ＭＨｚ、１２５ｋＨｚが一般的に使用されているが、周波数を高め波長を短くすることによりアンテナの巻き数を小さくできる。

また非接触型薄膜集積回路装置は接触型薄膜集積回路装置と比較すると、リーダ／ライタに接触せず、非接触で電源供給及び情報通信を行うため、破損せず、高い耐久性を有し、静電気等によるエラーの心配がない。更にはリーダ／ライタ自体の構成は複雑にならならず、薄膜集積回路装置をリーダ／ライタにかざせばよいので、取り扱いが容易である。

本実施例では、図２０、図２１を参照して、本発明に係る薄膜集積回路装置、又は非接触型薄膜集積回路装置（無線チップ、ＩＤチップ、ＩＤラベル）を搭載した商品の一例について説明する。

図２０（Ａ）は、薄膜集積回路装置２２０１を内蔵した紙幣２２００（他に証券、チケット、Ｔ／Ｃ（トラベラーズチェック）等であってもよい。）や、硬貨２２０２（メダル等であってもよい。）を示している。図２０（Ｂ）は、薄膜集積回路装置２２０１を内蔵した住民票、戸籍謄本等の書類２２０３を示している。図２０（Ｃ）は、薄膜集積回路装置２２０１をブックカバーに内蔵した書籍２２０５を示している。

本発明に係る非接触型又は接触型の薄膜集積回路装置は非常に薄いため、上記紙幣、コイン、書類、書籍等の物品に薄膜集積回路装置を搭載しても、機能、デザイン性を損ねることがない。更に非接触型薄膜集積回路装置の場合、アンテナをＩＣと一体形成でき、曲面を有する商品に直接転写することが容易になる。

図２１（Ａ）は、薄膜集積回路装置２２０１を内蔵したカプセル２２０７を示している。カプセル２２０７の内部には、コイル状のアンテナ２２０８が形成されており、外部のリーダ／ライタによって通信を行うことができる。例えば、人間や動物に、カプセル２２０７を服用させることにより、その人間や動物の健康状態等の情報を即座に入手することができる。

図２１（Ｂ）は、薄膜集積回路装置２２０１を内蔵した絆創膏２２１０を示している。ガーゼとなるカバー２２１２の裏側に薄膜集積回路装置２２０１を設けることで通常の絆創膏として使用できる。このように、様々な医療器具等にも、本発明を用いることができる。

図２１（Ｃ）は、薄膜集積回路装置２２０１を内蔵したＩＤタグ２２１３を示している。ＩＤタグ２２１３を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティ（traceability；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通させることができる。

図２１（Ｄ）は、ラベル台紙２２１７に貼られた薄膜集積回路装置２２０１を内蔵したＩＤラベル２２１５を示している。ＩＤラベル上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されている薄膜集積回路装置には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、薄膜集積回路装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。

また、図示しないが、人体、動物に有害でない金属や有機材料等を用いた薄膜集積回路装置を作製し、食品等に混入させ、食事状況を管理することも可能である。

上述した商品以外にも、あらゆる商品に、本発明に係る薄膜集積回路、非接触型薄膜集積回路装置を利用することができる。

本実施例では、図２７、図２８を参照して、表示装置を有する非接触型ＩＤカードの構成について説明する。

図２７（Ａ）に、本発明のＩＤカードの一形態を示す。図２７（Ａ）に示すＩＤカードは、非接触で端末装置のリーダ／ライタとデータの送受信を行う非接触型である。４２０１はカード本体であり、４２０２はカード本体４２０１に搭載されている表示装置の画素部に相当する。

図２７（Ｂ）に、図２７（Ａ）に示したカード本体４２０１に含まれるカード基板４２０４の構成を示す。カード基板４２０４には、薄膜の半導体膜で形成された薄膜集積回路４２０５と、表示装置４２０６とが貼り合わされている。薄膜集積回路４２０５と表示装置４２０６は共に別途用意された基板上において形成された後、カード基板４２０４上に転写されたものである。転写方法としては、本発明を用いて多数の薄膜集積回路装置を作製した後、小型真空ピンセットやピンを用いて、貼り付ける方法や、ＵＶ光照射法を用いて選択的に貼り付ける方法などがある。また、表示装置における画素部４２０２や駆動回路部も、本発明を用いて作製した後、貼り付けることができる。本明細書では、薄膜集積回路４２０５と表示装置４２０６とを含む、薄膜の半導体膜を用いて形成され、なおかつ形成後にカード基板に転写される部分を、薄膜部４２０７と呼ぶ。

またカード基板４２０４には単結晶の半導体基板を用いたＩＣチップ４２１１が実装されており、該ＩＣチップ４２１１には集積回路が形成されている。ＩＣチップ４２１１の実装の仕方は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。なお本明細書では、薄膜集積回路と区別するために、ＩＣチップ４２１１に形成されている集積回路を単結晶集積回路と呼ぶ。ＩＣチップ４２１１は、薄膜部４２０７と、カード基板４２０４に形成された配線４２１３を介して電気的に接続されている。

またカード基板４２０４上には、ＩＣチップ４２１１と電気的に接続されたアンテナコイル４２１６が形成されている。アンテナコイル４２１６により、端末装置との間のデータの送受信を、電磁誘導を用いて非接触で行うことができるので、非接触型のＩＤカードは接触型に比べてＩＤカードが物理的な磨耗による損傷を受けにくい。さらに非接触型のＩＤカードは、非接触にて情報の管理を行うタグ（無線タグ）としても用いることができる。非接触型のＩＤカードは、同じく非接触で情報の読み取りができるバーコードに比べて、管理可能な情報量が飛躍的に高い。また情報を読み取ることができる端末装置との間の距離を、バーコードを用いた場合に比べて長くすることができる。

なお図２７（Ｂ）では、アンテナコイル４２１６をカード基板４２０４上に形成した例を示しているが、別途作製しておいたアンテナコイル４２１６をカード基板４２０４に実装するようにしても良い。例えば銅線などをコイル状に巻き、１００μｍ程度の厚さを有する２枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイル４２１６として用いることができる。また、薄膜集積回路の中に、アンテナコイル４２１６を作りこんでおいても良い。また、図２７（Ｂ）では、１つのＩＤカードにアンテナコイル４２１６が１つだけ用いられているが、アンテナコイル４２１６が複数用いられていても良い。

なお、図２７（Ｂ）では表示装置を搭載したＩＤカードの形態を示しているが、この構成に限定されるものではなく、必ずしも表示装置を設ける必要はない。ただし、表示装置を設けることで、顔写真のデータを表示装置において表示させることができ、印刷法を用いた場合に比べて顔写真のすり替えを困難にすることができる。また顔写真以外の情報を表示することができ、ＩＤカードの高機能化を実現することができる。

なおカード基板４２０４には、可撓性を有するプラスチック基板を用いることができる。プラスチック基板としては、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。

なお、本実施例では、ＩＣチップ４２１１と薄膜集積回路装置４２０５との間の電気的な接続は、図２７（Ｂ）において示した形態に限定されない。例えば、カード基板４２０４上に形成された配線４２１３を介すのではなく、ＩＣチップ４２１１の端子と薄膜集積回路装置４２０５の端子とを異方性の導電性樹脂やハンダなどで直接接続するようにしても良い。

また図２７（Ｂ）において、薄膜集積回路装置４２０５と、カード基板４２０４に形成された配線４２１３との間の接続は、ワイヤボンディング法、ソルダーボールを用いたフリップチップ法で接続しても良いし、異方性の導電性樹脂やハンダなどで直接接続しても良いし、その他の方法を用いて接続しても良い。

次に、非接触型のＩＤカードにおける、ＩＣチップと薄膜集積回路の機能的な構成の一形態について説明する。図２８に、非接触型のＩＤカードのブロック図を示す。

４００は入力用アンテナコイルであり、４０１は出力用アンテナコイルである。また４０２は入力用インターフェースであり、４０３は出力用インターフェースである。なお各種アンテナコイルの数は、図２８に示した数に限定されない。入力用アンテナコイル４００によって、端末装置から入力された交流の電源電圧や各種信号は、入力用インターフェース４０２において復調されたり直流化されたりした後、ＣＰＵ４０４、ＲＯＭ４０５、ＲＡＭ４０６、ＥＥＰＲＯＭ４０７、コプロセッサ４０８、コントローラ４０９などの各種回路に供給される。そして上記各種回路において処理または生成された信号は、出力用インターフェース４０３において変調され、出力用アンテナコイル４０１によって端末装置に送られる。

ここで、入力用インターフェース４０２は、整流回路４２０と、復調回路４２１とが設けられている。入力用アンテナコイル４００から入力された交流の電源電圧は、整流回路４２０において整流化され、直流の電源電圧として上記各種回路に供給される。また、入力用アンテナコイル４００から入力された交流の各種信号は、復調回路４２１において復調される。そして復調されることで波形整形された各種信号は、パス４２９を通り、各種回路に供給される。

また、出力用インターフェース４０３は、変調回路４２３と、アンプ４２４とが設けられている。各種回路から出力用インターフェース４０３に入力された各種信号は、変調回路４２３において変調され、アンプ４２４において増幅または緩衝増幅された後、出力用アンテナコイル４０１から端末装置に送られる。

なお、図２８に示す各種回路は本発明の一形態を示したのに過ぎず、ＩＤカードに搭載される各種回路は上記回路に限定されない。

図２８では、ＣＰＵ４０４によって、ＩＤカードの全ての処理が制御されており、ＲＯＭ４０５には、ＣＰＵ４０４において用いられる各種プログラムが記憶されている。コプロセッサ４０８は、メインとなるＣＰＵ４０４の働きを助ける副プロセッサであり、ＲＡＭ４０６は端末装置との間の通信時のバッファとして機能する他、データ処理時の作業エリアとしても用いられる。そしてＥＥＰＲＯＭ４０７は、信号として入力されたデータを定められたアドレスに記憶する。

なお、顔写真などの画像データを、書き換え可能な状態で記憶させるならばＥＥＰＲＯＭ４０７に記憶し、書き換えが不可能な状態で記憶させるならばＲＯＭ４０５に記憶する。また別途画像データの記憶用のメモリを用意しておいても良い。

コントローラ４０９は、画像データを含む信号に表示装置４１０の仕様に合わせてデータ処理を施し、ビデオ信号として表示装置４１０に供給する。またコントローラ４０９は、入力用インターフェース４０２から入力された電源電圧や各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）等を生成し、表示装置４１０に供給する。

表示装置４１０には、表示素子が各画素に設けられた画素部４１１と、前記画素部４１１に設けられた画素を選択する走査線駆動回路４１２と、選択された画素にビデオ信号を供給する信号線駆動回路４１３とが設けられている。

なお、図２８では、非接触型としてアンテナコイルを用いた例を示したが、非接触型のＩＤカードはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信を行うようにしても良い。

図２８では、整流回路４２０、復調回路４２１、変調回路４２３などのアナログ回路を含む入力用インターフェース４０２及び出力用インターフェース４０３を、ＩＣチップ４２５に形成する。また、ＣＰＵ４０４、ＲＯＭ４０５、ＲＡＭ４０６、ＥＥＰＲＯＭ４０７、コプロセッサ４０８、コントローラ４０９などの各種回路を、薄膜集積回路４２６で形成し、薄膜部４２７に薄膜集積回路４２６及び表示装置４１０を形成したが、本構成は一例であり、本発明はこの構成に限定されない。例えばＧＰＳ（Global Positioning System）などの機能を有していても良い。表示装置４１０は画像を表示する機能を有していれば良く、アクティブ型であってもパッシブ型であっても良い。例えば、小型の液晶ディスプレイ（ＬＣＤ）や、ＥＬディスプレイ、プラズマディスプレイ等を公知の方法で作製し、本発明を用いて複数に分離し、貼り付ければよい。

なお図２８では、端末装置のリーダ／ライタから電源電圧が供給されている例について示したが、本発明はこれに限定されない。例えば、図３１に示すように、ＩＤカードに太陽電池１５０２が設けられていても良い。また、リチウム電池等の超薄型の電池を内蔵していても良い。

本実施例では、図２９、図３０を参照して、表示装置を有する接触型ＩＤカードの構成について説明する。

図２９（Ａ）に示すＩＤカードは、ＩＤカードに設けられた接続端子と端末装置のリードライタとを電気的に接続し、データの送受信を行う接触型である。

４２０１はカード本体であり、４２０２はカード本体４２０１に搭載されている表示装置の画素部、４２０３は同じくカード本体４２０１に搭載されている薄膜集積回路の接続端子に相当する。接続端子４２０３は、端末装置に備えられたリーダライタと直接接続し、端末装置とＩＤカードとの間の送受信を行うための端子である。

図２９（Ｂ）に、図２９（Ａ）に示したカード本体４２０１に含まれるカード基板４２０４の構成を示す。図２７（Ｂ）と同様に、カード基板４２０４には、薄膜の半導体膜で形成された薄膜集積回路４２０５と、表示装置４２０６とが貼り合わされている。薄膜集積回路４２０５と表示装置４２０６は共に別途用意された基板上において形成された後、カード基板４２０４上に転写されたものである。本発明を用いて多数の薄膜集積回路装置を作製した後、小型真空ピンセットやピンを用いて、貼り付ける方法や、ＵＶ光照射法を用いて選択的に貼り付ける方法などがある。本明細書では、薄膜集積回路４２０５と表示装置４２０６とが薄膜部４２０７に相当する。

図２９（Ｃ）に、図２９（Ａ）、図２９（Ｂ）に示した接続端子４２０３の拡大図を示す。また、図２９（Ｄ）に、接続端子４２０３が形成されているプリント配線基板４２０８の、図２９（Ｃ）に示した面の裏面の拡大図を示す。接続端子４２０３は、プリント配線基板４２０８上に形成されており、プリント配線基板４２０８に形成されたコンタクトホール４２０９を介して、プリント配線基板４２０８の裏面に形成された端子４２１０と電気的に接続されている。図２９（Ｃ）では、接続端子４２０３が８つ設けられている例を示しており、無論接続端子の数はこれに限定されない。

またプリント配線基板４２０８の、接続端子４２０３が形成されている面の裏面に、単結晶集積回路が形成されたＩＣチップ４２１１が設けられている。ＩＣチップ４２１１は端子４２１０と電気的に接続されている。また、プリント配線基板４２０８の、接続端子４２０３が形成されている面の裏面には、ＩＣチップ４２１１と、薄膜集積回路装置４２０５との電気的な接続を行うための端子４２１２が形成されている。

なお、図２９（Ｄ）では、ＩＣチップ４２１１と端子４２１０と端子４２１２とを、ワイヤボンディング法を用いて接続する形態を示しているが、これに限定されるものではない。ワイヤボンディング法に限らず、ソルダーボールを用いたフリップチップ法で接続しても良いし、その他の方法を用いて接続されていても良い。

そして、図２９（Ｂ）に示すようにプリント配線基板４２０８の裏面をカード基板４２０４に貼り合わせることで、端子４２１２とカード基板４２０４に形成された配線４２１３とを接続させることができる。ＩＣチップ４２１１は、配線４２１３を介して薄膜部４２０７と電気的に接続される。

図２９（Ｅ）に、プリント配線基板４２０８の裏面をカード基板４２０４に貼り合わせている様子を、断面図で示す。図２９（Ｅ）に示すように、接続端子４２０３と端子４２１０はコンタクトホール４２０９を介して電気的に接続されている。またＩＣチップ４２１１は、端子４２１０、端子４２１２と電気的に接続されている。そして、ＩＣチップ４２１１と、端子４２１０とを覆うように樹脂等を含むモールド４２１４が形成されている。端子４２１２は完全にモールド４２１４で覆わずに、少なくとも端子４２１２の一部がモールド４２１４から露出している状態にする。そして、端子４２１２と配線４２１３とを異方性の導電性樹脂４２１５で電気的に接続する。

なお接触型の場合、端末装置との間のデータの送受信を、端末装置のリーダライタと接続端子との間の電気的接点を介して行うことができるので、非接触型に比べてＩＤカードへの電力の供給が安定しており、途中で通信に支障が生じる危険性が低い。

なお、本実施例では、ＩＣチップ４２１１と薄膜集積回路装置４２０５との間の電気的な接続は、図２９（Ｂ）において示した形態に限定されない。例えば、カード基板４２０４上に形成された配線４２１３を介すのではなく、ＩＣチップ４２１１の端子と薄膜集積回路装置４２０５の端子とを異方性の導電性樹脂やハンダなどで直接接続するようにしても良い。

また、図２９（Ｂ）において、薄膜集積回路装置４２０５と、カード基板４２０４に形成された配線４２１３との間の接続は、ワイヤボンディング法、ソルダーボールを用いたフリップチップ法で接続しても良いし、異方性の導電性樹脂やハンダなどで直接接続しても良いし、その他の方法を用いて接続しても良い。

次に、接触型ＩＤカードにおける、ＩＣチップと薄膜集積回路の機能的な構成の一形態について説明する。図３０に、接触型のＩＤカードのブロック図を示す。

４３０は接続端子であり、４３１はインターフェースである。なお各種接続端子４３０の数は、図３０に示した数に限定されない。接続端子４３０から入力された電源電圧や各種信号は、インターフェース４３１において緩衝増幅された後、ＣＰＵ４３４、ＲＯＭ４３５、ＲＡＭ４３６、ＥＥＰＲＯＭ４３７、コプロセッサ４３８、コントローラ４３９などの各種回路に供給される。そして上記各種回路において処理または生成された信号は、インターフェース４３１において緩衝増幅され、端末装置に送られる。表示装置４４０には、表示素子が各画素に設けられた画素部４４１と、前記画素部４４１に設けられた画素を選択する走査線駆動回路４４２と、選択された画素にビデオ信号を供給する信号線駆動回路４４３とが設けられている。

なお、図３０に示す各種回路は一形態を示したのに過ぎず、ＩＤカードに搭載される各種回路は上記回路に限定されない。

例えば図３０では、インターフェース４３１をＩＣチップ４４５に形成する。また、ＣＰＵ４３４、ＲＯＭ４３５、ＲＡＭ４３６、ＥＥＰＲＯＭ４３７、コプロセッサ４３８、コントローラ４３９などの各種回路を、薄膜集積回路４４６で形成する。なお、より大容量のメモリが必要である場合は、ＲＯＭ４３５、ＲＡＭ４３６、ＥＥＰＲＯＭ４３７のいずれか、または全てを、ＩＣチップ４４５で形成しても良い。

なお図３０に示したＩＣチップ４４５と、薄膜集積回路４４６と、表示装置４４０の構成は一例であり、この構成に限定されない。例えばＧＰＳなどの機能を有していても良い。表示装置４４０は画像を表示する機能を有していれば良く、アクティブ型であってもパッシブ型であっても良い。例えば、小型の液晶ディスプレイ（ＬＣＤ）や、ＥＬディスプレイ、プラズマディスプレイ等を公知の方法で作製し、本発明を用いて複数に分離し、貼り付ければよい。

上述したように、その回路の特徴に合わせて、ＩＣチップとして搭載する回路と、薄膜集積回路として搭載する回路とを作り分けることで、集積回路装置全体の歩留まりを高め、コストを抑えることができる。そして、ＩＣチップのサイズを抑えつつ、ＩＤカードの高機能化を実現することができる。

なお図３０では、端末装置のリーダ／ライタから電源電圧が供給されている例について示したが、これに限定されるものではない。。例えば、図３１に示すように、ＩＤカードに太陽電池１５０２が設けられていても良い。また、リチウム電池等の超薄型の電池を内蔵していても良い。

本発明に係る薄膜集積回路の作製方法、非接触型薄膜集積回路装置並びにその作製方法は、従来のシリコンウエハに作製するＩＣチップの作製方法に比べ、製造コストを大幅に削減することができる。本発明を用いることにより、薄膜集積回路装置に用いられる薄膜集積回路、非接触型薄膜集積回路装置や、それを用いた商品等を、低コストで大量に高歩留まり、高スループットで作製することができる。また、本発明に係る薄膜集積回路の作製方法は、接触型、非接触型薄膜集積回路装置のいずれにも採用することができ、その利用範囲は極めて広い。

本発明を用いた薄膜集積回路装置の作製工程図（熱酸化シリコン基板） 本発明を用いた薄膜集積回路装置の作製工程図（熱酸化シリコン基板） 本発明に係る薄膜集積回路装置を商品に貼付する方法を説明する図 本発明を用いた薄膜集積回路装置の作製工程図（レジスト残存） 使用済み基板を再利用する場合を説明する図 平坦化処理を説明する図 本発明を用いた薄膜集積回路装置の作製工程図（折り畳みアンテナ） 本発明を用いた薄膜集積回路装置の作製工程図（折り畳みアンテナ） 本発明を用いた薄膜集積回路装置の作製工程図（サンドイッチ構造） 本発明を用いた薄膜集積回路装置の封止方法を説明する図 本発明を用いた薄膜集積回路装置の封止方法を説明する図（ラップ、封筒型） 本発明を用いた薄膜集積回路装置の封止方法を説明する図（ラップ、封筒型） 本発明に係る薄膜集積回路装置に含まれる半導体素子の作製工程図 本発明に係る薄膜集積回路装置に含まれる半導体素子の作製工程図 本発明に係る薄膜集積回路装置に含まれる半導体素子の作製工程図 本発明に係る非接触型薄膜集積回路装置を搭載した商品情報のリーディング、ライティングを示す図 生産者（製造者）、販売者、消費者との関係を示す図 本発明に係る非接触型薄膜集積回路装置の原理を説明する図 リーダ／ライタの一例を説明する図 本発明に係る薄膜集積回路装置を有する商品の一例を説明する図 本発明に係る薄膜集積回路装置を有する商品の一例を説明する図 本発明を用いた薄膜集積回路装置の作製工程図（ＳＩＭＯＸ基板） 本発明を用いた薄膜集積回路装置の作製工程図（ＳＩＭＯＸ基板） 本発明を用いた薄膜集積回路装置の作製工程図（選択的ＵＶ光照射） 本発明に用いられる線状レーザー照射装置の概略図 本発明に用いられる減圧ＣＶＤ装置の概略図 本発明を用いた非接触型ＩＤカードの外観と内部構造を示す図 本発明を用いた非接触型ＩＤカードの構成を示すブロック図 本発明を用いた接触型ＩＤカードの外観と内部構造を示す図 本発明を用いた接触型ＩＤカードの構成を示すブロック図 太陽電池が搭載されたＩＤカードの外観図 本発明に係る非接触型薄膜集積回路装置の回路図 本発明に係る非接触型薄膜集積回路装置のアンテナ回路図及び電源回路図 本発明を用いた薄膜集積回路装置の作製工程図（トレー利用） 本発明を用いた薄膜集積回路装置の作製工程図（トレー兼基板利用）

符号の説明

４１：熱酸化シリコン基板
４３：剥離層
４４：下地膜
４２、２５、８７：薄膜集積回路
４８、６８、２０、１１２：アンテナ
５０、６６、２２０１：薄膜集積回路装置
５１、８１：仮接着剤
５２、５５、７６：ジグ
１５、２２１５：ＩＤラベル
４９、１１６：保護膜
１０：商品
１６、１３６：リーダ／ライタ
６０３：ＳＩＭＯＸ基板
７０３：トレー
７０４：トレー兼基板

Claims (11)

1. 表面が酸化された半導体基板上に剥離層を形成し、
   前記剥離層上に下地膜を介して複数の薄膜集積回路装置を形成し、
   前記複数の薄膜集積回路装置の境界に溝を形成し、
   前記複数の薄膜集積回路装置の上方に、複数の突起部を有するジグの当該突起部を、前記薄膜集積回路装置毎に一時的に接着し、
   前記溝にフッ化ハロゲンを含む気体又は液体を導入し、前記剥離層を除去することによって、前記複数の薄膜集積回路装置を分離し、
   前記複数の薄膜集積回路装置に接着された前記ジグを取り外すことを特徴とする薄膜集積回路装置の作製方法。
2. 請求項１において、
   前記剥離層は、シリコンを主成分として含むことを特徴とする薄膜集積回路装置の作製方法。
3. 上部の単結晶シリコン層、酸化珪素又は窒化珪素を含む層及び下部の単結晶シリコン層を含むＳＯＩ基板を用いて複数の薄膜集積回路装置を形成し、
   前記複数の薄膜集積回路装置の境界に溝を形成し、
   前記複数の薄膜集積回路装置の上方に、複数の突起部を有するジグの当該突起部を、前記薄膜集積回路装置毎に一時的に接着し、
   前記溝にフッ化ハロゲンを含む気体又は液体を導入し、前記下部の単結晶シリコン層の少なくとも薄膜集積回路装置側の表面をエッチングすることによって、前記複数の薄膜集積回路装置を分離し、
   前記複数の薄膜集積回路装置に接着された前記ジグを取り外すことを特徴とする薄膜集積回路装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記ジグの接着は、ＵＶ光によって接着力が低下又は喪失する接着剤を用いて行なうことを特徴とする薄膜集積回路装置の作製方法。
5. 請求項１乃至４のいずれか一項において、
   前記溝は、線状レーザースクライブ、ダイシング又は絶縁膜をマスクとするエッチングにより形成することを特徴とする薄膜集積回路装置の作製方法。
6. 請求項１乃至５のいずれか一項において、
   前記複数の薄膜集積回路装置上に耐熱性を有する絶縁膜又はテープを形成することを特徴とする薄膜集積回路装置の作製方法。
7. 請求項６において、
   前記耐熱性を有する絶縁膜は、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料からなることを特徴とする薄膜集積回路装置の作製方法。
8. 請求項１乃至７のいずれか一項において、
   前記フッ化ハロゲンは、ＣｌＦ_３（三フッ化塩素）であることを特徴とする薄膜集積回路装置の作製方法。
9. 請求項１乃至８のいずれか一項において、
   前記分離された薄膜集積回路装置の周囲にアンテナを形成することを特徴とする薄膜集積回路装置の作製方法。
10. 請求項１１において、
    前記アンテナは、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ又はＴｉを含むことを特徴とする薄膜集積回路装置の作製方法。
11. 請求項９又は１０において、
    前記アンテナは、可撓性を有する基体上に形成することを特徴とする薄膜集積回路装置の作製方法。

Images