JP4942998B2

JP4942998B2 - 半導体装置及び半導体装置の作製方法

Info

Publication number: JP4942998B2
Application number: JP2005370476A
Authority: JP
Inventors: 清加藤; 芳隆守屋
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-12-24
Filing date: 2005-12-22
Publication date: 2012-05-30
Anticipated expiration: 2025-12-22
Also published as: JP2006203187A

Description

本発明は、非接触で情報の送受信が可能である半導体装置に関する。

近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、ＲＦＩＤタグ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。

一般的に、現在実用化されているＲＦＩＤタグの多くは、例えば、図４（Ａ）に示すように基板７０上にトランジスタ等の素子から構成される回路を有する素子形成層７２（ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナ７１とを有している。これらの、半導体装置は、電磁波を用いてリーダ／ライタとの間の通信を行うことができる。具体的には、リーダ／ライタから発せられる電磁波によりアンテナコイルを通る磁界が変化し、それによって生じる誘導起電力を用いて、素子形成層を動作させる。また、素子形成層から出力された信号を用いてアンテナに負荷変調を与えることで、リーダ／ライタに信号を送ることができる。

ところで、素子形成層７２においては、素子形成層に設けられた複数の機能回路に十分な電源の供給を行うために電源配線や接地配線等が複数の機能回路の周りを囲むように設けられている。具体的には、図４（Ｂ）に示すように、電源配線７３や接地配線７４等の配線が電源回路７５および機能回路７６、７７等を囲むように配置され、環状となっている。

しかしながら、非接触で情報の送受信を行う半導体装置において、素子形成層７２に設けられる配線等の形状によっては、電磁誘導を利用する場合に問題が生じる恐れがある。例えば、図４（Ｂ）に示すように電源配線や接地配線等の配線が環状である場合、電源配線や接地配線等に囲まれた領域で磁界が変化すると、これらの配線には磁界の変化を打ち消すように電流（渦電流）が発生する。具体的には、図５（Ａ）に示すように、例えば、半導体装置にリーダ／ライタから電磁波が送られてきた場合（ここでは基板７０の上方から下方に向かって磁界が生じた場合）、アンテナ７１を介して素子形成層７２に電源電圧を発生するが、その一方で、素子形成層７２における環状の電源配線７３や接地配線７４にも、当該磁界の変化を打ち消すように電流７８が発生し、基板の下方から上方に向かう磁界が発生する（図５（Ｂ））。

その結果、リーダ／ライタから送られてくる電磁波が減少することによって通信距離が低減したり、配線等に生じる電流により素子形成層にジュール熱が発生し電磁エネルギーの一部が熱エネルギーとして消費され、素子形成層が発熱するといった問題等が生じる。特に、コイル状に設けられたアンテナと重なるように素子形成層が設けられている場合には、この問題はより顕著になる。

上記の実情を鑑み、本発明は、リーダ／ライタから送られてくる電磁波の減少を防ぎ、また磁界の変化に伴う素子形成層の発熱を防止することが可能である半導体装置を提供することを目的とする。

上記課題を解決するために、本発明では以下の手段を講ずる。

本発明の半導体装置は、基板上に設けられた素子形成層と、素子形成層に接続されたアンテナとを有し、素子形成層は電源配線および接地配線とを有し、電源配線および接地配線が非環状であることを特徴としている。なお、本発明における環状とは、円状だけではなく楕円状や四角形状等も含み、配線の端点同士が接続しているかまたは配線があるものを囲むように１周囲以上設けてある形状も含まれる。つまり、円状や四角形状の配線はもちろん、らせん状やコイル状に配置されている配線も含まれる。また、立体的（３次元）において上記形状をなしている場合も含まれる。そして、環状以外の形状を非環状という。

また、本発明の半導体装置の他の構成として、基板上に設けられた素子形成層と、素子形成層に接続されたアンテナとを有し、素子形成層とアンテナとは少なくとも一部が重なるように設けられ、素子形成層は電源配線および接地配線とを有し、電源配線および接地配線は非環状であることを特徴としている。また、アンテナは、素子形成層の上方に設けてもよいし下方に設けてもよい。

また、上記構成において、本発明は電源配線や接地配線等の配線を、コの字型形状や櫛形形状や十字状等に設けることができる。

また、本発明の半導体装置の他の構成として、基板上に設けられた半導体膜と、半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、ゲート電極上に設けられた絶縁膜と、絶縁膜上に設けられ且つ半導体膜のソースまたはドレイン領域に接続されたソースまたはドレイン電極と、ソースまたはドレイン電極に電気的に接続された電源配線や接地配線等の配線と、配線に電気的に接続されたアンテナとを有し、配線は非環状であることを特徴としている。

また、本発明の半導体装置の他の構成として、基板上に設けられた半導体膜と、半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、ゲート電極上に設けられた絶縁膜と、絶縁膜上に設けられ且つ半導体膜のソースまたはドレイン領域に接続されたソースまたはドレイン電極と、ソースまたはドレイン電極の上方に設けられ且つソースまたはドレイン電極と電気的に接続された電源配線や接地配線等の配線と、半導体膜と少なくとも一部が重なって配置され且つ配線に電気的に接続されたアンテナとを有し、配線は非環状であることを特徴としている。

電源配線や接地配線等の配線を非環状で設けることによって、磁界の変化に伴い電源配線や接地配線等の配線に発生する電流を抑制し、リーダ／ライタから送られてくる電磁波が減少することを防止することができる。また、磁界の変化に伴い電源配線や接地配線で発生する電流を抑制することによって、素子形成層の発熱を防止することができる。特にコイル状に設けられたアンテナと重なるように素子形成層が配置する場合に効果的となる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。

（実施の形態１）
本発明の半導体装置の一構成例に関して図面を用いて以下に説明する。なお、図１（Ａ）は半導体装置の上面図を表し、図１（Ｂ）は半導体装置における素子形成層の模式図を表している。

図１（Ａ）に示すように、本実施の形態で示す半導体装置は、基板２０上に、素子形成層２２とアンテナ２１が設けられている。素子形成層２２とアンテナ２１はどのように配置してもよいが、半導体装置の小型化を考慮して素子形成層２２とアンテナ２１とが重なるように設けることが好ましい。また、アンテナ２１をコイル状で設ける場合には、素子形成層２２は、アンテナ２１の端部と重なるように配置することが好ましい。これは、アンテナ２１の中心に素子形成層２２が配置されることによって、アンテナ２１を通る電磁波が減少することを防ぐためである。

基板２０は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス等の金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。他にも、ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板を用いてもよい。

素子形成層２２は、少なくともトランジスタおよび配線とを有している。当該トランジスタにより、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、記憶回路またはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、素子形成層２２におけるトランジスタは、ガラス基板等に薄膜トランジスタ（ＴＦＴ）を設けてもよいし、基板としてＳｉ等の半導体基板やＳＯＩ基板等を用い当該基板をチャネル部として利用する電界効果トランジスタ（ＦＥＴ）を設けてもよいし、有機ＴＦＴで設けてもよい。

アンテナ２１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等の導電物質で形成されている。また、アンテナ２１は、素子形成層２２と共に形成してもよいし、素子形成層２２とは別個に形成し、後に素子形成層２２に電気的に接続するように貼り合わせることによって設けてもよい。

次に、図１（Ｂ）を用いて半導体装置における素子形成層２２のより具体的な構成を説明する。

素子形成層２２は、アンテナ２１と接続しており、電源配線２３、接地配線２４、電源回路２５、機能回路２６、２７等を有している。アンテナ２１の端部は、それぞれ電源回路２５と接地配線２４に接続されており、リーダ／ライタから発せられる電磁波によってアンテナ２１を通る磁界が変化し、その変化により生じる誘導起電力により電源回路２５に交流電圧が供給される。電源回路２５は、アンテナから供給された交流電圧を整流して平滑化し電源電圧を生成する。また、電源配線２３は電源回路２５と接続しており、電源回路２５から電源配線２３に電源電圧が供給される。そして、機能回路２６、２７は、電源配線２３および接地配線２４に接続しており、そこから電源電圧が供給されることによって機能回路２６、２７が動作する。なお、機能回路としては、クロック発生回路、データ復調／変調回路、各種回路を制御する制御回路、記憶回路等が含まれる。

また、本実施の形態では、電源配線２３および接地配線２４を非環状とする。つまり、従来のように機能回路等を囲むように環状に設けていた電源配線や接地配線等（図４（Ｂ）参照）を環状にならないように設ける。例えば、図１（Ｂ）に示すように、電源配線２３および接地配線２４を機能回路等を一周させて囲うように設けるのではなく、コの字の形状に設けることによって非環状とすることができる。

なお、ここでいう環状とは、円状だけではなく楕円状や四角形状も含み、配線の端点同士が接続しているかまたは配線があるものを囲むように１周囲以上設けてある形状も含まれる。つまり、円状や四角形状の配線はもちろん、コイル状に配置されている場合も含む。また、立体的（３次元）において上記形状をなしている場合も含まれる。なお、ここでは、上記環状以外の形状を非環状と記す。

このように、電源配線や接地配線等の配線を非環状とすることによって、磁界の変化による電源配線や接地配線等に生じる電流を抑制し、リーダ／ライタから送られてくる電磁波の減少を防止することができる。また、当該電流による素子形成層の発熱も防止することが可能となる。また、本実施の形態で示したように、コイル状に設けられたアンテナと素子形成層とを重ねて配置する場合（コイル状のアンテナの内側に素子形成層を設ける場合）には、素子形成層における電源配線や接地配線等を非環状とすることによって、リーダ／ライタから送られてくる電磁波の減少を防止することができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なる半導体装置の一構成例に関して図面を用いて説明する。

上記実施の形態では、機能回路等を囲むように環状に設けられた電源配線や接地配線等の配線の一部分を切り取るようにコの字型にする例を示したが、これに限られず、外部からの磁界の変化に対して影響を受けにくい形状であれば、電源配線や接地配線等の配線をどのように配置してもよい。以下に、上記実施の形態で示した構造以外の具体例に関して図面に示す。

図２では、電源配線２３や接地配線２４が電源回路２５や各機能回路２６、２７間を通るように設けられている。図２（Ａ）では、電源配線２３や接地配線２４を環状にせずに交互に折れ曲がった形状で設けることにより電源回路２５および各機能回路２６、２７を囲むように配置している。

また、図２（Ｂ）に示すように、電源配線２３および接地配線２４をそれぞれ櫛形に設け、左右から組み合わせることによって配線を設けることも可能である。このように、電源配線２３や接地配線２４等を櫛形に設けることによって、電源回路２５や機能回路２６、２７の周囲に電源配線２３や接地配線２４を配置することができるため、電源回路２５や機能回路２６、２７等に十分な電圧の供給を行うことができる。

このように電源配線２３や接地配線２４を非環状で配置することによって、磁界の変化による電源配線２３や接地配線２４等に生じる電流を防止することができる。

また、電源配線２３や接地配線２４等の配線は図２に示した構成に限られない。例えば、図３に示すように電源配線２３と接地配線２４の一方または両方（ここでは、接地配線２４）を十字形状に設けてもよい。そして、十字形状に設けられた配線の周辺に電源回路２５や機能回路２６〜２８を設けることができる。

上記実施の形態に示した形状の他にも、例えば電源配線２３や接地配線２４等の配線を階段形等のジグザグ形状、Ｖ字型、まんじ（卍）等の形状とすることも可能である。このように、素子形成層２２において、電源配線２３や接地配線２４等の配線を環状でない形状であればどのように設けてもよく、実施者が適宜選択して、十分に電源回路や機能回路等に電圧の供給を行えるようにすればよい。

以上のように、電源配線や接地配線等の配線を非環状とすることによって、磁界の変化による電源配線や接地配線等に生じる電流を抑制し、リーダ／ライタから送られてくる電磁波の減少を防止することができる。また、当該電流による素子形成層の発熱も防止することが可能となる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、本発明の半導体装置の作製方法の一例について、図面を参照して説明する。具体的には、素子形成層におけるトランジスタとして薄膜トランジスタ（ＴＦＴ）を用い、支持基板上にＴＦＴを設けた後に支持基板からＴＦＴを分離する剥離法により半導体装置を作製する例を示す。

まず、基板７０１の一表面に、剥離層７０２を形成する（図６（Ａ））。基板７０１は、ガラス基板、石英基板、ステンレス基板等の金属基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２を形成してもよい。

剥離層７０２は、金属膜と当該金属酸化膜により形成されている。金属膜は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。金属酸化膜は、金属膜に酸素雰囲気下でプラズマ処理を行うか、金属膜に酸素雰囲気下で熱処理を行うことによって金属膜の表面に形成する。なお、金属酸化膜の他にも金属酸化窒化物を用いてもよい。

金属膜が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。そして、金属膜の表面に、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

また、剥離層７０２として、基板７０１上に金属膜を形成した後に、酸素雰囲気下で上記金属膜の材料をターゲットとして、スパッタ法により金属酸化膜を形成してもよい。この場合、金属膜と金属酸化膜を別の金属元素を用いて形成することもできる。なお、基板７０１上に、直接金属酸化膜を形成しこれを剥離層７０２として用いてもよい。

次に、剥離層７０２を覆うように、下地となる絶縁膜７０３を形成する。絶縁膜７０３は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。

次に、絶縁膜７０３上に、非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する。非晶質半導体膜７０４は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体膜７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０６〜７１０を形成する（図６（Ｂ））。なお、剥離層７０２、絶縁膜７０３および非晶質半導体膜７０４は、連続して形成することができる。

結晶質半導体膜７０６〜７１０の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いることによって結晶質半導体膜７０６〜７１０を形成する。

レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶を使ったレーザを用いる。特に、連続発振のレーザの基本波、及び当該基本波の第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。なお連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射するようにしてもよいし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射するようにしてもよい。複数のレーザ光を照射することにより、エネルギーを補うことができる。またパルス発振型のレーザであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルス発振のレーザを使用することができる。このようなレーザとして、発振周波数が１０ＭＨｚ以上のパルス発振のレーザ光を用いてもよい。

また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。

次に、結晶質半導体膜７０６〜７１０を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。

次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｄ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電膜（ゲート電極とよぶことがある）７１６〜７２５を形成する。また、導電膜７１６〜７２５と同一の層に電源配線や接地配線等の配線を形成してもよい。この場合、導電膜７１６〜７２５と同時に同じ材料を用いて設けることができる。なお、電源配線や接地配線の配線は上記実施の形態で示したように非環状で設ける。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。

次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。

次に、ゲート絶縁膜７０５と導電膜７１６〜７２５を覆うように、絶縁膜を形成する。絶縁膜は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜７１６〜７２５の側面に接する絶縁膜（サイドウォールともよばれる）７３９〜７４３を形成する（図６（Ｃ））。また、絶縁膜７３９〜７４３の作製と同時に、絶縁膜７０５がエッチングされた絶縁膜７３４〜７３８を形成する。絶縁膜７３９〜７４３は、後にＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁膜７３９〜７４３をマスクとして用いて、結晶質半導体膜７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。

なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、当該ゲート電極をテーパー状にエッチングしたりゲート電極に異方性エッチング等を行って、当該ゲート電極を構成する下層の導電膜をマスクとして用いる手法と、サイドウォールの絶縁膜をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造となっているが、この構造は、ゲート電極をテーパー状にエッチングしたりゲート電極に異方性エッチングを行うために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来ない場合がある。一方、後者のサイドウォールの絶縁膜をマスクとして用いる手法は、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。

続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁膜を単層又は積層して形成する（図７（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁膜は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサン系の材料とは、例えば、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁膜が３層構造の場合、１層目の絶縁膜７４９として酸化珪素を含む膜を形成し、２層目の絶縁膜７５０として樹脂を含む膜を形成し、３層目の絶縁膜７５１として窒化珪素を含む膜を形成するとよい。

なお、絶縁膜７４９〜７５１を形成する前、又は絶縁膜７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、フォトリソグラフィ法により絶縁膜７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソースドレイン配線として機能する導電膜７５２〜７６１を形成する。また、この時、ソースドレイン配線として機能する導電膜７５２〜７６１と同一の層に電源配線や接地配線等の配線を形成してもよい。この場合、導電膜７５２〜７６１と同時に同じ材料を用いて設けることができる。なお、電源配線や接地配線の配線は上記実施の形態で示したように非環状で設ける。

導電膜７５２〜７６１は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７５２〜７６１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜７５２〜７６１を覆うように、絶縁膜７６２を形成する（図７（Ｂ））。絶縁膜７６２は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法により絶縁膜７６２をエッチングして、導電膜７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成する。導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜７６３〜７６５を形成する。なお、導電膜７６３〜７６５は、記憶素子が含む一対の導電膜のうちの一方の導電膜となる。従って、好適には、導電膜７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電膜７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。なお、導電膜７６３〜７６５と同一の層に電源配線や接地配線等を設けてもよい。この場合、導電膜７６３〜７６５と同時に同じ材料を用いて設けることができる。また、電源配線や接地配線は上記実施の形態で示したように非環状で設ける。

次に、導電膜７６３〜７６５を覆うように、絶縁膜７６６を形成する。絶縁膜７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁膜７６６をエッチングして、導電膜７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。

次に、導電膜７６５に接し、アンテナとして機能する導電膜７８６を形成する（図８（Ａ））。導電膜７８６は、公知の手段（プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法）を用いて、導電性材料により形成する。好ましくは、導電膜７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。ここでは、導電膜７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。なお、導電膜７８６と同一の層に電源配線や接地配線等を設けてもよい。この場合、導電膜７８６と同時に同じ材料を用いて設けることができる。また、電源配線や接地配線は上記実施の形態で示したように非環状で設ける。

次に、導電膜７６３、７６４に接するように有機化合物層７８７を形成する（図８（Ｂ））。有機化合物層７８７は、公知の手段（液滴吐出法や蒸着法等）により形成する。続いて、有機化合物層７８７に接するように、導電膜７７１を形成する。導電膜７７１は、公知の手段（スパッタリング法や蒸着法）により形成する。

また、導電膜７７１の形成と同時に電源配線や接地配線等を設けてもよい。電源配線や接地配線は上記実施の形態で示したように非環状で設ける。このように、電源配線や接地配線等は、導電膜７１６〜７２５と同一の層、導電膜７５２〜７６１と同一の層、導電膜７６３〜７６５と同一の層、導電膜７８６と同一の層または導電膜７７１と同一の層等どこに設けてもよく実施者が適宜選択することができる。また、電源配線と接地配線をそれぞれ異なる層に設けることも可能である。さらに、素子形成層を多層に形成することによって、電源配線や接地配線を薄膜トランジスタの上方に設け、素子形成層の小型化を達成することができる。

以上の工程を経て、導電膜７６３、有機化合物層７８７及び導電膜７７１の積層体からなる記憶素子部７８９と、導電膜７６４、有機化合物層７８７及び導電膜７７１の積層体からなる記憶素子部７９０が完成する。

なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電膜７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。また、アンテナとして機能する導電膜７８６は、導電膜７１６〜７２５と同一の層、導電膜７５２〜７６１と同一の層、導電膜７６３〜７６５と同一の層または導電膜７７１と同一の層に設けることも可能である。また、アンテナは、アンテナとして機能する導電膜７８６を直接形成せずに、別の基板に別途設けた導電膜と導電膜７６５とを導電性微粒子等を含む接着剤を用いて貼り合わせることによって設けることも可能である。この場合は、有機化合物層７８７を設けた後であってもアンテナを形成することができる。

なお、ここでは、記憶素子部７８９、７９０として、有機化合物材料を用いた例を示したが、これに限られない。例えば、結晶状態と非晶質状態の間で可逆的に変化する材料や第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料等の相変化材料を用いることができる。また、非晶質状態から結晶状態にのみ変化する材料を用いることも可能である。

結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム（Ｇｅ）、テルル（Ｔｅ）、アンチモン（Ｓｂ）、硫黄（Ｓ）、酸化テルル（ＴｅＯｘ）、Ｓｎ（スズ）、金（Ａｕ）、ガリウム（Ｇａ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、Ｃｏ（コバルト）及び銀（Ａｇ）から選択された複数を有する材料であり、例えば、Ｇｅ−Ｔｅ−Ｓｂ−Ｓ、Ｔｅ−ＴｅＯ_２−Ｇｅ−Ｓｎ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｇｅ−Ｔｅ−Ｓｎ、Ｓｎ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ、Ｇａ−Ｓｅ−Ｔｅ、Ｇａ−Ｓｅ−Ｔｅ−Ｇｅ、Ｉｎ−Ｓｅ、Ｉｎ−Ｓｅ−Ｔｌ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｅ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ系材料が挙げられる。また、第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料とは、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びテルル（Ｔｅ）から選択された複数を有する材料であり、例えば、Ｔｅ−ＴｅＯ_２、Ｔｅ−ＴｅＯ_２−Ｐｄ、Ｓｂ_２Ｓｅ_３／Ｂｉ_２Ｔｅ_３が挙げられる。この材料の場合、相変化は２つの異なる結晶状態の間で行われる。また、非晶質状態から結晶状態にのみ変化する材料とは、テルル（Ｔｅ）、酸化テルル（ＴｅＯｘ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びビスマス（Ｂｉ）から選択された複数を有する材料であり、例えば、Ａｇ−Ｚｎ、Ｃｕ−Ａｌ−Ｎｉ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｂ−Ｓｅ、Ｉｎ−Ｓｂ−Ｔｅが挙げられる。

次に、記憶素子部７８９、７９０、アンテナとして機能する導電膜７８６を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、保護膜として機能する絶縁膜７７２を形成する。絶縁膜７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成し、好ましくはエポキシ樹脂により形成する。

次に、薄膜トランジスタ７４４〜７４８、記憶素子部７８９、７９０等を含む素子形成層７９１を基板７０１から剥離する。ここでは、レーザ光（例えばＵＶ光）を照射することによって開口部７７３、７７４を形成後（図９（Ａ））、物理的な力を用いて基板７０１から素子形成層７９１を剥離することができる。また、基板７０１から素子形成層７９１を剥離する前に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。そうすると、素子形成層７９１は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層７０２の除去に要する処理時間を短縮することが可能となる。

また、素子形成層７９１が剥離された基板７０１は、コストの削減のために、再利用することが好ましい。また、絶縁膜７７２は、剥離層７０２を除去した後に、素子形成層７９１が飛散しないように形成したものである。素子形成層７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、素子形成層７９１上に絶縁膜７７２を形成することで、素子形成層７９１に重みが付き、基板７０１からの飛散を防止することができる。また、素子形成層７９１単体では薄くて軽いが、絶縁膜７７２を形成することで、基板７０１から剥離した素子形成層７９１が応力等により巻かれた形状になることがなく、ある程度の強度を確保することができる。

次に、素子形成層７９１の一方の面を、第１のシート材７７５に接着させて基板７０１から完全に剥離する（図１０（Ａ））。剥離層７０２を全て除去せず一部を残した場合には、物理的手段を用いて基板７０１から素子形成層７９１を剥離する。続いて、素子形成層７９１の他方の面に、第２のシート材７７６を設け、その後加熱処理と加圧処理の一方または両方を行って、第２のシート材７７６を貼り合わせる。また、第２のシート材７７６を設けると同時または設けた後に第１のシート材７７５を剥離し、代わりに第３のシート材７７７を設ける。そして、加熱処理と加圧処理の一方または両方を行って、第３のシート材７７７を貼り合わせる。そうすると、第２のシート材７７６と第３のシート材７７７により封止された半導体装置が完成する（図１０（Ｂ））。

なお、第１のシート材７７５と第２のシート材７７６によって封止を行っても良いが、基板７０１から素子形成層７９１を剥離するためのシート材と素子形成層７９１を封止するためのシート材に異なるシート材を用いる場合には、上述したように、第２のシート材７７６と第３のシート材７７７で素子形成層７９１を封止する。これは、例えば、基板７０１から素子形成層７９１を剥離する際に、第１のシート材７７５が素子形成層７９１のみならず基板７０１への接着が懸念される場合等、粘着力が弱いシート材を利用したいときに有効となる。

封止に用いる第２のシート材７７６、第３のシート材７７７として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルム等を利用することができる。また、フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第２のシート材７７６と第３のシート材７７７の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層させたシート材を利用することができる。

また、第２のシート材７７６、第３のシート材７７７として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したりすることによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態４）
本実施の形態では、本発明の半導体装置を非接触でデータの送受信が可能であるＲＦＩＤタグとして利用した場合に関して図１１を用いて説明する。

ＲＦＩＤタグ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６、アンテナ８７とを有している（図１１（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。

リーダ／ライタ８８から電磁波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。データ復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。より具体的には、制御回路８５は、例えばデータ復調回路８３によって復調された信号を解読する命令解析部や解読された信号をチェックするＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｈｅｃｋ）回路、記憶回路８６を制御するメモリコントローラ等を含んでいる。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５からデータ変調回路８４にデータが送られ、データ変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電磁波で受け取ることにより、結果的にデータを読み取ることが可能となる

また、上記回路の周辺に電源配線や接地配線等の配線が設けられており、電源配線や接地配線等の配線は上記実施の形態で示したように非環状で設けられている。なお、ＲＦＩＤタグは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

また、ＲＦＩＤタグは、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリ）を搭載して電磁波と電源（バッテリ）により各回路に電源電圧を供給するタイプとしてもよい。

本発明の半導体装置をＲＦＩＤタグ等に利用した場合、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。ＲＦＩＤタグは、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、ＲＦＩＤタグを樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、ＲＦＩＤタグは、入退室管理システムや精算システムといった、システムの運用に活用することができる。

次に、半導体装置をＲＦＩＤタグとして実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤタグ３２３が設けられる（図１１（Ｂ））。品物３２２が含むＲＦＩＤタグ３２３にリーダ／ライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２４と、商品３２６に設けられたＲＦＩＤタグ３２５を用いて、該商品３２６の検品を行うことができる（図１１（Ｃ））。このように、システムにＲＦＩＤタグを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

（実施の形態５）
本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１２を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１２（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１２（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１２（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１２（Ｄ）参照）。書籍類とは、書物、本等を指す（図１２（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１２（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１２（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１２（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤタグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。また、後に光学的作用を加えて書き込み（追記）をする場合には、チップに設けられた記憶素子の部分に光が照射できるように透明な材料で形成しておくことが好ましい。さらに、一度書き込んだデータの書き換えが不可能である記憶素子を用いることによって、効果的に偽造を防止することが可能となる。また、ユーザーが商品を購入した後のプライバシー等の問題についても、ＲＦＩＤタグに設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤタグを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。

以上のように、本発明の半導体装置はどのようなものにでも設けて使用することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

本発明の半導体装置の一構成例を示す図。本発明の半導体装置の一構成例を示す図。本発明の半導体装置の一構成例を示す図。従来の半導体装置の一構成例を示す図。従来の半導体装置の一構成例を示す図。本発明の半導体装置の作製方法の一構成例を示す図。本発明の半導体装置の作製方法の一構成例を示す図。本発明の半導体装置の作製方法の一構成例を示す図。本発明の半導体装置の作製方法の一構成例を示す図。本発明の半導体装置の作製方法の一構成例を示す図。本発明の半導体装置の使用形態を示す図。本発明の半導体装置の使用形態を示す図。

符号の説明

２０基板
２１アンテナ
２２素子形成層
２３電源配線
２４接地配線
２５電源回路
２６機能回路
２７機能回路
２８機能回路
７０基板
７１アンテナ
７２素子形成層
７３電源配線
７４接地配線
７５電源回路
７６機能回路
７７機能回路
７８電流
７０１基板
７０２剥離層
７０３絶縁膜
７０４非晶質半導体膜
７０５絶縁膜
７０６結晶質半導体膜
７０７結晶質半導体膜
７０８結晶質半導体膜
７０９結晶質半導体膜
７１０結晶質半導体膜
７１１Ｎ型不純物領域
７１２Ｐ型不純物領域
７１３Ｎ型不純物領域
７１４Ｎ型不純物領域
７１５Ｎ型不純物領域
７１６導電膜
７１７導電膜
７１８導電膜
７１９導電膜
７２０導電膜
７２１導電膜
７２２導電膜
７２３導電膜
７２４導電膜
７２５導電膜
７２６Ｎ型不純物領域
７２７Ｎ型不純物領域
７２８Ｎ型不純物領域
７２９Ｎ型不純物領域
７３０Ｎ型不純物領域
７３１Ｎ型不純物領域
７３２Ｎ型不純物領域
７３３Ｎ型不純物領域
７３４絶縁膜
７３５絶縁膜
７３６絶縁膜
７３７絶縁膜
７３８絶縁膜
７３９絶縁膜
７４０絶縁膜
７４１絶縁膜
７４２絶縁膜
７４３絶縁膜
７４４薄膜トランジスタ
７４５薄膜トランジスタ
７４６薄膜トランジスタ
７４７薄膜トランジスタ
７４８薄膜トランジスタ
７４９絶縁膜
７５０絶縁膜
７５１絶縁膜
７５２導電膜
７５３導電膜
７５４導電膜
７５５導電膜
７５６導電膜
７５７導電膜
７５８導電膜
７５９導電膜
７６０導電膜
７６１導電膜
７６２絶縁膜
７６３導電膜
７６４導電膜
７６５導電膜
７６６絶縁膜
７６７コンタクトホール
７６８コンタクトホール
７６９コンタクトホール
７７１導電膜
７７２絶縁膜
７７３開口部
７７４開口部
７８０チャネル形成領域
７８１チャネル形成領域
７８２チャネル形成領域
７８３チャネル形成領域
７８４チャネル形成領域
７８５Ｐ型不純物領域
７８６導電膜
７８７有機化合物層
７８９記憶素子部
７９０記憶素子部
７９１素子形成層
７７５第１のシート材
７７６第２のシート材
７７７第３のシート材
８０ＲＦＩＤタグ
８１電源回路
８２クロック発生回路
８３データ復調回路
８４データ変調回路
８５制御回路
８６記憶回路
８７アンテナ
８８リーダ／ライタ
３２１表示部
３２０リーダ／ライタ
３２２品物
３２３ＲＦＩＤタグ
３２６商品
３２４リーダ／ライタ
３２５ＲＦＩＤタグ

Claims

基板上に設けられた素子形成層と、前記素子形成層に電気的に接続されたアンテナとを有し、
前記素子形成層と前記アンテナとは少なくとも一部が重なるように設けられ、
前記素子形成層は、複数のトランジスタを有し、
前記複数のトランジスタを用いて、電源回路及び機能回路を構成し、
前記電源回路と、前記機能回路との間で十字形状となるように、接地配線が設けられ、
前記電源回路と、前記機能回路とを囲んでコの字形状となるように、電源配線が設けられたことを特徴とする半導体装置。
基板上に設けられた素子形成層と、前記素子形成層に電気的に接続されたアンテナとを有し、
前記素子形成層と前記アンテナとは少なくとも一部が重なるように設けられ、
前記素子形成層は、複数のトランジスタを有し、
前記複数のトランジスタのソース電極又はドレイン電極の一方と電気的に接続される導電膜とを有し、
前記複数のトランジスタを用いて、電源回路及び機能回路を構成し、
前記電源回路と、前記機能回路との間で十字形状となるように、接地配線が設けられ、
前記電源回路と、前記機能回路とを囲んでコの字形状となるように、電源配線が設けられ、
前記接地配線及び前記電源配線は、前記導電膜と同一層に設けられたことを特徴とする半導体装置。
基板上に設けられた素子形成層と、前記素子形成層に電気的に接続されたアンテナとを有し、
前記素子形成層と前記アンテナとは少なくとも一部が重なるように設けられ、
前記素子形成層は、複数のトランジスタを有し、
前記複数のトランジスタのソース電極又はドレイン電極の一方と電気的に接続される導電膜とを有し、
前記複数のトランジスタを用いて、電源回路及び第１乃至第３の機能回路を構成し、
前記電源回路と前記第１の機能回路との間、前記電源回路と前記第２の機能回路との間、前記第１の機能回路と前記第３の機能回路との間、及び前記第２の機能回路と前記第３の機能回路との間で十字形状となるように、接地配線が設けられ、
前記電源回路と、前記第１の機能回路と、前記第３の機能回路と、前記第２の機能回路とを順に囲んでコの字形状となるように、電源配線が設けられ、
前記接地配線及び前記電源配線は、前記導電膜と同一層に設けられたことを特徴とする半導体装置。
請求項１乃至３のいずれか一において、
前記電源回路から前記電源配線に電源電圧が供給されるように、前記電源回路と前記電源配線とは電気的に接続していることを特徴とする半導体装置。
基板上に設けられた素子形成層と、前記素子形成層に電気的に接続されたアンテナとを有し、
前記素子形成層と前記アンテナとは少なくとも一部が重なるように設けられ、
前記素子形成層は、複数のトランジスタと、記憶素子部とを有し、
前記記憶素子部は、前記複数のトランジスタのソース電極又はドレイン電極の一方と電気的に接続される第１の導電膜と、
前記第１の導電膜上に形成された有機化合物層と、
前記有機化合物層上に形成された第２の導電膜とを有し、
前記複数のトランジスタを用いて、電源回路及び機能回路を構成し、
前記電源回路と、前記機能回路との間で十字形状となるように、接地配線が設けられ、
前記電源回路と、前記機能回路とを囲んでコの字形状となるように、電源配線が設けられた半導体装置の作製方法であって、
前記アンテナを形成した後に前記有機化合物層を形成することを特徴とする半導体装置の作製方法。
基板上に設けられた素子形成層と、前記素子形成層に電気的に接続されたアンテナとを有し、
前記素子形成層と前記アンテナとは少なくとも一部が重なるように設けられ、
前記素子形成層は、複数のトランジスタと、記憶素子部とを有し、
前記記憶素子部は、前記複数のトランジスタのソース電極又はドレイン電極の一方と電気的に接続される第１の導電膜と、
前記第１の導電膜上に形成された有機化合物層と、
前記有機化合物層上に形成された第２の導電膜とを有し、
前記複数のトランジスタを用いて、電源回路及び機能回路を構成し、
前記電源回路と、前記機能回路との間で十字形状となるように、接地配線が設けられ、
前記電源回路と、前記機能回路とを囲んでコの字形状となるように、電源配線が設けられた半導体装置の作製方法であって、
前記接地配線及び前記電源配線は、前記第１の導電膜と同時に形成され、
前記アンテナを形成した後に前記有機化合物層を形成することを特徴とする半導体装置の作製方法。
請求項５または６において、
前記電源回路から前記電源配線に電源電圧が供給されるように、前記電源回路と前記電源配線とは電気的に接続していることを特徴とする半導体装置の作製方法。