JP2003109819A - インダクタを有する半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】インダクタを搭載する半導体チップと実装基板
との間に設けられたバンプの高さ変動によって生じるイ
ンダクタンスの変動を抑制できるインダクタを有する半
導体装置を提供する。 【解決手段】半導体基板１１上にポリイミド膜１３を介
して形成され、渦巻状に巻かれたスパイラルインダクタ
（導体パターン）１４と、半導体基板１１上のスパイラ
ルインダクタ１４の上方に配置された誘電体基板１７
と、スパイラルインダクタ１４と対向する誘電体基板１
７の面上に形成され、スパイラルインダクタ１４の中心
部を含み、このスパイラルインダクタ１４の直径方向に
延伸した開口部１８Ａを持つ接地配線１８と、半導体基
板１１と誘電体基板１７との間に形成されたバンプ１６
とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インダクタを有
する半導体装置に関するものであり、特にインダクタを
搭載する半導体チップがフリップチップにより誘電体基
板上に実装された半導体装置に関するものである。

【０００２】

【従来の技術】近年、携帯端末を代表として装置の小型
化を進めた結果として、半導体装置の実装方法は従来の
リードを用いた方法に換えて、実装面積を抑えたリード
レス型の実装方法が用いられるようになっている。この
ような傾向は、さらに上流の半導体チップの領域にも展
開されており、チップをモジュールなどの外部基板に実
装する際には、従来のワイヤを用いた方法に換えて、ワ
イヤを用いず、バンプを用いたフリップチップ実装が使
用されるようになってきている。これにより、ワイヤを
ボンディングするために必要な領域をチップの外周部に
用意する必要がなくなり、事実上、チップと同じ面積が
あればチップを外部基板に実装することが可能となる。

【０００３】このような実装方式に起因する諸問題の中
で、回路構成上の大きな問題の１つがスパイラルインダ
クタの持つインダクタンスの精度と再現性の問題であ
る。特に、整合回路において、電極の一端あるいは他端
を接地する形式で用いられるスパイラルインダクタは回
路の性能を左右する部品の１つであるだけに、精度及び
再現性、共に高い水準が要求される。

【０００４】前記スパイラルインダクタは、図４（ａ）
に示すように、半導体基板１０１上に金属などからなる
導体パターン１０２を複数回巻いた回路素子であり、導
体パターン１０２の中央部に電極の一端１０２Ａを持
ち、外周部に電極の他端であるパッド１０２Ｂを持つ。

【０００５】従来、整合回路に用いられる一方の電極が
接地されたスパイラルインダクタをバンプによる実装に
よって形成する場合、図４（ａ）及び図４（ｂ）に示す
ような構成が用いられる。図４（ａ）はスパイラルイン
ダクタをバンプ１０３を用いて積層誘電体基板１０４上
に実装した場合を示しており、導体パターン１０２を含
むその他を透過して見たものである。図４（ｂ）は、前
記図４（ａ）中の１Ｂ−１Ｂ線に沿った断面図である。

【０００６】図４（ｂ）に示すように、半導体基板１０
１上には引き出し配線１０５、ポリイミド膜１０６が形
成されている。ポリイミド膜１０６上には、導体パター
ン１０２が形成されている。この導体パターン１０２の
電極の一端１０２Ａと引き出し配線１０５との間には、
コンタクトホール１０７が形成されている。積層誘電体
基板１０４上には、接地配線１０８が形成されている。
そして、導体パターン１０２のパッド１０２Ｂと接地配
線１０８との間には、バンプ１０３が形成されている。

【０００７】しかし、このような構成を用いた場合、実
際のインダクタンスが設計時に想定されたインダクタン
スに対して大きく変動するという問題がある。フリップ
チップ実装に起因するインダクタンスが、想定された値
から変化する最大の要因は、バンプの高さの変動により
周辺パターンとの相互干渉の度合いが変化することにあ
る。この問題点の具体例を図５を用いて説明する。

【０００８】図５は、従来の前記スパイラルインダクタ
に発生する問題点を概念的に示す図である。

【０００９】図５には、外周サイズが２００μｍ角で、
線幅及び線間が１０μｍ／１０μｍの導体パターンによ
って形成されたスパイラルインダクタを、実装基板上に
バンプ１０３にて実装した場合を示している。実装基板
上には、スパイラルインダクタと対向する領域の全面に
接地配線（金属配線）１０８が形成されている。さら
に、スパイラルインダクタのパッド１０２Ｂは、バンプ
１０３によって接地配線１０８に接続されている。

【００１０】図６は、図４（ａ）及び図４（ｂ）に示し
たスパイラルインダクタにおけるインダクタンス（Ｌ）
のバンプ高さ（Ｇａｐ）依存性を示すグラフである。バ
ンプ高さは、スパイラルインダクタの導体パターン１０
２と接地配線１０８との間の距離を示している。インダ
クタンス（Ｌ）は、接地配線との距離がインダクタの大
きさの半分（１００μｍ）程度にまで減少した辺りから
低下を始め、１／４（５０μｍ）程度になると急激に低
下する。また、その傾向は、巻き数（Ｎ）が大きいほど
顕著になる。

【００１１】このような現象は、スパイラルインダクタ
により生じた磁界によって、図５に示すように、スパイ
ラルインダクタ１０２を流れる電流方向（矢印２０１）
とは逆方向（矢印２０１Ｃ）の電流が実装基板上の接地
配線１０８に誘起され、その電流との相互作用により、
インダクタンスが減少するものである。ちょうど、図５
に示すように、接地配線に対して対称な位置にスパイラ
ルインダクタ１０２の鏡像１０２Ｃが生じ、インダクタ
ンスを打ち消すように作用するのである。当然、スパイ
ラルインダクタ（導体パターン）１０２と鏡像１０２Ｃ
との距離が短いほどその影響は大きい。

【００１２】バンプ１０３の高さを一般的な高さである
２０μｍとし、その高さ近傍でのインダクタンスの変動
を詳細に示したグラフが図７である。巻き数５（Ｎ＝
５）のスパイラルインダクタにおいては、バンプ高さが
１０％（２μｍに相当）変動することにより、インダク
タンスが５％も変動することがわかる。この程度の高さ
変動は実装条件のばらつきによって発生し得るものであ
り、インダクタンスの精度、及び再現性に大きな問題を
生じる。

【００１３】この問題の解決策として、スパイラルイン
ダクタに対面する実装基板上の接地配線に開口を設ける
方法がある。図８は、スパイラルインダクタに対面する
実装基板上の接地配線に開口部を設けた半導体装置の構
造を示す斜視図である。実装基板上の接地配線１０８に
は、開口部１０８Ａが設けられている。このような構造
にすることにより、スパイラルインダクタの鏡像が生じ
なくなり、少なくともバンプ高さの変動によるインダク
タンスの変動は抑制することができる。

【００１４】しかし、このような構造を用いる場合、ス
パイラルインダクタに対して接地配線の影響が無視でき
る程度にまで開口部を大きくする必要がある。今回の例
のように、２００μｍ角のスパイラルインダクタの場
合、図６に示した距離依存性から判断すると、少なくと
も５０μｍ程度は開口部をスパイラルインダクタの導体
パターンより広げ、接地配線と導体パターンとの距離を
５０μｍ以上離しておく必要がある。つまり、導体パタ
ーンが２００μｍ角である場合、接地配線に３００μｍ
角の開口部を設ける必要がある。このため、実装基板上
に形成する配線パターンに対し、大きな制約を生じてし
まうという問題がある。

【００１５】前記鏡像によるインダクタンスの精度及び
再現性の低下を防止する別な方法としては、図９に示す
ように、実装基板１０４上にもらせん状の導体パターン
２０２を形成し、相互作用をインダクタンスを増大させ
る形で利用するという手段も考えられている（特開２０
００−１８２８５１号公報参照）。このような方法で
は、接地配線がスパイラルインダクタの導体パターン１
０２に対向して存在していないため、鏡像による影響が
抑制される。さらに、半導体基板１０１上のスパイラル
インダクタと実装基板１０４上のスパイラルインダクタ
との相互インダクタンスによって、半導体基板１０１上
だけにスパイラルインダクタがある場合より、大きなイ
ンダクタンスを得ることができるという長所を有する。

【００１６】

【発明が解決しようとする課題】しかしながら、前述し
たような効果を有効に機能させるためには、半導体基板
１０１上のスパイラルインダクタ（導体パターン）１０
２と実装基板１０４上のスパイラルインダクタ（導体パ
ターン）２０２を同程度の配線ルール（最小線幅、最小
線間距離など）で形成する必要がある。一般に、実装基
板１０４側の配線ルールは、半導体基板１０１側におけ
る半導体プロセスでの配線ルールに比べて１０倍〜１０
０倍程度大きい。このため、実装基板１０４側の配線ル
ールに合わせた場合、半導体基板１０１上のスパイラル
インダクタは半導体プロセスの配線ルールから観て、異
常に大きなパターンを形成する必要が生じ、チップ面積
の増大を招くことになる。仮に、半導体基板１０１上の
スパイラルインダクタを半導体プロセスの配線ルールを
用いて形成し、実装基板１０４上のスパイラルインダク
タを実装基板側の配線ルールを用いて形成した場合、相
互インダクタンスによるインダクタンスの増大の効果が
薄れるばかりか、実装基板１０４上の太い配線において
接地配線と同様の渦電流を生じ、前述と同様に、鏡像に
よってインダクタンスの精度及び再現性が低下するとい
う問題が発生する。

【００１７】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、インダクタを搭載する半導体チップを
実装基板上にバンプにより実装した半導体装置におい
て、バンプの高さ変動によって生じるインダクタンスの
変動を抑制できるインダクタを有する半導体装置を提供
することを目的とする。

【００１８】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係るインダクタを有する半導体装置は、
半導体基板上に絶縁膜を介して形成され、渦巻状に巻か
れた導体パターンと、前記半導体基板上の前記導体パタ
ーンの上方に配置された誘電体基板と、前記導体パター
ンと対向する前記誘電体基板の面上に形成され、前記導
体パターンの中心部を含み、前記導体パターンの直径方
向に延伸した開口部を持つ導体膜と、前記半導体基板と
前記誘電体基板との間に形成されたバンプとを具備する
ことを特徴とする。

【００１９】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。

【００２０】［第１の実施の形態］まず、この発明の第
１の実施の形態のインダクタについて説明する。

【００２１】図１（ａ）は、第１の実施の形態のインダ
クタの構成を示す斜視図であり、図１（ｂ）は前記斜視
図中の１Ｂ−１Ｂ線に沿った断面図である。なお、図１
（ａ）に示す斜視図は、後述の半導体基板及びポリイミ
ド膜を透過して見たときのパターン及びその他の構成を
示している。

【００２２】図１（ａ）に示すように、ＧａＡｓ半導体
基板１１上には、引き出し配線１２が形成されており、
これら半導体基板１１上及び引き出し配線１２上にはポ
リイミド膜１３が形成されている。

【００２３】前記ポリイミド膜１３上には、スパイラル
インダクタ（導体パターン）１４が形成されている。こ
のスパイラルインダクタ１４は、金メッキ配線が１回あ
るいは複数回、らせん状あるいは渦巻状に周回されたも
のである。ここでは、金メッキ配線が５回周回された状
態を示しており、金メッキ配線の最外周の大きさは、２
００μｍ角程度である。金メッキ配線は、線幅が１０μ
ｍ、線間隔が１０μｍ、厚さが５μｍである。

【００２４】前記スパイラルインダクタ１４の中心部に
ある電極の一端１４Ａは、ポリイミド膜１３内に形成さ
れたコンタクトホール１５により引き出し配線１２に接
続されている。この引き出し配線１２は、半導体基板１
１上に形成された図示しない回路に接続されている。さ
らに、スパイラルインダクタ１４の最外周部にある電極
の他端には、パッド１４Ｂが形成されている。パッド１
４Ｂのサイズは１００μｍ角程度であり、このパッド１
４Ｂ上にはバンプ１６が形成されている。バンプ１６
は、例えば金などからなる。

【００２５】前記半導体基板１１のスパイラルインダク
タ１４が形成された面の上方には、所定距離隔てて対向
するように積層誘電体基板１７が配置されている。積層
誘電体基板１７は、例えばアルミナ多層基板などからな
る。この積層誘電体基板１７上には、接地配線１８が形
成されている。この接地配線１８は開口部１８Ａを有す
る。この開口部１８Ａは、スパイラルインダクタ１４の
中心部を含み、スパイラルインダクタ１４の直径方向に
広がった矩形状をなしている。言い換えると、開口部１
８Ａは、スパイラルインダクタ１４に対して垂直で、ス
パイラルインダクタ１４の中心部を通る中心線を含み、
スパイラルインダクタ１４の直径方向に延伸した矩形状
をなしている。さらに、前記開口部１８Ａは、スパイラ
ルインダクタ１４の直径方向に位置する全ての導体パタ
ーンを横断するように形成されている。前記矩形状の開
口部１８Ａのサイズは、幅方向が１００μｍ、長手方向
が３００μｍ程度である。

【００２６】前記パッド１４Ｂ上のバンプ１６は、積層
誘電体基板１７に形成されたビアホール１９接続されて
いる。このビアホール１９は、積層誘電体基板１７の一
方の主面上に形成された前記接地配線１８と、この積層
誘電体基板１７の他方の主面上に形成された接地配線２
０とを接続するものである。

【００２７】図１（ａ）及び図１（ｂ）に示した構成を
有するインダクタでは、接地配線１８に設けられた開口
部１８Ａにより、スパイラルインダクタ１４によって生
じる鏡像が分断されるため、この鏡像によって接地配線
１８に生じる電流は流れなくなる。すなわち、スパイラ
ルインダクタ１４と対向する接地配線１８が開口部１８
Ａを持たない場合に生じる鏡像が、接地配線１８が開口
部１８Ａを持つ場合には、この開口部により分断される
ため、鏡像によって生じる電流は流れなくなる。仮に、
鏡像による電流が流れるとしても、開口部１８Ａの外周
部分に沿って流れるため、このときの鏡像とスパイラル
インダクタとの結合が疎となり、鏡像による影響は軽減
する。

【００２８】この結果、鏡像による電流とスパイラルイ
ンダクタの電流との相互インダクタンスによるインダク
タンス変動は抑制され、バンプの高さの変動による影響
を回避できるようになる。さらに、開口部１８Ａの大き
さはスパイラルインダクタ１４が形成された領域と同程
度以下の面積しか有しておらず、積層誘電体基板（実装
基板）１７側に大きな制約を与えるようなことはない。
配線ルールについても、実装基板における一般的な配線
ルールと同程度か、あるいは緩い配線ルールで形成され
ており、実施に際して大きな困難を伴うものではない。

【００２９】さらに、接地配線１８に開口部１８Ａが設
けられているため、接地配線１８とスパイラルインダク
タ１４との間に生じる寄生容量も低減しており、寄生容
量成分の小さいインダクタを形成できるという効果があ
る。

【００３０】また、積層誘電体基板１７の両主面上の２
つの接地配線間を接続するビアホール１９上にバンプ１
６が形成されている。これにより、インダクタの接続に
伴う寄生インダクタ成分を、ビアホール１９によるイン
ダクタンスのみに限定することができ、設計精度の向上
を図ることができる。

【００３１】なお、図１に示した構成では、接地配線１
８がスパイラルインダクタ１４に対向する領域全体に形
成され、この接地配線１８の中に開口部１８Ａを設けた
構成となっている。これに換えて、開口部の一端を広げ
て接地配線をコの字にした場合や、スパイラルインダク
タ１４に対向する半面に接地配線が設けられ、残りの半
面に別の配線が設けられている場合でも同様な効果が得
られる。特に、後者の場合には、実装基板側の配線の自
由度がさらに増すため、通常配線の形成が厳しいとされ
る小型の高周波モジュールを形成することも可能とな
る。

【００３２】以上説明したようにこの第１の実施の形態
によれば、接地配線に開口部を設け、この開口部の形状
をスパイラルインダクタの中心部を通り、このスパイラ
ルインダクタを形成する金メッキ配線を横断するよう
に、直径方向に方向に伸びた長方形状にすることによ
り、鏡像による電流が流れにくくなると共に、インダク
タに対向する接地配線も低減できるため、寄生容量成分
が小さく、バンプ高さ（スパイラルインダクタと接地配
線間の距離）の変動の影響を受けないインダクタを形成
することができる。

【００３３】［第２の実施の形態］次に、この発明の第
２の実施の形態のインダクタについて説明する。

【００３４】図２（ａ）は、第２の実施の形態のインダ
クタの構成を示す斜視図であり、図２（ｂ）は前記斜視
図中の２Ｂ−２Ｂ線に沿った断面図である。なお、図２
（ａ）に示す斜視図は、後述の半導体基板及びポリイミ
ド膜を透過して見たときのパターン及びその他の構成を
示している。

【００３５】この第２の実施の形態のインダクタは、図
１（ａ）及び図１（ｂ）に示した第１の実施の形態の構
成において、接地配線１８に設けられた開口部の形状を
図２（ａ）に示すように変更したものである。その他の
構成は、前記第１の実施の形態における構成と同様であ
り、以下に異なる構成部分のみを説明する。

【００３６】図２（ａ）に示すように、積層誘電体基板
１７上には、開口部２１を持つ接地配線１８が形成され
ている。この開口部２１は、２つの長方形がスパイラル
インダクタ１４の中心部で直角に交わった十字型に形成
されている。１つの長方形のサイズは、幅方向が１００
μｍ、長手方向が３００μｍ程度である。すなわち、２
つの長方形の各々は、スパイラルインダクタの中心部を
通る中心線に一致し、かつ直角に交わった十字型となる
ように設けられている。

【００３７】図２（ａ）及び図２（ｂ）に示した構成を
有するインダクタでは、前記第１の実施の形態と同様
に、接地配線１８に設けられた開口部２１により、スパ
イラルインダクタ１４によって生じる鏡像が分断される
ため、この鏡像によって接地配線１８に生じる電流は流
れなくなる。すなわち、接地配線１８が開口部２１を持
たない場合に生じる鏡像による電流が、流れる経路を失
うため、流れなくなる。

【００３８】この結果、鏡像による電流とスパイラルイ
ンダクタの電流との相互作用によるインダクタンス変動
は抑制され、バンプの高さの変動による影響を回避でき
るようになる。さらに、接地配線１８に十字型の開口部
２１が設けられているため、接地配線１８とスパイラル
インダクタ１４との間に生じる寄生容量は前記第１の実
施の形態より低減でき、前記第１の実施の形態よりも寄
生容量成分の小さいインダクタを形成できるという効果
がある。

【００３９】また、前記第１の実施の形態と同様に、十
字型の開口部２１によって分けられた４つの接地配線は
全て接地された金属配線である必要はなく、開口部によ
って電気的に分離された接地配線と信号配線とで構成さ
れていても同様な効果が得られる。

【００４０】さらに、前記実施の形態における開口部の
形状を発展させ、配線ルールが許す範囲で十字型を繰り
返し形成したフラクタル様の形状とすることにより、鏡
像による誘導的な影響や容量的な影響をより低減した構
成を形成することができる。

【００４１】以上説明したようにこの第２の実施の形態
によれば、接地配線に十字型の開口部を設け、この開口
部がスパイラルインダクタの中心部を通り、このスパイ
ラルインダクタを形成する金メッキ配線を横断及び縦断
するように、配置することにより、鏡像による電流が流
れにくくなると共に、インダクタに対向する接地配線も
低減できるため、寄生容量成分が小さく、バンプ高さの
変動の影響を受けないインダクタを形成することができ
る。

【００４２】［第３の実施の形態］次に、この発明の第
３の実施の形態のインダクタについて説明する。

【００４３】前述した第１及び第２の実施の形態は、実
装基板上の接地配線に、スパイラルインダクタを構成す
る金メッキ配線が対向するように、スパイラルインダク
タが形成された半導体チップを実装基板上にフリップチ
ップにより実装したものである。この第３の実施の形態
は、スパイラルインダクタが形成された半導体チップを
実装基板上に、導電性接着剤により実装するものであ
る。第３の実施の形態のうち、前記第１及び第２の実施
の形態における構成と同様の部分には同じ符号を付して
その説明は省略し、以下に、異なる構成部分のみを説明
する。

【００４４】図３（ａ）は、第３の実施の形態のインダ
クタの構成を示す斜視図であり、図３（ｂ）は前記斜視
図中の３Ｂ−３Ｂ線に沿った断面図である。なお、図３
（ａ）に示す斜視図は、後述の半導体基板及びポリイミ
ド膜を透過して見たときのパターン及びその他の構成を
示している。

【００４５】図３（ａ）及び図３（ｂ）に示すように、
ＧａＡｓ半導体基板３１の一方の主面上には引き出し配
線３２が形成されており、これら半導体基板３１上及び
引き出し配線３２上にはポリイミド膜３３が形成されて
いる。ポリイミド膜３３上には、スパイラルインダクタ
３４が形成されている。このスパイラルインダクタ３４
は、金メッキ配線がらせん状に５回周回されたものであ
り、金メッキ配線の最外周の大きさは、２００μｍ角程
度である。金メッキ配線は、線幅が１０μｍ、線間隔が
１０μｍ、厚さが５μｍである。

【００４６】前記スパイラルインダクタ３４の中央部に
ある電極の一端３４Ａは、ポリイミド膜３３内に形成さ
れたコンタクトホール３５により引き出し配線３２に接
続されている。この引き出し配線３２は、半導体基板３
１上に形成された図示しない回路に接続されている。さ
らに、スパイラルインダクタ３４の最外周部にある電極
の他端には、パッド３４Ｂが形成されている。パッド３
４Ｂのサイズは１００μｍ角程度である。

【００４７】また、半導体基板３１の他方の主面上には
接地配線３６が形成されている。この接地配線３６は開
口部３６Ａを有している。この開口部３６Ａは、スパイ
ラルインダクタ３４の中心部を含み、スパイラルインダ
クタ３４の直径方向に広がった矩形状をなしている。言
い換えると、開口部３６Ａは、スパイラルインダクタ３
４に対して垂直で、スパイラルインダクタ３４の中心部
を通る中心線を含み、スパイラルインダクタ３４の直径
方向に延伸した矩形状をなしている。さらに、前記開口
部３６Ａは、スパイラルインダクタ３４の直径方向に位
置する全ての導体パターンを横断するように形成されて
いる。この矩形状の開口部３６Ａのサイズは、幅方向が
１００μｍ、長手方向が３００μｍ程度である。前記パ
ッド３４Ｂと接地配線３６との間の半導体基板３１内に
はビアホール３７が形成されている。このビアホール３
７は、パッド３４Ｂと接地配線３６を電気的に接続して
いる。

【００４８】このようなスパイラルインダクタを有する
半導体チップは、図３（ｂ）に示すように、実装基板で
ある積層誘電体基板３８上に導電性接着剤３９により実
装されている。

【００４９】図３（ａ）及び図３（ｂ）に示した構成を
有するインダクタでは、前記第１の実施の形態と同様
に、接地配線３６に設けられた開口部３６Ａにより、ス
パイラルインダクタ３４によって生じる鏡像が分断され
るため、この鏡像によって接地配線３６に生じる電流は
流れなくなる。すなわち、スパイラルインダクタ３４と
対向する接地配線３６が開口部３６Ａを持たない場合に
生じる鏡像が、接地配線３６が開口部３６Ａを持つ場合
には、この開口部により分断されるため、鏡像によって
生じる電流は流れなくなる。

【００５０】この結果、鏡像による電流とスパイラルイ
ンダクタの電流との相互作用によるインダクタンス変動
は抑制され、バンプの高さの変動による影響を回避でき
るようになる。

【００５１】さらに、接地配線３６に開口部３６Ａが設
けられているため、接地配線３６とパイラルインダクタ
３４との間に生じる寄生容量も低減しており、寄生容量
成分の小さいインダクタを形成できるという効果があ
る。

【００５２】なお、図３（ａ）及び図３（ｂ）に示した
構成では、前記第１の実施の形態と同様に、接地配線３
６がスパイラルインダクタ３４に対向する領域全体に形
成され、この接地配線３６の中に開口部３６Ａを設けた
構成となっている。これに換えて、開口部３６Ａの形状
をコの字型、あるいは十字型にした場合でも、同様の効
果が得られる。さらに、スパイラルインダクタ３４に対
向する半面に接地配線が設けられ、残りの半面に別の配
線が設けられている場合でも同様な効果が得られる。

【００５３】以上説明したようにこの第３の実施の形態
によれば、スパイラルインダクタと対向する誘電体基板
上の接地配線に開口部を設け、この開口部の形状をスパ
イラルインダクタの中心部を通り、このスパイラルイン
ダクタを形成する金メッキ配線を横断するように、直径
方向に方向に伸びた長方形状にすることにより、鏡像に
よる電流が流れにくくなると共に、インダクタに対向す
る接地配線も低減できるため、寄生容量成分が小さく、
バンプ高さの変動の影響を受けないインダクタを形成す
ることができる。

【００５４】この発明に関し、従来技術の課題とこの発
明の効果をまとめると以下のようになる スパイラルインダクタが形成された半導体チップを実装
基板上にバンプにより実装する場合、実装基板上の接地
配線とスパイラルインダクタを構成する配線パターンと
の距離がスパイラルインダクタの大きさに比して無視で
きない程度に小さくなる。このような場合、接地配線層
側にはスパイラルインダクタから生じる磁場の影響で渦
電流が発生する。この渦電流は、ちょうど接地配線に対
してインダクタの鏡像、つまり、同じ形状で電流の向き
が逆方向のインダクタが現れるように発生する。この鏡
像電流は本体のスパイラルインダクタに影響を与え、イ
ンダクタンスを変化させてしまう。その変化量は、バン
プの高さが１０％変動する程度でも無視できないほど大
きいため、スパイラルインダクタのインダクタンス
（Ｌ）を精度及び再現性、共に良く制御することが困難
である。

【００５５】この発明の実施の形態では、前記問題を解
決するために、スパイラルインダクタに対向する誘電体
基板上の接地配線に開口部を設け、この開口部はスパイ
ラルインダクタの中心部を含み、その直径方向に伸びた
長方形であることを特徴とする。

【００５６】このような特徴により、スパイラルインダ
クタの鏡像が開口部により断線するため、鏡像電流は流
れることができない。この結果、鏡像電流との相互イン
ダクタンスによるインダクタンス変動は抑制され、バン
プ高さの変動の影響を回避できるようになる。

【００５７】さらに、開口部の形状を、スパイラルイン
ダクタの中心部を含み、直径方向に伸び、かつ直角に交
わった２つの長方形を組み合わせた十字型にしてもよ
い。

【００５８】このような構造により、さらに鏡像電流は
流れにくくなると共に、スパイラルインダクタに対向す
る接地配線も低減できるため、寄生容量成分が小さく、
バンプ高さの変動の影響を受けないインダクタを形成す
ることができる。

【００５９】また、前述した各実施の形態はそれぞれ、
単独で実施できるばかりでなく、適宜組み合わせて実施
することも可能である。

【００６０】さらに、前述した各実施の形態には種々の
段階の発明が含まれており、各実施の形態において開示
した複数の構成要件の適宜な組み合わせにより、種々の
段階の発明を抽出することも可能である。

【００６１】

【発明の効果】以上述べたようにこの発明によれば、イ
ンダクタを搭載する半導体チップを実装基板上にバンプ
により実装した半導体装置において、バンプの高さ（イ
ンダクタと実装基板上の導体膜間の距離）変動によって
生じるインダクタンスの変動を抑制できるインダクタを
有する半導体装置を提供することが可能である。

【図面の簡単な説明】

【図１】（ａ）はこの発明の第１の実施の形態のインダ
クタの構成を示す斜視図であり、（ｂ）は前記斜視図中
の１Ｂ−１Ｂ線に沿った断面図である。

【図２】（ａ）はこの発明の第２の実施の形態のインダ
クタの構成を示す斜視図であり、（ｂ）は前記斜視図中
の２Ｂ−２Ｂ線に沿った断面図である。この発明の第２
の実施の形態の半導体装置の構成を示す斜視図である。

【図３】（ａ）はこの発明の第３の実施の形態のインダ
クタの構成を示す斜視図であり、（ｂ）は前記斜視図中
の３Ｂ−３Ｂ線に沿った断面図である。

【図４】（ａ）は従来のスパイラルインダクタの構成を
示す斜視図であり、（ｂ）は前記斜視図中の４Ｂ−４Ｂ
線に沿った断面図である。

【図５】従来の前記スパイラルインダクタに発生する問
題点を概念的に示す図である。

【図６】従来の前記スパイラルインダクタにおけるイン
ダクタンス（Ｌ）のバンプ高さ（Ｇａｐ）依存性を示す
図である。

【図７】図６に示した図におけるバンプ高さ（Ｇａｐ）
２０μｍ近傍でのインダクタンス（Ｌ）の変動を詳細に
示す図である。

【図８】従来の他のスパイラルインダクタの構成を示す
斜視図である。

【図９】従来のさらに他のスパイラルインダクタの構成
を示す斜視図である。

【符号の説明】

１１…ＧａＡｓ半導体基板 １２…引き出し配線 １３…ポリイミド膜 １４…スパイラルインダクタ（導体パターン） １４Ａ…電極の一端 １５…コンタクトホール １４Ｂ…パッド（電極の他端） １６…バンプ １７…積層誘電体基板 １８…接地配線 １８Ａ…接地配線が有する開口部 １９…ビアホール ２０…接地配線

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に絶縁膜を介して形成さ
   れ、渦巻状に巻かれた導体パターンと、 前記半導体基板上の前記導体パターンの上方に配置され
   た誘電体基板と、 前記導体パターンと対向する前記誘電体基板の面上に形
   成され、前記導体パターンの中心部を含み、前記導体パ
   ターンの直径方向に延伸した開口部を持つ導体膜と、 前記半導体基板と前記誘電体基板との間に形成されたバ
   ンプと、 を具備することを特徴とするインダクタを有する半導体
   装置。
2. 【請求項２】 半導体基板上に絶縁膜を介して形成さ
   れ、渦巻状に巻かれた導体パターンと、 前記半導体基板上の前記導体パターンの上方に配置され
   た誘電体基板と、 前記導体パターンと対向する前記誘電体基板の面上に形
   成され、２つの長方形が前記導体パターンの中心部で交
   わった十字型の開口部を持つ導体膜と、 前記半導体基板と前記誘電体基板との間に形成されたバ
   ンプと、 を具備することを特徴とするインダクタを有する半導体
   装置。
3. 【請求項３】 第１主面とこの第１主面に対向する第２
   主面を持つ半導体基板と、 前記半導体基板の前記第１主面上に絶縁膜を介して形成
   され、渦巻状に巻かれた導体パターンと、 前記半導体基板の前記第２主面上に形成され、前記導体
   パターンの中心部を含み、前記導体パターンの直径方向
   に延伸した開口部を持つ導体膜と、 を具備することを特徴とするインダクタを有する半導体
   装置。
4. 【請求項４】 前記半導体基板上の前記導体パターンの
   上方に配置された誘電体基板と、 前記半導体基板上の前記導体パターンと前記誘電体基板
   とを接着する導電性接着剤と、 をさらに具備することを特徴とする請求項３に記載のイ
   ンダクタを有する半導体装置。
5. 【請求項５】 前記導体膜が持つ開口部は幅方向と長手
   方向を有する矩形からなり、前記幅方向の長さは渦巻状
   の前記導体パターンの大きさの半分以下であり、前記長
   手方向の長さは渦巻状の前記導体パターンの大きさ以上
   であることを特徴とする請求項１または２に記載のイン
   ダクタを有する半導体装置。
6. 【請求項６】 前記導体膜が持つ開口部の前記長方形は
   幅方向と長手方向を有し、前記幅方向の長さは渦巻状の
   前記導体パターンの大きさの半分以下であり、前記長手
   方向の長さは渦巻状の前記導体パターンの大きさ以上で
   あることを特徴とする請求項３または４に記載のインダ
   クタを有する半導体装置。
7. 【請求項７】 前記導体膜が持つ開口部は、渦巻状の前
   記導体パターンの直径方向に位置する全ての前記導体パ
   ターンを横断するような形状を有することを特徴とする
   請求項１乃至６のいずれか１つに記載のインダクタを有
   する半導体装置。
8. 【請求項８】 前記導体パターンは、中心部に電極の一
   端を、最外周部に電極の他端を持ち、前記電極の他端は
   前記バンプにより前記導体膜に接続されていることを特
   徴とする請求項１または２に記載のインダクタを有する
   半導体装置。
9. 【請求項９】 前記導体パターンは、中心部に電極の一
   端を、最外周部に電極の他端を持ち、前記電極の他端と
   前記導体膜との間の前記半導体基板内に形成されたビア
   ホールさらに具備することを特徴とする請求項３または
   ４に記載のインダクタを有する半導体装置。
10. 【請求項１０】 前記半導体基板と前記絶縁膜との間に
    形成された配線パターンをさらに具備し、前記導体パタ
    ーンの前記電極の一端は前記配線パターンに接続されて
    いることを特徴とする請求項１乃至９のいずれか１つに
    記載のインダクタを有する半導体装置。
11. 【請求項１１】 前記導体膜は接地電位を持つことを特
    徴とする請求項１乃至１０のいずれか１つに記載のイン
    ダクタを有する半導体装置。