JP4390634B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4390634B2 JP4390634B2 JP2004173292A JP2004173292A JP4390634B2 JP 4390634 B2 JP4390634 B2 JP 4390634B2 JP 2004173292 A JP2004173292 A JP 2004173292A JP 2004173292 A JP2004173292 A JP 2004173292A JP 4390634 B2 JP4390634 B2 JP 4390634B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- frequency circuit
- region
- external terminals
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1は封止樹脂によって封止される前の従来のWCSPを示す平面図であり、図2は封止樹脂によって封止された後の従来のWCSPを示す平面図である。図3は図1及び図2の3−3についての概略断面図である。
再配線105のパッド部111上には例えば銅で構成された柱状電極305が形成されている。
柱状電極305の上部表面上には、例えば半田からなる外部端子201が形成されている。図2に示されているように、複数の外部端子201は、半導体基板101上方に間隔Aで規則的に配置されている。図2に示されたWCSPでは、外部端子201が2列に配置されている。
高周波回路は、比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路である。高周波回路の一例としては、図4に示されているような、インダクタ素子(コイル)401,403及びキャパシタ素子405,407を有する電圧制御発振回路(VCO:Voltage Controlled Oscillator)がある。インダクタ素子やキャパシタ素子は、電圧制御発振回路の発振周波数を決定する重要な素子であり、例えばこのインダクタ素子のインダクタンス値Lが変動した場合、電圧制御発振回路の発振周波数を変動させてしまう。
従って、高周波特性の変動を抑制することが可能な半導体装置が望まれていた。
すなわち、高周波回路素子が形成された第1領域と、この第1領域の周辺に位置し低周波回路素子が形成された第2領域とを有する半導体基板と、この主表面上を覆う封止樹脂とを有する半導体装置である。この半導体装置はさらに、第2領域上方に形成され、封止樹脂の表面から突出しており、高周波回路素子と電気的に接続された複数の第1外部端子と、第2領域上方に形成され、封止樹脂の表面から突出しており、低周波回路素子と電気的に接続された複数の第2外部端子とを備えていることを特徴としている。
すなわち、本発明の半導体装置によれば、高周波回路素子を第1領域(高周波回路領域)に配置し、低周波回路素子をこの第1領域の周辺の第2領域(低周波回路領域)に配置し、高周波回路素子に関連する外部端子を第2領域上に配置したものである。
〈参考例1〉
低周波回路は、比較的低い周波数の信号を処理する回路もしくは比較的低い周波数の信号を発生させる回路である
絶縁層301上にはポリイミド等からなる保護膜303が形成されている。この構造により、電極パッド103aの一部及び電極パッド103bの一部が絶縁層301及び保護膜303によって規定された開口部によって露出されている。
電極パッド103bには絶縁層301の開口部を介して配線層105bの一端が接続されている。配線層105bは電極パッド103bから柱状電極305の下部に至るまで保護膜303上に延在している。配線層105bの他端は柱状電極305及び外部端子201の下部に配置されるパット部111bである。このパッド部111bは、電極パッド103bよりも半導体基板101のエッジに近い位置に配置されている。すなわち、このパッド部111bは、低周波回路領域501の上方に配置されている。この配線層105bは、先に説明した再配線であり、以下、再配線105bと称す。
柱状電極305上部表面上には、例えば半田からなる外部端子201が形成されている。図6に示されているように、外部端子201は、半導体基板101上方に間隔Aで規則的に配置されている。図6における構造においては、外部端子201は2列に配置されている。
柱状電極305の上部表面を除く半導体基板101上には、エポキシ系樹脂からなる封止樹脂203が形成されている。
一方、高周波回路に関する外部端子201は、高周波回路領域107の外側に配置された低周波回路領域501の上方に配置されている。つまり高周波回路に関しては、電極パッド103bと外部端子201との間を結ぶ再配線105bは、いわゆるFun-Out構造になっている。
〈参考例2〉
図8及び図9は本発明の参考例2の半導体装置を示す平面図である。図8は、封止樹脂によって封止される前の状態を示す平面図であり、図9は封止樹脂によって封止された後の状態を示す平面図である。図10は図8及び図9の10−10についての概略断面図である。
高周波回路領域107には高周波回路が配置され、低周波回路領域501には低周波回路が配置されている。外部端子配置領域801には、低周波回路が配置されている場合もあるが、本参考例では、外部端子配置領域801は、その上方に柱状電極305及び外部端子201を配置するための領域であるとして説明する。
絶縁層301上にはポリイミド等からなる保護膜303が形成されている。この構造により、電極パッド103aの一部及び電極パッド103bの一部が絶縁層301及び保護膜303によって規定された開口部によって露出されている。
電極パッド103bには絶縁層301の開口部を介して再配線105bの一端が接続されている。再配線105bは電極パッド103bから柱状電極305の下部に至るまで保護膜303上に延在している。再配線105bの他端は柱状電極305及び外部端子201の下部に配置されるパット部111bである。
柱状電極305上部表面上には、例えば半田からなる外部端子201が形成されている。
柱状電極305の上部表面を除く半導体基板101上には、エポキシ系樹脂からなる封止樹脂203が形成されている。
一方、高周波回路に関する外部端子201は、高周波回路領域107の外側に配置された低周波回路領域501上方及び外部端子配置領域801上方に配置されている。つまり高周波回路に関しては、電極パッド103bと外部端子201との間を結ぶ再配線105bは、いわゆるFun-Out構造になっている。
なお、本参考例2においても、低周波回路に関する再配線105aがFun-In構造として説明されているが、再配線105aはFun-Out構造であっても良い。すなわち、本参考例では、高周波回路領域107a、107bに形成された高周波回路真上(上方)に、再配線105b、柱状電極305及び外部端子201が配置されない構造であれば良い。
〈参考例3〉
図11及び図12は本発明の参考例3の半導体装置を示す平面図である。図11は、封止樹脂によって封止される前の状態を示す平面図であり、図12は封止樹脂によって封止された後の状態を示す平面図である。図13は図11及び図12の13−13についての概略断面図である。
まず、本実施例の構造を採用する理由を以下に説明する。
本実施例において、"インダクタ素子1101真上(上方)に外部端子201が配置されない"とは、平面的に見て外部端子201がインダクタ素子1101と重ならないということを意味する。言い換えると、半導体装置の上部から見て、外部端子201がインダクタ素子1101と重ならないということである。
〈参考例4〉
パッド1903aは、配線1905aを介してスルーホール部1907と接続されており、パッド1903aは、配線1905bを介してスルーホール部1907と接続されている。
半導体基板101とインターポーザー1901との間の空間には、樹脂2001が注入される。
103a・・・低周波回路用電極パッド
103b・・・高周波回路用電極パッド
105a・・・再配線
105b・・・再配線
107・・・高周波回路領域
111a・・・パッド部
111b・・・パッド部
201・・・外部電極
501・・・低周波回路領域
Claims (10)
- 主表面を有する半導体基板と、
前記主表面上に形成されたインダクタ素子を含む複数の回路素子と、
前記主表面上に形成され、前記回路素子と電気的に接続された複数の電極パッドと、
前記複数の電極パッドを露出するように前記主表面上を覆う保護膜と、
前記複数の電極パッドと接続し、前記保護膜上を延在する複数の再配線と、
前記保護膜上および前記複数の再配線上を覆う封止樹脂と、
前記封止樹脂の表面から突出するように前記主表面の上方に形成された複数の外部端子とを有し、
前記複数の再配線および前記複数の外部端子は、前記インダクタ素子の上方を除いて配置されていることを特徴とする半導体装置。 - 前記複数の外部端子は、前記電極パッドと電気的に接続された第1の外部端子と、前記電極パッドには電気的に接続されない第2の外部端子とを有することを特徴とする請求項1記載の半導体装置。
- 前記電極パッドは前記半導体基板の周辺領域に形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記保護膜上には前記複数の再配線と前記複数の外部端子とをそれぞれ接続する複数の柱状電極が形成され、
前記複数の柱状電極は、前記インダクタ素子の上方を除いて配置されていることを特徴とする請求項1または3に記載の半導体装置。 - 前記半導体装置は、中央領域及び前記中央領域を囲む周辺領域を有し、前記複数の外部端子は、前記周辺領域でありかつ前記半導体装置の外周に沿って定義された複数列に配置されており、前記インダクタ素子は、前記周辺領域に配置されていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記外部端子は、前記半導体装置の角部でありかつ前記複数列のうちの最外側に位置する列に配置されており、前記インダクタ素子は、前記角部を除く前記周辺領域に配置されていることを特徴とする請求項5に記載の半導体装置。
- 前記第2の外部端子の数は、前記第1の外部端子の数と前記第2の外部端子の数との総和に対して20%以下であることを特徴とする請求項2に記載の半導体装置。
- 前記複数の外部端子は、前記半導体装置の外周に沿って定義された複数列に配置され、
前記インダクタ素子は、前記複数列にかかるように配置され、
前記複数の外部端子は、前記インダクタ素子の上方を除く位置で規則的となるように配置されていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。 - 前記外部端子が除かれる位置は、前記半導体装置の角部を除く位置であることを特徴とする請求項8に記載の半導体装置。
- 前記複数列のうち最外側に位置する列において、前記外部端子は規則的に配置されていることを特徴とする請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173292A JP4390634B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173292A JP4390634B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101063A Division JP3616605B2 (ja) | 2002-04-03 | 2002-04-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260217A JP2004260217A (ja) | 2004-09-16 |
JP4390634B2 true JP4390634B2 (ja) | 2009-12-24 |
Family
ID=33128761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173292A Expired - Lifetime JP4390634B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4390634B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5129438B2 (ja) * | 2004-09-28 | 2013-01-30 | ローム株式会社 | 半導体装置 |
JP2015090277A (ja) | 2013-11-05 | 2015-05-11 | セイコーエプソン株式会社 | 衛星信号受信機 |
JP6318565B2 (ja) | 2013-11-13 | 2018-05-09 | セイコーエプソン株式会社 | 半導体装置および電子機器 |
JP2015108565A (ja) | 2013-12-05 | 2015-06-11 | セイコーエプソン株式会社 | 衛星信号受信用集積回路 |
-
2004
- 2004-06-11 JP JP2004173292A patent/JP4390634B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004260217A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3616605B2 (ja) | 半導体装置 | |
JP4185499B2 (ja) | 半導体装置 | |
US7998796B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4071914B2 (ja) | 半導体素子及びこれを用いた半導体装置 | |
JP3579000B2 (ja) | 半導体装置 | |
JP2007508688A (ja) | 電子装置及びそのためのキャリア基板 | |
JP4390634B2 (ja) | 半導体装置 | |
JP4659805B2 (ja) | 半導体装置 | |
JP5512500B2 (ja) | 半導体装置 | |
JP2004320047A (ja) | 半導体装置 | |
JP5226063B2 (ja) | 半導体装置 | |
JP4124618B2 (ja) | 半導体装置 | |
JPH06181289A (ja) | 半導体装置 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
US7485960B2 (en) | Semiconductor device and manufacturing method thereof | |
US20040212100A1 (en) | Semiconductor device and manufacturing method, circuit board and electronic device thereof | |
JP3951788B2 (ja) | 表面実装型電子部品 | |
JP4215530B2 (ja) | 回路装置 | |
TW200527616A (en) | Stacked type semiconductor encapsulation device having protection mask | |
JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
US20050001307A1 (en) | [wafer level passive component] | |
JP2008147213A (ja) | 半導体装置 | |
WO2011064937A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4390634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |