JP2007508688A - 電子装置及びそのためのキャリア基板 - Google Patents

電子装置及びそのためのキャリア基板 Download PDF

Info

Publication number
JP2007508688A
JP2007508688A JP2006530964A JP2006530964A JP2007508688A JP 2007508688 A JP2007508688 A JP 2007508688A JP 2006530964 A JP2006530964 A JP 2006530964A JP 2006530964 A JP2006530964 A JP 2006530964A JP 2007508688 A JP2007508688 A JP 2007508688A
Authority
JP
Japan
Prior art keywords
carrier substrate
pads
contact pads
core
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006530964A
Other languages
English (en)
Inventor
マルティヌス、イェー．コーネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007508688A publication Critical patent/JP2007508688A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

電子装置（１００）は、集積回路（１０）と、底部導電層及び上部導電層を有するキャリア基板（２０）とを備え、電圧供給接続部と接地接続部と信号伝送接続部とが設けられている。二以上の供給電圧を用いることができるように、集積回路（１０）はコア機能部（１１０）と周辺領域機能部（２１０）とに細分化され、キャリア基板（２０）は対応するコア領域（３１）と周辺領域（３２）とに細分化される。コア及び周辺両者の接地接続部がキャリア基板（２０）内の相互接続部（２２）を介して互いに結合される。この相互接続部は、特に、接地面であり、周辺の信号伝送用相互接続部に伝送線特性を与える。

Description

本発明は、側面に複数のボンド・パッドが設けられた少なくとも一つの半導体装置と、誘電体材料より成り、導電層が各々設けられた第１の面及び反対側の第２の面を有し、前記第１の面上には前記少なくとも一つの半導体装置の前記複数のボンド・パッドへの結合に適する複数のボンド・パッドが存在し、前記第２の面上には外部結合用の複数のコンタクト・パッドが存在し、前記複数のコンタクト・パッドと前記複数のボンド・パッドとが所望のパターンに従って電気的に相互接続され、前記複数のコンタクト・パッドの第１の部分が接地接続用に画定され、前記複数のコンタクト・パッドの第２の部分が電圧供給接続用に画定され、そして、前記複数のコンタクト・パッドの第３の部分が信号伝送用に画定されている、キャリア基板とを備える電子装置に関する。
本発明はまた、そのようなキャリア基板のためのキャリア基板にも関する。
そのような電子装置及びそのようなキャリア基板は、米国特許６４４８６３９号から知られる。この既知の装置はボール・グリッド・アレイ・パッケージとして知られている。この種のパッケージは、様々な集積回路でよく知られており、主要な利点として、はんだボールを用いて外部キャリア上に配置しやすいことや、一般にＩ／Ｏパスとして知られる極めて多数のコンタクト・パッド、従って極めて多くの信号接続部を設けることが可能なことがある。
既知のキャリア基板には２つの導電層が設けられ、それによって、そのようなパッケージの原価が低減するという利点がある。接地及び電圧供給接続用コンタクト・パッドの第１及び第２の部分は、キャリア基板の第１の面上の対応するボンド・パッドの真下に配置される。これらのボンド・パッドは同心円状の接地リング及び電源リングとして実施される。この構造により、ボンド・パッドと対応するコンタクト・パッドとの間の接続部が短くなって、寄生インダクタンスが低減し、それによって電気的性能が改善される。
既知の装置の欠点は供給電圧が単一ということである。特に、アナログ及びデジタル両態様で信号処理が可能な集積回路は、所謂、ミックスドシグナルＩＣでは、多くの供給電圧があることが好ましい。これは、集積回路の異なる機能毎に適切な供給電圧が与えられるという点で、他の集積回路にとっても効果的である。さもないと、供給電圧と機能との間にミスマッチが生じ、それによって、熱拡散が大きくなり、また、ゲート酸化物の絶縁厚みが小さいことにより過電圧となる。ところが、熱管理が現在の集積回路設計の主問題の一つであり、熱拡散が大きくなることは望ましくないことである。
従って、本発明の第１の目的は、キャリア基板内の内部接続の結果として多少の寄生インダクタンスが生じるが、異なる供給電圧を与える手段を備えた、冒頭部分に記載されている種類の電子装置を提供することである。
本発明の第２の目的は、そのような電子装置のためのキャリア基板を提供することである。
第１の目的は、前記少なくとも一つの半導体装置にはコア機能部と周辺機能部とが設けられ、前記コア機能部及び周辺機能部には各々電圧供給接続部と接地接続部とが設けられ、前記キャリア基板はコア領域と周辺領域とに横方向に細分化され、前記コア領域には前記コア機能部用の複数のコンタクト・パッドが設けられ、前記周辺領域には前記周辺機能部用の複数のコンタクト・パッドが設けられ、前記キャリア基板は、前記周辺機能部の前記接地接続部と前記コア機能部の前記接地接続部とを相互接続するための少なくとも一つの相互接続部を備え、前記コア機能部及び周辺機能部の電圧供給を共通接地に対してデカップリングするための手段が存在することで達成される。
第２の目的は上記の如く画定された前記キャリア基板により達成される。
本発明の装置ではコア機能部と周辺機能部とが区別することができ、前記半導体装置内のみならず、前記キャリア基板内でも物理的に区別されている。このようにして、スターポント原理を用いて周辺機能部とコア機能部との間の如何なるクロストークも防止される。さらに、前記キャリア基板内の様々な機能部の接地間に接続部が設けられている。前記キャリア基板内のこの接続部の設置により、外部キャリア内での設置に比べて、寄生インダクタンスが低減する。前記キャリア基板内の接続部はコア機能部と周辺機能部との間の信号伝送を可能にするのに重要である。この目的のための条件は、両機能部のクロック及び他のデータ信号が結合されるということであり、さもなければ、同時動作が不可能になるからである。この目的のためにデカップリング手段も設けられる。外部キャリアを介した両機能部のこの結合は、最新のＩＣ技術、特にチャネル幅が０．１８μｍ以下の技術による集積回路の高速度及び動作周波数に対しては遅すぎることが分かっている。一方、もし、半導体装置内において両機能部が結合されないと、特に、ボンド・ワイヤも用いた場合に、静電気放電（ＥＳＤ）に非常に敏感になる。本発明の解決策ではそのような不利な点は無い。
従って、寄生インダクタンスが抑制されて装置動作が改善し、種々の供給電圧を用いることができる。同時に、種々の部品間の如何なる装置内通信も障害を受けることがない。さらに、二つの導電層のみという限られた数でキャリア基板が構成できる。
ある好ましい実施形態では、前記周辺領域は前記コア領域の周辺に位置し、前記キャリア基板の前記第２面上の前記周辺領域内に接地面が画定される。該接地面は、前記周辺機能部及び前記コア機能部の前記接地接続を互いに相互接続するための相互接続部となる。さらに、前記周辺機能部の前記複数のコンタクト・パッドと前記複数のボンド・パッドとの間の相互接続部が前記キャリア基板の前記第１面上に画定され、前記相互接続部は、接地基準面上の単一トラックにより、適切に規定された伝送線路特性を有する。
この実施形態の装置は多くのさらなる利点を有する。前記相互接続部の伝送線路特性により、少なくとも９０％、通常、さらに多く、寄生インダクタンスが低減する。このようにして、前記周辺領域内の実効寄生インダクタンスが前記コア領域のそれとほぼ等しくなる。これにより、如何なる所望サイズのキャリア基板も可能となり、コンタクト・パッド数についても制限が無くなる。
さらに、特に、フリップチップ形態では、前記コア機能部内のＥＳＤ保護ための構造数が削減されるという利点がある。前記キャリア基板と前記集積回路との間の金属又ははんだボールの高さは、通常、約３０μｍで、電圧ポテンシャルの精度が上がる。従って、電圧供給接続用のコンタクト・パッドすべてにＥＳＤ保護構造が必要ではなく、前記コア領域の外縁におけるコンタクト・パッドのみに必要となる。さらに、前記キャリア基板の前記第１の面上にはスタガー・パッドが不要となる。コア電圧供給パッドの必要性が低減するので、前記周辺機能部の接続に単一のボンド・パッド列が用いられてもよい。
前記相互接続部に伝送線特性を得るのに必要なのは接地面だけではない。さらに、相互接続部とこの接地面との間の誘電体厚みが前記キャリア基板の前記第１の面上の隣り合う相互接続部の間の誘電体厚みより薄くあるべきである。これは、クロストークを制御する前記キャリア基板の材料の誘電定数を大きくすることにより実現できる。
基板の材料は、ポリイミド、ポリマー強化ガラス繊維、ＦＲ−４（エポキシ樹脂）、ＦＲ−５、ＢＴ樹脂などの適切な材料とすることができる。代替材料としては、比較的高誘電率の粒子で充填された材料（ペロブスカイト型材料など）、ＳｉＯ２やＡｌ−Ｃ−Ｏ−Ｎを含んでいるセラミック材料、半導体粒子が埋め込まれたマトリックス状の熱伝導性材料を焼結することによって得られる材料などがある。特にマトリックス材料と埋込み粒子との組合せは、これにより誘電率、熱膨張率、機械的強度及び熱伝導率を含む様々なパラメータの最適化が可能になるので好ましい。例が国際公開ＷＯ０１／１５１８２号、欧州特許出願ＥＰ−Ａ７４３９２９、欧州特許出願ＥＰ０３０７５０７９．８（ＰＨＮＬ０３００４０、未公開）に示されている。内部導体が不要なので、材料選択の幅はかなり広い。
伝送線特性を得るさらなる方策は前記キャリア基板の厚みを削減することである。さらに、隣り合うトラック間の距離もできるだけ均一とされる。それに加えて、前記キャリア基板の前記第１の面上のボンド・パッドが前記コア領域の周辺に画定される。この特定位置は、当然のことながら、基板と集積回路との間の接続にワイヤ・ボンディング又はフリップチップのいずれが用いられるかによる。しかし、従来技術文書では、前記キャリア基板の前記第１の面上にボンド・パッドがあり、それらは集積回路端部からかなり距離があり、相当のボンド長さが必要となる。これは本発明の装置では望ましくなく、異なるボンド長さが伝送線特性に悪影響を与え、そして、すべての相互接続部において均等でなくなる。
ある好ましい実施形態では、前記デカップリング手段は、前記周辺機能部の電圧及び接地接続部間に結合された相当数のデカップリング・コンデンサを備える。そのようなデカップリング・コンデンサは、負荷コンデンサの充電中に相互接続部の伝送線特性による動作を維持するために、オンチップ・コンデンサに加えて必要となる。好ましくは、基板上の同位置におけるデカップリング・コンデンサと如何なる外部キャリアも関わらないようにデカップリング・コンデンサが設けられる。
デカップリング・コンデンサは外部キャリア上には設けらない。そのような位置にあると、前記コア機能部内の電流が、前記集積回路から前記キャリア基板を介して外部キャリアに流れてしまう。第１のオプション位置は前記半導体装置内であり、屡々、前記集積回路内でもある。特に、前記集積回路の端部近傍は、そこには、通常、前記複数のボンド・パッドが設けられ、設計ルールの結果、十分なスペースが残される。このスペースは、前記集積回路の表面積を増やすことなく、そのようなコンデンサに用いることができる。第２のオプション位置は、前記コア機能部の前記電圧供給用及び接地用ボンド・パッド間の、前記キャリア基板の前記第１の面上である。[０４０２]フォーマットとして知られるような、適切に小型化されたコンデンサがボード上に組み込むことができる。直列の全インダクタンスがオンチップ・デカップリング・コンデンサの場合より大きくなるので、そのようなディスクリート・コンデンサは、前記集積回路内で、デカップリング・コンデンサに加えて用いられると好ましい。この第２のオプション位置は、特に、ワイヤ・ボンディングが適用される実施形態に該当する。
さらなる実施形態では、前記コア領域内の前記複数のコンタクト・パッドはアレイに画定され、前記接地接続用の前記複数のパッドの各々が最も近傍の複数パッドとして電圧供給接続用の複数のパッドを有するように、前記複数の接地接続及び前記電圧供給接続用パッドが前記アレイ内に配される。この実施形態では、前記接地及び電圧供給接続用パッドが「チェス盤」パターンに従って配列される。従って、前記コア機能部の電圧供給接続部が同軸導体として機能する。従って、前記コア内の前記電圧供給接続部と前記接地接続部との間の相互インダクタンスにより、各電力路の実効インダクタンスが低減される。これにより、外部キャリア内の接地面と前記コア内の前記接地接続部との間の動的電位圧差である接地バウンス電圧が低くなる。前記接地接続部路の実効インダクタンスは５０％を超えて小さくなる。さらに、このパターンにより相当大きなＤＣ電流の取り扱いも可能となる。前記コア領域においてアレイが１０×１０パッドであると、４アンペアを超えるＤＣ電流を取り扱うことができ、これは、チャネル幅が僅か１２０ｎｍそしてそれ以下の技術で作られた集積回路に十分である。
他の実施形態では、前記周辺領域内の前記複数のコンタクト・パッドは複数のサブグループに画定され、各サブグループは、１個の電圧接続用コンタクト・パッド又は１個の接地接続用コンタクト・パッドといくつかの信号伝送用コンタクト・パッドとを備え、前記信号伝送用パッドはすべて、電圧接続又は接地接続用コンタクト・パッドを隣接パッドとして備える。特に、電圧接続用又は接地接続用コンタクト・パッドがサブグループの中心接地パッドとなる。この複数サブグループへの細分化により一方向の信号路と反対方向の信号路（接地又は電圧供給用コンタクト・パッド）との間の距離が最小となる。そのような細分化は、特に、前記キャリア基板から外部キャリアへの信号伝送路を適切なものとするのに重要である。従って、その細分化の実施は、外部キャリア上へ装置を搭載するためのはんだボールの高さ、従って、前記キャリア基板の前記第２面上のコンタクト・パッドにおいて必要となる。
さらなる実施形態では、前記コア領域内において、前記接地面が前記キャリア基板の前記第１面上に画定され、そして、垂直相互接続を介して、前記周辺領域内の前記接地面に結合される。事実、この実施は実際的である。これにより、前記キャリア基板の前記第２面上のはんだボールのためのスペースが十分なものとなる。
機械的安定性の改善のために、機械的補剛材層が前記キャリア基板の前記第１の面上に存在し、前記導電層の一部を覆っている。前記相互接続部の伝送線路特性により、前記キャリア基板の厚みが１００又は５０μｍ、或いは、さらに薄くできる可能性もあり、所望の伝送線路の特性を得るようにする。それにかかわらず装置が所望の機械的安定性を有するように、カプセル化することもできる。しかし、これは、熱管理上の理由から好ましくない。さらに、ボンド・ワイヤが用いられる場合は、それらはキャリア基板に取り付けられる必要があり、これは非常に不安定である。前記第１の面上にボンド・パッドが露出される誘電体補剛材を用いるのが実際的な方策である。誘電体補剛材は前記キャリア基板の誘電体材料と同じ材料から形成されるのが好ましいが、必ずしもその必要はない。用いられる誘電体補剛材の材料に応じて、伝送線路特性を維持するために、さらなるスペーサが必要になることもある。
前記キャリア基板上の前記複数のコンタクト・パッドと前記集積回路との間の電気的接続は、今日では、通常、ワイヤ・ボンディング又はフリップチップ技術いずれかを用いて行われている。ワイヤ・ボンドによる実施形態では、前記コア機能部の電圧供給及び接地接続用ボンド・パッドは同心円状のリングとして適切に実施される。これらリングにより、上記のように、ディスクリート・デカップリング・コンデンサを設けることが可能となる。
フリップチップの実施形態では、前記集積回路がフリップチップ方向に前記キャリア基板上に設置される。前記集積回路における前記複数のコンタクト・パッドと、前記キャリア基板の前記第１の面上の前記複数のコンタクト・パッドとが対応する態様で配置される。好ましくは、前記キャリア基板の前記第１面上と、前記複数のコンタクト・パッドの側部から背けられた前記集積回路の側部上とに放熱層が設けられる。そのような放熱層は、前記基板に直接ではなく、前記機械的補剛材又はその他のスペーサ層上に適切に取り付けられる。
上記のように、フリップチップの実施形態と前記周辺領域内に横方向に前記コア領域を設けることとは大きな利点がある。第一に、周辺にコア供給パッドがもはや不要となるので、スタガー・パッドが不要となる。第二に、前記集積回路及びキャリア基板の前記複数のボンド・パッド間のいかなるはんだボールも前記コア領域に良い電位を与える。従って、前記コア領域内に必要なＥＳＤ保護構造数が低減される。さらに、前記キャリア基板の前記第１面上の複数のコンタクト・パッド（特に、前記コアの電圧供給用の複数のコンタクト・パッド）がその面上の導電層内に形成できるので再分配層も不要である。フリップチップ形態の他の利点はＩＲ降下、即ち、電圧降下が小さいということである。古いＣＭＯＳプロセスでは１０％のＩＲ降下が許容されたが、チャネル長が０．１８μｍ以下の先進的なＩＣプロセスでは５％しか許容されない。しかし、そうした先進的なＩＣプロセスでは、供給電圧を下げると平均供給電流が増加する。少なくともコア部に対するパッケージ相互接続を並列スイッチングすることによって、ＩＣのＩＲ降下は減少する。
さらに別の実施形態では、前記装置に電源直列インダクタがさらに設けられる。そのような直列インダクタは０．５〜１．０μＨ程度の大きさを有することが好ましい。これは、クロック周期にわたって動作を維持するために有利な実装である。インダクタは、ディスクリート部品として、外部キャリアに、より好ましくは前記コア領域に相当する領域内に設けられることが好ましい。別法として、インダクタは、前記外部キャリア又は前記キャリア基板内に組み込まれてもよい。このインダクタンスを大きくするために、誘電体材料に例えばフェライト材の磁性粒子が適切に付着されることが好ましい。
本発明の電子装置は少なくとも１つの半導体装置を備えることが指摘される。一般に、この半導体装置は集積回路である。或いは、集積回路とダイオード、増幅器とトランシーバ、増幅器とフィルタやアンテナ・スイッチなど他のＲＦ部品、第１の集積回路と第２の集積回路など複数の半導体装置が設けられてもよい。２つの集積回路の場合、前記コア機能部は第１の集積回路内に存在してもよく、前記周辺機能部は第２の集積回路内に存在してもよい。
当業者であれば理解できるように、前記コア機能部は、例えば、デジタル信号処理、埋め込みメモリ、エンコーダ／デコーダ・モジュール、そして、その他の標準的なセル搭載機能を含む。前記周辺機能部は、例えば、デジタル及びアナログ入出力、オシレータ・カップリング、ＰＬＬ及びバンドギャップ・カップリング、ＲＦ入出力を含む。
本発明の装置及びキャリア基板のこれら及びその他の態様は、図を参照してさらに説明される。
図は原寸に比例して描かれておらず、同じ参照番号は類似部分又は同じ部分を示す。図は好ましい実施形態を示すが、それに関する多くの変更形態が当業者には明らかであろう。
図１は、本発明の装置１００が示されている図である。装置１００は、この場合は集積回路である半導体装置１０を備える。半導体１０は、コア機能部１１０及び周辺機能部２１０を備える。装置１００は、コア領域３１及び周辺領域３２が設けられたキャリア基板２０をさらに備える。コア機能部１１０は、能動素子１１２とデカップリング・コンデンサ１１１とを備え、電圧供給接続部４２及び接地接続部４１が設けられている。コア部デカップリングを有する電源デカップリング・トポロジーによって、接地バウンスへの影響、即ちコア部からのＲＦ放射が効果的に低減される。
周辺機能部２１０は、Ｉ／Ｏ手段２１２とデカップリング手段２１１、この場合Ｉ／Ｏ手段２１２に直列に配置されたデカップリング・コンデンサとを備える。周辺機能部２１０には、電圧供給、接地及び信号伝送用の接続部４３がさらに設けられる。周辺機能部１１０及びコア機能部２１０の接地接続部４１、４３は、キャリア基板２０内の相互接続部２２を介して相互接続される。デカップリング手段２１１は、図２を参照して説明されるように、この場合、動作を安定させるために必要である。キャリア基板２０は、プリント回路板に接続するためのコンタクト・パッド６１、６２、６３、６４、６５をさらに備える。
図２は、本発明の装置１００並びにさらなる部分が見られる、別の図であり、これらは、通常、印刷回路基板内に埋め込まれるか印刷回路基板上に設けられる。この図では、共通接地２２がコア機能部１１０と周辺機能部２１０とを接続している。さらに、同調手段２１１が必要であることが見られる。これにより、相互接続部５３の伝送線路としての特性付けが可能となる。ここでは、周辺機能部の電圧供給接続部と接地接続部との間にオンチップ・デカップリング手段として同調手段が設けられている。デカップリング・コンデンサの容量は、例えば、１ｎＦのオーダである。外部部品は、ここでは、電源３０１及びインダクタ３０２であり、コア機能部１１０に適当な電圧を供給する。さらには、負荷のコンデンサがあり、これは、コア機能部の接地と電圧供給との間に結合されている。
図２に見られるように、Ａ，Ｂ二方向に電流が流れてもよく、これらの方向の各々において、適切な動作のために、相互接続部の伝送線路特性が維持されなければならない。ある状態では負荷３０３のコンデンサが放電される。この状態では、Ａに見られるように、電流が反時計回りに流れる。相互接続部５３、接地２２の両者に電流が流れるので伝送線路特性が存在する。別の状態では負荷３０３のコンデンサが充電される。この場合、デカップリング・コンデンサ２１１によりＢに従って電流が流れる。ここでまた、相互接続部５３、接地２２の両者に電流が流れるので伝送線路特性が確立される。
従って、電圧供給接続部から負荷２１２に流れるべき信号６３のＲＦ成分が接地接続部にバイパスされ、信号伝送のための、接地と相互接続部との間の伝送線を用いて、その信号が負荷に供給される。そこで、負荷２１２を用いると、周辺機能部の電圧供給接続部と接地接続部との間に、近傍又はオンチップ・デカップリングが存在し、受信機の、即ち、負荷端において同じ信号の流れが生じることになる。このようにして、周辺デカップリングを伴う供給デカップリング・トポロジーによって、接地バウンスへの影響、即ち、周辺領域からのＲＦ放射が効果的に低減される。さらには、信号伝送６３用コンタクト・パッドと集積回路１０上の対応するボンド・パッドとの間に適切な伝送線路を形成することにより、キャリア基板２０の実効インダクタンスが低減され、これが、コア部電流と周辺部電流との間のクロストークを低減する。その結果、信号品位が高まり、ＥＭＣ能力も高まる。
図３は本発明の装置１００の第１実施形態の断面図を示している。図４は、外部接続用コンタクト・パッド６１〜６５が存在するキャリア基板２０の第２の面から、この実施形態の装置１００を示している。図５は、集積回路１０が設けられたキャリア基板２０の第１の面から、この実施形態の装置１００を示している。図４及び５では基板の一部しか示されておらず、即ち、基板は通常は横方向に延び、コンタクト・パッド６３〜６５は一般に集積回路の周囲に閉リングを形成する。従って、当業者なら理解するように、この実施形態は、典型的なボール・グリッド・アレイ・パッケージの一例である。このようなパッケージは好ましいが、本発明はそれに限定されない。さらには、明瞭化のために、図５では、機械的補剛材層２９が省略されている。さらに、図４と比較すれば分かるように、図３が真の断面ではないことが指摘される。
この装置は、図３に示されるように、集積回路１０とキャリア基板２０とを備える。キャリア基板２０は第１の面２１及び第２の面２２を有する。キャリア基板２０は、誘電体材料の本体２０Ａと、第１の面２１及び第２の面２２上にそれぞれ導電層２０Ｂ及び２０Ｃとを備える。誘電体材料はこの場合約８０μｍの厚みを有するエポキシ樹脂（ＦＲ−４）であり、導電材料は銅製である。この実施形態では、銅より成る相互接続部及びその他のトラックの分解能は５０μｍ程度であり、隣接するトラック間の最短距離は１００μｍである。第１の面２１上には、付加的な機械的安定性を提供する機械的補剛材層２９が存在する。補剛材層２９は、この場合約３００μｍの厚みを有し、本体２０Ａと同じ材料でできている。
集積回路１０は、ボンド・パッド１１が設けられる第１の面１８を有する（図５参照）。この実施形態では、ボンド・パッド１１はワイヤ・ボンド４９を介してキャリア基板２０の第１の面２１上のボンド・パッド４１，４２，４３に接続される。これらボンド・パッド４１〜４３には、導電層２０ｂＢと比較して、さらなる厚みが設けられており、このさらなる厚みはワイヤ・ボンディング中に機械的安定性をもたらすもので、既知の態様で電気メッキにより設けられる。
本発明の集積回路にはコア機能部及び周辺機能部が設けられる。本発明では、機能ごとに別々の領域、即ちコア機能部用コア領域３１及び周辺機能部用周辺領域３２がキャリア基板２０内に画定される。この実施形態では、周辺領域３２はコア領域３１の周囲に横方向に位置する。これは好ましいが、そうである必要はない。コア機能部４２用及び周辺機能部４３用の特定のボンド・パッドがキャリア基板２０の第１の面２１上に存在する。周辺機能部４３用ボンド・パッドは信号伝送及び電圧供給用ボンド・パッドを含む。コア機能部４２用ボンド・パッドは電圧供給用ボンド・パッドを含む。さらに、接地接続４１用ボンド・パッドも存在し、これらはコア機能部及び周辺機能部にとって共通である。接地接続４１用ボンド・パッド及びコア機能部４２の電圧供給用ボンド・パッドは、この実施形態では、電源用リング内の接地用リングと同心円状のリングとして実施される。
キャリア基板２０のコア領域３１及び周辺領域３２は別々に設計される。コア領域３１では、第１の面上のボンド・パッド４１、４２は、誘電損失を最小限に抑えるために、第２の面２２に直接接続される。接地接続用コンタクト・パッド６１は、対応するボンド・パッド４１の真下に位置される。できるだけ標準化された接地とするためには、接地用ボンド・パッド４１は、キャリア基板２０の第１の面２１上の接地面５２を介して相互接続される。電圧供給接続用コンタクト・パッド６２は、キャリア基板２０の第２の面２２上の相互接続部６７及び垂直相互接続部６６を介して、対応するボンド・パッド４２に結合される。この実施形態では、電圧供給接続用コンタクト・パッド６２の各々にＥＳＤ保護構造（図示されない）が設けられている。中心の４つのコンタクト・パッド６２は、主に、パッケージの熱的挙動を改善するものである。
キャリア基板２０の周辺領域３２には、その第２の面２２上に接地面５1が設けられる。ボンド・パッド４３を対応するコンタクト・パッド６３、６５に接続するために、第１の面２１上に相互接続部５３が画定される。第２の面２２上に接地面５１が存在し、隣接する相互接続部５３間の相互距離が好ましくは本体２０Ａの厚みよりも大きいので、相互接続部５３は伝送線路として機能する。その結果、誘導損失は、少なくとも９０％低減され、一般に約９５％も低減される。
相互接続部５３は、図５に示されているように、垂直相互接続部７３、７５で終端する。相互接続部７５は周辺機能部の電圧供給接続用コンタクト・パッド６５に対応する。相互接続部７３は信号伝送に使用されるコンタクト・パッド６３に対応する。さらに、周辺領域３２の接地接続部用コンタクト・パッド６４もある。コンタクト・パッド６４は、キャリア基板２０の第２の面２２上の接地面５１を介して、ボンド・パッド４１に接続される。接地用コンタクト・パッド６４は、コンタクト・パッドのアレイ、一般にボール・グリッド・アレイの外周に配置される。これは、電磁妨害に対していくらかの保護となる。
電圧供給接続部向けのコンタクト・パッド６５のいくつかは接地接続に使用されてもよい。これは、設計の問題であり、外部キャリアへの電圧供給接続部及び接地接続部の必要数に依存する。しかし、コンタクト・パッド６３〜６５はサブグループ１６４、１６５に細分化されることが好ましい。サブグループ１６４、１６５には、最多で８個の信号伝送用コンタクト・パッド６３が、接地用又は電圧供給用パッドのいずれかである中心コンタクト・パッド６４、６５の周囲に存在する。このように、信号経路及びその信号の帰路は隣接することができ、従って両経路間の距離が最小となる。これにより、キャリア基板２０から外部キャリアまで適切な伝送経路となる。
図６は本発明の装置１００の第２実施形態の断面図を示している。図７は、外部接続用コンタクト・パッド６１〜６５が存在するキャリア基板２０の第２の面から、この実施形態の装置１００を示している。図８は、その側面１８にボンド・パッド１１〜１３を有するこの第２実施形態の集積回路１０を示している。図７では基板の一部しか示されておらず、即ち、基板は通常は横方向に延び、コンタクト・パッド６３〜６５は一般に集積回路の周囲に閉リングを形成する。従って、当業者なら理解するように、この実施形態は、典型的なボール・グリッド・アレイ・パッケージの一例である。このようなパッケージは好ましいが、本発明はそれに限定されない。さらに、当業者なら理解するように、図７と比較すれば分かるように、図６が真の断面ではないことが指摘される。
この第２実施形態の装置１００は第１実施形態の装置と多くの共通点を有している。両方の場合において、キャリア基板２０はコア領域３１と周辺領域３２とに細分化される。両方の場合において、キャリア基板２０には、基板の第２の面２２上に周辺領域３２まで延在する接地面５１が設けられ、そして、伝送線特性を有する相互接続部５３が設けられる。両方の場合において、伝送線が適切に画定され、ボンド・ワイヤ等から熱的挙動が悪影響を受けないように、周辺機能部用ボンド・パッド４３がコア領域３１端部近傍に設けられることが分かる。
第１及び第２実施形態の主なる違いは第２実施形態はフリップチップ形態ということである。これは大きな利点である。第一に、キャリア基板２０の第１の面２１上に、ワイヤ・ボンディングに必要な追加のボンド・パッド層が不要である。再分配層（即ち、相互接続部６６、６７を介する）もスタガーパッド・アレイも不要である。集積回路のボンド・パッド１１、１２、１３とキャリア基板２０のボンド・パッド４１、４２、４３との間のはんだボールは、導電層２０Ｂ上に直接設けられてもよい。
第二に、両コンタクト・パッド６１、６２と対応するボンド・パッド４１、４２及び１１、１２とは、「チェス盤」パターンで配列される。このパターンでは、電圧供給用パッド１２、４２、６２の最隣接部がそれぞれ接地用パッド１１、４１、６１であり、逆の場合も同様である。従って、ボール・グリッド・アレイは、実効インダクタンスが約５０％低減し、且つ接地バウンス電圧が低下する同軸構造を有する。集積回路１０のボンド・パッド１１、１２は、この場合内部領域に設けられる。これらのパッド１１、１２は、集積回路の基板上に直投影の形で見られる、活性領域と重なった部分を示す。ボンド・パッドのこのような設計は、活性領域上のボンド・パッドとしても知られている（それらは、十分な強度をもたらすように、パッシベーション層の上に設けられてもよい）。
第三に、キャリア基板内の、コア電圧供給の相互接続部の良好な導電性（低インピーダンス、低損失）により、ＥＳＤ保護構造の数は減らされてもよい。実際には、それらは、コア領域３１の外縁部にのみ必要である。これは、良好な導電性の結果として、コア領域３１内の電圧勾配がＥＳＤストレス中に最小になるという洞察に基づいている。接地接続部については、ＥＳＤ保護構造は、コア領域３１内及び周辺領域３２内に必要である。
第四に、キャリア基板の第１の面２１及び集積回路１０の背面、例えばボンド・パッド１１〜１３から外方に向く面の上に熱拡散層１５が設けられることにより装置１００の熱管理が改善されてもよい。集積回路１０の半導体基板が薄くされ、それによって熱拡散層１５までの熱抵抗経路を短くすることが特に好ましい。
端的に言えば、電子装置１００は、半導体装置、特に、集積回路１０と、底部、上部導電層を有するキャリア基板２０とを備え、電圧供給、接地、そして、信号伝送接続部が設けられている。二以上の供給電圧を使用できるように、集積回路１０はコア機能部１１０及び周辺機能部２１０に細分化され、キャリア基板２０はコア領域３１及び周辺領域３１に細分化される。コア及び周辺両方の接地接続部が、キャリア基板２０内の相互接続部を介して、互いに結合される。この相互接続部は、特に、接地面であり、周辺の信号伝送用相互接続部に伝送線特性を与える。
本発明の装置の回路図である。 本発明の装置のさらなる回路図であり、その電気的性能を説明する図である。 この装置の第１実施形態の概略断面図である。 第１実施形態の概略底面図である。 第１実施形態の概略上面図である。 この装置の第２実施形態の概略断面図である。 第２実施形態の概略底面図である。 第２実施形態の概略上面図である。
符号の説明
１０ 集積回路
１１ 集積回路Ｖｄｄ、ｐｅｒｉｆＩ／Ｏ路ボンド・パッド
１２ コア機能部供給電圧Ｖｄｄ、ｃｏｒｅ用集積回路ボンド・パッド
１３ （コア機能部）接地Ｖｓｓ用集積回路ボンド・パッド
１５ 熱拡散層
１８ 集積回路の（第１の）面
１９ 接着層
２０ キャリア基板
２０Ａ キャリア基板の誘電体層
２０Ｂ キャリア基板の第１面上の導電層
２０Ｃ キャリア基板の第２面上の導電層
２１ キャリア基板の第１の面
２２ キャリア基板の第２の面
２９ 補剛材／補剛材層
３１ コア領域
３２ 周辺領域
４１ （コア機能部）接地Ｖｓｓ用キャリア基板ボンド・パッド
４２ コア機能部供給電圧Ｖｄｄ、ｃｏｒｅ用キャリア基板ボンド・パッド
４３ 周辺機能部供給電圧Ｖｄｄ、ｐｅｒｉｆ及びＩ／Ｏ路用キャリア基板ボンド・パッド
４９ ボンド・ワイヤ
５１ キャリア基板の第２面上の周辺領域内接地面
５２ キャリア基板の第１面上のコア領域内接地面
５３ 伝送線（伝送線特性を有する相互接続部）
６１ コア機能部接地Ｖｓｓ、ｃｏｒｅ用コンタクト・パッド（及びはんだボール）
６２ コア機能部供給電圧Ｖｄｄ、ｃｏｒｅ用コンタクト・パッド（及びはんだボール）
６３ 信号伝送Ｉ／Ｏ用コンタクト・パッド（及びはんだボール）
６４ 周辺機能部接地Ｖｓｓ、ｐｅｒｉｆ用コンタクト・パッド（及びはんだボール）
６５ 周辺機能部供給電圧Ｖｓｓ、ｐｅｒｉｆ、Ｖｄｄ、ｐｅｒｉｆ用コンタクト・パッド（はんだボール）
６６ 垂直相互接続部
６７ 水平相互接続部
７３ 信号伝送用コンタクト・パッド向け垂直相互接続部
７４ 周辺領域接地Ｖｓｓ、ｐｅｒｉｆ用コンタクト・パッド向け垂直相互接続部
７５ 周辺領域供給電圧Ｖｓｓ、ｐｅｒｉｆ、Ｖｄｄ、ｐｅｒｉｆ用コンタクト・パッド向け垂直相互接続部
１００ 電子装置
１６４ 接地用の一つの中心パッドを有するコンタクト・パッドのサブグループ
１６５ 接地又は電圧供給用の一つの中心パッドを有するコンタクト・パッドのサブグループ
１１０ 半導体装置１０のコア機能部
１１１ デカップリング・コンデンサ
１１２ コア能動素子
２１０ 半導体装置１０の周辺機能部
２１１ デカップリング手段、特に、デカップリング・コンデンサ
２１２ 周辺能動素子
３０１ 電源
３０２ インダクタ
３０３ 負荷コンデンサ

Claims (10)

  1. 側面に複数のボンド・パッドが設けられた少なくとも一つの半導体装置と、
    電気的絶縁材料の層を備え、導電層が各々設けられた第１の面及び反対側の第２の面を有し、前記第１の面上には前記集積回路の前記複数のボンド・パッドへの結合に適する複数のボンド・パッドが存在し、前記第２の面上には外部結合用の複数のコンタクト・パッドが存在し、前記複数のコンタクト・パッドと前記複数のボンド・パッドとが所望のパターンに従って電気的に相互接続され、前記複数のコンタクト・パッドの第１の部分が接地接続用に画定され、前記複数のコンタクト・パッドの第２の部分が電圧供給接続用に画定され、そして、前記複数のコンタクト・パッドの第３の部分が信号伝送用に画定されている、キャリア基板とを備えた電子装置であって、
    前記少なくとも一つの半導体装置にはコア機能部と周辺機能部とが設けられ、前記コア機能部及び周辺機能部には各々電圧供給接続部と接地接続部とが設けられ、
    前記キャリア基板はコア領域と周辺領域とに横方向に細分化され、前記コア領域には前記コア機能部用の複数のコンタクト・パッドが設けられ、前記周辺領域には前記周辺機能部用の複数のコンタクト・パッドが設けられ、
    前記キャリア基板は、前記周辺機能部の前記接地接続部と前記コア機能部の前記接地接続部とを相互接続するための少なくとも一つの相互接続部を備え、
    前記コア機能部及び周辺機能部の電圧供給を共通接地に対してデカップリングするための手段が存在する電子装置。
  2. 前記周辺領域は前記コア領域の周辺に位置し、
    前記キャリア基板の前記第２面上の前記周辺領域内に接地面が画定され、該接地面は、前記周辺機能部の前記接地接続部と前記コア機能部の前記接地接続部とを互いに相互接続するための相互接続部であり、
    前記周辺機能部の前記複数のコンタクト・パッドと前記複数のボンド・パッドとの間の相互接続部が前記キャリア基板の前記第１面上に画定され、前記相互接続部は伝送線特性を有する、請求項１に記載の電子装置。
  3. 前記デカップリング手段は前記周辺機能部内にデカップリング・コンデンサを備え、該デカップリング・コンデンサは前記少なくとも一つの半導体装置内に又は前記キャリア基板上に位置する、請求項１又は２に記載の電子装置。
  4. 前記コア領域内の前記複数のコンタクト・パッドはアレイに画定され、前記接地接続用の前記複数のパッドの各々が最も近傍の複数パッドとして電圧供給接続用の複数のパッドを有するように、前記複数の接地接続及び前記電圧供給接続用パッドが前記アレイ内に配される、請求項２に記載の電子装置。
  5. 前記周辺領域内の前記複数のコンタクト・パッドは複数のサブグループに画定され、各サブグループは、１個の電圧接続用コンタクト・パッド又は１個の接地接続用コンタクト・パッドといくつかの信号伝送用コンタクト・パッドとを備え、前記信号伝送用パッドはすべて、前記電圧接続又は接地接続用コンタクト・パッドを隣接パッドとして備える、請求項２に記載の電子装置。
  6. 前記コア領域内において、前記接地面が前記キャリア基板の前記第１面上に画定され、そして、垂直相互接続部を介して、前記周辺領域内の前記接地面に結合される、請求項２又は４に記載の電子装置。
  7. 前記キャリア基板の前記第１の面上に機械的補剛材層が存在し、前記導電層の一部を覆う、請求項１又は２に記載の電子装置。
  8. 前記半導体装置がフリップチップ方向に前記キャリア基板上に設置され、前記半導体装置における前記複数のボンド・パッドと、前記キャリア基板の前記第１の面上の前記複数のコンタクト・パッドとが対応する態様で配置され、前記キャリア基板の前記第１面上と、前記複数のボンド・パッドの側部から背けられた前記半導体装置の側部上とに放熱層が設けられている、請求項１又は７に記載の電子装置。
  9. 電源直列インダクタがさらに設けられている、請求項１に記載の電子装置。
  10. 半導体装置のための、電気的絶縁材料のキャリア基板であって、導電層が各々設けられた第１の面及び反対側の第２の面を有し、前記第１の面上には前記半導体装置の複数のボンド・パッドへの結合に適する複数のボンド・パッドが存在し、前記第２の面上には外部結合用の複数のコンタクト・パッドが存在し、前記複数のコンタクト・パッドと前記複数のボンド・パッドとが所望のパターンに従って電気的に相互接続され、前記複数のコンタクト・パッドの第１の部分が接地接続用に画定され、前記複数のコンタクト・パッドの第２の部分が電圧供給接続用に画定され、そして、前記複数のコンタクト・パッドの第３の部分が信号伝送用に画定されている、キャリア基板であって、
    前記キャリア基板はコア領域と周辺領域機能部とに横方向に細分化され、前記コア領域には前記集積回路のコア機能部のための複数のコンタクト・パッドが設けられ、前記周辺領域には前記半集積回路の周辺機能部のための複数のコンタクト・パッドが設けられ、前記コア機能部及び周辺機能部には各々電圧供給接続部と接地接続部とが設けられ、
    前記キャリア基板は、前記周辺機能部の前記接地接続部と前記コア機能部の前記接地接続部とを相互接続するための少なくとも一つの相互接続部を備えるキャリア基板。
JP2006530964A 2003-10-10 2004-10-01 電子装置及びそのためのキャリア基板 Pending JP2007508688A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103758 2003-10-10
PCT/IB2004/051945 WO2005036643A1 (en) 2003-10-10 2004-10-01 Electronic device and carrier substrate for same

Publications (1)

Publication Number Publication Date
JP2007508688A true JP2007508688A (ja) 2007-04-05

Family

ID=34429470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006530964A Pending JP2007508688A (ja) 2003-10-10 2004-10-01 電子装置及びそのためのキャリア基板

Country Status (7)

Country Link
US (1) US7253516B2 (ja)
EP (1) EP1673807B1 (ja)
JP (1) JP2007508688A (ja)
KR (1) KR101099925B1 (ja)
CN (1) CN100550365C (ja)
TW (1) TWI353663B (ja)
WO (1) WO2005036643A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101098709B1 (ko) * 2003-10-10 2011-12-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자 장치 및 캐리어 기판
US7272802B2 (en) * 2005-05-11 2007-09-18 Lsi Corporation R-cells containing CDM clamps
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
KR101247138B1 (ko) * 2005-09-14 2013-03-29 하테체 베타일리궁스 게엠베하 플립-칩 모듈 및 플립-칩 모듈의 제조 방법
US7518230B2 (en) * 2005-12-14 2009-04-14 Rohm Co., Ltd Semiconductor chip and semiconductor device
US20080197474A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
US8946873B2 (en) 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
KR101006748B1 (ko) * 2009-01-29 2011-01-10 (주)인디링스 패드들의 동시 스위칭을 제어하는 고체 상태 디스크를 위한컨트롤러
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
US9515017B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
JP6337867B2 (ja) * 2015-10-26 2018-06-06 株式会社村田製作所 帯域通過型フィルタ及びデュプレクサ
WO2017171738A1 (en) 2016-03-30 2017-10-05 Intel Corporation Hybrid microelectronic substrates
US11205613B2 (en) * 2019-09-26 2021-12-21 Intel Corporation Organic mold interconnects in shielded interconnects frames for integrated-circuit packages
CN111224317B (zh) * 2020-04-20 2021-03-19 深圳市汇顶科技股份有限公司 激光发射装置
US20230290746A1 (en) * 2022-03-11 2023-09-14 Chipletz, Inc. Semiconductor package with integrated capacitors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270643A (ja) * 1997-03-18 1998-10-09 Lsi Logic Corp オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ
JPH11312752A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 配線基板
JP2000031329A (ja) * 1998-07-15 2000-01-28 Ngk Spark Plug Co Ltd 多層配線基板
JP2000040879A (ja) * 1998-07-23 2000-02-08 Kyocera Corp 配線基板
JP2001168266A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 半導体装置
JP2002164462A (ja) * 2000-11-28 2002-06-07 Nec Corp 半導体装置およびその実装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258575A (en) * 1990-05-07 1993-11-02 Kyocera America, Inc. Ceramic glass integrated circuit package with integral ground and power planes
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
EP0743929B1 (en) 1994-12-12 1998-07-15 Koninklijke Philips Electronics N.V. Substrate of a ceramic material
AU4697496A (en) * 1995-01-24 1996-08-14 Intel Corporation High performance integrated circuit package
DE19939483A1 (de) 1999-08-20 2001-03-08 Philips Corp Intellectual Pty Passives Bauelement mit Verbundwerkstoff
NL1014192C2 (nl) * 2000-01-26 2001-08-08 Industree B V Printplaat.
US6509646B1 (en) * 2000-05-22 2003-01-21 Silicon Integrated Systems Corp. Apparatus for reducing an electrical noise inside a ball grid array package
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6696763B2 (en) * 2001-04-02 2004-02-24 Via Technologies, Inc. Solder ball allocation on a chip and method of the same
TW511414B (en) * 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
TW498472B (en) * 2001-11-27 2002-08-11 Via Tech Inc Tape-BGA package and its manufacturing process
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
WO2004064151A2 (en) 2003-01-13 2004-07-29 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing a substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270643A (ja) * 1997-03-18 1998-10-09 Lsi Logic Corp オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ
JPH11312752A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 配線基板
JP2000031329A (ja) * 1998-07-15 2000-01-28 Ngk Spark Plug Co Ltd 多層配線基板
JP2000040879A (ja) * 1998-07-23 2000-02-08 Kyocera Corp 配線基板
JP2001168266A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 半導体装置
JP2002164462A (ja) * 2000-11-28 2002-06-07 Nec Corp 半導体装置およびその実装方法

Also Published As

Publication number Publication date
CN1864259A (zh) 2006-11-15
CN100550365C (zh) 2009-10-14
KR20060122826A (ko) 2006-11-30
TWI353663B (en) 2011-12-01
WO2005036643A1 (en) 2005-04-21
US7253516B2 (en) 2007-08-07
EP1673807B1 (en) 2019-12-11
US20070018287A1 (en) 2007-01-25
KR101099925B1 (ko) 2011-12-28
TW200518307A (en) 2005-06-01
EP1673807A1 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
US7545036B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
US6400019B1 (en) Semiconductor device with wiring substrate
KR100891763B1 (ko) 반도체 장치
US7733661B2 (en) Chip carrier and fabrication method
JP2007508688A (ja) 電子装置及びそのためのキャリア基板
US6300161B1 (en) Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
JP2001024150A (ja) 半導体装置
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
US8178901B2 (en) Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip
JP4975437B2 (ja) 電子装置
JP2002252300A (ja) 基板および半導体チップパッケージ
US20050104184A1 (en) Semiconductor chip package and method
JP4124618B2 (ja) 半導体装置
JP4390634B2 (ja) 半導体装置
JP2004320047A (ja) 半導体装置
US20070040284A1 (en) Two layer substrate ball grid array design
JPH09246425A (ja) 半導体パッケージおよび半導体装置
JPS60143638A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417