CN1864259A - 电子器件及其承载衬底 - Google Patents

电子器件及其承载衬底 Download PDF

Info

Publication number
CN1864259A
CN1864259A CNA2004800294565A CN200480029456A CN1864259A CN 1864259 A CN1864259 A CN 1864259A CN A2004800294565 A CNA2004800294565 A CN A2004800294565A CN 200480029456 A CN200480029456 A CN 200480029456A CN 1864259 A CN1864259 A CN 1864259A
Authority
CN
China
Prior art keywords
pad
contact pad
carrying substrate
bonding welding
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800294565A
Other languages
English (en)
Other versions
CN100550365C (zh
Inventor
马蒂纳斯·J·克嫩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1864259A publication Critical patent/CN1864259A/zh
Application granted granted Critical
Publication of CN100550365C publication Critical patent/CN100550365C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种电子器件(100)，包括集成电路(10)和具有底部和顶部导电层的承载衬底(20)，并且设有电源、接地端和信号传输连接。为了能够使用一个以上的电源电压，将集成电路(10)细分成核心功能块(110)和外围功能块(210)，并且将承载衬底(20)细分成相应的核心区域(31)和外围区域(32)。核心和外围的接地连接通过承载衬底(20)中的互连(22)相互耦合。特别地，该互连是接地平面，并且允许为用于外围的信号传输的互连提供传输线特征。

Description

电子器件及其承载衬底
本发明涉及一种电子器件，其包括：
至少一个半导体器件，在一侧面上设有多个键合焊盘；以及
由电介质材料制成的承载衬底，其具有第一侧面和相对的第二侧面，它们各自设有导电层，在所述第一侧面上存在有适合于耦合到所述至少一个半导体器件的键合焊盘的键合焊盘，并且在所述第二侧面上设置用于外部耦合的接触焊盘，根据期望的图案电互连接触焊盘和键合焊盘，限定接触焊盘的第一部分用于接地连接，限定接触焊盘的第二部分用于电源连接，并且限定接触焊盘的第三部分用于信号传输。
本发明还涉及用于这种电子器件的承载衬底。
从US-A 6,448,639中获知这种电子器件和这种承载衬底。该公知的器件被称为球栅阵列封装。对于各种集成电路来说这种封装是众所周知的，并且具有重要的优点：容易布置在具有焊料球的外部承载体上，且具有提供大量接触焊盘的能力，并由此有非常多的信号连接，通常被称为I/O路径。所述公知的承载衬底设有两个导电层，其具有减小这种封装的成本价格的优点。接触焊盘用于接地和电源连接的第一和第二部分设置在承载衬底的第一侧面上的相应键合焊盘的正下方。将这些键合焊盘实施为同心的接地和电源环。由于这种结构在键合焊盘与相应的接触焊盘之间的连接是很短的，这导致寄生电感减小并由此带来更好的电性能。
该公知器件的缺点是：其利用单一的电源电压来进行供电。特别是对于允许以模拟和数字两种方式对信号进行处理的集成电路、所谓的混合信号IC来说，优选具有更多的电源电压。这对于其他集成电路来说也是有利的，因为集成电路中的不同功能元件可以具有适合于各自功能元件的电源电压。否则在电源电压与功能元件之间存在失配，这会导致散热增强并由于栅极氧化物的低绝缘厚度h而引起过电压应力。然而，热管理是当前集成电路设计中的主要问题之一，并且散热增强是不合需要的。
因此，本发明的第一目的是提供一种在开篇段落中所述类型的电子器件，包括用于提供不同电源电压的装置，然而作为承载衬底中互连的结果，其展现出有限的寄生电感。
第二目的是提供适合于这种电子器件的承载衬底。
实现第一目的在于：
至少一个半导体器件设有核心功能块和外围功能块，核心功能块和外围功能块各自设有电源连接和接地连接，
将承载衬底在横向上细分核心区域和外围区域，在所述核心区域中设置用于核心功能块的接触焊盘，而在所述外围区域中设置用于外围功能块的接触焊盘，
承载衬底设有至少一个互连，其用于互连外围功能块和核心功能块的接地连接，并且
存在用于使核心和外围功能块的电源与公共接地去耦的装置。
通过由此限定的承载衬底实现第二目的。
本发明的器件使得能够将核心与外围功能块之间区分开，并且该区分不仅存在于半导体器件中，而且还物理地实施在承载衬底中。以这种方式，通过利用星-点原则来防止外围与核心功能块之间的任何串扰。另外，在承载衬底内在不同功能块的接地端之间设置连接。与在外部载体中的实施相比，承载衬底中的这种连接实施减小了寄生电感。此外，承载衬底中的连接对于实现核心与外围功能块之间的信号传输是重要的。对于该目的，需要耦合两个功能块的时钟和其他数据信号，因为否则不能够同时操作。对于该目的，还提供用于去耦的装置。结果是，对于特别是利用先进的IC技术、尤其是采用具有0.18μm或更小的沟道长度的技术来实现的集成电路的高速度和工作频率来说，通过外部载体对两个功能块进行的这种耦合太慢。另一方面，如果在半导体器件内两个功能块没有耦合，则会发生对静电放电(ESD)非常敏感的情况，特别是在结合使用键合引线时。本发明的解决方案没有这种缺点。
由此实现，器件展现出具有有限寄生电感的良好性能，并能够利用不同的电源电压。同时不会妨碍器件的不同部件之间在该器件内的任何通信。此外，可以将承载衬底实施成包括仅为两个的有限数量的导电层。
在优选实施例中，外围区域位于核心区域的周围，并且将接地平面限定在承载衬底的第二侧面上的外围区域中。该接地平面由此作为用于互连外围功能块与核心功能块的接地连接的互连。此外，将外围功能块的接触焊盘与键合焊盘之间的互连限定在承载衬底的第一侧面上，该互连具有通过接地参考平面上的单个迹线适当限定的传输线特征。
该实施例的器件具有许多其他的优点。互连的传输线特征使寄生电感减小了至少90％，并且通常情况下更多。以这种方式，外围区域内的有效寄生电感基本上等于核心区域的有效寄生电感。这允许使用任何期望尺寸的承载衬底，并且对于接触焊盘的数量没有限制。
此外，特别是对于倒装片实施例来说，减小了用于核心区域中的ESD保护的结构数量是一个优点。承载衬底与集成电路之间的金属或焊料球通常具有大约30μm的高度，并且由此提供电压电势的良好限定。结果，并非所有的用于电源连接的接触焊盘需要设有ESD保护结构，而仅仅是那些在核心区域的外部边缘处的接触焊盘需要。另外，在承载衬底的第一侧面上不需要交错排列的焊盘。随着对核心电源焊盘的需要的减小，可以使用单行键合焊盘来连接外围功能块。
为了获得互连的传输线特征，不仅需要接地平面。此外，互连与接地平面之间的电介质厚度应该小于承载衬底的第一侧面上的相邻互连之间的电介质厚度。这可以通过增加承载衬底的材料的介电常数来实现以控制串扰。
因此，衬底的材料可以是诸如聚酰亚胺、聚合物增强玻璃纤维、FR-4(环氧树脂)、FR-5和BT-树脂的适当材料。可选材料包括填充有具有相对较高的介电常数的颗粒的这种材料(例如钙钛矿(perowskite)型材料)、包括SiO2、Al-C-O-N的陶瓷材料、通过烧结具有嵌入的半导体颗粒的导热材料的基体(matrix)而可获得的材料。特别地，优选基体材料和嵌入颗粒的组合，因为这允许对参数的范围进行优化，所述参数包括介电常数、热膨胀系数、机械强度和导热率。在WO01/15182、EP-A 743929、EP03075079.8(PHNL030040，未预先公开)中给出了例子。材料的选择相当宽，因为不需要内部导体。
获得传输线特征的另一手段是减小承载衬底的厚度。此外，使相邻迹线之间的距离尽可能地一致。除此之外，将承载衬底的第一侧面上的键合焊盘限定在核心区域的外围。具体位置当然取决于引线键合或倒装片是否用于衬底与集成电路之间的连接。然而，现有技术文献显示出在承载衬底的第一侧面上存在键合焊盘，其离集成电路的边缘有相当长的距离并且需要相当大的键合长度。这在本发明的器件中是不期望的，因为不同的键合长度对传输线特征具有消极影响并且对于所有互连是不一致的。
在另一个优选实施例中，用于去耦的装置包括大量耦合在外围功能块的电压与接地连接之间的去耦电容器。除了片上电容器之外，还需要这种去耦电容器，以便在负载电容器的充电期间保持互连的传输线特征行为。优选地，如此设置电容器使得在衬底的相同位置中任何外部载体没有去耦电容器。
不将去耦电容器设置在外部载体上。这种位置允许核心功能块内的电流从集成电路穿过承载衬底流到外部载体。第一可选位置在半导体器件中，并且通常在集成电路中。具体地，在集成电路的边缘附近，其中通常设置多个键合焊盘，作为设计规则的结果，留有充足的空间。该空间可以用于这种电容器，而不需要增加集成电路的表面面积。第二可选位置是在承载衬底的第一侧面上、在用于核心功能块的电源和接地端的键合焊盘之间。适当地，可以将小尺寸电容器例如被称为[0402]格式的那些电容器组装到电路板上。除了集成电路中的去耦电容器之外，还优选使用这种分立的电容器，因为串联的总电感将基本上高于片上去耦电容的情况。该第二种选择特别与其中采用引线键合的实施例有关。
在另一实施例中，将核心区域中的接触焊盘限定在阵列中，将用于接地连接和用于电源连接的焊盘如此分布在该阵列中使得对于用于接地连接的焊盘中的每一个来说用于电源连接的焊盘是其最近的相邻焊盘。在该实施例中，以“棋盘”图案限定用于接地连接和电源连接的焊盘。结果，核心功能块的电源连接用作同轴中心导体。由此通过核心中的电源与接地连接之间的互感来减小电源路径中的每一个的有效电感。这导致较低的接地反弹电压(ground bounce voltage)，其为在外部载体中的接地平面与到核心的接地连接之间的动态电压差。接地连接路径的有效电感将降低50％以上。此外，该图案允许处理相当大的DC电流。核心区域中的10乘10阵列可以处理高达4安培以上的DC电流，这对于利用沟道长度仅为120nm及以下的工艺进行制造的集成电路来说是足够的。
在另一实施例中，通过小组(subgroup)来限定外围区域中的接触焊盘，每一个小组包括一个用于电压连接的接触焊盘或一个用于接地连接的接触焊盘、以及几个用于信号传输的接触焊盘，所有用于信号传输的焊盘的相邻焊盘是用于电压或接地连接的接触焊盘。特别地，用于电压或接地连接的接触焊盘为该组中的中心接地焊盘。这种细分为小组允许在一个方向上的信号路径与相反方向上的信号路径(用于接地端或电源的接触焊盘)之间存在最小距离。这种细分对于实施从承载衬底到外部载体的适当传输路径是特别重要的。因此其实施需要在用于将器件设置在外部载体上的焊料球级(level)上进行，且因此在承载衬底的第二侧面上的接触焊盘中进行其实施。
在另一实施例中，接地平面被限定在承载衬底的第一侧面上的核心区域中，并且通过垂直互连耦合到外围区域中的接地平面。事实上，这为实际的实施。因此，在承载衬底的第二侧面上存在用于焊料球的充足空间。
优选地，为了机械稳定性的改进，在承载衬底的第一侧面上存在硬化层，由此覆盖部分导电层。互连的传输线特征导致承载衬底的厚度减小到100或50μm，或潜在地甚至更小，以获得期望的传输线特性。不过为了使器件具有期望的机械稳定性，可以采用密封。然而，由于热管理的原因，这不是优选的。此外，如果使用键合引线，则需要将它们连接到不十分稳定的载体上。使用电介质硬化剂是可行的解决方案，所述电介质硬化剂使第一侧面上的键合焊盘暴露出来。优选但不是必须地，用与承载衬底的电介质材料相同的材料制造电介质硬化剂。取决于所使用的硬化剂材料，可能需要额外的隔离物来保持传输线特性。
当今通常利用引线键合或倒装片技术来设置承载衬底上的键合焊盘与集成电路之间的电连接。在使用引线键合的实施例中，将用于核心功能块的电源和接地连接的接触焊盘适当地实施为同心环。这些环允许如上所述地设置分立的去耦电容器。
在使用倒装片的实施例中，在倒装片取向上将集成电路设置在承载衬底上。以相应的结构来设置集成电路上的键合焊盘和承载衬底的第一侧面上的键合焊盘。优选地，在承载衬底的第一侧面上和集成电路背对键合焊盘侧面的侧面上设置热扩散层。对这种热扩散层进行适当地附着，不是将其直接地附着到衬底上，而是将其附着到电介质硬化剂或任何其他间隔物层的顶部。
如上所述，采用倒装片并且核心区域横向地实施在外围区域内的实施例，具有实质性的优点。首先，不需要交错排列的焊盘，因为不再需要周界处的核心电源焊盘。其次，集成电路和承载衬底的键合焊盘之间的任何焊料球将限定用于核心区域的良好电势。结果，大大减小核心区域中所需要的ESD保护结构的数量。此外，不需要再分配层，因为可以使承载衬底的第一侧面上的接触焊盘(特别是用于核心的电源的那些接触焊盘)形成在该侧面上的导电层中。倒装片形式的另一优点是低IR降或电压降。对于老的CMOS工艺允许10％的IR降，但是对于采用0.18μm或更低的沟道长度的先进IC工艺，其仅为5％。然而，在降低用于那些先进IC工艺的电源电压时，平均电源电流增加。通过并行切换封装互连，至少对于核心，IC上的IR降减小了。
在另一实施例中，器件还设有电源串联电感。这种串联电感的大小优选在0.5-1.0μH的范围内。好的实施是在时钟周期期间维持操作。优选地，将电感设置为外部载体处的分立元件，且更为优选的是在与核心区域相应的区域内。或者，电感可以集成在外部载体中或承载衬底中。优选地，电介质材料然后适当地设有磁性颗粒，例如铁氧体材料的磁性颗粒，以便增强该电感。
可以观察到本发明的电子器件包括至少一个半导体器件。通常，该半导体器件为集成电路。或者，可以提供不止一个半导体器件，例如集成电路和二极管、放大器和收发器、放大器和诸如滤波器和天线开关的其他RF部件、或第一和第二集成电路。在两个集成电路的情况下，核心功能块可以存在于第一集成电路中，而外围功能块可以存在于第二集成电路中。
如本领域技术人员所理解的那样，核心功能块例如包括数字信号处理、嵌入式存储器、编码器/解码器模块和其他标准单元实施的功能块。外围功能块例如包括数字和模拟输入和输出、振荡器耦合(oscillator coupling)、PLL和能带隙去耦(bandgap decoupling)、RF输入和输出。
将参考附图对本发明的器件和承载衬底的这些和其他方案进行进一步的说明，其中：
图1示出本发明的器件的视图；
图2示出本发明的器件的另一视图，其用于说明电性能；
图3示意性示出器件的第一实施例的截面图；
图4示意性示出第一实施例的底视图；
图5示意性示出第一实施例的顶视图；
图6示意性示出器件的第二实施例的截面图；
图7示意性示出第二实施例的底视图；以及
图8示意性示出第二实施例的顶视图。
这些附图并未按比例绘制，并且相同的参考标记表示相似或相同的部件。附图示出优选的实施例，但其许多修改对于本领域技术人员来说是显而易见的。
图1是其中示出本发明的器件100的视图。器件100包括半导体器件10，在该情况下其为集成电路。半导体10包括核心功能块110和外围功能块210。器件100还包括承载衬底20，其设有核心区域31和外围区域32。核心功能块110包括有源元件112以及去耦电容器111，并且设有电源连接42和接地连接41。通过利用核心去耦的电源去耦布局(supply decoupling topology)，可以有效地减小对接地反弹的影响，即来自核心的RF发射。
外围功能块210包括I/O装置212和去耦装置211，在这种情况下，该去耦装置是与I/O装置212串联放置的去耦电容器。外围功能块210还设有用于电源、接地端和信号传输的连接43。通过承载衬底20中的互连22来互连外围和核心功能块110、210的接地连接41、43。这里需要用于调谐的装置211以稳定该行为，如参考图2进行说明的那样。承载衬底20还包括用于到印制电路板的连接的接触焊盘61、62、63、64、65。
图2示出其中示出本发明的器件100和附加部件的另一视图，所述附加部件通常嵌入在印制电路板中或设置在其上。在该附图中示出：公共接地22连接核心功能块110和外围功能块210。此外，示出对于调谐装置211的需要。借此，能够获得互连53的传输线特征。在这种情况下，将调谐装置设置为外围功能块的电源与接地连接之间的片上去耦装置。例如，该去耦电容器的电容在1nF的数量级上。在这种情况下，外部部件为电压源301和电感302，它们为核心功能块110提供足够的电压。此外，存在负载电容器303，其耦合在外围功能块的接地端与电源之间。
如图2所示，电流可以在两个方向A和B上流动，并且在这些方向中的每一个方向上，为适当的操作应该保持互连的传输线特征。在一种情况下，使负载电容303放电。在该情况下，电流逆时针流动，如A所示。由于在互连53和接地端22中都有电流，所以存在传输线特征。在另一种情况下，对负载电容器303进行充电。在该情况下，去耦电容器211允许电流按照B流动。此外，在互连53和接地端22中都存在电流，并且确立传输线特征。
因此，应该经过电源连接流到负载212的信号63的RF分量(content)可以旁路到接地连接，并且然后利用接地端与用于信号传输的互连之间的传输线来将其信号提供到负载。然后，利用负载212，附近或片上去耦应该位于外围的电源与接地连接之间，以允许在接收器端，即在负载端，具有相同的信号流动条件。以这种方式，通过利用外围去耦的电源去耦布局，可以有效地减小对接地反弹的影响，即来自外围区域的RF发射。此外，通过在用于信号传输63的接触焊盘与集成电路10上的相应键合焊盘之间实施正确的传输线路经，可以保持承载衬底20中的有效电感为低，这减小了核心电流与外围电流之间的串扰。结果，获得良好的信号完整性和足够的EMC性能。
图3示出本发明的器件100的第一实施例的截面图。图4从承载衬底20的第二侧面示出该实施例的器件100，在该侧面上，存在用于外部连接的接触焊盘61-65。图5从承载衬底20的第一侧面示出该实施例的器件100，在该侧面上设置集成电路10。可以观察到在图4和图5中仅示出部分衬底；该衬底通常横向延伸，并且接触焊盘63-65通常形成环绕集成电路的闭合环。由此该实施例是典型的球栅阵列封装的一个例子，如本领域技术人员所理解的那样。这种封装是优选的，但本发明不限于此。还可以观察到在图5中为了清晰，省略机械硬化剂29。还可以观察到图3不是真正的横截面，从与图4的比较中显而易见。
如图3所示的器件包括集成电路10和承载衬底20。承载衬底20具有第一侧面21和第二侧面22。其包括由电介质材料制成的主体20A和分别在第一和第二侧面21、22上的导电层20B、20C。在这种情况下，电介质材料是厚度为大约80μm的环氧树脂(FR-4)，而导电材料由铜制成。以铜限定的互连和其他迹线的分辨率在50μm的数量级上，并且在该实施例中，在相邻迹线之间存在100μm的最小距离。在第一侧面21上，存在机械硬化层29，其提供额外的机械稳定性。在这种情况下，硬化层29具有大约300μm的厚度并且由与主体20A相同的材料制成。
集成电路10具有第一侧面18，在其上设置键合焊盘11(参见图5)。在该实施例中，键合焊盘11经由引线键合49连接到承载衬底20的第一侧面21上的键合焊盘41、42、43。与导电层20B相比，这些键合焊盘41-43具有额外的厚度，该额外的厚度在引线键合期间带来机械稳定性，并且通过以公知的方式进行电镀来提供。
本发明中的集成电路设有核心功能块和外围功能块。在本发明中，在承载衬底20中限定用于各功能块的分离区域：用于核心空能块的核心区域31和用于外围功能块的外围区域32。在该实施例中，将外围区域32设置成横向环绕核心区域31。这是优选的，但不是必需的。在承载衬底20的第一侧面21上存在用于核心功能块的特定键合焊盘42和用于外围功能块的特定键合焊盘43。用于外围功能块的键合焊盘43包括用于信号传输和电源的键合焊盘。用于核心功能块的键合焊盘42包括用于电源的键合焊盘。此外，存在用于接地连接的键合焊盘41，其对于核心和外围功能块是共用的。在该实施例中，将用于接地连接的键合焊盘41和用于核心功能块的电源的键合焊盘42实施为同心环，接地环在电源环的内侧。
对承载衬底20的核心区域31和外围区域32进行不同的设计。在核心区域31中，第一侧面21上的键合焊盘41、42直接连接到第二侧面22，从而使电感损失最小化。将用于接地连接的接触焊盘61设置在相应的键合焊盘41的正下方。为了具有尽可能标准化的接地端，用于接地端的键合焊盘41通过承载衬底20的第一侧面21上的接地平面进行互连。用于电源连接的接触焊盘62通过到垂直互连66的承载衬底20的第二侧面22上的互连67耦合到相应的键合焊盘42。在该实施例中，用于电源连接的每一个接触焊盘62设有ESD保护结构(未示出)。中心四个接触焊盘62主要用于改善封装的热性能。
承载衬底20的外围区域32在其第二侧面22上设有接地平面51。在第一侧面21上，如此限定互连53，使得键合焊盘43与相应的接触焊盘63、65连接。由于第二侧面22上的接地平面51的存在，以及相邻互连53之间的优选大于主体20A厚度的相互距离，使得互连53表现为传输线。结果，它们的电感损失减小至少90％，并且在通常情况下甚至为大约95％。
互连53结束于垂直互连73、75，如图5所示。互连75对应于旨在用于外围功能块的电源连接的接触焊盘65。互连73对应于用于信号传输的接触焊盘63。此外，还存在用于外围区域32的接地连接的接触焊盘64。这些接触焊盘64通过承载衬底20的第二侧面22上的接地平面51连接到它们的键合焊盘41。将用于接地端的接触焊盘64设置在接触焊盘阵列的外围，该接触焊盘阵列通常为球栅阵列。这提供了一些防止电磁干扰的保护。
旨在用于电源连接的一些接触焊盘65可以用于接地连接。这是设计的问题并且取决于所需的到外部载体的电源连接和接地连接的数量。然而，优选地，将接触焊盘63-65细分成小组164、165。在小组164、165中，在中心接触焊盘64、65的周围存在高达8个用于信号传输的接触焊盘63，所述中心接触焊盘64、65是用于接地端的焊盘或用于电源的焊盘。以这种方式，信号路径及其信号返回可以相邻，并且因此两者之间的距离是最小的。这实现了用于承载衬底20到外部载体的恰当的传输路径。
图6示出本发明的器件100的第二实施例的截面图。图7从承载衬底20的第二侧面示出第二实施例的器件100，其中存在用于外部连接的接触焊盘61-65。图8示出该第二实施例的集成电路10，其侧面18具有键合焊盘11-13。可以观察到在图7中仅示出部分衬底；衬底通常横向延伸；并且接触焊盘63-65通常形成环绕集成电路的闭合环。结果，该实施例是典型的球栅阵列封装的一个例子，如本领域技术人员所理解的那样。这种封装是优选的，但本发明不限于此。此外还可以观察到图6不是真正的横截面，如本领域技术人员通过与图7进行比较就会发现的那样。
该第二实施例的器件100的许多特征与第一实施例相同。在这两种情况下，将承载衬底20细分成核心区域31和外围区域32。在这两种情况下，承载衬底20在该衬底的第二侧面22上设有在外围区域32中延伸的接地平面51，以及具有传输线特征的互连53。可以观察到在这两种情况下，将用于外围功能块的键合焊盘43设置在核心区域31的边缘附近，从而很好地限定传输线并且它们的性能不受键合引线等的消极影响。
第一和第二实施例之间的主要区别在于：第二实施例为倒装片实施例。这具有实质性的优点。首先，在承载衬底20的第一侧面21上不需要额外的键合焊盘层，该额外的键合焊盘层是引线键合所需要的。不需要再分配层(即贯穿互连66、67)或交错排列的焊盘阵列。可以将集成电路的键合焊盘11、12、13与承载衬底20上的键合焊盘41、42、43之间的焊料球直接设置在导电层20B上。
第二，以“棋盘”图案设置接触焊盘61、62以及相应的键合焊盘41、42和11、12。按照这种图案，用于电源的焊盘12、42、62的每一个最近的相邻焊盘是用于接地端的焊盘11、41、61，反之亦然。因此，球栅阵列具有同轴结构，有效电感减小大约50％，并且该球栅阵列具有较低的接地反弹电压。在这种情况下，将集成电路10上的键合焊盘11、12设置在内部区域中。这些焊盘11、12显示出-在集成电路的衬底上的垂直投影中看出-与有源区重叠。键合焊盘的这种设计还被称为有源区上的键合焊盘(可以将它们设置在钝化层上，以便提供足够的强度)。
第三，由于承载衬底中的核心电源的互连的良好导电性(低阻抗、低损耗)，使得可以减小ESD保护结构的数量。实际上，仅在核心区域31的外部边缘处需要它们。这是基于这样的理解：作为良好导电性的结果，核心区域31中的电压梯度在ESD应力期间应该是最小的。对于接地连接，在核心区域31和外围区域32中需要ESD保护结构。
第四，可以改善器件100的热管理，因为在承载衬底的第一侧面21上和在集成电路10的背面上，例如在背对键合焊盘11-13的侧面上，设置热扩散层15。特别优选地，使集成电路10的半导体衬底变薄，由此减小热阻到热扩散层15的路径。
简而言之，电子器件100包括半导体器件、特别是集成电路10和具有底部和顶部导电层的承载衬底20，并且设有电源、接地端和信号传输连接。为了能够使用一个以上的电源电压，将集成电路10细分成核心功能块110和外围功能块210，而将承载衬底20细分为相应的核心区域31和外围区域32。核心和外围的接地连接通过承载衬底20中的互连22相互耦合。特别地，该互连是接地平面，并且允许为用于外围的信号传输的互连提供传输线特征。
参考标记列表
10：集成电路
11：集成电路Vdd，perifI/O路径的键合焊盘
12：集成电路的用于核心功能块的电源Vdd，core的键合焊盘
13：集成电路的用于(核心功能块的)接地端Vss的键合焊盘
15：热扩散层
18：集成电路的(第一)侧面
19：粘合剂层
20：承载衬底
20A：承载衬底的电介质层
20B：承载衬底的第一侧面上的导电层
20C：承载衬底的第二侧面上的导电层
21：承载衬底的第一侧面
22：承载衬底的第二侧面
29：硬化剂/硬化层
31：核心区域
32：外围区域
41：在承载衬底上的用于(核心功能块的)接地端Vss的键合焊盘
42：在承载衬底上的用于核心功能块的电源Vdd，core的键合焊盘
43：在承载衬底上的用于外围功能块的电源Vdd，perif和用于I/O路径的键合焊盘
49：键合引线
51：在承载衬底的第二侧面上的外围区域中的接地平面
52：在承载衬底的第一侧面上的核心区域中的接地平面
53：传输线(具有传输线特征的互连)
61：用于核心功能块的接地端Vss，core的接触焊盘(和焊料球)
62：用于核心功能块的电源Vdd，core的接触焊盘(和焊料球)
63：用于信号传输I/O的接触焊盘(和焊料球)
64：用于外围功能块的接地端Vss，perif的接触焊盘(和焊料球)
65：用于外围功能块的接地端或电源Vss，perif、Vdd，perif的接触焊盘(和焊料球)
66：垂直互连
67：横向互连
73：引到用于信号传输的接触焊盘的垂直互连
74：引到用于外围区域中的接地端Vss，perif的接触焊盘的垂直互连
75：引到用于外围区域中的接地端或电源Vss，perif、Vdd，perif的接触焊盘的垂直互连
100：电子器件
164：具有用于接地端的一个中心焊盘的接触焊盘小组
165：具有用于接地端或电源的一个中心焊盘的接触焊盘小组
110：半导体器件10的核心功能块
111：去耦电容器
112：核心中的有源元件
210：半导体器件10的外围功能块
211：用于去耦的装置，特别是去耦电容器
212：外围中的有源元件
301：电压源
302：电感
303：负载电容器

Claims (10)

1、一种电子器件，包括：
至少一个半导体器件，其在侧面上设有多个键合焊盘；以及
承载衬底，其包括电绝缘材料层，并且具有第一侧面和相对的第二侧面，它们各自设有导电层，在所述第一侧面上，存在适合于耦合到所述集成电路的所述键合焊盘的键合焊盘，而在所述第二侧面上设置用于外部耦合的接触焊盘，根据期望的图案电互连所述接触焊盘和所述键合焊盘，限定所述接触焊盘的第一部分用于接地连接，限定所述接触焊盘的第二部分用于电源连接，并且限定所述接触焊盘的第三部分用于信号传输，在该电子器件中
所述至少一个半导体器件设有核心功能块和外围功能块，所述核心功能块和所述外围功能块各自设有电源连接和接地连接，
将所述承载衬底在横向上细分成核心区域和外围区域，在所述核心区域中设置用于所述核心功能块的接触焊盘，而在所述外围区域中设置用于所述外围功能块的接触焊盘，其中
所述承载衬底包括至少一个用于互连所述外围功能块和所述核心功能块的所述接地连接的互连，以及
存在用于使核心功能块和外围功能块的所述电源与公共接地去耦的去耦装置。
2、如权利要求1所述的电子器件，其中：
所述外围区域位于所述核心区域的周围；
将接地平面限定在所述承载衬底的所述第二侧面上的所述外围区域中，所述接地平面是用于使所述外围功能块和所述核心功能块的所述接地连接相互互连的互连，以及
将所述外围功能块的所述接触焊盘与所述键合焊盘之间的互连限定在所述承载衬底的所述第一侧面上，所述互连具有传输线特征。
3、如权利要求1或2所述的电子器件，其中，所述去耦装置包括所述外围功能块中的去耦电容器，该去耦电容器位于所述至少一个半导体器件中或所述承载衬底上。
4、如权利要求2所述的电子器件，其中，将所述核心区域中的所述接触焊盘限定在阵列中，在所述阵列中将用于接地连接和用于电源连接的所述焊盘设置成用于接地连接的所述焊盘中的每一个焊盘的最近的相邻焊盘是用于电源连接的焊盘。
5、如权利要求2所述的电子器件，其中，以小组限定所述外围区域中的所述接触焊盘，每一个小组包括用于电压连接的一个接触焊盘或用于接地连接的一个接触焊盘、以及用于信号传输的几个接触焊盘，所有用于信号传输的所述焊盘的相邻焊盘是用于电压或接地连接的所述接触焊盘。
6、如权利要求2或4所述的电子器件，其中，所述接地平面被限定在所述承载衬底的所述第一侧面上的所述核心区域中，并且通过垂直互连耦合到所述外围区域中的所述接地平面。
7、如权利要求1或2所述的电子器件，其中，硬化层存在于所述承载衬底的所述第一侧面上，由此覆盖所述导电层的一部分。
8、如权利要求1或7所述的电子器件，其中在倒装片的取向上将所述半导体器件设置在所述承载衬底上，以相应的结构设置半导体器件上的所述键合焊盘和所述承载衬底的所述第一侧面上的所述键合焊盘，并且其中在所述承载衬底的所述第一侧面上以及在所述半导体器件的与所述键合焊盘的所述侧面背对的侧面上设置热扩散层。
9、如权利要求1所述的电子器件，还设有电源串联电感。
10、一种用于半导体器件的由电介质材料制成的承载衬底，具有第一侧面和相对的第二侧面，在每个侧面上具有导电层，在所述第一侧面上，存在适合于耦合到所述半导体器件的键合焊盘的键合焊盘，而在所述第二侧面上设置用于外部耦合的接触焊盘，根据期望的图案电互连所述接触焊盘和所述键合焊盘，限定所述接触焊盘的第一部分用于接地连接，限定所述接触焊盘的第二部分用于电源连接，并且限定所述接触焊盘的第三部分用于信号传输，其中
将所述承载衬底在横向上细分成核心区域和外围区域，在所述核心区域中设置用于所述集成电路的核心功能块的所述接触焊盘，而在所述外围区域中设置用于所述集成电路的外围功能块的所述接触焊盘，所述核心功能块和所述外围功能块各自设有电源连接和接地连接，并且
所述承载衬底设有至少一个用于互连所述外围功能块和所述核心功能块的所述接地连接的互连。
CNB2004800294565A 2003-10-10 2004-10-01 电子器件及其承载衬底 Active CN100550365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103758.3 2003-10-10
EP03103758 2003-10-10

Publications (2)

Publication Number Publication Date
CN1864259A true CN1864259A (zh) 2006-11-15
CN100550365C CN100550365C (zh) 2009-10-14

Family

ID=34429470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800294565A Active CN100550365C (zh) 2003-10-10 2004-10-01 电子器件及其承载衬底

Country Status (7)

Country Link
US (1) US7253516B2 (zh)
EP (1) EP1673807B1 (zh)
JP (1) JP2007508688A (zh)
KR (1) KR101099925B1 (zh)
CN (1) CN100550365C (zh)
TW (1) TWI353663B (zh)
WO (1) WO2005036643A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036644A2 (en) * 2003-10-10 2005-04-21 Koninklijke Philips Electronics N.V. Electronic device and carrier substrate
US7272802B2 (en) * 2005-05-11 2007-09-18 Lsi Corporation R-cells containing CDM clamps
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
WO2007031298A1 (de) * 2005-09-14 2007-03-22 Htc Beteiligungs Gmbh Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
US7518230B2 (en) * 2005-12-14 2009-04-14 Rohm Co., Ltd Semiconductor chip and semiconductor device
US20080197474A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
US8946873B2 (en) 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
KR101006748B1 (ko) * 2009-01-29 2011-01-10 (주)인디링스 패드들의 동시 스위칭을 제어하는 고체 상태 디스크를 위한컨트롤러
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
US9515017B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
JP6337867B2 (ja) * 2015-10-26 2018-06-06 株式会社村田製作所 帯域通過型フィルタ及びデュプレクサ
CN108780785A (zh) 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
US11205613B2 (en) * 2019-09-26 2021-12-21 Intel Corporation Organic mold interconnects in shielded interconnects frames for integrated-circuit packages
CN111224317B (zh) * 2020-04-20 2021-03-19 深圳市汇顶科技股份有限公司 激光发射装置
US20230290746A1 (en) * 2022-03-11 2023-09-14 Chipletz, Inc. Semiconductor package with integrated capacitors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258575A (en) * 1990-05-07 1993-11-02 Kyocera America, Inc. Ceramic glass integrated circuit package with integral ground and power planes
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
DE69503472T2 (de) 1994-12-12 1999-03-04 Philips Electronics Nv Substrat aus einem keramischen material
JP3758678B2 (ja) 1995-01-24 2006-03-22 インテル・コーポレーション 高性能集積回路パッケージ
US5959320A (en) * 1997-03-18 1999-09-28 Lsi Logic Corporation Semiconductor die having on-die de-coupling capacitance
JP3517112B2 (ja) * 1998-04-27 2004-04-05 京セラ株式会社 配線基板
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
JP3723688B2 (ja) * 1998-07-23 2005-12-07 京セラ株式会社 配線基板
DE19939483A1 (de) 1999-08-20 2001-03-08 Philips Corp Intellectual Pty Passives Bauelement mit Verbundwerkstoff
JP3892192B2 (ja) * 1999-12-13 2007-03-14 株式会社ルネサステクノロジ 半導体装置
NL1014192C2 (nl) * 2000-01-26 2001-08-08 Industree B V Printplaat.
US6509646B1 (en) 2000-05-22 2003-01-21 Silicon Integrated Systems Corp. Apparatus for reducing an electrical noise inside a ball grid array package
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6448639B1 (en) 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6696763B2 (en) * 2001-04-02 2004-02-24 Via Technologies, Inc. Solder ball allocation on a chip and method of the same
TW511414B (en) 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
TW498472B (en) * 2001-11-27 2002-08-11 Via Tech Inc Tape-BGA package and its manufacturing process
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
WO2004064151A2 (en) 2003-01-13 2004-07-29 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing a substrate

Also Published As

Publication number Publication date
EP1673807A1 (en) 2006-06-28
JP2007508688A (ja) 2007-04-05
CN100550365C (zh) 2009-10-14
WO2005036643A1 (en) 2005-04-21
EP1673807B1 (en) 2019-12-11
US7253516B2 (en) 2007-08-07
KR101099925B1 (ko) 2011-12-28
TWI353663B (en) 2011-12-01
KR20060122826A (ko) 2006-11-30
US20070018287A1 (en) 2007-01-25
TW200518307A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
CN1864259A (zh) 电子器件及其承载衬底
CN100345285C (zh) 高频器件
CN100358138C (zh) 具有垂直连接电容器的电子装置及其制造方法
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
US6885561B1 (en) Multiple chip module with integrated RF capabilities
CN1197153C (zh) 半导体器件
CN1089491C (zh) 半导体器件
CN1866515A (zh) 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
US8258605B2 (en) Semiconductor device
CN1484840A (zh) 多层阵列电容及其制作方法
US8053890B2 (en) Microchip assembly including an inductor and fabrication method
CN101080958A (zh) 部件内置模块及其制造方法
CN1356861A (zh) 备有多层陶瓷基板和内埋被动元件的多层电路模组
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN101048863A (zh) 电子部件模块以及无线通信设备
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
US20050280137A1 (en) Method and apparatus for providing wafer-level capacitive decoupling
CN1481563A (zh) 具有扩展的表面焊接区的电容器及其制造方法
CN1809925A (zh) 优化的多用途组件
CN101142676B (zh) 电子器件和载体基板
CN1223107C (zh) 能量调节电路装置
CN1685502A (zh) 高频信号传输构件
US20090273079A1 (en) Semiconductor package having passive component bumps
CN2886806Y (zh) 集成电路芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIWAN SEMICONDUCTOR MFG

Free format text: FORMER OWNER: NXP CO., LTD.

Effective date: 20090911

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090911

Address after: China Taiwan Hsinchu Science Park, Hsinchu

Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV