CN108780785A - 混合微电子基底 - Google Patents

混合微电子基底 Download PDF

Info

Publication number
CN108780785A
CN108780785A CN201680082981.6A CN201680082981A CN108780785A CN 108780785 A CN108780785 A CN 108780785A CN 201680082981 A CN201680082981 A CN 201680082981A CN 108780785 A CN108780785 A CN 108780785A
Authority
CN
China
Prior art keywords
hdms
microelectronic
recess
ldms
substation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680082981.6A
Other languages
English (en)
Inventor
R.斯塔克斯顿
R.L.桑克曼
S.M.莫克勒
R.C.斯塔米
A.P.阿卢尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108780785A publication Critical patent/CN108780785A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文公开了混合微电子基底、以及相关的装置和方法。在一些实施例中，混合微电子基底可以包括在第一表面具有凹处的低密度微电子基底，以及设置在凹处中并经由焊料耦合到凹处的底部的高密度微电子基底。

Description

混合微电子基底
技术领域
本发明一般涉及微电子组合件领域，并且更具体地，涉及混合微电子基底。
背景技术
微电子装置（例如，管芯）通常被封装以实现封装互连间距，该封装互连间距与通过微电子装置将被耦合到的基底可实现的间距相匹配。通过传统基底可实现的间距被制造、材料和温度因素所限制，其中较小的间距具有显著的较高的成本。
附图说明
通过结合随附附图的以下详细描述将容易地理解实施例。为了便于描述，相似的引用标记标明相似的结构元件。在随附附图的图中，通过示例的方式而非通过限制的方式示出了实施例。
图1是根据各种实施例的包括混合微电子基底（HMS）的微电子组合件的侧视横截面图。
图2-8是根据各种实施例的在包括HMS的微电子组合件的制造中的各种组合件的侧视横截面图。
图9是根据各种实施例的制造包括HMS的微电子组合件的方法的流程图。
图10是根据各种实施例的可以包括HMS的示例计算装置的框图。
具体实施方式
本文公开了混合微电子基底（HMS）以及相关的装置和方法。在一些实施例中，HMS可以包括在第一表面具有凹处的低密度微电子基底（LDMS），以及设置在凹处中并且经由焊料耦合到凹处底部的高密度微电子基底（HDMS）。
本文公开的实施例中的各种实施例可以以较低的成本和以相对于传统方法的改进的效率来帮助实现微电子装置（例如，集成电路（IC）管芯）与基底之间的可靠连接。随着微电子装置（及其间距）的尺寸减小，将这些装置附连到它们的基底上变得困难。解决这个困难的一种方式可以是完全用高密度电布线来制造微电子基底。然而，此类高密度电布线可需要耗时的光刻工艺，其可能比用于制造低密度基底（例如印刷电路板（PCB））的工艺昂贵一数量级。用于解决附连挑战的另一种方式可以是制造要安置在IC管芯和基底之间的插入机构（interposer），诸如硅插入机构。此类插入机构可以被用来通过提供在微电子装置的区域中是高密度的电路线来将微电子装置连接到微电子基底，并且电路线在微电子基底通过插入机构扩散或扇出到较低密度。然而，硅插入机构的制造是昂贵的，并且插入机构的使用可能增加微电子组合件的“高度”。此外，由于硅插入机构不像PCB那样绝缘，所以硅插入机构可能引入在使用PCB时不会出现的损耗。
本文公开的HMS可以将HDMS作为“贴片”合并到LDMS内。具有高密度互连的倒装芯片管芯或其他微电子装置可以直接附连到HMS中的HDMS，同时允许LDMS中的较低密度互连和电路线（其中不需要高密度互连）。例如，LDMS可以是PCB，并且HDMS可以是嵌入到PCB中的腔中的较高密度贴片，以提供局部高密度布线。本文公开的结构可以使耦合到HMS的组件非常接近，提供更好的功率输送和信号速度，同时使整个系统小型化以用于计算机、平板电脑、工业机器人和消费电子产品（例如，可穿戴装置）中的小和低姿态（low profile）应用。
在一些实施例中，HDMS可以包括用于引导对于耦合到HDMS的微电子装置的功率和信号的导电通路，并且可能不含有有源或无源电路。在其他实施例中，HDMS可以包括超出导电通路的有源或无源电路（例如，晶体管、二极管、电阻器、电感器、和电容器）。
在本文使用时，LDMS中的术语“较低密度”是相对于HDMS中的术语“高密度”的，在于LDMS的导电通路（例如，包括导电迹线和导电通孔）比HDMS的导电通路（例如，包括导电迹线和导电通孔）更大并且具有更大的间距。例如，在一些实施例中，HDMS可具有大约10微米的线或间隔间距，而相关联的LDMS可具有大约40-50微米的线或间隔间距。在一些实施例中，HDMS可具有小于20微米的线或间隔间距，而相关联的LDMS可具有大于40微米的线或间隔间距。在一些实施例中，HDMS可以通过先进的光刻使用改进的半添加工艺或半添加累积工艺（带有通过先进的激光或光刻工艺形成的小的垂直互连部件）来制造，而LDMS可以是使用标准PCB工艺（例如，使用蚀刻化学法去除不需要的铜的区域的标准减去工艺，并带有通过标准激光工艺形成的粗的垂直互连部件）制造的PCB。
在以下详细描述中，对形成详细描述一部分的随附附图做出参考，其中相似的数字始终表示相似的部分，并且其中通过示例的方式示出了可被实践的实施例。应当了解的是，在不脱离本发明的范围的情况下，其他实施例可以被利用并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被理解为限制意义。
以最有助于理解所要求的主题的方式，各种操作依次被描述为多个离散动作或操作。然而，描述的顺序不应被理解为暗示这些操作必须依赖于顺序。具体来说，这些操作可以不按呈现顺序被执行。所描述的操作可以按与所描述的实施例不同的顺序被执行。可以执行各种附加操作，和/或在其他实施例中可以省略所描述的操作。
为了本发明的目的，短语“A和/或B”意思是（A）、（B）或（A和B）。为了本发明的目的，短语“A、B和/或C”意思是（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或（A、B和C）。当在参考测量范围使用时，术语“在......之间”包括测量范围的端点。附图不一定按比例绘制。
本描述使用短语“在一实施例中”或“在实施例中”，其可各自指代相同或不同实施例中的一个或多个。此外，在关于本发明的实施例使用时，术语“包含”、“包括”、“具有”和诸如此类是同义词。
图1是根据各种实施例的包括HMS 100的微电子组合件110的侧视横截面图。HMS100可以包括在第一表面104具有凹处108的LDMS 102，并且其中HDMS 114设置在凹处108中并且经由焊料互连160耦合到凹处108的底表面112。
HDMS 114可以包括介电材料156（例如，在多个层中形成，如本领域中已知的）和形成通过介电材料156的多个导电通路134。HDMS 114中的导电通路134可以包括导电迹线和/或导电通孔，如所示的。HDMS 114可以具有第一表面116和相对的第二表面118。多个导电触点124可以被设置在第一表面116，并且多个导电触点122可以被设置在第二表面118。例如，导电触点124和/或导电触点122可以包括结合垫或任何其他合适的导电触点。至少一个导电通路134可以在导电触点124（在第一表面116）和导电触点122（在第二表面118）之间延伸。图1中示出了多个此类导电通路134。
焊料互连160可以将HDMS 114的导电触点122耦合到LDMS 102的相应导电触点138。导电触点138可以被设置在凹处108的底表面112。LDMS 102可以包括设置在第一表面104上的其他导电触点146，以及设置在LDMS 102的第二表面106（与第一表面104相对）上的导电触点140。LDMS 102可以包括介电材料154（例如，在多个层中形成，本领域中已知的）和穿过介电材料154的一个或多个导电通路132（例如，包括导电迹线和/或导电通孔，如图所示）。具体来说，在LDMS 102中的导电通路132中包括的导电通孔可以是填充的通孔，例如填充的通孔166。在一些实施例中，导电通路132中的一个或多个可以在第一表面104的导电触点146和第二表面106的导电触点140之间延伸。此类导电通路132的一个示例是图1中所示的导电通路144。在一些实施例中，导电通路132中的一个或多个可以在凹处108的底表面112的导电触点138和第二表面106的导电触点140之间延伸。此类导电通路132的一个示例是图1中所示的导电通路142。在一些实施例中，导电通路132中的一个或多个可以在LDMS102的第一表面104的导电触点146和LDMS 102的凹处108的底表面112处的导电触点138之间延伸（图1中未示出）。
在一些实施例中，底部填充材料158可以设置在HDMS 114和凹处108的底表面112之间的焊料互连160周围。在一些实施例中，此底部填充材料158可以向上延伸围绕凹处108中的HDMS 114的侧面（例如，如图1中所示）。底部填充材料158可包括任何合适的材料，诸如环氧树脂材料。底部填充材料158的各种示例实施例也在下面参考图6进行讨论。
一个或多个微电子装置126可以耦合到HDMS 114的第一表面116。具体来说，微电子装置126可以通过互连130电耦合到导电触点124。在一些实施例中，微电子装置126可以是未封装的管芯，和/或互连130可包括通过焊料附连到导电触点124的小导电凸块或柱（例如，铜凸块或柱）。使用未封装的管芯作为微电子装置126可以实现最小的形状因数，但是此类微电子装置126的互连具有太细的间距以至于不能耦合到LDMS 102。在一些实施例中，耦合到HDMS 114的第一个表面116的微电子装置126可以经由互连130、HDMS 114的导电触点124、HDMS 114中的导电通路134、HDMS 114的导电触点122、焊料互连160和LDMS 102中的导电通路132（例如，导电通路142）与LDMS 102的第二表面106上的导电触点140中的一个或多个导电触点电接触。在一些实施例中，耦合到HDMS 114的第一表面116的微电子装置126可以经由类似的一系列的通路与LDMS 102的第一表面104上的导电触点146中的一个或多个导电触点电接触。
一个或多个微电子装置148可以耦合到LDMS 102的第一表面104。具体来说，微电子装置148可以通过互连150电耦合到导电触点146。在一些实施例中，微电子装置148可以是封装的或未封装的管芯，和/或互连150可以包括焊球或其他合适的结构。在一些实施例中，耦合到LDMS 102的第一表面104的微电子装置148可以经由互连150、导电触点146、和LDMS 102中的导电通路132（例如，导电通路144）与LDMS 102的第二表面106上的导电触点140中的一个或多个导电触点电接触。尽管未在图1中示出，在一些实施例中，一个或多个微电子装置可以耦合到LDMS 102的第二表面106，加上或代替耦合到第一表面104。
如在第一表面104和第二表面106之间测量的，LDMS 102可以具有厚度164。厚度164可以采用任何期望的值。在一些实施例中，厚度164可以在0.25和1毫米之间（例如，在0.25和0.75毫米之间、或者在0.4和0.6毫米之间、或者大约0.5毫米）。
如在第一表面104的平面和凹处108的底表面112之间测量的，凹处108可以具有深度162。深度162可以采用任何期望的值。在一些实施例中，深度162可以在50和150微米之间（例如，在50和100微米之间、在60和80微米之间、或者大约75微米）。在一些实施例中，深度162可以等于LDMS 102中的介电材料154的特定的层数。例如，深度162可以大约等于两层到五层之间的介电材料154（例如，三层介电材料154）。在一些实施例中，HDMS 114的第一表面116可以与LDMS 102的第一表面104基本上共面。在其他实施例中，HDMS 114的第一表面116可能凹进到LDMS 102的第一表面104以下，或者可以延伸到LDMS 102的第一表面116以上。尽管图1示出了在LDMS 102中具有单个凹处108的微电子组合件110，LDMS 102可以包括具有相同或不同的尺寸的多个凹处108，并且每个凹处具有设置在其中的HDMS 114。多个凹处108可全部设置在第一表面104上、全部设置在第二表面106上、或设置在第一表面104和第二表面106两者上。
尽管图1在HDMS 114中示出了导电通路134和导电触点122/124的特定数量和布置，这些仅仅是说明性的，并且可以使用任何合适的数量和布置。类似地，尽管图1在LDMS102中示出了导电通路132和导电触点146/140的具体数量和布置，这些在可以使用任何合适的数量和布置的方面仅仅是说明性的。导电通路134/132（例如，导电迹线和/或导电通孔）可以由任何适当的导电材料形成，例如诸如铜、银、镍、金、铝、或其他金属或合金。
HDMS 114的介电材料156可包括任何合适的材料，诸如双马来酰亚胺三嗪（BT）树脂、聚酰亚胺材料、玻璃增强环氧基质材料、或低k和超低k电介质（例如，碳掺杂电介质、氟掺杂电介质、多孔电介质、和有机聚合物电介质）。例如，HDMS 114的介电材料156可以包括电介质累积膜，诸如Ajinomoto累积膜（ABF）。LDMS 102的介电材料154可包括任何合适的材料，诸如耐燃等级4的材料（FR-4）、双马来酰亚胺三嗪（BT）树脂、聚酰亚胺材料、玻璃增强环氧基质材料，或低k和超低-k电介质（例如，碳掺杂的电介质、氟掺杂的电介质、多孔电介质、和有机聚合物电介质）。具体来说，当使用标准PCB工艺形成LDMS 102时，介电材料154可以包括FR-4，并且导电通路132可以由通过介电材料154的累积层分开的图案化铜片形成。在一些实施例中，介电材料154可以与介电材料156相同，而在其他实施例中，介电材料154可以与介电材料156不同。焊料互连160可以由任何适当的焊料材料形成，诸如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、或其他合金。
HDMS 114因此可以在HMS 100的局部区域中提供用于高密度互连布线的基底。在一些实施例中，HDMS 114的存在可以支持不能直接附连到LDMS 102的细间距半导体管芯的直接芯片附连。具体来说，如上所论述的，HDMS 114可以支持在LDMS 102中不能实现的迹线宽度和间隔。可穿戴和移动电子装置以及物联网（IoT）的应用的激增正在驱使电子系统尺寸的减小，但PCB制造工艺的限制和使用期间热膨胀的机械后果意味着具有细互连间距的芯片不能直接安装到PCB。本文公开的HMS 100的各种实施例可以提供能够在不牺牲性能或可制造性的情况下支持具有高密度互连的芯片和具有低密度互连的芯片的微电子基底。
图2-8是根据各种实施例的包括HMS 100的微电子组合件的制造中的各种组合件的侧视横截面图。尽管下面关于图2-8讨论的操作以特定顺序被示出，这些操作可以采用任何合适的顺序执行。另外，尽管在图2-8中示出了具体的组合件，下面参考图2-8讨论的操作可以用于形成任何合适的组合件（例如，上面参考图1讨论的任何实施例）。
图2示出了LDMS 200。LDMS 200可以在结构上类似于图1的LDMS 102，但可以不包括LDMS 102的凹处108。具体来说，LDMS 200可以包括设置在第一表面104的一个或多个导电触点146、设置在第二表面106的一个或多个导电触点140、以及延伸穿过介电材料154的各种导电通路132。LDMS 200还可以包括位于第一表面104和第二表面106之间的导电触点138（因此不“暴露”在LDMS 200的外部）。这些组件可以采用本文公开的任何实施例的形式。可以使用本领域中已知的用于制造LDMS 200的任何方法，并且为了简洁起见，本文将不详细讨论这些方法。如上所述，在一些实施例中，LDMS 200可以使用标准PCB制造工艺来制造，并且因此LDMS 200可以采用PCB的形式。
图3示出了LDMS 102，其通过在LDMS 200（图2）中形成凹处108来形成。如上面参考图1所讨论的，凹处108向下延伸到导电触点138，并且可以具有底表面112，导电触点138被暴露在底表面112。可以使用任何合适的技术来形成凹处108。例如，在一些实施例中，凹处108可以被激光钻向下到LDMS 200中的平面金属挡块（未示出）;一旦到达金属挡块，可以移除金属挡块来暴露导电触点138。在一些实施例中，凹处108可以通过机械钻形成。图3的LDMS 102的组件可以采用本文公开的任何实施例的形式。
图4示出了在向LDMS 102的凹处108中暴露的导电触点138（图3）提供焊料互连160之后的微电子组合件400。焊料互连160可以采用任何合适的形式，诸如焊球或凸块。在其他实施例中，焊料互连160可以不与将HDMS 114耦合到LDMS 102（下面参考图5讨论）分开地被提供给导电触点138，而是可以将已经耦合到HDMS 114的焊料互连160提供到凹处108。
图5示出了在LDMS 102（图4）的凹处108中提供了HDMS 114并经由焊料互连160将HDMS 114耦合到LDMS 102之后的微电子组合件500。微电子组合件500是HMS 100的实施例。HDMS 114可以采用以上参考图1所讨论的任何实施例的形式。可以使用任何合适的技术来经由焊料互连160将HDMS 114耦合到LDMS 102。例如，在一些实施例中，可以使用大规模回流工艺将HDMS 114耦合到LDMS 102。在其他实施例中，HDMS 114可以使用热压接合工艺耦合到LDMS 102。可以使用本领域中已知的用于制造HDMS 114的任何方法，并且为了简洁起见，这里将不详细讨论这些方法。然而，应注意的是，在一些实施例中，传统的管芯附连工具可以被用于在凹处108中将HDMS 114耦合到LDMS 102，使得HMS 100的此类实施例比可能需要新的或复杂的工具的其他结构更容易制造。
图6示出了在HMS 100（图5）的焊料互连160周围提供底部填充材料158之后的微电子组合件600。微电子组合件600是HMS 100的实施例。在一些实施例中，底部填充材料158可以向上延伸并围绕HDMS 114的侧面。可以使用任何合适的底部填充材料158。例如，在一些实施例中，底部填充材料158可以通过毛细管底部填充（例如，结合大规模回流工艺）来提供。在其他实施例中，底部填充材料158可以是有助于将HDMS 114焊接到LDMS 102（如上面参考图5所讨论的）并且然后聚合并封装凹处108中的焊料互连160的环氧树脂焊剂。底部填充材料158可以被选择成具有可以减轻或最小化在成品装置中的不均匀热膨胀引起的HDMS114和LDMS 102之间应力的热膨胀系数（CTE）。在一些实施例中，底部填充材料158的CTE可具有在LDMS 102的CTE（例如，LDMS 102的介电材料154的CTE）与HDMS 114（例如，HDMS 114的介电材料156的CTE）和耦合到HDMS 114的任何微电子装置126（可选地以及底部填充）（如下面参考图7所讨论的）的“复合”CTE的中间的值。在一些实施例中，可以不包括底部填充材料158。
图7示出经由互连130将一个或多个微电子装置126耦合到在微电子组合件600（图6）的HDMS 114的第一表面116的导电触点124（例如，使用大规模回流或热压接合技术）并且经由互连150将一个或多个微电子装置148耦合到在LDMS 102的第一表面104的导电触点146（例如，使用大规模回流表面安装技术）之后的微电子组合件110。图7的微电子组合件110的组件可以采用本文公开的任何实施例的形式。微电子组合件110可以用作系统级封装（SiP），其中具有不同功能性的多个微电子装置（例如，微电子装置126和148）都耦合到HMS100，并且HMS 100充当SiP基底。在此类实施例中，微电子组合件110可以被称为SiP。
图8示出在将微电子组合件110（图7）耦合到电路板172之后的微电子组合件800。具体来说，在LDMS 102的第二表面106的导电触点140可以经由互连170（其可包括，例如焊料）耦合到电路板172上的导电触点174。电路板172可以是例如母板，并且可以具有附连到其上的其他组件（未示出）。如本领域中已知的，电路板172可以包括用于引导功率、接地和信号通过电路板172的导电通路和其他导电触点（未示出）。
任何合适的技术可用于制造本文公开的微电子组合件。例如，图9是根据各种实施例的制造包括HMS的微电子组合件的方法900的流程图。尽管下面参考图9讨论的操作可以参考图2-8中的各种微电子组合件来示出，但是可以根据方法900制造任何合适的微电子组合件。另外，尽管某些操作以具体顺序描述，或者描述为仅发生一次，但这些操作可以在适合于制造所需的微电子组合件时被互换、被并行执行、或被重复。
在902，可以提供LDMS。LDMS可以具有第一表面和相对的第二表面，并且第一导电通路可以在第二表面与第一和第二表面之间的位置之间延伸。例如，图2的LDMS 200可以包括第一表面104、相对的第二表面106、以及在第二表面106和导电触点138的位置之间（在第一表面104和第二表面106之间）延伸的导电通路132。在902可以提供任何合适的LDMS，并且可以使用任何合适的技术来制造该LDMS。
在904，可以在LDMS的第一表面中形成凹处，向下延伸到该位置。例如，图3的LDMS102可以包括向下延伸到导电触点138的凹处108。在904形成的凹处可以使用任何合适的技术形成。
在906，可以在凹处中提供HDMS，并且在908，HDMS可以经由焊料互连耦合到凹处的底部。例如，图5的HDMS 114可以在LDMS 102的凹处108中被提供并且经由焊料互连160耦合到凹处108的底表面112。可以在906和908使用任何合适的技术来在凹处中提供和耦合HDMS。
其中公开的HMS 100的任何实施例（例如，包括一个或多个HMS 100的任何微电子组合件）可以被用于任何合适的电子装置中。例如，图10是包括根据本公开的教导的HMS100的示例计算装置1000的框图。具体来说，可以至少部分地利用安装到基底的微电子装置（例如，管芯）来实现的计算装置1000的任何组件可以包括HMS 100的一个或多个实施例（例如，以微电子组合件110或800的形式）。备选地或另外地，可以固定到基底的计算装置1000的任何组件可以固定到HMS 100。多个组件在图10中被示出为包括在计算装置1000中，但是在适合于应用时这些组件中的任何一个或多个可以被省略或重复。在一些实施例中，这些组件中的一些或全部被制造到单个片上系统（SoC）管芯上（例如，被包括在微电子装置126或148中）。
另外，在各种实施例中，计算装置1000可以不包括图8中所示的组件中的一个或多个，但是计算装置1000可以包括用于耦合到所述一个或多个组件的接口电路。例如，计算装置1000可以不包括显示器装置1006，但是可以包括显示器装置接口电路（例如，连接器和驱动器电路），显示器装置1006可以耦合到显示器装置接口电路。在另一组示例中，计算装置1000可以不包括音频输入装置1024或音频输出装置1008，但是可以包括音频输入或输出装置接口电路（例如，连接器和支持电路），音频输入装置1024或音频输出装置1008可以耦合到音频输入或输出装置接口电路。计算装置1000中的任何一个或多个组件可以包括一个或多个HMS 100。
计算装置1000可以包括处理装置1002（例如，一个或多个处理装置）。在本文中使用时，术语“处理装置”或“处理器”可以指的是处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。处理装置1002可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、加密处理器（执行硬件内的加密算法的专用处理器）、服务器处理器、或任何其他合适的处理装置。在一些实施例中，处理装置1002可以被包括在HMS 100中（例如，在微电子装置126或微电子装置148中）。计算装置1000可以包括存储器1004，其本身可以包括一个或多个存储器装置，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪速存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1004可以包括与处理装置1002共享管芯的存储器。此存储器可以用作高速缓冲存储器，并且可以包括嵌入式DRAM（eDRAM）或自旋转移扭矩磁RAM（STT-MRAM）。存储器1004可以包括在微电子组合件中（例如，固定到HMS 100，或以其他方式包括在微电子组合件800中）。
在一些实施例中，计算装置1000可以包括通信芯片1012（例如，一个或多个通信芯片）。例如，通信芯片1012可以被配置用于管理用于往和来于计算装置1000的数据传输的无线通信。术语“无线”及其衍生物可以用于描述可以通过非固定介质通过调制电磁辐射的使用来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关装置不含有任何电线，尽管在一些实施例中它们可能不含有电线。通信芯片1012可以被包括在微电子组合件中（例如，固定到HMS 100，或以其他方式包括在微电子组合件800中）。
通信芯片1012可以实现多个无线标准或协议中的任何一个，包括但不限于电气和电子工程师协会（IEEE）标准，包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE 802.16-2005修正）、长期演进（LTE）项目以及任何修正、更新和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。兼容IEEE 802.16的宽带无线接入（BWA）网络通常被称为WiMAX网络（其是缩写，代表全球微波接入互操作性），其是对于通过了对于IEEE 802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片1012可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA），演进的HSPA（E-HSPA）、或LTE网络来操作。通信芯片1012可以根据增强型数据GSM演进技术（EDGE）、GSM EDGE无线电接入网络（GERAN）、全球陆地无线电接入网络（UTRAN）或演进的UTRAN（E-UTRAN）来操作。通信芯片1012可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）、及其衍生物、以及任何其他指定为3G，4G，5G及更高版本的无线协议来操作。在其他实施例中，通信芯片1012可以根据其他无线协议来操作。计算装置1000可以包括天线1022来促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传送）。
在一些实施例中，通信芯片1012可以管理有线通信，诸如电、光、或任何其他合适的通信协议（例如，以太网）。如上所述，通信芯片1012可以包括多个通信芯片。例如，第一通信芯片1012可以专用于诸如Wi-Fi或蓝牙的短程无线通信，以及第二通信芯片1012可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的远程无线通信。在一些实施例中，第一通信芯片1012可以专用于无线通信，以及第二通信芯片1012可以专用于有线通信。
计算装置1000可以包括电池/电源电路1014。电池/电源电路1014可以包括一个或多个能量存储装置（例如，电池或电容器）和/或用于将计算装置1000的组件耦合到与计算装置1000分离的能源（例如，AC线路电源）的电路。如上所述，电池/电源电路1014中的一些或全部可包括微电子组合件（例如，固定到HMS 100或以其他方式包括在微电子组合件800中的一个或多个微电子装置）。
计算装置1000可以包括显示器装置1006（或对应的接口电路，如上所论述）。显示器装置1006可以包括任何视觉指示器，例如诸如平视显示器（heads-up display）、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器、或平面显示器。
计算装置1000可以包括音频输出装置1008（或对应的接口电路，如上所论述）。音频输出装置1008可以包括产生可听指示器的任何装置，例如诸如扬声器、耳机或耳塞。
计算装置1000可以包括音频输入装置1024（或对应的接口电路，如上所论述）。音频输入装置1024可以包括产生表示声音的信号的任何装置，例如麦克风、麦克风阵列或数字乐器（例如，具有乐器数字接口（MIDI）输出的乐器）。
计算装置1000可以包括全球定位系统（GPS）装置1018（或对应的接口电路，如上所论述）。GPS装置1018可以与基于卫星的系统的通信，并且可以接收计算装置1000的位置，如本领域中已知的。如上所述，GPS装置1018中的一些或全部可包括微电子组合件（例如，固定到HMS 100或以其他方式包括在微电子组合件800中的一个或多个微电子装置）。
计算装置1000可以包括其他输出装置1010（或对应的接口电路，如上所论述）。其他输出装置1010的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置或附加存储装置提供信息的有线或无线发送器。
计算装置1000可以包括其他输入装置1020（或对应的接口电路，如上所论述）。其他输入装置1020的示例可以包括加速计、陀螺仪、罗盘、图像捕获装置、键盘、诸如鼠标、触控笔、触摸板的光标控制装置、条形码读取器、快速响应（QR）码阅读器、任何传感器或射频识别（RFID）阅读器。
通常，计算装置1000可以包括在传统计算装置中找到的任何组件。例如，计算装置1000可以包括平台控制器中枢（其可以包括或安装在本文公开的任何混合微电子基底上）。计算装置1000可以具有任何期望的形状因数，诸如手持或移动计算装置（例如，手机、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超极本计算机、个人数字助手（PDA）、超移动个人计算机等）、桌面计算装置、服务器或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、交通工具控制单元、数码相机、数字视频记录器、或可穿戴计算装置。在一些实施例中，计算装置1000可以是处理数据的任何其他电子装置。
以下段落提供了本文公开的实施例的各种示例。示例1是一种混合微电子基底，包括：低密度微电子基底（LDMS），其在第一表面具有凹处；以及设置在凹处中并经由焊料互连耦合到凹处的底表面的高密度微电子基底（HDMS）。
示例2可以包括示例1的主题，并且可以进一步包括设置在HDMS和凹处的底表面之间的焊料互连周围的底部填充材料。
示例3可以包括示例2的主题，并且可以进一步指定底部填充材料是环氧树脂焊剂。
示例4可以包括示例1-3中任一项的主题，并且可以进一步指定：LDMS包括延伸到凹处的底表面的第一导电通路；HDMS有第一表面和相对的第二表面；HDMS的第二表面设置在HDMS的第一表面和凹处的底表面之间；HDMS有设置在HDMS的第二表面的第一导电触点；以及第一导电触点经由焊料互连耦合到第一导电通路。
示例5可以包括示例4的主题，并且可以进一步指定LDMS具有与LDMS的第一表面相对的第二表面；以及第一导电通路延伸到LDMS的第二表面。
示例6可以包括示例5的主题，并且可以进一步包括设置在LDMS的第二表面并且耦合到第一导电通路的第二导电触点。
示例7可以包括示例4-6中任一项的主题，并且可以进一步指定第一导电通路包括填充的通孔。
示例8可以包括示例4-7中任一项的主题，并且可以进一步指定HDMS包括在第一导电触点和HDMS的第一表面之间延伸的第二导电通路。
示例9可以包括示例8的主题，并且可以进一步包括设置在HDMS的第一表面处的第三导电触点。
示例10可以包括示例1-9中任一项的主题，并且可以进一步指定凹处具有50至150微米的深度。
示例11可以包括示例1-10中任一项的主题，并且可以进一步指定凹处延伸穿过LDMS中的介电材料的至少两层。
示例12可以包括示例1-11中任一项的主题，并且可以进一步指定LDMS是印刷电路板（PCB）。
示例13可以包括示例1-12中任一项的主题，并且可以进一步指定HDMS包括具有小于20微米的间距的线和间隔。
示例14可以包括示例1-13中任一项的主题，并且可以进一步指定LDMS包括FR-4。
示例15可以包括示例14的主题，并且可以进一步指定HDMS包括电介质累积膜。
示例16可以包括示例1-15中任一项的主题，并且可以进一步指定LDMS包括具有大于40微米的间距的线和间隔。
示例17是一种计算装置，包括：包括在第一表面具有凹处的第一微电子基底以及设置在凹处中的第二微电子基底的混合微电子基底，其中，所述第二微电子基底具有第一表面和相对的第二表面，并且其中第二微电子基底的第二表面经由焊料互连耦合到凹处的底表面；以及耦合到第二微电子基底的第一表面的微电子装置。
示例18可以包括示例17的主题，并且可以进一步指定第二微电子基底包括在第二微电子基底的第一表面的第一多个导电触点，以及微电子装置的对应的第二多个导电触点被耦合到第一多个导电触点。
示例19可以包括示例18的主题，并且可以进一步指定第一多个导电触点具有小于40微米的间距。
示例20可以包括示例18-19中任一项的主题，并且可以进一步指定第二多个导电触点包括铜凸块或柱。
示例21可以包括示例17-20中任一项的主题，并且可以进一步指定混合微电子基底具有在0.25和0.75毫米之间的厚度。
示例22可以包括示例17-21中任一项的主题，并且可以进一步指定第一微电子装置基底是印刷电路板（PCB）。
示例23可以包括示例17-22中任一项的主题，并且可以进一步指定混合微电子基底包括将功率和接地信号引导到微电子装置的导电通路。
示例24可以包括示例17-23中任一项的主题，并且可以进一步指定微电子装置是倒装芯片管芯。
示例25可以包括示例17-24中任一项的主题，并且可以进一步指定微电子装置包括处理装置、存储器装置或平台控制器中枢。
示例26是一种制造包括混合微电子基底的微电子组合件的方法，包括：提供具有第一表面和相对的第二表面的低密度微电子基底（LDMS），其中第一导电通路在第二表面和第一和第二表面之间的位置之间延伸；在第一表面中形成凹处，其中凹处向下延伸到该位置；在凹处中提供高密度微电子基底（HDMS）；以及经由焊料互连将HDMS耦合到凹处的底表面。
示例27可以包括示例26的主题，并且可以进一步指定形成凹处包括激光钻出凹处。
示例28可以包括示例26的主题，并且可以进一步指定形成凹处包括机械钻出凹处。
示例29可以包括示例26-28中任一项的主题，并且可以进一步指定经由焊料互连将HDMS耦合到凹处的底表面包括执行表面安装大规模回流工艺。
示例30可以包括示例26-29中任一项的主题，并且可以进一步指定经由焊料互连将HDMS耦合到凹处的底表面包括将HDMS热压缩结合到LDMS。
示例31可以包括示例26-30中任一项的主题，并且可以进一步指定HDMS具有第一表面和相对的第二表面，HDMS的第二表面在HDMS经由焊料互连耦合到凹处的底表面之后被设置在HDMS的第一表面和凹处的底表面之间，并且该方法进一步包含将微电子装置耦合到HDMS的第一表面。
示例32可以包括示例26-31中任一项的主题，并且可以进一步包括在经由焊料互连将HDMS耦合到凹处的底表面之后，在HDMS和LDMS之间提供底部填充材料。

Claims (25)

1. 一种混合微电子基底，包含：
低密度微电子基底（LDMS），所述低密度微电子基底在第一表面具有凹处；以及
高密度微电子基底（HDMS），所述高密度微电子基底设置在所述凹处中并经由焊料互连耦合到所述凹处的底表面。
2.如权利要求1所述的混合微电子基底，进一步包含：
底部填充材料，所述底部填充材料设置在所述HDMS和所述凹处的所述底表面之间的所述焊料互连的周围。
3.如权利要求2所述的混合微电子基底，其中所述底部填充材料是环氧树脂焊剂。
4.如权利要求1所述的混合微电子基底，其中：
所述LDMS包括延伸到所述凹处的所述底表面的第一导电通路；
所述HDMS具有第一表面和相对的第二表面；
所述HDMS的所述第二表面设置在所述HDMS的所述第一表面和所述凹处的所述底表面之间；
所述HDMS具有设置在所述HDMS的所述第二表面的第一导电触点；以及
所述第一导电触点经由焊料互连耦合到所述第一导电通路。
5. 如权利要求4所述的混合微电子基底，其中：
所述LDMS具有与所述LDMS的所述第一表面相对的第二表面；以及
所述第一导电通路延伸到所述LDMS的所述第二表面。
6.如权利要求5所述的混合微电子基底，进一步包含：
第二导电触点，所述第二导电触点设置在所述LDMS的所述第二表面并且耦合到所述第一导电通路。
7.如权利要求4所述的混合微电子基底，其中所述第一导电通路包括填充的通孔。
8.如权利要求4所述的混合微电子基底，其中所述HDMS包括在所述HDMS的所述第一表面与所述第一导电触点之间延伸的第二导电通路。
9.如权利要求8所述的混合微电子基底，进一步包含：
第三导电触点，所述第三导电触点设置在所述HDMS的所述第一表面。
10.如权利要求1-9中的任一项所述的混合微电子基底，其中所述凹处具有在50和150微米之间的深度。
11.如权利要求1-9中的任一项所述的混合微电子基底，其中所述LDMS是印刷电路板（PCB）。
12.如权利要求11所述的混合微电子基底，其中所述HDMS包括具有小于20微米的间距的线和间隔。
13.如权利要求1-9中的任一项所述的混合微电子基底，其中所述LDMS包括FR-4。
14.如权利要求1-9中的任一项所述的混合微电子基底，其中所述LDMS包括具有大于40微米的间距的线和间隔。
15.一种计算装置，包含：
混合微电子基底，所述混合微电子基底包括：
第一微电子基底，所述第一微电子基底在第一表面处具有凹处，以及
第二微电子基底，所述第二微电子基底设置在所述凹处中，其中所述第二微电子基底具有第一表面和相对的第二表面，并且其中所述第二微电子基底的所述第二表面经由焊料互连耦合到所述凹处的底表面；以及
微电子装置，所述微电子装置耦合到所述第二微电子基底的所述第一表面。
16.如权利要求15所述的计算装置，其中所述混合微电子基底具有在0.25和0.75毫米之间的厚度。
17.如权利要求15所述的计算装置，其中所述第一微电子装置基底是印刷电路板（PCB）。
18.如权利要求15-17中的任一项所述的计算装置，其中所述混合微电子基底包括用于将功率和接地信号引导到所述微电子装置的导电通路。
19.如权利要求15-17中的任一项所述的计算装置，其中所述微电子装置是倒装芯片管芯。
20.如权利要求15-17中的任一项所述的计算装置，其中所述微电子装置包括处理装置、存储器装置或平台控制器中枢。
21.一种制造包括混合微电子基底的微电子组合件的方法，包含：
提供具有第一表面和相对的第二表面的低密度微电子基底（LDMS），其中第一导电通路在所述第二表面和所述第一和第二表面之间的位置之间延伸；
在所述第一表面中形成凹处，其中所述凹处向下延伸到所述位置;
在所述凹处中提供高密度微电子基底（HDMS）；以及
经由焊料互连将所述HDMS耦合到所述凹处的底表面。
22.如权利要求21所述的方法，其中形成所述凹处包括激光钻出凹处。
23.如权利要求21-22中的任一项所述的方法，其中经由焊料互连将所述HDMS耦合到所述凹处的所述底表面包括执行表面安装大规模回流工艺。
24.如权利要求21-22中的任一项所述的方法，其中经由焊料互连将所述HDMS耦合到所述凹处的所述底表面包括将所述HDMS热压缩结合到所述LDMS。
25.如权利要求21-22中的任一项所述的方法，其中所述HDMS具有第一表面和相对的第二表面，在所述HDMS经由焊料互连耦合到所述凹处的所述底表面之后，所述HDMS的所述第二表面被设置在所述HDMS的所述第一表面和所述凹处的所述底表面之间，并且所述方法进一步包含：
将微电子装置耦合到所述HDMS的所述第一表面。
CN201680082981.6A 2016-03-30 2016-03-30 混合微电子基底 Pending CN108780785A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/024827 WO2017171738A1 (en) 2016-03-30 2016-03-30 Hybrid microelectronic substrates

Publications (1)

Publication Number Publication Date
CN108780785A true CN108780785A (zh) 2018-11-09

Family

ID=59965041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082981.6A Pending CN108780785A (zh) 2016-03-30 2016-03-30 混合微电子基底

Country Status (4)

Country Link
US (2) US11114353B2 (zh)
EP (1) EP3437129A4 (zh)
CN (1) CN108780785A (zh)
WO (1) WO2017171738A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883505A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095419A1 (en) * 2015-12-03 2017-06-08 Intel Corporation A hybrid microelectronic substrate and methods for fabricating the same
US10763215B2 (en) 2015-12-09 2020-09-01 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
CN108780785A (zh) 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
US10424530B1 (en) * 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
TWI662676B (zh) * 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
US11482481B2 (en) * 2019-09-27 2022-10-25 Intel Corporation Semiconductor device and system
US11605594B2 (en) * 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11948877B2 (en) * 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
US20230062138A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020554A1 (en) * 1998-02-16 2002-02-21 Kazunori Sakamoto Multi-layer circuit board and method of manufacturing the same
US20120067636A1 (en) * 2010-09-16 2012-03-22 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US20120286419A1 (en) * 2011-05-13 2012-11-15 Nepes Corporation Semiconductor package with interposer block therein
US20130032390A1 (en) * 2011-08-05 2013-02-07 Industrial Technology Research Institute Packaging substrate having embedded interposer and fabrication method thereof
US20140174807A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density organic bridge device and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US7253516B2 (en) * 2003-10-10 2007-08-07 Nxp B.V. Electronic device and carrier substrate for same
JP2007027483A (ja) 2005-07-19 2007-02-01 Seiko Instruments Inc 回路装置および表示装置および異方性導電膜
EP2075834A1 (en) 2007-12-28 2009-07-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Solder bumps for flip chip bonding with higher density
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
TWI473218B (zh) 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
KR20140080114A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 반도체 패키지 구조
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
CN108780785A (zh) 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10867924B2 (en) * 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020554A1 (en) * 1998-02-16 2002-02-21 Kazunori Sakamoto Multi-layer circuit board and method of manufacturing the same
US20120067636A1 (en) * 2010-09-16 2012-03-22 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US20120286419A1 (en) * 2011-05-13 2012-11-15 Nepes Corporation Semiconductor package with interposer block therein
US20130032390A1 (en) * 2011-08-05 2013-02-07 Industrial Technology Research Institute Packaging substrate having embedded interposer and fabrication method thereof
US20140174807A1 (en) * 2012-12-20 2014-06-26 Mihir K. Roy High density organic bridge device and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
主编李元元: "新型材料科学与技术", 华南理工大学出版社, pages: 954 - 956 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883505A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506B (zh) * 2019-05-03 2022-09-06 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法
CN112992851B (zh) * 2021-04-20 2021-11-23 浙江集迈科微电子有限公司 转接板及其制备方法

Also Published As

Publication number Publication date
EP3437129A1 (en) 2019-02-06
US11923257B2 (en) 2024-03-05
WO2017171738A1 (en) 2017-10-05
US11114353B2 (en) 2021-09-07
US20210384094A1 (en) 2021-12-09
EP3437129A4 (en) 2019-09-25
US20190057915A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN108780785A (zh) 混合微电子基底
KR102625910B1 (ko) 인터포저 패키지 상의 임베딩된 다이
TWI727947B (zh) 用於堆疊式封裝之帶有凹入式傳導接點的積體電路結構
US20200205279A1 (en) Microelectronic assemblies having conductive structures with different thicknesses
CN105981159A (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
US11380609B2 (en) Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
US10037941B2 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
CN106057769B (zh) 用于交替的封装功能的微电子衬底
CN115036298A (zh) 用于管芯平铺的技术
US10424559B2 (en) Thermal management of molded packages
TWI730021B (zh) 積體電路封裝體及計算總成
CN110391221A (zh) 具有导热结构和导热结构中的隔热结构的散热装置
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
CN109285826A (zh) 实现30微米或更低间距emib的新方法
TWI721030B (zh) 混合式微電子基材、其製造方法及電子系統
TWI711144B (zh) 重分佈層線路
US20230119525A1 (en) Package substrate with power delivery network
US11189686B2 (en) Integrated device coupled to a capacitor structure comprising a trench capacitor
US11651885B2 (en) Magnetic core inductors
US20240079334A1 (en) Semiconductor package including glass interposer structure with self-aligned through glass vias
TWI712347B (zh) 混合式微電子基板及其製造方法
US20220352075A1 (en) Multi-die interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination