CN112992851A - 转接板及其制备方法 - Google Patents

转接板及其制备方法 Download PDF

Info

Publication number
CN112992851A
CN112992851A CN202110421490.2A CN202110421490A CN112992851A CN 112992851 A CN112992851 A CN 112992851A CN 202110421490 A CN202110421490 A CN 202110421490A CN 112992851 A CN112992851 A CN 112992851A
Authority
CN
China
Prior art keywords
substrate
tsv
wiring
tsv pillar
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110421490.2A
Other languages
English (en)
Other versions
CN112992851B (zh
Inventor
冯光建
郭西
黄雷
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110421490.2A priority Critical patent/CN112992851B/zh
Publication of CN112992851A publication Critical patent/CN112992851A/zh
Application granted granted Critical
Publication of CN112992851B publication Critical patent/CN112992851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种转接板及其制备方法，通过先制备具有第一基底、第一重新布线结构及第二重新布线结构的复合布线结构，而后将具有一定金属布线层的复合布线结构置于具有TSV柱的第二基底的凹槽中，使得复合布线结构与第二基底表面的重新布线结构电连接，从而最终形成具有布线密集区及布线稀疏区的转接板，该转接板可解决由于多层布线所造成的应力较大所导致的翘曲及分层等质量问题，同时还能减少转接板的制作时间，降低工艺难度，便于后续电路连接。

Description

转接板及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种转接板及其制备方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用。新的应用对产品的电气性能、紧凑结构和系统可靠性都提出了新的要求。对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片如射频单元、滤波器、功率放大器等通过集成的方式集成到一个独立的系统中，以实现发射和接收信号的功能。
对于绝大多数射频芯片来说，其射频信号的传输因为需要跨层，必须用到多层布线，以通过厚度较大的金属线来匹配电阻。而这种设置对于后面的封装基板的布线挑战性较大，尤其是对于硅基封装转接板，如在做3D封装的过程中，绝大多数公司都在尽量减少硅基转接板表面的布线层数，以减少硅基中由于布线层过多导致的硅基转接板的翘曲。虽然通过增加布线密度可减少布线层数，但是在射频走线特殊的布线设置中，考虑到层间信号间的串扰、插损等问题，往往模组是不能通过增加某些层的布线密度来减少层数的。从而在射频芯片中厚度较大的多层布线，对于尺寸较大、厚度较薄的转接板的制作工艺和后续的微组装工艺都是较大的挑战，同时过多的布线层数还容易出现因应力较大导致的布线层分层问题。
综上，提供一种新型的转接板及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种转接板及其制备方法，用于解决现有技术中在制备多层布线转接板时所遇到的上述一系列的质量及工艺的问题。
为实现上述目的及其他相关目的，本发明提供一种转接板，所述转接板包括：
复合布线结构，所述复合布线结构包括：
第一基底，所述第一基底中具有第一TSV柱，且所述第一TSV柱贯穿所述第一基底；
第一重新布线结构，所述第一重新布线结构位于所述第一基底的第一面上，且与所述第一TSV柱的第一端电连接；
第二重新布线结构，所述第二重新布线结构位于所述第一基底的第二面上，且与所述第一TSV柱的第二端电连接；
所述转接板还包括：
第二基底，所述第二基底中具有第二TSV柱及凹槽，所述第二TSV柱贯穿所述第二基底，且所述复合布线结构位于所述凹槽中；
第三重新布线结构，所述第三重新布线结构位于所述第二基底的第一面上，且与所述第二TSV柱的第一端及所述复合布线结构电连接；
第四重新布线结构，所述第四重新布线结构位于所述第二基底的第二面上，且与所述第二TSV柱的第二端电连接。
可选地，所述第二基底中还包括第三TSV柱，其中，所述凹槽显露所述第三TSV柱的第一端，所述第二基底的第二面显露所述第三TSV柱的第二端，且所述第三TSV柱分别与所述复合布线结构及所述第四重新布线结构电连接。
可选地，重新布线结构包括介质层及金属布线层，所述转接板划分为布线密集区及布线稀疏区，且所述复合布线结构位于所述布线密集区，使得所述布线密集区中的所述金属布线层数大于所述布线稀疏区中的所述金属布线层数。
可选地，所述凹槽的宽度为1μm~1000μm，所述凹槽的深度为10μm~2000μm。
本发明还提供一种转接板的制备方法，包括以下步骤：
提供第一基底，于所述第一基底中形成第一TSV柱，所述第一TSV柱的第一端显露于所述第一基底的第一面；
于所述第一基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述第一TSV柱的第一端电连接；
减薄所述第一基底，以在所述第一基底的第二面显露所述第一TSV柱的第二端；
于所述第一基底的第二面形成第二重新布线结构，所述第二重新布线结构与所述第一TSV柱的第二端电连接，完成复合布线结构的制备；
提供第二基底，于所述第二基底中形成第二TSV柱，所述第二TSV柱的第一端显露于所述第二基底的第一面；
于所述第二基底中形成凹槽，将所述复合布线结构键合于所述凹槽中；
于所述第二基底的第一面上形成第三重新布线结构，所述第三重新布线结构与所述第二TSV柱的第一端及所述复合布线结构电连接；
减薄所述第二基底，以在所述第二基底的第二面显露所述第二TSV柱的第二端；
于所述第二基底的第二面形成第四重新布线结构，所述第四重新布线结构与所述第二TSV柱的第二端电连接。
本发明还提供一种转接板的制备方法，包括以下步骤：
提供第一基底，于所述第一基底中形成第一TSV柱，所述第一TSV柱的第一端显露于所述第一基底的第一面；
于所述第一基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述第一TSV柱的第一端电连接；
减薄所述第一基底，以在所述第一基底的第二面显露所述第一TSV柱的第二端；
于所述第一基底的第二面形成第二重新布线结构，所述第二重新布线结构与所述第一TSV柱的第二端电连接，完成复合布线结构的制备；
提供第二基底，于所述第二基底中形成第二TSV柱及第三TSV柱，所述第二TSV柱及所述第三TSV柱的第二端显露于所述第二基底的第二面；
于所述第二基底的第二面上形成第四重新布线结构，所述第四重新布线结构与所述第二TSV柱及所述第三TSV柱的第二端电连接；
减薄所述第二基底，以在所述第二基底的第一面显露所述第二TSV柱的第一端；
于所述第二基底中形成凹槽，所述凹槽显露所述第三TSV柱的第一端，将所述复合布线结构键合于所述凹槽中，且所述复合布线结构与所述第三TSV柱的第一端电连接；
于所述第二基底的第一面上形成第三重新布线结构，所述第三重新布线结构与所述第二TSV柱的第一端、所述第三TSV柱的第一端及所述复合布线结构电连接。
可选地，重新布线结构包括介质层及金属布线层，形成的所述转接板划分为布线密集区及布线稀疏区，且所述复合布线结构位于所述布线密集区，使得所述布线密集区中的所述金属布线层数大于所述布线稀疏区中的所述金属布线层数。
可选地，形成的所述凹槽的宽度为1μm~1000μm，所述凹槽的深度为10μm~2000μm。
可选地，在减薄的工艺过程中，还包括采用载片的步骤，其中，所述载片包括无机材料载片、有机材料载片及金属材料载片中的一种。
可选地，所述第一基底及所述第二基底为晶圆级基底，所述晶圆级基底的尺寸包括4寸~12寸。
如上所述，本发明的转接板及其制备方法，通过先制备具有第一基底、第一重新布线结构及第二重新布线结构的复合布线结构，而后将具有一定金属布线层的复合布线结构置于具有TSV柱的第二基底的凹槽中，使得复合布线结构与第二基底表面的重新布线结构电连接，从而最终形成具有布线密集区及布线稀疏区的转接板，该转接板可解决由于多层布线所造成的应力较大所导致的翘曲及分层等质量问题，同时还能减少转接板的制作时间，降低工艺难度，便于后续电路连接。
附图说明
图1显示为本发明实施例一中转接板的制备工艺流程示意图。
图2显示为本发明实施例一中于第一基底中形成第一TSV柱后的结构示意图。
图3显示为本发明实施例一中于第一基底的第一面上形成第一重新布线结构后的结构示意图。
图4显示为本发明实施例一中减薄第一基底显露第一TSV柱的第二端后的结构示意图。
图5显示为本发明实施例一中于第一基底的第二面形成第二重新布线结构后的复合布线结构的结构示意图。
图6显示为本发明实施例一中于第二基底中形成第二TSV柱后的结构示意图。
图7显示为本发明实施例一中于第二基底中形成凹槽后的结构示意图。
图8显示为本发明实施例一中将复合布线结构键合于凹槽后的结构示意图。
图9显示为本发明实施例一中填充凹槽缝隙后的结构示意图。
图10显示为本发明实施例一中于第二基底的第一面上形成第三重新布线结构后的结构示意图。
图11显示为本发明实施例一中减薄第二基底显露第二TSV柱的第二端后的结构示意图。
图12显示为本发明实施例一中于第二基底的第二面形成第四重新布线结构后的结构示意图。
图13显示为本发明实施例二中转接板的制备工艺流程示意图。
图14显示为本发明实施例二中于第二基底中形成第二TSV柱及第三TSV柱后的结构示意图。
图15显示为本发明实施例二中于第二基底的第二面上形成第四重新布线结构后的结构示意图。
图16显示为本发明实施例二中减薄第二基底显露第二TSV柱的第一端及形成凹槽后的结构示意图。
图17显示为本发明实施例二中将复合布线结构键合于凹槽后的结构示意图。
图18显示为本发明实施例二中填充凹槽缝隙后的结构示意图。
图19显示为本发明实施例二中于第二基底的第一面上形成第三重新布线结构后的结构示意图。
元件标号说明
101-第一基底；102-第一TSV柱；103-第一重新布线结构；1031-介质层；1032-金属布线层；104-第二重新布线结构；1041-介质层；1042-金属布线层；100-复合布线结构；201-第二基底；202-第二TSV柱；203-凹槽；204-填充材料；205-第三重新布线结构；2051-介质层；2052-金属布线层；206-第四重新布线结构；2061-介质层；2062-金属布线层；A1-布线密集区；B1-布线稀疏区；301-第二基底；302-第二TSV柱；303-第三TSV柱；304-第四重新布线结构；3041-介质层；3042-金属布线层；305-凹槽；306-填充材料；307-第三重新布线结构；3071-介质层；3072-金属布线层；A2-布线密集区；B2-布线稀疏区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图2~图12，本实施例提供一种转接板，所述转接板包括：
复合布线结构100，所述复合布线结构100包括：
第一基底101，所述第一基底101中具有第一TSV柱102，且所述第一TSV柱102贯穿所述第一基底101；
第一重新布线结构103，所述第一重新布线结构103位于所述第一基底101的第一面上，且与所述第一TSV柱102的第一端电连接；
第二重新布线结构104，所述第二重新布线结构104位于所述第一基底101的第二面上，且与所述第一TSV柱102的第二端电连接；
所述转接板还包括：
第二基底201，所述第二基底201中具有第二TSV柱202及凹槽203，所述第二TSV柱202贯穿所述第二基底201，且所述复合布线结构100位于所述凹槽203中；
第三重新布线结构205，所述第三重新布线结构205位于所述第二基底201的第一面上，且与所述第二TSV柱202的第一端及所述复合布线结构100电连接；
第四重新布线结构206，所述第四重新布线结构206位于所述第二基底201的第二面上，且与所述第二TSV柱202的第二端电连接。
作为示例，所述凹槽203的宽度为1μm~1000μm，所述凹槽203的深度为10μm~2000μm。
具体的，所述凹槽203的宽度可为1μm、10μm、100μm、500μm、1000μm等，所述凹槽203的深度可为10μm、100μm、500μm、1000μm、2000μm等，具体可根据所述第二基底201的尺寸以及所述复合布线结构100的尺寸决定，此处不作过分限制。
作为示例，重新布线结构包括介质层及金属布线层，所述转接板划分为布线密集区及布线稀疏区，且所述复合布线结构位于所述布线密集区，使得所述布线密集区中的所述金属布线层数大于所述布线稀疏区中的所述金属布线层数。
具体的，参阅图5，所述第一重新布线结构103包括介质层1031及金属布线层1032；所述第二重新布线结构104包括介质层1041及金属布线层1042。参阅图12，所述第三重新布线结构205包括介质层2051及金属布线层2052，所述第四重新布线结构206包括介质层2061及金属布线层2062。其中，所述金属布线层1032、1042、2052及2062的层数及分布，此处不作限定，具体可根据需要进行选择。通过所述复合布线结构100使得所述转接板划分为布线密集区A1及布线稀疏区B1，所述复合布线结构100位于所述布线密集区，从而使得所述布线密集区A1中的所述金属布线层数大于所述布线稀疏区B1中的所述金属布线层数。
有关所述转接板的结构、材质、制备方法，此处暂不作介绍，具体可参阅下述有关转接板的制备。
参阅图1，本实施例提供一种转接板的制备方法，该方法可用以制备上述转接板，但所述转接板的制备方法并非仅局限于此。
本实施例中，通过先制备具有所述第一基底101、第一重新布线结构103及第二重新布线结构104的所述复合布线结构100，而后将具有一定金属布线层的所述复合布线结构100置于所述凹槽203中，再于所述第二基底201的相对两面分别制备形成与所述复合布线结构100及第二TSV柱202电连接的所述第三重新布线结构205以及所述第四重新布线结构206，从而最终形成具有所述布线密集区A1及所述布线稀疏区B1的所述转接板，该转接板可解决由于多层布线所造成的应力较大所导致的翘曲及分层等质量问题，同时还能减少所述转接板的制作时间，降低工艺难度，便于后续电路连接。
具体的，参阅图2~图12示意了本实施例在制备所述转接板时各步骤所呈现的结构示意图。
参阅图2，首先，提供第一基底101，于所述第一基底101中形成第一TSV柱102，所述第一TSV柱102的第一端显露于所述第一基底101的第一面。
具体的，所述第一基底101可包括硅基底，且所述第一基底101可采用晶圆级基底，即所述晶圆级基底的尺寸可包括4寸~12寸，如4寸、6寸、8寸及12寸等，有关所述第一基底101的材质、厚度及尺寸并非局限于此，此处不作过分限制。其中，于所述第一基底101中形成所述第一TSV柱102的步骤可包括：
首先，通过光刻、刻蚀工艺在所述第一基底101中制作TSV孔（未图示），所述TSV孔的直径范围可为1μm~1000μm，如1μm、10μm、100μm、500μm、1000μm等；所述TSV孔的深度可为10μm~1000μm，如10μm、100μm、500μm、1000μm等；有关所述TSV孔的尺寸、数量及分布此处不作过分限制；
接着，在所述第一基底101的第一面上沉积如氧化硅或氮化硅等的绝缘层（未图示），或者直接将进行热氧化，以形成氧化硅的绝缘层，其中，所述绝缘层的厚度范围可为10nm~100μm，如10nm、1μm、10μm、50μm、100μm等；有关所述绝缘层的形成方法、材质及厚度，此处不作过分限制；
接着，通过物理溅射、磁控溅射或者蒸镀工艺在所述绝缘层上方制作种子层（未图示），所述种子层的厚度范围可为1nm~100μm，如1nm、1μm、10μm、50μm、100μm等；且所述种子层可以是一层也可以是多层叠层，且所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；有关所述种子层的形成方法、材质及厚度，此处不作过分限制；
接着，沉积金属，形成金属柱，所述金属柱的材质可为铜，但并非局限于此，本实施例中采用铜金属充满所述TSV孔，且在200度到500度温度下使铜致密，以形成铜金属柱；
接着，可采用CMP工艺，去除位于所述第一基底101的第一面上的多余金属材质，以显露所述金属柱；其中，位于所述第一基底101的第一面上的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，但也可以保留，至此完成所述第一TSV柱102的制备。
参阅图3，接着，于所述第一基底101的第一面上形成第一重新布线结构103，所述第一重新布线结构103与所述第一TSV柱102的第一端电连接。
具体的，所述第一重新布线结构103包括介质层1031及金属布线层1032，通过所述第一重新布线结构103可使芯片信号PAD引出，所述介质层1031可以是氧化硅材质，也可以是PI胶等，所述金属布线层1032可以为铜金属布线，也可为其他金属布线，有关所述第一重新布线结构103的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
参阅图4，接着，减薄所述第一基底101，以在所述第一基底101的第二面显露所述第一TSV柱102的第二端。
具体的，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述第一重新布线结构103键合在一起，以通过所述载片保护所述第一重新布线结构103，并以所述载片作为支撑，以减薄所述第一基底101，使得所述第一TSV柱102的第二端露头。其中，减薄厚度可在100nm~700μm，如100nm、1μm、10μm、100μm、700μm等，具体可根据需要将进行选择，且可对露出的所述第一TSV柱102的第二端进行钝化层覆盖，然后采用CMP工艺使所述第一TSV柱102的金属露出。所述载片可包括尺寸为4寸、6寸、8寸及12寸的硅晶圆载片，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm、2000μm等，所述载片也可以是其他材质，如包括玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用，有关所述载片的具体种类、厚度及与所述第一重新布线结构103的键合方法此处不作限制。
参阅图5，于所述第一基底101的第二面形成第二重新布线结构104，所述第二重新布线结构104与所述第一TSV柱102的第二端电连接，完成复合布线结构100的制备。
具体的，所述第二重新布线结构104包括介质层1041及金属布线层1042，通过所述第二重新布线结构104可使芯片信号PAD引出，所述介质层1041可以是氧化硅材质，也可以是PI胶等，所述金属布线层1042可以为铜金属布线，也可为其他金属布线，有关所述第二重新布线结构104的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
进一步的，还包括去除所述载片的步骤，以及进行切割的步骤，以形成单一的所述复合布线结构100。
参阅图6，接着，提供第二基底201，于所述第二基底201中形成第二TSV柱202，所述第二TSV柱202的第一端显露于所述第二基底201的第一面。
具体的，有关所述第二基底201的材质及尺寸可参阅所述第一基底101，所述第二基底201可与所述第一基底101相同，但也可不同，此处不作赘述。所述第二TSV柱202的制备方法、材质、结构等可参阅所述第一TSV柱102，所述第二TSV柱202可与所述第一TSV柱102相同，但也可不同，此处不作赘述。
参阅图7及图8，接着，于所述第二基底201中形成凹槽203，将所述复合布线结构100键合于所述凹槽203中。
具体的，可通过光刻和干法刻蚀的工艺形成所述凹槽203，其中，所述凹槽203的宽度可为1μm~1000μm，所述凹槽203的深度可为10μm~2000μm，如所述凹槽203的宽度可为1μm、10μm、100μm、500μm、1000μm等，所述凹槽203的深度可为10μm、100μm、500μm、1000μm、2000μm等，具体可根据所述第二基底201的尺寸以及所述复合布线结构100的尺寸决定，此处不作过分限制。接着，可在所述凹槽203的底部用点胶或者喷涂的工艺填充键合材料，如焊锡或者导热导电胶体等，以便于将所述复合布线结构100键合于所述凹槽203中，其中，所述键合材料的厚度可为1μm~50μm，如1μm、10μm、25μm、50μm等，以实现良好键合。其中，键合方法可采用回流或者热固化完成。
参阅图9，进一步的，在完成所述复合布线结构100的键合后，还可包括形成填充材料204的步骤，以固定及保护所述复合布线结构100。
具体的，所述填充材料204的材质可为光刻胶，也可以为环氧树脂类材料，此处不作过分限制，形成方法可采用旋涂工艺或者喷涂工艺，以在所述凹槽203的缝隙中形成所述填充材料204，然后可通过抛光或者光刻显影的方式去除表面的胶体，进行固化使缝隙内胶体硬化。
参阅图10，于所述第二基底201的第一面上形成第三重新布线结构205，所述第三重新布线结构205与所述第二TSV柱202的第一端及所述复合布线结构100电连接。
具体的，形成的所述第三重新布线结构205包括介质层2051及金属布线层2052，通过所述第三重新布线结构205，可使得所述复合布线结构100与所述第二基底201中的所述第二TSV柱202互连，以便于电性引出。所述介质层2051可以是氧化硅材质，也可以是PI胶等，所述金属布线层2052可以为铜金属布线，也可为其他金属布线，有关所述第三重新布线结构205的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
参阅图11，减薄所述第二基底201，以在所述第二基底201的第二面显露所述第二TSV柱202的第二端。
具体的，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述第三重新布线结构205键合在一起，以通过所述载片保护所述第三重新布线结构205，并以所述载片作为支撑，以减薄所述第二基底201，使得所述第二TSV柱202的第二端露头。其中，减薄厚度可在100nm~700μm，如100nm、1μm、10μm、100μm、700μm等，具体可根据需要将进行选择，且可对露出的所述第二TSV柱202的第二端进行钝化层覆盖，然后采用CMP工艺使所述第二TSV柱202的金属露出。有关所述载片的种类此处不作赘述。
参阅图12，于所述第二基底201的第二面形成第四重新布线结构206，所述第四重新布线结构206与所述第二TSV柱202的第二端电连接。
具体的，形成的所述第四重新布线结构206包括介质层2061及金属布线层2062，通过所述第四重新布线结构206，可与所述第二基底201中的所述第二TSV柱202互连，以便于电性引出。所述介质层2061可以是氧化硅材质，也可以是PI胶等，所述金属布线层2062可以为铜金属布线，也可为其他金属布线，有关所述第四重新布线结构206的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
进一步的，还包括去除所述载片的步骤，以及进行切割的步骤，以形成单一的所述转接板。
实施例二
参阅图14~图19，本实施例还提供一种转接板，所述转接板与实施例一中的所述转接板的区别主要为：第二基底301中还包括第三TSV柱303，其中，凹槽305显露所述第三TSV柱303的第一端，所述第二基底301的第二面显露所述第三TSV柱303的第二端，且所述第三TSV柱303分别与所述复合布线结构100及所述第四重新布线结构304电连接，从而本实施例相较于实施例一，可进一步的通过所述第三TSV柱303实现所述复合布线结构100的双面电性引出，从而可减少传输路径，提高传输效率，降低损耗。
有关所述转接板的结构可参阅实施例一，此处暂不作介绍，具体可参阅下述有关转接板的制备。
参阅图13，本实施例提供一种转接板的制备方法，该方法可用以制备上述转接板，但所述转接板的制备方法并非仅局限于此。
本实施例中，通过先制备具有第一基底101、第一重新布线结构103及第二重新布线结构104的所述复合布线结构100，而后将具有一定金属布线层的所述复合布线结构100置于具有所述第二TSV柱302及第三TSV柱303的所述第二基底301的所述凹槽305中，使得所述复合布线结构100的相对两面分别与所述第三重新布线结构307及所述第三TSV柱303电连接，实现所述复合布线结构100的双面电性引出，从而可减少传输路径，提高传输效率，降低损耗，从而最终形成具有所述布线密集区A2及布线稀疏区B2的所述转接板，该转接板可解决由于多层布线所造成的应力较大所导致的翘曲及分层等质量问题，同时还能减少所述转接板的制作时间，降低工艺难度，便于后续电路连接。
具体的，参阅图2~图5以及图14~图19示意了本实施例在制备所述转接板时各步骤所呈现的结构示意图。
参阅图2~图5，首先，制备单一的复合布线结构100，其中，有关所述复合布线结构100的制备可参阅实施例一，所述复合布线结构100的具体结构、材质及制备方法此处不作赘述。
参阅图14，接着，提供第二基底301，于所述第二基底301中形成第二TSV柱302及第三TSV柱303，所述第二TSV柱302及所述第三TSV柱303的第二端显露于所述第二基底301的第二面。
具体的，可通过两次光刻和刻蚀工艺，以在所述第二基底301中制作具有不同深度的TSV孔（未图示），以便于后续形成具有不同深度的所述第二TSV柱302及所述第三TSV柱303，其中，所述第二TSV柱302及所述第三TSV柱303优选采用相同材质，以降低工艺步骤，且所述第三TSV柱303的深度小于所述第二TSV柱302的深度，以为后续形成所述凹槽305预留空间。有关所述第二基底301的种类、尺寸、所述第二TSV柱302与所述第三TSV柱303的材质、尺寸及制备均可参阅实施例一，此处不作赘述。
参阅图15，接着，于所述第二基底301的第二面上形成第四重新布线结构304，所述第四重新布线结构304与所述第二TSV柱302及所述第三TSV柱303的第二端电连接。
具体的，形成的所述第四重新布线结构304包括介质层3041及金属布线层3042，通过所述第四重新布线结构304，可与所述第二基底301中的所述第二TSV柱302及所述第三TSV柱303的第二端互连，以便于电性引出。有关所述第四重新布线结构304的制备方法、材质及结构，可参阅实施例一，此处不作赘述。
参阅图16，接着，减薄所述第二基底301，以在所述第二基底301的第一面显露所述第二TSV柱302的第一端。
具体的，在减薄所述第二基底301之前，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述第四重新布线结构304键合在一起，以通过所述载片保护所述第四重新布线结构304，并以所述载片作为支撑，以减薄所述第二基底301，使得所述第二TSV柱302的第二端露头。有关所述载片的种类，以及减薄工艺可参阅实施例一，此处不作赘述。
参阅图16及图17，接着，于所述第二基底中形成所述凹槽305，所述凹槽305显露所述第三TSV柱303的第一端，将所述复合布线结构100键合于所述凹槽305中，且所述复合布线结构100与所述第三TSV柱303的第一端电连接。
具体的，可通过光刻和干法刻蚀的工艺形成所述凹槽305，有关所述凹槽305的具体尺寸，可根据所述第二基底301的尺寸、所述第三TSV柱303的深度以及所述复合布线结构100的尺寸决定，此处不作过分限制。其中，在所述凹槽305使较短的所述第三TSV柱303露出后，可覆盖一层绝缘层，并通过光刻和刻蚀工艺使较长的所述第二TSV柱302及所述第三TSV柱303同时露出。接着，可在所述凹槽305的底部用点胶或者喷涂的工艺填充键合材料，如焊锡或者导热导电胶体等，以便于将所述复合布线结构100键合于所述凹槽305中，且使得所述复合布线结构100与所述第三TSV柱303的第一端电连接。其中，所述键合材料的厚度可为1μm~50μm，如1μm、10μm、25μm、50μm等，以实现良好键合。键合方法可采用回流或者热固化完成。
参阅图18，进一步的，在完成所述复合布线结构100的键合后，还可形成填充材料306的步骤，以固定及保护所述复合布线结构100。
具体的，所述填充材料306的材质可为光刻胶，也可以为环氧树脂类材料，此处不作过分限制，形成方法可采用旋涂工艺或者喷涂工艺，以在所述凹槽305的缝隙中形成所述填充材料306，然后可通过抛光或者光刻显影的方式去除表面的胶体，进行固化使缝隙内胶体硬化。
参阅图19，接着，于所述第二基底301的第一面上形成第三重新布线结构307，所述第三重新布线结构307与所述第二TSV柱302的第一端、所述第三TSV柱303的第一端及所述复合布线结构100电连接。
具体的，形成的所述第三重新布线结构307包括介质层3071及金属布线层3072，通过所述第三重新布线结构307，可与所述第二TSV柱302的第一端、所述第三TSV柱303的第一端及所述复合布线结构100电连接，以便于电性引出。所述介质层3071可以是氧化硅材质，也可以是PI胶等，所述金属布线层3072可以为铜金属布线，也可为其他金属布线，有关所述第三重新布线结构307的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
进一步的，还可包括去除所述载片的步骤，以及进行切割的步骤，以形成单一的所述转接板。
综上所述，本发明的转接板及其制备方法，通过先制备具有第一基底、第一重新布线结构及第二重新布线结构的复合布线结构，而后将具有一定金属布线层的复合布线结构置于具有TSV柱的第二基底的凹槽中，使得复合布线结构与第二基底表面的重新布线结构电连接，从而最终形成具有布线密集区及布线稀疏区的转接板，该转接板可解决由于多层布线所造成的应力较大所导致的翘曲及分层等质量问题，同时还能减少转接板的制作时间，降低工艺难度，便于后续电路连接。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种转接板，其特征在于，所述转接板包括：
复合布线结构，所述复合布线结构包括：
第一基底，所述第一基底中具有第一TSV柱，且所述第一TSV柱贯穿所述第一基底；
第一重新布线结构，所述第一重新布线结构位于所述第一基底的第一面上，且与所述第一TSV柱的第一端电连接；
第二重新布线结构，所述第二重新布线结构位于所述第一基底的第二面上，且与所述第一TSV柱的第二端电连接；
所述转接板还包括：
第二基底，所述第二基底中具有第二TSV柱及凹槽，所述第二TSV柱贯穿所述第二基底，且所述复合布线结构位于所述凹槽中；
第三重新布线结构，所述第三重新布线结构位于所述第二基底的第一面上，且与所述第二TSV柱的第一端及所述复合布线结构电连接；
第四重新布线结构，所述第四重新布线结构位于所述第二基底的第二面上，且与所述第二TSV柱的第二端电连接。
2.根据权利要求1所述的转接板，其特征在于：所述第二基底中还包括第三TSV柱，其中，所述凹槽显露所述第三TSV柱的第一端，所述第二基底的第二面显露所述第三TSV柱的第二端，且所述第三TSV柱分别与所述复合布线结构及所述第四重新布线结构电连接。
3.根据权利要求1所述的转接板，其特征在于：重新布线结构包括介质层及金属布线层，所述转接板划分为布线密集区及布线稀疏区，且所述复合布线结构位于所述布线密集区，使得所述布线密集区中的所述金属布线层数大于所述布线稀疏区中的所述金属布线层数。
4.根据权利要求1所述的转接板，其特征在于：所述凹槽的宽度为1μm~1000μm，所述凹槽的深度为10μm~2000μm。
5.一种转接板的制备方法，其特征在于，包括以下步骤：
提供第一基底，于所述第一基底中形成第一TSV柱，所述第一TSV柱的第一端显露于所述第一基底的第一面；
于所述第一基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述第一TSV柱的第一端电连接；
减薄所述第一基底，以在所述第一基底的第二面显露所述第一TSV柱的第二端；
于所述第一基底的第二面形成第二重新布线结构，所述第二重新布线结构与所述第一TSV柱的第二端电连接，完成复合布线结构的制备；
提供第二基底，于所述第二基底中形成第二TSV柱，所述第二TSV柱的第一端显露于所述第二基底的第一面；
于所述第二基底中形成凹槽，将所述复合布线结构键合于所述凹槽中；
于所述第二基底的第一面上形成第三重新布线结构，所述第三重新布线结构与所述第二TSV柱的第一端及所述复合布线结构电连接；
减薄所述第二基底，以在所述第二基底的第二面显露所述第二TSV柱的第二端；
于所述第二基底的第二面形成第四重新布线结构，所述第四重新布线结构与所述第二TSV柱的第二端电连接。
6.一种转接板的制备方法，其特征在于，包括以下步骤：
提供第一基底，于所述第一基底中形成第一TSV柱，所述第一TSV柱的第一端显露于所述第一基底的第一面；
于所述第一基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述第一TSV柱的第一端电连接；
减薄所述第一基底，以在所述第一基底的第二面显露所述第一TSV柱的第二端；
于所述第一基底的第二面形成第二重新布线结构，所述第二重新布线结构与所述第一TSV柱的第二端电连接，完成复合布线结构的制备；
提供第二基底，于所述第二基底中形成第二TSV柱及第三TSV柱，所述第二TSV柱及所述第三TSV柱的第二端显露于所述第二基底的第二面；
于所述第二基底的第二面上形成第四重新布线结构，所述第四重新布线结构与所述第二TSV柱及所述第三TSV柱的第二端电连接；
减薄所述第二基底，以在所述第二基底的第一面显露所述第二TSV柱的第一端；
于所述第二基底中形成凹槽，所述凹槽显露所述第三TSV柱的第一端，将所述复合布线结构键合于所述凹槽中，且所述复合布线结构与所述第三TSV柱的第一端电连接；
于所述第二基底的第一面上形成第三重新布线结构，所述第三重新布线结构与所述第二TSV柱的第一端、所述第三TSV柱的第一端及所述复合布线结构电连接。
7.根据权利要求5或6中所述的转接板的制备方法，其特征在于：重新布线结构包括介质层及金属布线层，形成的所述转接板划分为布线密集区及布线稀疏区，且所述复合布线结构位于所述布线密集区，使得所述布线密集区中的所述金属布线层数大于所述布线稀疏区中的所述金属布线层数。
8.根据权利要求5或6中所述的转接板的制备方法，其特征在于：形成的所述凹槽的宽度为1μm~1000μm，所述凹槽的深度为10μm~2000μm。
9.根据权利要求5或6中所述的转接板的制备方法，其特征在于：在减薄的工艺过程中，还包括采用载片的步骤，其中，所述载片包括无机材料载片、有机材料载片及金属材料载片中的一种。
10.根据权利要求5或6中所述的转接板的制备方法，其特征在于：所述第一基底及所述第二基底为晶圆级基底，所述晶圆级基底的尺寸包括4寸~12寸。
CN202110421490.2A 2021-04-20 2021-04-20 转接板及其制备方法 Active CN112992851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110421490.2A CN112992851B (zh) 2021-04-20 2021-04-20 转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110421490.2A CN112992851B (zh) 2021-04-20 2021-04-20 转接板及其制备方法

Publications (2)

Publication Number Publication Date
CN112992851A true CN112992851A (zh) 2021-06-18
CN112992851B CN112992851B (zh) 2021-11-23

Family

ID=76341212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110421490.2A Active CN112992851B (zh) 2021-04-20 2021-04-20 转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN112992851B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471161A (zh) * 2021-06-28 2021-10-01 浙江集迈科微电子有限公司 用于射频传输的多层布线转接板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471161A (zh) * 2021-06-28 2021-10-01 浙江集迈科微电子有限公司 用于射频传输的多层布线转接板及其制备方法

Also Published As

Publication number Publication date
CN112992851B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
US7763965B2 (en) Stress relief structures for silicon interposers
TWI831969B (zh) 半導體結構及其製造方法
US11508677B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
US10319690B2 (en) Semiconductor structure and manufacturing method thereof
KR20220084107A (ko) 마이크로전자 디바이스 조립체 및 패키지 및 관련 방법 및 시스템
KR20210053233A (ko) 반도체 패키지 및 제조 방법
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN107403785B (zh) 电子封装件及其制法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
US20240170435A1 (en) Anisotropic conductive film with carbon-based conductive regions and related semiconductor device assemblies and methods
CN112992851B (zh) 转接板及其制备方法
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110010593B (zh) 一种三维堆叠系统级封装工艺
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
US11824021B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
CN115132593B (zh) 一种三维封装结构及其制备方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN112490187B (zh) 半导体互联结构及其制备方法
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN113257786B (zh) 用于射频传输的多层布线转接板及其制备方法
CN113471161A (zh) 用于射频传输的多层布线转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant