CN112490187B - 半导体互联结构及其制备方法 - Google Patents

半导体互联结构及其制备方法 Download PDF

Info

Publication number
CN112490187B
CN112490187B CN202011363864.1A CN202011363864A CN112490187B CN 112490187 B CN112490187 B CN 112490187B CN 202011363864 A CN202011363864 A CN 202011363864A CN 112490187 B CN112490187 B CN 112490187B
Authority
CN
China
Prior art keywords
metal
groove
substrate
micro
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011363864.1A
Other languages
English (en)
Other versions
CN112490187A (zh
Inventor
冯光建
莫炯炯
郭西
高群
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202011363864.1A priority Critical patent/CN112490187B/zh
Publication of CN112490187A publication Critical patent/CN112490187A/zh
Application granted granted Critical
Publication of CN112490187B publication Critical patent/CN112490187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体互联结构及其制备方法，包括第一连接结构、第二连接结构、第三连接结构及终端结构；其中，第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块；微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，互联结构模块显露微流道、第一金属连接层及第二金属连接层；互联结构模块嵌入终端结构中，微流道与终端结构的通孔相贯通，且第三连接结构与终端结构表面的焊盘电连接，第一金属连接层、第二金属连接层分别与终端结构的凹槽侧壁的焊盘电连接；本发明可有效减少占用面积，提高集成度，且可提高散热性能。

Description

半导体互联结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体互联结构及其制备方法。
背景技术
电子半导体行业发展迅速，随着5nm工艺制程的普及，人工智能芯片和微处理器芯片的尺寸越来越小，但是芯片的互联焊盘(PAD)却越来越多，为了使芯片能够跟印制电路板(Printed Circuit Board，PCB)做互联，传统的封装方式一般是采用扇出(FAN-OUT)的方式或者转接板(Interposer)扇出的方式来进行焊接，以把密集的PAD通过互联线扇出到面积更大的区域，从而后续可通过球栅阵列(Ball Grid Array，BGA)的焊球或者格栅阵列(LandGrid Array，LGA)的引脚与PCB固定进行互联。
但是这种互联工艺只考虑到把芯片的焊盘做了再分布，却没有考虑到BGA或者LGA在PCB板上占的面积却几乎没有变化。而伴随着芯片尺寸的变小，终端同样面临相似的趋势，要么终端直接微型化，或者终端上的芯片设计为更密集、功能更全且芯片在终端PCB上的焊接面积不能太大，很明显现在的扇出工艺难以进一步减少占用面积，从而难以提高集成度。
同时由于现有的芯片普遍厚度不超过400μm，而终端结构如PCB板等却可以达到几个毫米的厚度，从而终端结构还有较大的可利用空间；再者，若通过在芯片的侧壁做互联，能节省的面积有限，且当芯片为外射频芯片时，需要芯片底部接地和散热，如果在芯片底部增加互联结构，势必会影响散热性能。
因此，提供一种半导体互联结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体互联结构及其制备方法，用于解决现有互联结构难以减少占用面积，难以提高集成度以及影响散热性能的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体互联结构的制备方法，包括以下步骤：
提供第一基底，在所述第一基底中形成第一金属柱，并在所述第一基底的表面分别形成与所述第一金属柱的第一端及第二端电连接的第一金属连接层，且在所述第一基底中形成第一凹槽，以制备第一连接结构；
提供第二基底，在所述第二基底中形成第二金属柱，并在所述第二基底的表面分别形成与所述第二金属柱的第一端及第二端电连接的第二金属连接层，且在所述第二基底中形成第二凹槽，以制备第二连接结构；
键合所述第一连接结构及第二连接结构，使所述第一连接结构及第二连接结构电连接，且使所述第一凹槽及第二凹槽相连形成微流道，进行切割，以形成微流道结构模块；
提供第三基底，在所述第三基底中形成第三金属柱，并在所述第三基底的表面分别形成与所述第三金属柱的第一端及第二端电连接的第三金属连接层，以制备第三连接结构；
键合所述微流道结构模块及第三连接结构，使所述微流道结构模块与所述第三连接结构电连接，形成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；
提供终端结构，所述终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；
将所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。
可选地，在进行切割工艺之前或之后，还包括在所述第一金属连接层及第二金属连接层的表面形成焊球的步骤。
可选地，在键合所述微流道结构模块及第三连接结构之前，还包括在所述第三连接结构表面形成焊球的步骤。
可选地，所述第一凹槽及第二凹槽相连形成的所述微流道为密封微流道，形成具有开口的所述微流道的方法包括刻蚀法或切割法。
可选地，还包括在所述互联结构模块与所述终端结构之间的缝隙形成填充层的步骤。
可选地，还包括提供芯片并将所述芯片与所述第三金属连接层进行电连接的步骤。
本发明还提供一种半导体互联结构，所述半导体互联结构包括：
第一连接结构，所述第一连接结构包括第一基底、第一金属柱、第一金属连接层及第一凹槽，所述第一金属柱贯穿所述第一基底，所述第一金属连接层位于所述第一基底的表面且分别与所述第一金属柱的第一端及第二端电连接；
第二连接结构，所述第二连接结构包括第二基底、第二金属柱、第二金属连接层及第二凹槽，所述第二金属柱贯穿所述第二基底，所述第二金属连接层位于所述第二基底的表面且分别与所述第二金属柱的第一端及第二端电连接；
第三连接结构，所述第三连接结构包括第三基底、第三金属柱及第三金属连接层，所述第三金属柱贯穿所述第三基底，所述第三金属连接层位于所述第三基底的表面且分别与所述第三金属柱的第一端及第二端电连接；
终端结构，所述终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；
其中，所述第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块，且所述第一凹槽及第二凹槽相连形成微流道；所述微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。
可选地，所述第一连接结构及第二连接结构互为镜面对称结构；所述互联结构模块包括T型互联结构模块或L形互联结构模块。
可选地，所述第三连接结构与所述终端结构表面的所述焊盘通过焊球电连接；所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘通过焊球电连接。
可选地，还包括填充所述互联结构模块及终端结构之间的缝隙的填充层；还包括与所述第三金属连接层进行电连接的芯片。
如上所述，本发明的半导体互联结构及其制备方法，第一连接结构包括第一基底、第一金属柱、第一金属连接层及第一凹槽；第二连接结构包括第二基底、第二金属柱、第二金属连接层及第二凹槽；第三连接结构包括第三基底、第三金属柱及第三金属连接层；终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；其中，所述第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块，且所述第一凹槽及第二凹槽相连形成微流道；所述微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。本发明可有效减少占用面积，提高集成度，且可提高散热性能。
附图说明
图1显示为实施例中制备半导体互联结构的工艺流程示意图。
图2显示为实施例中在第一基底中形成沟槽后的结构示意图。
图3显示为实施例中形成第一金属柱后的结构示意图。
图4显示为实施例中在第一金属柱的一端形成第一金属连接层后的结构示意图。
图5显示为实施例中在第一金属柱的相对两端分别形成第一金属连接层后的结构示意图。
图6显示为实施例中形成第一凹槽后的结构示意图。
图7显示为实施例中第二连接结构的结构示意图。
图8显示为实施例中键合第一连接结构及第二连接结构后的结构示意图。
图9显示为进行切割后形成微流道结构模块后的结构示意图。
图10显示为实施例中在微流道结构模块上形成焊球后的结构示意图。
图11显示为实施例中在第三基底中形成沟槽后的结构示意图。
图12显示为实施例中形成第三金属柱后的结构示意图。
图13显示为实施例中在第三金属柱的一端形成第三金属连接层后的结构示意图。
图14显示为实施例中第三连接结构的结构示意图。
图15显示为实施例中在第三金属连接层上形成焊球后的结构示意图。
图16显示为实施例中互联结构模块的结构示意图。
图17显示为实施例中终端结构的结构示意图。
图18显示为实施例中互联结构模块嵌入终端结构形成填充层后的结构示意图。
元件标号说明
100-第一连接结构；101-第一基底；102-TSV沟槽；103-第一金属柱；104-第一金属连接层；105-第一凹槽；200-第二连接结构；201-第二基底；203-第二金属柱；204-第二金属连接层；205-第二凹槽；300-第三连接结构；301-第三基底；302-TSV沟槽；303-第三金属柱；304-第三金属连接层；305-焊球；400-微流道结构模块；401-微流道；402-焊球；500-互联结构模块；600-终端结构；601-凹槽；602-通孔；603-焊盘；700-填充层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，显示为本实施例中制备半导体互联结构的工艺流程图，参阅图2～图18，显示为在制备所述半导体互联结构的过程中各步骤所呈现的结构示意图。
参阅图2～图6，提供第一基底101，在所述第一基底101中形成第一金属柱103，并在所述第一基底101的表面分别形成与所述第一金属柱103的第一端及第二端电连接的第一金属连接层104，且在所述第一基底101中形成第一凹槽105，以制备第一连接结构100。
首先，参阅图2，提供所述第一基底101，所述第一基底101可包括硅片、绝缘衬底上硅片等，关于所述第一基底101的具体种类此处不作过分限制，本实施例中仅以硅片作为示例。
接着，在所述第一基底101中制作TSV沟槽102，其中，制备所述TSV沟槽102的方法可采用干法刻法、湿法刻蚀或激光刻蚀等，具体制备方法此处不作过分限制。其中，形成的所述TSV沟槽102的直径范围可包括在1μm～1000μm，如10μm、50μm、100μm、500μm等任何范围内的值，所述TSV沟槽102的深度范围可包括10μm～1000μm，如10μm、50μm、100μm、500μm等任何范围内的值，有关所述TSV沟槽102的数量、分布、形貌及尺寸等，可根据具体的需要进行选择，此处不作过分限制，
接着，在形成所述TSV沟槽102后，可在所述TSV沟槽102的内壁以及所述第一基底101的表面形成绝缘层(未图示)，其中，形成所述绝缘层的方法可包括原子层沉积、化学气相沉积、溅射、旋涂等工艺或直接进行热氧化法制备，具体可根据需要进行选择。形成的所述绝缘层的材质可以为氧化硅、氮化硅、聚酰亚胺、聚对二甲苯、苯并环丁烯中的任意一种，所述绝缘层可以为单层或两层以上，所述绝缘层的厚度范围可包括10μm～100μm，如20μm、25μm、50μm、75μm等任何范围内的值，所述绝缘层的具体材质、厚度及结构此处不作过分限制。
接着，可通过物理溅射、磁控溅射或者蒸镀工艺等在所述绝缘层上制作种子层(未图示)，所述种子层的材质可包括钛金属、铜金属、铝金属、银金属、钯金属、金金属、铊金属、锡金属、镍金属等。所述种子层的厚度的范围可包括1nm～100μm，如10nm、50nm、100nm、10μm、50μm等任何范围内的值，且所述种子层可以是单层也可以是多层结构，具体可根据需要进行选择及制备。
接着，参阅图3，形成所述第一金属柱103，以填充所述TSV沟槽102，其中，可以采用自底向上电镀的方式形成所述第一金属柱103，但并非局限于此。本实施例中，所述第一金属柱103的材质采用铜金属，但根据需要也可采用如金金属、铝金属、银金属等导电材质，此处不作过分限制。其中，还可包括在200℃～500℃的温度下使所述第一金属柱103致密化，以提高导电性。
接着，可采用研磨法，如机械研磨放法及CMP工艺中的一种或组合，去除所述第一基底101表面的金属层，以显露所述第一金属柱103的第一端，其中，所述第一基底101表面的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，当然所述绝缘层也可以保留，具体可根据需要进行选择。
接着，参阅图4，在所述第一基底101的表面形成与所述第一金属柱103的第一端电连接的第一金属连接层104，其中，所述第一金属连接层104可包括RDL金属布线层(Re-distribution Layer)及焊盘，所述第一金属连接层104的厚度范围可包括在1nm～100μm，如10nm、50nm、100nm、10μm、50μm、100μm等任何范围内的值，所述第一金属连接层104中的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍中的任意一种。所述第一金属连接层104可以是一层也可以是多层，当所述第一金属连接层104为多层时，所述第一金属连接层104可为包括金属层及层间介质层(未图示)交替叠置的结构，所述层间介质层的材质可以为氧化硅、氮化硅、聚酰亚胺、苯并环丁烯中的任意一种，以通过所述金属层及层间介质层的交替叠置形成多层结构，本实施例中，仅示意了单层的所述第一金属连接层104，但并非局限于此。
接着，参阅图5，减薄所述第一基底101，以显露所述第一金属柱103的第二端，其中减薄厚度可包括100nm～700μm，如500nm、10μm、100μm、300μm、500μm等任何范围内的值，具体根据需要进行选择。减薄的工艺可包括机械研磨法、CMP法及刻蚀法中的一种或组合，在进行所述减薄工艺之前，根据需要可提供临时键合衬底(未图示)，以提供支撑。其中，在减薄所述第一基底101显露所述第一金属柱103的第二端的过程中，可先采用如机械研磨法及CMP法中的一种或组合，以进行第一步骤的减薄，而后在研磨面上覆盖一层钝化层，如氧化硅，接着，再采用刻蚀法以进行第二步骤的减薄，以显露所述第一金属柱103的第二端，通过该分步减薄的工艺，可有效避免所述第一基底101承受过大应力，从而可避免产生开裂的现象。之后，在所述第一基底101的表面形成与显露的所述第一金属柱103的第二端电连接的所述第一金属连接层104，具体制备步骤、结构等此处不作赘述。
接着，参阅图6，在所述第一基底101中形成第一凹槽105，以制备第一连接结构100。
具体的，所述第一凹槽105可自所述第一基底101的上表面或下表面进行刻蚀制备，具体选择面可根据需要进行选择，且所述第一凹槽105的形貌此处不做过分限制。本实施例中，所述第一凹槽105的长度范围可包括1μm～1000μm，如50μm、100μm、300μm、500μm等任何范围内的值，深度范围可包括10μm～1000μm，如50μm、100μm、300μm、500μm、800μm等任何范围内的值。其中，优选在形成所述第一凹槽105时，所述第一基底101与临时键合衬底相结合，以提高强度，且在形成所述第一凹槽105后，可再去除所述临时键合衬底，但并非局限于此。有关所述第一凹槽105的具体位置及形貌此处不作过分限制，只需考虑后续键合工艺中，可同时显露凹槽及金属连接层即可，以通过凹槽键合后所形成的微流道作为如液体或气体的降温通道，通过金属连接层进行后续的侧壁的电连接。
参阅图7，提供第二基底201，在所述第二基底201中形成第二金属柱203，并在所述第二基底201的表面分别形成与所述第二金属柱203的第一端及第二端电连接的第二金属连接层204，且在所述第二基底201中形成第二凹槽205，以制备第二连接结构200。
具体的，关于所述第二连接结构200的材质、结构、制备步骤等均可参阅所述第一连接结构100，但并非局限于此，此处不作赘述。
作为示例，优选所述第一连接结构100及所述第二连接结构200互为镜面对称结构，但并非局限于此，根据需要所述第一连接结构100及第二连接结构200也可具有不同结构，此处不作过限制。
参阅图8～图9，键合所述第一连接结构100及第二连接结构200，使所述第一连接结构100及第二连接结构200电连接，且使所述第一凹槽105及第二凹槽106相连形成微流道401，而后进行切割，以形成微流道结构模块400。
具体的，本实施例中，优选所述第一连接结构100及第二连接结构200均为晶圆级，以降低制备成本，提高生产效率，但并非局限于此，所述第一连接结构100及第二连接结构200也可为单一结构。
作为示例，所述第一凹槽105及第二凹槽205相连形成的所述微流道401为密封微流道，形成具有开口的所述微流道401的方法包括刻蚀法或切割法。
具体的，本实施例中，由于所述第一连接结构100及第二连接结构200均采用晶圆级，在键合所述第一连接结构100及第二连接结构200后，所述第一凹槽105及第二凹槽205可形成密封微流道，但并非局限于此，当所述第一连接结构100及第二连接结构200为单一结构时，所述第一凹槽105及第二凹槽205也可为直接为与外界连通的凹槽，从而键合后，形成的所述微流道401也可为直接具有开口的微流道。
具体的，在形成具有开口的所述微流道的方法可包括在键合所述第一连接结构100及第二连接结构200后，通过刻蚀以形成具有开口的所述微流道401，或者在键合所述第一连接结构100及第二连接结构200后，在进行切割工艺形成单一的所述微流道结构模块400时，使切割面贯穿密封的所述微流道401，从而在切割获得所述微流道结构模块400的同时，形成具有开口的所述微流道401，本实施例中，采用切割法形成具有开口的所述微流道401，但并非局限与此。
作为示例，在进行切割工艺之前或之后，还包括在所述第一金属连接层104及第二金属连接层204的表面形成焊球402的步骤。
具体的，参阅图10，本实施例中为便于后续的电连接，在所述第一金属连接层104及第二金属连接层204的表面均形成有所述焊球402，其中，形成所述焊球402的步骤可在进行切割工艺之前或之后，此处不作过分限制。所述焊球402的材质可包括锡、铜、镍、铝、银等，所述焊球402的高度范围可包括100μm～1000μm，如200μm、300μm、500μm等任何范围内的值，当然所述微流道结构模块400也可不制备所述焊球402，而在后续的终端结构上制备连接件，此处不作过分限制。
参阅图11～图15，提供第三基底301，在所述第三基底301中形成第三金属柱303，并在所述第三基底301的表面分别形成与所述第三金属柱303的第一端及第二端电连接的第三金属连接层304，以制备第三连接结构300。
具体的，在所述第三连接结构300中，第三基底301、TSV沟槽302、第三金属柱303及第三金属连接层304的结构、材质、制备方法等均可参阅所述第一连接结构100，但并非局限于此，此处不作赘述。
作为示例，还包括在所述第三连接结构300表面形成焊球305的步骤。
具体的，参阅图15，本实施例中为便于后续的电连接，在所述第三连接结构300的表面形成有所述焊球305，所述焊球305的材质可包括锡、铜、镍、铝、银等，所述焊球305的高度范围可包括100μm～1000μm，如200μm、300μm、500μm等任何范围内的值，当然所述第三连接结构300也可不制备所述焊球305，而在后续的终端结构上制备连接件，此处不作过分限制。
参阅图16，键合所述微流道结构模块400及第三连接结构300，使所述微流道结构模块400与所述第三连接结构300电连接，形成互联结构模块500，所述互联结构模块500显露所述微流道401、第一金属连接层104及第二金属连接层204。
参阅图17，提供终端结构600，所述终端结构600包括凹槽601及与所述凹槽601相连通的通孔602，且所述终端结构600的表面及凹槽601侧壁具有焊盘603。
参阅图18，将所述互联结构模块500嵌入所述终端结构600中，所述微流道401与所述通孔602相贯通，且所述第三连接结构300与所述终端结构600表面的所述焊盘603电连接，所述第一金属连接层104、第二金属连接层204分别与所述凹槽601侧壁的所述焊盘603电连接。
作为示例，所述互联结构模块500包括T型互联结构模块或L形互联结构模块。
具体的，参阅图16及图18，本实施例中，所述互联结构模块500采用T型互联结构模块，其中，所述第三连接结构300构成所述T型互联结构模块的“-”，所述微流道结构模块400构成所述T型互联结构模块的“|”，以便于通过所述第三连接结构300实现与芯片的连接，而通过所述微流道结构模块400实现垂向上的侧壁互联。其中，所述终端结构600可包括PCB板，但并非局限于此。本实施例中，由于所述第三连接结构300具有所述焊球305，所述微流道结构模块400具有所述焊球402，从而通过回流，即可使所述焊球305、402与所述焊盘603互联，以实现所述互联结构模块500与所述终端结构600的互联，但并非局限于此，也可将所述焊盘603的表面预先制备焊球，以进行互联，此处不作过限制。
作为示例，还包括在所述互联结构模块500与所述终端结构600之间的缝隙形成填充层700的步骤。
具体的，所述填充层700可包括氧化硅、氮化硅、聚酰亚胺、苯并环丁烯中的任意一种，以通过所述填充层700加强所述互联结构模块500与所述终端结构600之间的结合牢固度，并对所述互联结构模块500与所述终端结构600进行保护，避免氧化等污染。
作为示例，还包括提供芯片(未图示)并将所述芯片与所述第三金属连接层304进行电连接的步骤，其中，所述芯片可包括射频芯片等，所述芯片的具体种类可根据需要进行选择，此处不作过分限制。
参阅图18，本实施例还提供一种半导体互联结构，所述半导体互联结构可采用上述方法制备，但并非局限于此，本实施例中的所述半导体互联结构采用上述制备方法制备，因此，有关所述半导体互联结构的材质、制备方法等此处不作赘述。
所述半导体互联结构包括第一连接结构、第二连接结构、第三连接结构及终端结构；所述第一连接结构包括第一基底101、第一金属柱103、第一金属连接层104及第一凹槽，所述第一金属柱103贯穿所述第一基底101，所述第一金属连接层104位于所述第一基底101的表面且分别与所述第一金属柱103的第一端及第二端电连接；所述第二连接结构包括第二基底201、第二金属柱203、第二金属连接层204及第二凹槽，所述第二金属柱203贯穿所述第二基底201，所述第二金属连接层204位于所述第二基底201的表面且分别与所述第二金属柱203的第一端及第二端电连接；所述第三连接结构包括第三基底301、第三金属柱303及第三金属连接层304，所述第三金属柱303贯穿所述第三基底301，所述第三金属连接层304位于所述第三基底301的表面且分别与所述第三金属柱303的第一端及第二端电连接；所述终端结构包括凹槽及与所述凹槽相连通的通孔602，且所述终端结构的表面及凹槽侧壁具有焊盘603；其中，所述第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块，且所述第一凹槽及第二凹槽相连形成微流道401；所述微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，所述互联结构模块显露所述微流道401、第一金属连接层104及第二金属连接层204；所述互联结构模块嵌入所述终端结构中，所述微流道401与所述通孔602相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘603电连接，所述第一金属连接层104、第二金属连接层204分别与所述凹槽侧壁的所述焊盘603电连接。
作为示例，所述第一连接结构及第二连接结构互为镜面对称结构；所述互联结构模块包括T型互联结构模块或L形互联结构模块。
作为示例，所述第三连接结构与所述终端结构表面的所述焊盘603通过焊球305电连接；所述第一金属连接层104、第二金属连接层204分别与所述凹槽侧壁的所述焊盘603通过焊球402电连接。
作为示例，还包括填充所述互联结构模块及终端结构之间的缝隙的填充层700。
作为示例，还包括与所述第三金属连接层304进行电连接的芯片。
综上所述，本发明的半导体互联结构及其制备方法，第一连接结构包括第一基底、第一金属柱、第一金属连接层及第一凹槽；第二连接结构包括第二基底、第二金属柱、第二金属连接层及第二凹槽；第三连接结构包括第三基底、第三金属柱及第三金属连接层；终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；其中，所述第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块，且所述第一凹槽及第二凹槽相连形成微流道；所述微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。本发明可有效减少占用面积，提高集成度，且可提高散热性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体互联结构的制备方法，其特征在于，包括以下步骤：
提供第一基底，在所述第一基底中形成第一金属柱，并在所述第一基底的表面分别形成与所述第一金属柱的第一端及第二端电连接的第一金属连接层，且在所述第一基底中形成第一凹槽，所述第一凹槽显露所述第一金属柱，以制备第一连接结构；
提供第二基底，在所述第二基底中形成第二金属柱，并在所述第二基底的表面分别形成与所述第二金属柱的第一端及第二端电连接的第二金属连接层，且在所述第二基底中形成第二凹槽，所述第二凹槽显露所述第二金属柱，以制备第二连接结构；
键合所述第一连接结构及第二连接结构，使所述第一连接结构及第二连接结构电连接，且使所述第一凹槽及第二凹槽相连形成微流道，进行切割，以形成微流道结构模块；
提供第三基底，在所述第三基底中形成第三金属柱，并在所述第三基底的表面分别形成与所述第三金属柱的第一端及第二端电连接的第三金属连接层，以制备第三连接结构；
键合所述微流道结构模块及第三连接结构，使所述微流道结构模块与所述第三连接结构电连接，形成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；
提供终端结构，所述终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；
将所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。
2.根据权利要求1所述的半导体互联结构的制备方法，其特征在于：在进行切割工艺之前或之后，还包括在所述第一金属连接层及第二金属连接层的表面形成焊球的步骤。
3.根据权利要求1所述的半导体互联结构的制备方法，其特征在于：在键合所述微流道结构模块及第三连接结构之前，还包括在所述第三连接结构表面形成焊球的步骤。
4.根据权利要求1所述的半导体互联结构的制备方法，其特征在于：所述第一凹槽及第二凹槽相连形成的所述微流道为密封微流道，形成具有开口的所述微流道的方法包括刻蚀法或切割法。
5.根据权利要求1所述的半导体互联结构的制备方法，其特征在于：还包括在所述互联结构模块与所述终端结构之间的缝隙形成填充层的步骤。
6.根据权利要求1所述的半导体互联结构的制备方法，其特征在于：还包括提供芯片并将所述芯片与所述第三金属连接层进行电连接的步骤。
7.一种半导体互联结构，其特征在于，所述半导体互联结构包括：
第一连接结构，所述第一连接结构包括第一基底、第一金属柱、第一金属连接层及第一凹槽，所述第一金属柱贯穿所述第一基底，所述第一金属连接层位于所述第一基底的表面且分别与所述第一金属柱的第一端及第二端电连接，所述第一凹槽显露所述第一金属柱；
第二连接结构，所述第二连接结构包括第二基底、第二金属柱、第二金属连接层及第二凹槽，所述第二金属柱贯穿所述第二基底，所述第二金属连接层位于所述第二基底的表面且分别与所述第二金属柱的第一端及第二端电连接，所述第二凹槽显露所述第二金属柱；
第三连接结构，所述第三连接结构包括第三基底、第三金属柱及第三金属连接层，所述第三金属柱贯穿所述第三基底，所述第三金属连接层位于所述第三基底的表面且分别与所述第三金属柱的第一端及第二端电连接；
终端结构，所述终端结构包括凹槽及与所述凹槽相连通的通孔，且所述终端结构的表面及凹槽侧壁具有焊盘；
其中，所述第一连接结构及第二连接结构键合后进行电连接以构成微流道结构模块，且所述第一凹槽及第二凹槽相连形成微流道；所述微流道结构模块及第三连接结构键合后进行电连接以构成互联结构模块，所述互联结构模块显露所述微流道、第一金属连接层及第二金属连接层；所述互联结构模块嵌入所述终端结构中，所述微流道与所述通孔相贯通，且所述第三连接结构与所述终端结构表面的所述焊盘电连接，所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘电连接。
8.根据权利要求7所述的半导体互联结构，其特征在于：所述第一连接结构及第二连接结构互为镜面对称结构；所述互联结构模块包括T型互联结构模块或L形互联结构模块。
9.根据权利要求7所述的半导体互联结构，其特征在于：所述第三连接结构与所述终端结构表面的所述焊盘通过焊球电连接；所述第一金属连接层、第二金属连接层分别与所述凹槽侧壁的所述焊盘通过焊球电连接。
10.根据权利要求7所述的半导体互联结构，其特征在于：还包括填充所述互联结构模块及终端结构之间的缝隙的填充层；还包括与所述第三金属连接层进行电连接的芯片。
CN202011363864.1A 2020-11-27 2020-11-27 半导体互联结构及其制备方法 Active CN112490187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011363864.1A CN112490187B (zh) 2020-11-27 2020-11-27 半导体互联结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011363864.1A CN112490187B (zh) 2020-11-27 2020-11-27 半导体互联结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112490187A CN112490187A (zh) 2021-03-12
CN112490187B true CN112490187B (zh) 2021-10-22

Family

ID=74936709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011363864.1A Active CN112490187B (zh) 2020-11-27 2020-11-27 半导体互联结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112490187B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349664B (zh) * 2020-10-23 2024-05-03 浙江集迈科微电子有限公司 模组液冷散热结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872757A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN106449569A (zh) * 2016-10-24 2017-02-22 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN111653488A (zh) * 2020-06-15 2020-09-11 上海先方半导体有限公司 微流道散热系统及其制造方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872757A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN106449569A (zh) * 2016-10-24 2017-02-22 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN111653488A (zh) * 2020-06-15 2020-09-11 上海先方半导体有限公司 微流道散热系统及其制造方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺

Also Published As

Publication number Publication date
CN112490187A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN107644870B (zh) 半导体组件及封装方法
TWI528519B (zh) 封裝結構及傳輸線之形成方法
TWI411084B (zh) 半導體元件與其形成方法
TWI429046B (zh) 半導體裝置及其製造方法
US8779572B2 (en) On-chip heat spreader
US9159602B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
TWI320198B (en) Methods of forming through-wafer interconnects and structures resulting therefrom
US7969016B2 (en) Self-aligned wafer or chip structure, and self-aligned stacked structure
US20210305214A1 (en) Package
US20110318917A1 (en) Methods of forming through-silicon via structures including conductive protective layers
US8183673B2 (en) Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
CN112447681A (zh) 封装
CN111883520B (zh) 半导体结构及其制造方法
US20230369157A1 (en) Semiconductor die, manufacturing method thereof, and semiconductor package
CN117334648A (zh) 半导体装置及其制造方法
TW202046482A (zh) 半導體結構及其製作方法
CN112490187B (zh) 半导体互联结构及其制备方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
US20230378131A1 (en) Package structure and method of fabricating the same
CN116075927A (zh) 前段工艺互连结构以及相关联系统和方法
CN113035834B (zh) 转接板及其制备方法
WO2023206649A1 (zh) 一种半导体器件的制备方法及半导体器件
TWI832249B (zh) 電容結構、半導體結構及其製造方法
TWI794729B (zh) 半導體裝置與結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant