TWI832249B - 電容結構、半導體結構及其製造方法 - Google Patents

Abstract

本發明提供一種電容結構。所述電容結構包括基板、中段製程(MEOL)結構和金屬化結構。所述基板具有第一表面以及與第一表面相對的第二表面。MEOL結構位於基板的第一表面上。所述MEOL結構包括電容器，所述電容器包括底板和位於底部金屬板上的頂板。所述金屬化結構位於MEOL結構上。所述基板還包括從基板的第二表面延伸至底部金屬板的多個第一貫穿通路。本發明還提供了一種包括所述電容結構的半導體結構以及製造所述半導體結構的方法。

Description

電容結構、半導體結構及其製造方法

本發明所揭示內容是關於一電容結構、一半導體結構及其製造方法；特別是，所述電容結構包含連接至電容結構中之電容器的底板的多個背側TSV，故因而能夠降低底板的電阻。

積體電路(integrated circuits，IC)一般包括各種被動元件。電容器是一種常見的被動元件，廣泛用於各種應用的IC中，例如濾波器和類比數為轉換器等混合信號應用。舉例來說，開關電容電路廣泛用於混合訊號、類比數位介面。開關電容電路通常用於執行各種功能，其中包括訊號的採樣、濾波和數位化。

金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器和金屬-氧化物-金屬(metal-oxide-metal，MOM)電容器是廣泛用於此類電路的兩種電容結構。一般來說，MIM電容器包括夾設在兩金屬層之間的絕緣體，而MOM電容器是由大量形成在多層金屬層上的平行的指狀物或電極所組成。

本發明在一種例示的態樣中，提出一種電容結構。所述電容結構包括基板、中段製程(middle-of-line，MEOL)結構和金屬化結構。所述基板具有第一表面以以及與第一表面相對的第二表面。MEOL結構位於基板的第一表面上。所述MEOL結構包括電容器，所述電容器包括底板和位於底板上的頂板。所述金屬化結構位於MEOL結構上。所述基板還包括從基板的第二表面延伸至底板的多個第一貫穿通路。

本發明在另一種例示的態樣中，提出一種半導體結構。所述半導體結構包含封裝基板、第一電容結構以及一半導體裝置。所述第一電容結構接合於封裝基板上。所述第一電容結構包含一電容器，且封裝基板透過由電容器延伸至第一電容結構之背側的複數個第一貫穿通路電性連接至第一電容結構。所述半導體裝置接合於第一電容結構上。

本發明在又一種例示的態樣中，提出一種用以製造半導體結構的方法。所述方法包含以下操作。提供一基板，其具有第一表面以及與第一表面相對的第二表面。在基板的第一表面上形成中段製程(middle-of-line，MEOL)結構。所述MEOL結構包含一電容器，所述電容器包含底板與位於底板上的頂板，在基板中形成複數個第一貫穿通路並與底板相接觸。

本申請主張在先申請之申請日為2021年6月11日的美國專利臨時申請案No. 63/209,923以及申請日為2021年11月24日的美國專利臨時申請案No. 63/283,112的優先權，在此將其全文引入作為參照。

本申請為申請中之申請日為2021年10月26日的美國專利申請案No. 17/511,190的部分延續申請案，其為申請日為2019年10月28日的美國專利申請案No. 16/609,159的190的部分延續申請案，其為申請日為2017年4月28日的國際申請案PCT/JP2017/016977的國家階段，在此將其全文引入作為參照。

以下揭露內容提供用於實施本發明之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本發明。當然，此等僅為實例且不旨在限制。舉例而言，在下列描述中，第一構件形成於第二構件上方或第一構件形成於第二構件之上，可包含該第一構件及該第二構件直接接觸之實施例，且亦可包含額外構件形成在該第一構件與該第二構件之間之實施例，使該第一構件及該第二構件可不直接接觸之實施例。另外，本發明所揭示內容可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不代表所論述之各項實施例及/或組態之間的關係。

此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一（些）元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。該裝置可以有其他定向（旋轉90度或按其他定向），同樣可以相應地用來解釋本文中使用之空間相對描述詞。

如本文中所使用諸如「第一」、「第二」、和「第三」等用語說明各種元件、部件、區域、層、和/或區段，這些元件、部件、區域、層、和/或區段不應受到這些用語限制。這些用語可能僅係用於區別一個元件、部件、區域、層、或區段與另一個。當文中使用「第一」、「第二」、和「第三」等用語時，並非意味著順序或次序，除非由該上下文明確所指出。

圖1A繪示一比較例，其中半導體結構90包含與半導體晶片92鍵合的一電容結構91。所述半導體晶片92可以是一邏輯SOC，且與其鍵合的電容結構91可用以減少供電波動。舉例來說，IC功耗在高效能運算中可能高達100W/cm ²左右，需要大量的去耦電容以降低有效串聯電阻(Effective Series Resistance，ESR)及等效串聯電感(Equivalent Series Inductance，ESL)。理想情況下，電容應為無限大(即盡可能大)而ESR與ESL應為零(即盡可能小)。

在圖1A及1B所示的一比較例中，電容結構91中包含一電容器910，例如金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器或是圖1B所示的金屬-氧化物-金屬(metal-oxide-metal，MOM)電容器。所述電容結構91可透過位於電容結構91一側上的複數個微凸塊93而電性連接至半導體晶片92。由於電容結構91是鍵合在於半導體晶片92的一表面上，半導體晶片92之所述表面中面向一封裝基板94的一部分因此會被電容結構91所覆蓋或遮蔽。因此，會透過側向鄰近於電容結構91的複數個導電凸塊95將半導體晶片92封裝於封裝基板94之上。在一些實施例中，導電凸塊95可以是C4凸塊。如圖1A所示，電容結構91並未直接連接到封裝基板94，相反地，形成導電凸塊95使其與封裝基板94的VSS墊片941及VDD墊片942接觸，以電性連接半導體晶片92與封裝基板94。換句話說，電容結構91與封裝基板94之間不會形成直接的導電連接，因此，在此一比較例中，半導體晶片92的功率與訊號的傳輸必須通過側向於鄰近電容結構91之導電凸塊95。

參照圖1C所繪示之接合於半導體晶片92上之電容結構91中的電容器910的上視圖，在本比較例中，電容器910包含位於其兩側的連接端，舉例來說，可形成電性連接至半導體晶片92的頂部電容器金屬911與底部電容器金屬912。在此種實施方式中，底部電容器金屬912的面積大於頂部電容器金屬911的面積，且底部電容器金屬912有一未被覆蓋區域912A，其不會被頂部電容器金屬911所覆蓋。因此，位於半導體晶片92與電容結構91間的導電通道96可以形成在頂部電容器金屬911的整體區域上以及底部電容器金屬912的周邊區域(即，未覆蓋區域912A)上，這代表落在底部電容器金屬912之未覆蓋區域912A上的導電通道96 (如，導電通道962)的數量通常遠少於落在頂部電容器金屬911頂部表面上的導電通道96 (如，導電通道961)的數量。因此，未覆蓋區域912A的面積限制是降低底部電容器金屬912的底板電阻的瓶頸條件。

在一些實施例中，底部電容器金屬912還包含一或多個串聯區域912B，用以連接其他電容器910。這些串聯區域912B為未覆蓋區域912A的一部分，但這些區域是被留著用來形成用於串聯連接之結構。

參照圖2，在本揭示內容一些實施例中，提供了一種具有改良之底板電阻的電容結構10。在此實施例中，所述電容結構10包含一基板100、一中段製程(middle-of-line，MEOL)結構102以及一後段製程(back-end-of-line，BEOL)結構104。所述基板100有一第一表面100A以及與第一表面100A相對的一第二表面100B。在一些實施例中，所述基板100是由半導體材料所製程，例如矽、鍺、鑽石或與其相似者。或者，亦可使用複合材料，例如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化砷化鎵、磷化鎵銦、上述之組合及與其相似者。在一些實施例中，所述基板100是由玻璃所製成。

MEOL結構102是電容結構10的接線部分，此部分形成於BEOL結構104 (即，金屬化結構)形成之前。關於何種結構可被認定為MEOL的定義各有不同，但在本揭示內容的實施方式中，MEOL結構102係指形成於基板100的第一表面100A上且直到BEOL結構104的第一金屬層(M1) 1041為止的結構。為求簡潔，在本揭示內容的圖示中並未繪示位於BEOL結構104中的第一金屬層1041之上的上金屬層。在一些實施例中，所述MEOL結構102是由介電材料所組成，其可稱為一金屬前介電質(pre-metal dielectric，PMD)。換句話說，可透過多種製程參數來區隔MEOL結構102和位於其下的基板100以及位於其上的BEOL結構，例如基礎材料的選擇或所用金屬的選擇。舉例來說，MEOL結構102的材料可以是相較於二氧化矽有較小介電常數的low-k介電材料，故因而可和基板100的材料相區隔；相似地，在MEOL結構102中常用於電性連接之金屬是鎢，而BEOL結構104中常用的金屬是銅。以上所舉為區分電容結構中堆疊之層結構的例示性方法，但本實施方式不限於此。

參照圖2，在一些實施例中，一電容器106係嵌入於MEOL結構102中。在一些實施例中，所述電容器106可以是一3D金屬絕緣體金屬，而可利用此種平面外尺寸以有利地增加有效MIM面積以及相關電容密度。在一些實施例中，本揭示內容所述的電容器106可具有非常高的密度，舉例來說，電容器密度可以高於約1 μF/mm ²。在一些實施例中，所述3D電容器可以是圓柱狀。

如圖2所示，在一些實施例中，所述電容器106包含一底板108、位於底板108上的一頂板110以及形成於底板108與頂板110間的複數個電容單體112。在一些實施例中，底板108與頂板110間的距離介於約1 μm至約2 μm的範圍間。

在一些實施例中，底板108及頂板110形成於MEOL結構102的不同深度處且平行排置。在一些實施例中，因為底板108形成於鄰近基板100的第一表面100A處，底板108與基板100之間的距離小於頂板110與基板100之間的距離。在一些實施例中，從上方觀之，底板108的平面面積大於頂板110的平面面積，且因此如上文參照圖1B及1C所示之比較例所述，底板108的周邊區域，或稱之為未覆蓋區域108A，其不會被頂板110所覆蓋。

為了將電容器106電性連接至其他半導體結構或半導體裝置，在本揭示內容一些實施例中，電容器106的上側與下側都會和複數個導電接點或通道接觸，以在MEOL結構102的頂部表面102A和基板100的第二表面100B提供電性連接。換句話說，用來連接至本揭示內容之電容器106的導電接點或通道可以形成上電容器106之上與之下，這意味著電容器106下方的空間能夠被有效率地運用。

同樣參照圖2，電容結構10可包含位於電容器106上的複數個第一金屬接點114及複數個第二金屬接點116。所述第一金屬接點114直接落於頂板110的頂部表面上，且第二金屬接點116直接落於底板108未被頂板110覆蓋的未覆蓋區域108A上。在此實施例中，所述第一金屬接點114與第二金屬接點116的垂直長度不同。

參照圖3，在一些實施例中，為了減少第一與第二金屬接點114、116的置放失敗或不正確的偏移，MEOL結構102可包含與頂板110之頂部表面接觸的一第一電容器電極結構118，以及與底板108之未覆蓋區域108A接觸的一第二電容器電極結構120。在一些實施例中，所述第一電容器電極結構118及第二電容器電極結構120可在電容器106上提供一種共平面接觸表面122 (參見圖2所示的虛線)，以供第一與第二金屬接點114、116的接點置放。亦即，在此種實施例中，所述第一金屬接點114及第二金屬接點116的垂直長度實質上相等。在一些實施例中，第一電容器電極結構118或第二電容器電極結構120各自包含一電容器接點與一電容器墊片的組合。在一些實施例中，第二電容器電極結構120的高度高於第一電容器電極結構118的高度。

如圖2及圖3所示，在一些實施例中，所述電容結構10還包含由基板100的第二表面100B延伸至底板108的複數個第一貫穿通路124。這些第一貫穿通路124可稱為背側矽穿孔 (through silicon via，TSV)，其係形成於電容器106下且可用以改善電容器106之底板108的電阻。亦即，因為底板108的大多數面積比已經被該些電容單體112及MEOL結構102中的頂板110覆蓋，因此，本揭示內容使用底板108的背側(即，鄰近基板100側)來增加可和導電通道或接點耦接的面積，且因而可降低底板108的電阻。

如圖2及圖3所示，第一貫穿通路124為貫穿基板100的矽穿孔。在基板100是由半導體材料組成的情況中，可以形成由介電材料(如，氧化物材料)製成的氧化物襯層(後如圖11C所示)以側向環繞第一貫穿通路124，以防止基板100的漏電流。在其他情形中，基板100是由非導電材料例如玻璃所製成，第一貫穿通路124可直接接觸基板100，且可省略形成氧化物襯層。

參照圖4，在一些實施例中，每一第一貫穿通路124的一端與電容器106的底部(即，底板108的底面)接觸，而每一第一貫穿通路124的另一端由電容結構10之基板100的第二表面100B露出以供電性連接。電容器106的細節可參照所述圖2及圖3所示之實施例所述。在一些實施例中，所述電容結構10透過微凸塊或其他鍵合技術(例如混合鍵合結構)而鍵合於一半導體裝置20 (如，邏輯SOC、邏輯晶粒、邏輯晶片或與其相似者)。可透過直接連接第一貫穿通路124與複數個導電端子126，將所述鍵合結構進一步鍵合於一封裝基板30或中介層上。在一些實施例中，所述導電端子126可包含微凸塊、C4凸塊、銲球或與其相似者。

更有甚者，在一些實施例中，該些導電凸塊128可形成於半導體裝置20與封裝基板30間，以直接連接半導體裝置20和封裝基板30。在一些實施例中，所述導電凸塊128可以是C4凸塊。在一些實施例中，所述導電凸塊128可用以接觸封裝基板30的VSS墊片31與VDD墊片32。

參照圖5，在一些實施例中，可在MEOL結構102及電容結構10的基板100中形成一饋通連接結構130。如圖所示，饋通連接結構130鄰近於電容器106以及第一與第二金屬接點114、116以及與其連接之第一貫穿通路124。所述饋通連接結構130可用以在半導體裝置20以及直接位於電容結構10下方之部分間，提供一個短路徑供兩者為電性連接。在一些實施例中，所述饋通連接結構130包含與底板108齊平的繼電金屬132。所述繼電金屬132可作為形成於其上之一或多個第三金屬接點134的置放基座。在此種實施方式中，每一第二金屬接點116的長度等於第三金屬接點134的長度。在一些實施例中，所述饋通連接結構130包含由繼電金屬132延伸至基板100的第二表面100B之一或多個第二貫穿通路124a。

圖6為根據本揭示內容一些實施例，電容結構10鍵合在半導體裝置20和封裝基板30之間的半導體結構的剖面圖。如圖5所示的電容結構10的細節以及圖6所示的鍵合結構，饋通連接結構130的一上端可與BEOL結構104的第一金屬層1041接觸，饋通連接結構130的一下端暴露於基板100的第二表面100B以接觸電容結構10和封裝基板30之間的導電端子126。

如圖5及圖6所示的實施例，封裝基板30的VSS墊片31及VDD墊片32可被直接排置於電容結構10下方。舉例來說，VDD墊片32可直接排置於饋通連接結構130下方並透過其間的一或多個導電端子126而電性連接至饋通連接結構130；而VSS墊片31可直接排置於電容器106下方並經由位於其間的一或多個導電端子126而與其電性連接。因此，藉由使用饋通連接結構130，可以透過直接位於下方的VSS墊片31及VDD墊片32對電容結構10及半導體裝置20供電，這意味著可以省略先前圖4所示的某些導電凸塊128。當並未形成側向環繞電容結構10的導電凸塊時，半導體裝置20可能會有更多面積可用以和更多電容結構10鍵合，且因此可以增加電容器的密度與數量。在某些替代性的實施例中，導電凸塊128可以形成於電容結構10及封裝基板30間，也就是說，可運用於電容結構10的背側(即，第二表面100B)的連接技術可具有多種樣式。

在另一些替代性的實施例中，參照圖7，可以在基板100的第二表面100B上形成一再分布層。舉例來說，可形成與位於電容器106下方之第一貫穿通路124接觸的一第一再分布層136，並且可以形成與饋通連接結構130之第二貫穿通路124a接觸的一第二再分布層138。更有甚者，可利用一導電凸塊140 (例如C4凸塊、銲球或與其相似者)連接第一再分布層136與VSS墊片31。相似地，可利用另一導電凸塊140來連接第二再分布層138與VDD墊片32。

在一些實施例中，複數個電容結構可被鍵合於半導體裝置20及封裝基板30間。參照圖8，一第一電容結構10a及一第二電容結構10b係經排置而以鍵合於半導體裝置20及封裝基板30間。所述第一電容結構10a與第二電容結構10b可以是由具有複數個電容小晶片結構的電容晶圓切割出的電容小晶片結構。在一些實施例中，不需要由電容晶圓切割出電容結構10a、10b，因為它們可以用單一器件的形式鍵合於半導體裝置20及封裝基板30間。

在圖8所示的實施例中，封裝基板30的墊片可以被設計為能與鍵合於其上之電容器小晶片結構相互配合。如圖所示，可排置VSS墊片31以透過位於其間的導電結構而電性連接至電容器106，而位於第一電容結構10a下的VDD墊片32電性連接至饋通連接結構130。與第一電容結構10a不同，鄰近第二電容結構10b中之饋通連接結構130的封裝基板30之墊片34是用於訊號傳遞的墊片。也就是說，藉由在電容結構10a、10b的背側形成TSV (如，第一貫穿通路124及/或饋通連接結構130)，這些導電路徑可以做為一種電源軌或可提供前往/來自半導體裝置20(如，邏輯SOC)的訊號連接。在此種實施例中，所述第一再分布層136與第二再分布層138絕緣，且包含第二再分布層138的電氣路徑在半導體裝置20與封裝基板30間可具有最短距離，這能夠在半導體裝置20與封裝基板30間提供高速、高頻寬以及低電阻的連接。換句話說，第一電容結構10a中的饋通連接結構130，舉例來說，係與第一電容結構10a中的電容器106絕緣，故因此訊號或電力不會經過第一電容結構10a中的電容器106。

因此，基於這些導電路徑，針對電容小晶片結構、半導體裝置及/或封裝基板間的電性連接的電路設計可以更有彈性。舉例來說，當電容結構10a、10b中的饋通連接結構130分別用以作為電源軌或訊號線時，半導體裝置20可以不和側向鄰近電容結構10a、10b的導電凸塊(如，上文圖4所示之導電凸塊128)接觸。更有甚者，因為導電路徑的長度可以被減低，亦可因此改善半導體裝置的延遲與功耗。

參照圖9A及圖9B，在一些實施例中，電容結構10中的饋通連接結構形成為一致的結構。舉例來說，饋通連接結構是由一層1041的饋通通路142所組成，此饋通通路142係自基板100的第二表面100B延伸至BEOL結構104的第一金屬層1041。一般來說，由於製造方法的緣故，第一貫穿通路124和饋通通路142從剖面看來具有錐形輪廓。藉由利用不同方式來形成饋通通路142，饋通通路142的一狹窄端可以鄰近基板100的第二表面100B (參照圖9A所示實施例)或鄰近BEOL結構104的第一金屬層1041 (參照圖9B所示實施例)。

總結來說，本揭示內容所述之電容結構的實施方式在具有基板的一側包含複數個電性連接。這些電性連接可在每一個電容結構中，對電容器之底板提供額外的電氣路徑。由於金屬頂板的覆蓋，可落於金屬底板的上側的金屬接點遠遠較少，且因此，本揭示內容的實施例中使用貫穿電容結構基板的複數個背側TSV以與電容器的底板的下側接觸。因此，能夠藉由添加這些背側TSV來管理與調整每一個電容結構中的電容器的底板的電阻。換句話說，在本揭示內容中，透過實作這些背側TSV來降低電容結構中的電容器的底板的電阻，且這些背側TSV亦可改變電容器及/或與電容器鍵合的半導體裝置的供電路徑，此外，還可以基於形成背側TSV的技術提供額外的饋通連接。從而，半導體裝置的電氣性能可以因為延遲和功耗的降低而被提高，同時電容器密度和頻寬會因此增加。

在製造如上文圖5所示之電容結構10的時候，特別是在形成由電容結構10之背側(即，基板100的第二表面100B)延伸的背側TSV (即，第一貫穿通路124)的操作，可參照圖10A與10B。如圖10A所示，可以接收由半導體材料或玻璃製成的基板100，且基板100的第一表面100A被形成於其上的MEOL結構102覆蓋。在形成電容器於MEOL結構102當中之前，多個第一貫穿通路124係預先在基板100中形成。由於在一開始的時候。基板100的厚度比第一貫穿通路124的長度多出很多，因此每一第一貫穿通路124的底部端係嵌於基板100內。每一第一貫穿通路124的頂部端與電容器106的一底板108接觸。當在電容結構10中形成饋通連接結構130時，特別是形成於基板100的饋通區域60中時，在基板100中形成第二貫穿通路124a，並在形成MEOL結構102的過程中，於第二貫穿通路124a上形成繼電金屬132。因此，第二貫穿通路124a的一端與繼電金屬132接觸。所述繼電金屬132與電容器106的底板108齊平。

此外，有複數個第一金屬接點114與複數個第二接點116形成於電容器106上。在一些實施例中，有複數個第三金屬接點134形成於繼電金屬132上並與電容單體112齊平。在一些實施例中，BEOL結構104的一第一金屬層(M1) 1041形成於電容器106與第三金屬接點134上。在一些實施例中，圖10A所示的基板100是一晶圓的一部分，且MEOL結構102與BEOL結構104是形成在晶圓上的層結構。所述晶圓可在後續製程中被切割，以得到複數個電容結構10。

參照圖10B，在接收其上形成了MEOL結構102與BEOL結構104的基板100之後，可進行背側薄化製程以使每一第一貫穿通路124的底部端露出。舉例來說，可以從由基板100的第二表面100B進行拋光或研磨，以使第一貫穿通路124的底部端露出。在圖10A與10B所示的方法中，因為第一貫穿通路124是預先形成在基板100中，用來形成背側TSV的方法可稱為通路中段製程。

在已製備電容結構10之後，可將半導體裝置20鍵合於電容結構10的BEOL結構上，且可透過位於該些第一貫穿通路124、第二貫穿通路124a與一封裝基板30間的複數個導電端子126或導電凸塊140，將電容結構10的基板100與半導體裝置20裝載於封裝基板30上。所述經鍵合之半導體結構可參照上文圖6或圖7所示的實施例。

如上文圖7所示之結構，在一些實施例中，在將電容結構10的基板100裝載到封裝基板30之前，可以將第一再分布層136形成於基板100的第二表面100B上之基板100的電容區域62中(參見圖10A)，且可以將第二再分布層138形成於基板100的第二表面100B上之基板100的饋通區域60中(參見圖10A)。所述第一再分布層136與第二再分布層138絕緣。

不同於圖10A和10B中的製程，在其他實施例中，可以在形成電容器106之後再製造背側TSV。參照圖11A至圖11D所示的後鑽孔製程，可接收由半導體材料或玻璃製成的基板100，且基板100的第一表面100A被MEOL結構102以及形成於其上的BEOL結構104的第一金屬層(M1) 1041所覆蓋，其中，基板100內部沒有任何第一貫穿通路124。參照圖11A (將電容結構10倒置以作說明)，可於基板100的第二表面100B上形成一光阻層40，接著圖案化光阻層40以形成第一貫穿通路124。接著，參照圖11B，可經通路蝕刻操作而在基板100的第二表面100B形成複數個溝槽500，用以形成第一貫穿通路124。如果基板100的厚度不適用於通路蝕刻操作，可事先將基板100薄化。用於形成第一貫穿通路124的溝槽500之間的間距可以是幾十微米或幾十微米。一般來說，可透過半導體製程的能力來確定第一貫穿通路124的密度和臨界尺寸。另一方面，由於TSV高寬比與通路蝕刻技術有關，因此一般而言，基板100越薄，所形成之用以形成第一貫穿通路124的溝槽500就能夠越窄，故所形成的第一貫穿通路124的一陣列因此具有較高密度。

在通路蝕刻操作之後，可以隨後實施通路填充操作。如圖11D所示，可以通過將金屬填充到溝槽500中來形成複數個第一貫穿通路124。在一些實施例中，如圖11C所示，可以在通路填充操作之前，在每個溝槽500的內表面中形成氧化物襯層502。氧化物襯層502用以防止基板100的漏電。在溝槽500的底部被氧化物襯層502覆蓋的情況下，可以實施額外的蝕刻操作來清潔用於電連接的區域。在基板100由玻璃等非導電材料製成的情況下，可以直接進行通路填充操作而無需形成氧化物襯層。此外，在通路填充操作之後，可以對基板100的第二表面100B實施CMP操作以形成平坦表面，然後在其上形成電連接。

在所接收的基板100不包括與電容單體112齊平的第三金屬接點134以及繼電金屬132的實施例中，可在獨立的製程中形成饋通連接結構，其係由從基板100的第二表面100B延伸至BEOL結構104的第一金屬層1041之饋通通路142所組成。如圖12A至圖12C所示(將電容結構10倒置以作說明)，可於基板100的第二表面100B上形成一光阻層42，接著圖案化光阻層42以在基板100的饋通區域60中形成饋通通路142。饋通區域60不同於圖12A所示之基板100的電容區域62。接下來，如圖12B所示，透過通路蝕刻操作形成溝槽504，且溝槽504穿透基板100並朝向MEOL結構102延伸。溝槽504的位置繞過電容器106，而使得之後形成的貫穿通路不會與電容器106重疊。隨後可以透過通路填充操作來填充溝槽504。如圖12C所示，取決於基板100的材料，可在通路填充操作之前形成氧化物襯層502。

在其他實施方式中，可以從電容結構10的正面形成饋通通路142。舉例來說，參照圖13A至13E，可以在BEOL結構的第一金屬層(M1) 1041上方形成一光阻層44，並且圖案化光阻層44以形成饋通通路142。參照圖13B，透過執行通路蝕刻操作形成一溝槽506，其中溝槽506可以穿透第一金屬層1041和MEOL結構102，並且溝槽506的底部停止在基板100中。接著，如圖13C和13D所示，隨後可以藉由通路填充操作來填充溝槽506，且如果有必要，可以在通路填充操作之前形成氧化物襯層502以用於橫向絕緣。隨後，如圖13E所示，可以翻轉晶圓並且可以從基板100的第二表面100B進行背側薄化操作以薄化基板100，並且可經此相應地露出饋通通路142的底部。

簡言之，根據上述實施方式，本揭示內容中的電容結構包括連接到電容器底板的背側TSV。這些背側TSV可以為電容器的供電提供額外的電氣路徑，從而降低其底板的電阻。此外，背側TSV技術可用於提供不直接連接到電容器端子的饋通TSV，並且可以執行饋通TSV以向與電容器鍵合的半導體裝置供電或為其傳送訊號。如此一來，不僅電容器的參數得到優化，且半導體裝置的電氣性能也可因減少延遲和功耗而得到改善。

前述內容概述數項實施例之結構，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為用於設計或修改其他製程及結構之一基礎以實行本揭露中介紹之實施例之相同目的及/或達成相同優點。熟習此項技術者亦應瞭解，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本揭露中作出各種改變、置換及更改。

10:電容結構 10a:第一電容結構 10b:第二電容結構 100:基板 100A:第一表面 100B:第二表面 102:中段製程(MEOL)結構 102A:頂部表面 104:後段製程(BEOL)結構 1041:第一金屬層(M1) 106:電容器 108:底板 108A:未覆蓋區域 110:頂板 112:電容單體 114:第一金屬接點 116:第二金屬接點 118:第一電容器電極結構 120:第二電容器電極結構 122:共平面接觸表面 124:第一貫穿通路 124a:第二貫穿通路 126:導電端子 128:導電凸塊 130:饋通連接結構 132:繼電金屬 134:第三金屬接點 136:第一再分布層 138:第二再分布層 140:導電凸塊 142:饋通通路 20:半導體裝置 30:封裝基板 31:VSS墊片 32:VDD墊片 40:光阻層 42:光阻層 500:溝槽 502:氧化物襯層 504:溝槽 506:溝槽 60:饋通區域 62:電容區域 90:半導體結構 91:電容結構 910:電容器 911:頂部電容器金屬 912:底部電容器金屬 912A:未覆蓋區域 912B:串聯區域 92:半導體晶片 93:微凸塊 94:封裝基板 941:VSS墊片 942:VDD墊片 95:導電凸塊 96:導電通道 961:導電通道 962:導電通道

在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本發明所揭示內容的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小一些特徵的尺寸。

圖1A繪示根據本揭示內容一些比較例的一半導體結構的剖面圖。

圖1B繪示根據本揭示內容一些比較例的一電容結構的剖面圖。

圖1C繪示根據本揭示內容一些比較例的一電容器的上視圖。

圖2繪示根據本揭示內容一些實施例的一電容結構的剖面圖。

圖3繪示根據本揭示內容一些實施例的一電容結構的剖面圖。

圖4繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖5繪示根據本揭示內容一些實施例的一電容結構的剖面圖。

圖6繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖7繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖8繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖9A繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖9B繪示根據本揭示內容一些實施例的一半導體結構的剖面圖。

圖10A及10B繪示根據本揭示內容一些實施例所形成一電容結構的剖面圖。

圖11A至11D繪示根據本揭示內容一些實施例所形成一電容結構的剖面圖。

圖12A至12C繪示根據本揭示內容一些實施例所形成一電容結構的剖面圖。

圖13A至13E繪示根據本揭示內容一些實施例所形成一電容結構的剖面圖。

10:電容結構

100:基板

100A:第一表面

100B:第二表面

102:中段製程(MEOL)結構

102A:頂部表面

104:後段製程(BEOL)結構

1041:第一金屬層(M1)

106:電容器

108:底板

108A:未覆蓋區域

110:頂板

112:電容單體

114:第一金屬接點

116:第二金屬接點

124:第一貫穿通路

Claims (19)

1. 一種電容結構，包含：一基板，其具有一第一表面以及與該第一表面相對的一第二表面；一中段製程(middle-of-line，MEOL)結構，位於該基板的該第一表面上，該MEOL結構包含一電容器，且該電容器包含一底板與位於該底板上的一頂板；以及一金屬化結構，位於該MEOL結構上；其中該基板還包含複數個第一貫穿通路，由該基板的該第二表面延伸至該底板。
2. 如請求項1所述的電容結構，其中該MEOL結構還包含：複數個第一金屬接點由該電容器的該頂板延伸至該金屬化結構；以及複數個第二金屬接點由該電容器的該底板延伸至該金屬化結構；其中該些第一金屬接點以及該些第二金屬接點和該金屬化結構的一第一金屬層(M1)接觸。
3. 如請求項1所述的電容結構，其中該MEOL結構還包含：一繼電金屬，與該底板齊平；以及複數個第三金屬接點，由該繼電金屬延伸至該金屬化結構。
4. 如請求項3所述的電容結構，其中該基板還包含一第二貫穿通路，由該基板的該第二表面延伸至該繼電金屬。
5. 如請求項1所述的電容結構，還包含一饋通連接結構，由該基板的該第二表面延伸至該金屬化結構。
6. 如請求項1所述的電容結構，還包含一再分布層，位在該第二表面上並與該些第一貫穿通路接觸。
7. 如請求項1所述的電容結構，其中該些第一貫穿通路各自包含鄰近該基板的該第二表面的一狹窄端。
8. 如請求項1所述的電容結構，其中該些第一貫穿通路各自包含鄰近該電容器的該底板的一狹窄端。
9. 一種半導體結構，包含：一封裝基板；一第一電容結構，鍵合於該封裝基板上，其中該第一電容結構包含一電容器，且該封裝基板透過由該電容器延伸至該第一電容結構的一背側的複數個第一貫穿通路而電性連接至該第一電容結構；以及一半導體裝置，鍵合於該第一電容結構上；其中該第一電容結構還包含鄰近該電容器以及該些第一貫穿通路的一第一饋通連接結構。
10. 如請求項9所述的半導體結構，其中該電容器包含：一底板；一頂板，位於該底板上，該頂板的一平面區域於一俯視角度小於該底板的一平面區域；以及複數個電容單體，位於該底板與該頂板間；其中該些第一貫穿通路與該底板的一底面接觸。
11. 如請求項10所述的半導體結構，其中該第一饋通連接結構包含：一繼電金屬，與該底板齊平；一第二貫穿通路，由該繼電金屬延伸至該第一電容結構的該背側；以及複數個金屬接點，設於該繼電金屬上。
12. 如請求項11所述的半導體結構，其中該第二貫穿通路的一長度等於該些第一貫穿通路的一長度。
13. 如請求項11所述的半導體結構，其中該第一饋通連接結構在該第一電容結構中係與該電容器保持絕緣。
14. 如請求項9所述的半導體結構，其中該些第一貫穿通路各自被一氧化物襯層由側向包圍。
15. 一種製備一半導體結構的方法，該方法包含： 提供一基板，其具有一第一表面以及與該第一表面相對的一第二表面；形成一中段製程(middle-of-line，MEOL)結構於該基板的該第一表面上，該MEOL結構包含一電容器，且該電容器包含一底板與位於該底板上的一頂板；以及形成複數個第一貫穿通路於該基板中並與該電容器之該底板相接觸。
16. 如請求項15所述的方法，其中在形成該MEOL結構於該基板的該第一表面上之前，形成該些第一貫穿通路於該基板中，且其中該些第一貫穿通路各自的一第一端嵌入於該基板中，且該些第一貫穿通路各自的一第二端由該基板的一第一表面露出。
17. 如請求項16所述的方法，其中該電容器的該底板與該些第一貫穿通路各自的該第二端相接觸，且該方法還包含：由該基板的該第二表面薄化該基板，以使該些第一貫穿通路各自的該第一端露出。
18. 如請求項15所述的方法，還包含：形成一第二貫穿通路於該基板的一饋通區中；以及在形成該MEOL結構的過程中，形成一繼電金屬於該第二貫穿通路上，其中該繼電金屬與該電容器的該底板齊平。
19. 如請求項18所述的方法，其中在形成該繼電金屬之後形成該些第一貫 穿通路於該基板中，且透過在該基板的該第二表面進行通孔蝕刻操作與通孔填充操作來形成該些第一貫穿通路。

Images