TW202006957A - 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法 - Google Patents

具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法 Download PDF

Info

Publication number
TW202006957A
TW202006957A TW108109405A TW108109405A TW202006957A TW 202006957 A TW202006957 A TW 202006957A TW 108109405 A TW108109405 A TW 108109405A TW 108109405 A TW108109405 A TW 108109405A TW 202006957 A TW202006957 A TW 202006957A
Authority
TW
Taiwan
Prior art keywords
capacitor
wires
shielded
wire
layer
Prior art date
Application number
TW108109405A
Other languages
English (en)
Inventor
李惠宇
劉欽洲
葉政宏
張豐願
黃博祥
鄭儀侃
嘉輝 曾
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202006957A publication Critical patent/TW202006957A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例係關於一種半導體裝置及一種製造方法，且更特定言之，本發明實施例係關於一種半導體中介層裝置。該半導體中介層裝置包含一基板及形成於該基板上之一第一金屬化層。一第一介電層形成於該第一金屬化層上且一第二金屬化層形成於該基板上。一第一導線形成於該第一金屬化層中且第二導線及第三導線形成於該第二金屬化層中。一金屬-絕緣層-金屬(MIM)電容器形成於該第一介電層中及該第一導線上。該MIM電容器包含：(i)一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線；(ii)一底部電容器電極，其位於該第一介電層中及該第一導線上方，其中該底部電容器電極經組態為電浮動的；及(iii)一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。

Description

具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法
本發明實施例係有關具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法。
半導體積體電路(IC)產業已經歷指數級成長。IC材料及設計之技術進步已產生數代IC，其中各代具有比前一代小及複雜之電路。在IC發展之過程中，功能密度(例如單位晶片面積之互連裝置之數目)一般會增大，而幾何大小(例如可使用一製程來產生之最小組件或線)會減小。
本發明的一實施例係關於一種半導體中介層裝置，其包括：一基板；一第一金屬化層，其形成於該基板上；一第一介電層，其形成於該第一金屬化層上；一第二金屬化層，其形成於該第一金屬化層及該基板上；一第一導線，其形成於該第一金屬化層中；第二導線及第三導線，其等形成於該第二金屬化層中；及一金屬-絕緣層-金屬(MIM)電容器，其形成於該第一介電層中及該第一導線上，該MIM電容器包括：一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線；一底部電容器電極，其位於該第一介電層中及該第一導線上方，其中該底部電容器電極經組態為電浮動的；及一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。
本發明的一實施例係關於一種半導體裝置，其包括：一基板；一第一金屬化層，其形成於該基板上；一第一介電層，其形成於該第一金屬化層上；一第二金屬化層，其形成於該第一金屬化層及該基板上；一第一導線，其形成於該第一金屬化層中；第二導線、第三導線及第四導線，其等形成於該第二金屬化層中，其中該第三導線介於該第二導線與該第四導線之間；及一金屬-絕緣層-金屬(MIM)電容器，其形成於該第一介電層中及該第一導線上，該MIM電容器包括：一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線；一底部電容器電極，其位於該第一介電層中及該第一導線上方，其中該底部電容器電極電耦合至該第四導線；及一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。
本發明的一實施例係關於一種形成一半導體結構之方法，該方法包括：提供一基板；使一第一導線形成於該基板上之一第一金屬化層中；將一第一介電層沈積於該第一金屬化層上；使一金屬-絕緣層-金屬(MIM)電容器形成於該第一介電層中及該第一導線上，其中形成該MIM電容器包括：將第一電容器電極及第二電容器電極沈積於該第一介電層中及該第一導線上方；將一第二介電層沈積於該第一電容器電極與該第二電容器電極之間；將該第一電容器電極電耦合至一接地電壓位準；及將該第二電容器電極電耦合至一電浮動位準或該接地電壓位準；及使一第二導線形成於該第一介電層上及一第二金屬化層中。
以下揭露提供用於實施所提供之標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，「使一第一構件形成於一第二構件上方或一第二構件上」可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另外(若干)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉90度或依其他定向)且亦可因此解譯本文所使用之空間相對描述詞。
如本文所使用，術語「標稱」係指一產品或一程序之設計階段期間所設定之一組件或一程序操作之一特性或參數之一期望或目標值以及高於及/或低於該期望值之一值範圍。該值範圍可歸因於製程或容限之輕微變動。
如本文所使用，術語「實質上」指示可基於與主體半導體裝置相關聯之一特定技術節點來變動之一給定量之值。基於該特定技術節點，術語「實質上」可指示在(例如)一目標(或預期)值之±5%內變動之一給定量之一值。
如本文所使用，術語「約」指示可基於與主體半導體裝置相關聯之一特定技術節點來變動之一給定量之值。基於該特定技術節點，術語「約」可指示在(例如)值之5%至30% (例如值之±5%、±10%、±20%或±30%)內變動之一給定量之一值。
電容器係半導體裝置中用於儲存電荷之元件。電容器用於(例如)濾波器、類比轉數位轉換器、記憶體裝置、控制應用及諸多其他類型之半導體裝置中。一類型之電容器係一金屬-絕緣層-金屬(MIM)電容器。MIM電容器可經形成有兩個平行導電板及夾置於該兩個導電板之間的一介電層。MIM電容器可用作為解耦合電容器，其內建至晶片中以防止一電源供應器諸如(例如)在最初給晶片供電時或在啟動晶片之各種組件時出現電壓尖峰。由於電源供應器無法同時對此等電力需求變化作出回應，所以晶片之電源電壓會在短時間內改變，直至電源供應器可作出回應及穩定電壓。電壓尖峰可發生於此暫態時間期間。解耦合電容器可抑制此等電壓尖峰。可使用以較高電容為特徵之解耦合電容器來改良尖峰抑制效能。在一晶片製程中，可在晶片封裝期間或晶片封裝之後之後段製程中整合解耦合電容器。解耦合電容器可整合至三維(「3D」) IC封裝(諸如(例如)一基板上覆晶圓上覆晶片(CoWoS)晶片封裝或一積體扇出(InFO)晶片封裝)中。形成為一CoWoS或InFO晶片封裝之一中介層之部分的解耦合電容器可具有包含一高介電常數(高k)絕緣層(例如高於3.9之介電常數)之一MIM結構。
IC封裝已發展，使得多個IC可垂直堆疊成3D封裝以節省一印刷電路板(「PCB」)上之水平面積。一替代封裝技術(指稱一「2.5D封裝」)可使用可由一半導體材料(諸如矽)形成之一中介層結構來將一或多個半導體晶粒耦合至一PCB。IC或其他半導體晶粒(其可併入異質技術)可安裝於中介層上。除接合至IC晶粒之外，中介層亦可接合至PCB及安置於PCB與中介層之間的一封裝基板。
然而，將多個裝置堆疊於一或多個半導體晶粒上會引起電氣雜訊且產生歸因於來自相鄰裝置之電磁(「EM」)發射之EM干擾。RF裝置及電感器係可產生電氣雜訊及EM干擾之裝置之實例。另外，電氣裝置亦可耦合至電力線結構且引起非所要串擾或交叉耦合。諸如一RF發射器或接收器之來源產生可透過介電層傳播之呈EM發射之形式之電氣雜訊。導電結構(諸如信號或電力線)中所攜載之電氣雜訊亦可透過介電層傳播。一信號線可連接至一信號源且傳輸時變電信號(例如隨時間改變之信號)。在一些實施例中，信號線亦可連接至發射一直流(DC)信號之一信號源。一電力線可連接至電源且將電力供應傳輸至電路之各種組件。信號線中所攜載之EM發射及電信號會影響一半導體裝置中之各種其他信號及裝置、耦合至中介層之其他半導體晶粒及半導體封裝中之其他組件。因此，帶雜訊之電信號及EM發射使半導體封裝面臨挑戰。
根據本揭露之各種實施例提供形成一屏蔽金屬-絕緣層-金屬(MIM)電容器結構以對半導體裝置中之EM發射提供EM屏蔽之機制。根據本揭露，屏蔽MIM電容器可緩解電力線漣波(例如電流波動)或使一電路結構(諸如中介層結構)之一電路組件與另一電路組件解耦合。屏蔽MIM電容器可包含可充當法拉第(Faraday)屏蔽之平行導電板以使裝置及結構屏蔽EM發射源且防止其他電路組件(諸如形成於另一晶粒上之裝置或耦合至中介層結構之其他組件)之EM干擾。無需使用額外遮罩層，屏蔽MIM電容器結構可併入至電源/接地供應器之解耦合電容器中以消除路由損失且最小化裝置占用面積。根據本揭露之一些實施例，屏蔽MIM電容器結構尤其提供以下益處：(i)藉由將屏蔽MIM電容器戰略性地放置於金屬層之間以充當屏蔽電容器、解耦合電容器或兩者來改良電力、效能、面積(PPA)設計；(ii)在無需額外遮罩之情況下與當前佈局設計及程序流程相容；及(iii)針對上/下層之垂直方向及針對相鄰結構之水平方向上之多重EM屏蔽保護。
圖1繪示根據本揭露之實施例之併入一屏蔽MIM電容器結構之一中介層100之一剖面圖。中介層100包含一基板102及安置於基板102上之一接觸墊112。形成於基板102中之一貫穿矽通路(TSV) 108電耦合至接觸墊112。儘管圖1中展示一個接觸墊112，但根據本揭露之實施例，可在基板102之一表面上形成一個以上接觸墊112。例如，可取決於一積體電路晶粒之應用及大小而使數十或數百個接觸墊112及TSV 108形成於基板102之表面上。
根據一些實施例，基板102可為一矽基板。在一些實施例中，基板102可為：(i)另一半導體，諸如鍺；(ii)一化合物半導體；(iii)一合金半導體，其包含矽鍺(SiGe)；或(iv)其等之組合。在一些實施例中，基板102可為一絕緣體上覆半導體(SOI)。在一些實施例中，基板102可為一磊晶材料。替代地，基板102可由一介電材料形成。在一些實施例中，基板102可實質上無積體電路裝置(其包含諸如電晶體及二極體之主動裝置)。在一些實施例中，基板102可包含或可不存在諸如電容器、電阻器、電感器及/或其類似者之被動裝置。
可使用消減蝕刻、直接蝕刻、鑲嵌微影技術及/或任何其他適合技術來使接觸墊112形成於基板102之一表面上。接觸墊112可由經調適以耦合至一凸塊126之一金屬形成。凸塊126形成於且電連接至接觸墊112上。凸塊126可包含諸如共晶焊料凸塊之焊料凸塊。替代地，凸塊126可由銅凸塊或其他金屬凸塊形成，該等其他金屬凸塊由由金、銀、鎳、鎢、鋁、其他金屬及或其等之合金形成。凸塊126亦可包含用於諸如覆晶互連之半導體互連技術中之受控倒疊晶片連接(C4)凸塊。在一些實施例中，凸塊126可自基板102之表面突出，如圖1中所展示。可在形成凸塊126之前形成一阻焊層(圖中未展示)以保護凸塊材料免於形成於非所要區域中。
TSV 108藉由延伸穿過基板102來形成於基板102上，如圖1中所展示。例如，TSV 108由導電材料(諸如一金屬)、一半導體材料(諸如矽)或其等之組合或多個層形成。
一互連結構110形成於基板102上且包含一或多個絕緣材料層122a、122b、122c、導線160a、160b及160c、形成於絕緣材料層122b中之通路164及形成於導線160a與160b之間的屏蔽MIM電容器結構180。為簡單起見，圖1中未繪示其他絕緣材料層、導線、通路及/或電容器結構。可使用蝕刻、直接蝕刻、鑲嵌微影技術、任何適合技術及/或其等之組合來形成互連結構110之各種層。
絕緣材料層122a、122b、122c可為用於提供中介層結構100中之互連導線之間的電絕緣之金屬間介電層。絕緣材料層122a、122b、122c可由介電材料(諸如(例如)氧化矽、未摻雜石英玻璃、含氟石英玻璃、其他適合材料及/或其等之組合)形成。在一些實施例中，使用一低k介電材料(例如具有小於3.9之一介電常數之材料)來形成絕緣材料層122a、122b、122c。在一些實施例中，絕緣材料層122b可包含兩個或兩個以上絕緣材料層(為簡單起見，圖1中未展示)。例如，各導線可形成於絕緣材料層122b內之一介電層中。在一些實施例中，絕緣材料層122d可為一圖案化鈍化層。
互連結構110包含透過形成於絕緣材料層中之通路來彼此電耦合或電耦合至其他裝置之一或多個導線。例如，導線160a、160b、160c及160d形成於絕緣材料層122b及中介層結構100之金屬化層中。在一些實施例中，導線160a可形成於一M1金屬化層中，導線160b及160c可形成於一M2金屬化層中，且導線160d可形成於一M3金屬化層中。替代地，導線160a、160b、160c及160d可形成於中介層結構100之其他金屬化層中。通路164至166形成於絕緣材料層內且電耦合至導線160a至160d。例如，通路164可形成於絕緣材料層122b之一通路1層中且電耦合至導線160a及160b。通路165可形成於絕緣層122b之通路2層中且電耦合至導線160c及160d。在一些實施例中，可使用鋁、鋁合金、銅、鈷、任何適合金屬及/或其等之組合來形成通路164至166。在一些實施例中，中介層結構100可進一步包含其他導線或通路且為簡單起見，不在圖1中加以繪示。在一些實施例中，可取決於一積體電路晶粒之應用及大小而使數十或數百個接觸通路及導線形成於絕緣材料層122b內。
屏蔽MIM電容器180可放置於絕緣材料層122b中以提供導電結構與裝置之間的EM屏蔽。另外，屏蔽MIM電容器可經組態以充當中介層結構100內之電力/接地線之解耦合電容器。因此，無需使用額外遮罩層，屏蔽MIM電容器結構可併入至電力/接地供應器之解耦合電容器中以減少路由損失且最小化裝置占用面積。為提供形成於M1金屬化層中之導線之間的EM屏蔽，屏蔽MIM電容器180可放置於導線160a與160b之間且亦延伸於導線160a與160c之間。屏蔽MIM電容器180可為包含一頂部金屬板(例如頂部電容器電極)、一底部金屬板(例如金屬電容器電極)及該頂部金屬板與該底部金屬板之間的一介電層之一平行板電容器。屏蔽MIM電容器180之詳細結構未在圖1中詳細繪示，而是在圖2至圖9B中詳細描述。為亦充當電力/接地線或中介層結構100內之其他導線之解耦合電容器，可使用貫穿通路來將屏蔽MIM電容器180耦合至導電結構。為簡單起見，連接至屏蔽MIM電容器180之通路未在圖1中繪示，而是在圖2至圖9B中詳細描述。在一些實施例中，屏蔽MIM電容器可形成於諸如(例如) M3、M4、M5…等等之其他金屬化層之間。在一些實施例中，屏蔽MIM電容器180形成於絕緣材料層122b內之一介電層中。
一重佈層(RDL)可形成於絕緣材料層122c上。RDL 114可包含扇出區域(圖中未展示)以扇出一積體電路晶粒至基板102上之一較大覆蓋區之外部連接。在一些實施例中，可使用諸如(例如)鋁、鋁合金或其他金屬之任何適合材料來形成RDL 114。在一些實施例中，RDL 114可進一步包含熔絲。
一選用球下金屬化(UBM)結構166可形成於絕緣材料層122d中及RDL層114上。UBM 166可包含導線，其含有促進凸塊124形成之金屬材料。
根據一些實施例，凸塊124可形成於中介層結構100之一周邊區域中且可包含微凸塊。各凸塊124可包含可使用銅、一銅合金或其他金屬來形成之一選用金屬柱(圖中未展示)。替代地，凸塊124可包括其他材料。凸塊124之金屬柱可由諸如(例如)銅、鎳、鉑、鋁及/或其等之組合之任何適合導電材料形成。可透過包含物理氣相沈積(PVD)、化學氣相沈積(CVD)、電化學沈積(ECD)、分子束磊晶(MBE)、原子層沈積(ALD)、電鍍及其類似者之任何數目個適合技術來形成金屬柱及凸塊124。一選用導電蓋層(為簡單起見，圖中亦未展示)可形成於金屬柱與凸塊124之焊料之間。例如，在其中金屬柱由銅形成之一實施例中，可形成由鎳形成之一導電蓋層。其他材料(諸如鉑、金、銀、其等之組合或其類似者)亦可用於凸塊124之選用導電蓋層。
圖2係根據本揭露之一些實施例之形成於一中介層結構200中之例示性屏蔽MIM電容器結構之一剖面圖。如圖2中所展示，導線250及251可為形成於一M1金屬化層中之導線且導線260及261可形成於一中介層結構(諸如上文圖1中所描述之中介層結構100)之一M2金屬化層中。屏蔽MIM電容器結構280可包含一頂部電容器電極281、一底部電容器電極282及形成於頂部電容器電極281與底部電容器電極282之間的一介電層283。頂部電容器電極281可透過通路240來電連接至導線260，而底部電容器電極282可透過通路241來電連接至導線261。類似地，導線250及260可由通路270電連接在一起，而導線251及261可由通路271電連接。通路240、241、270及271可形成於形成於M1金屬化層與M2金屬化層之間的一或多個絕緣材料層(圖中未展示)中。在一些實施例中，相鄰金屬化層(例如M1與M2)之間的一距離d2可介於約0.5 μm至約0.8 μm之間(例如0.5 μm及0.8 μm)。在一些實施例中，頂部電容器電極281與導線260之間的一距離d1可介於0.1 μm至0.7 μm之間(例如0.1 μm及0.7 μm)。一較小距離d1可提供減少EM干擾，因為金屬平面在距離上更靠近導線且因此吸收更多EM發射。為簡單起見，自圖2省略中介層結構之其他結構，諸如其他接觸墊、絕緣材料層、焊料凸塊、通路、導線等等。
在一些實施例中，導線260及261可電連接至積體電路電力供應線之相同電壓位準，諸如(例如) VSS (例如接地電壓參考)或VDD (例如電源電力)。在此方案中，屏蔽MIM電容器充當吸收EM發射或電力線漣波且提供最佳屏蔽能力之一法拉第屏蔽。在一些實施例中，導線260及261可連接至不同電壓位準。例如，導線260連接至VDD ，而導線261連接至VSS 。在此方案中，屏蔽MIM電容器不僅充當提供EM屏蔽之法拉第屏蔽，且亦充當導線260及261之一解耦合電容器。
屏蔽MIM電容器280包含頂部電容器電極281、底部電容器電極282及形成於該兩個電容器電極之間的介電層283。在一些實施例中，頂部電容器電極281由一鋁銅合金形成。在一些實施例中，頂部電容器電極281可由諸如(例如)氮化鉭、鋁、銅、鎢、金屬矽化物、其他適合金屬或金屬合金及/或其等之組合之其他導電材料形成。在一些實施例中，頂部電容器電極281可包含一個以上層。在一些實施例中，頂部電極層281之一厚度可在自約200 Å至約10000 Å (例如200 Å至10000 Å)之一範圍內。
介電層283安置於頂部電容器電極281與底部電容器電極282之間。介電層283可由一高k介電材料(例如具有大於3.9之一介電常數之材料)形成。在一些實施例中，介電層283可由諸如(例如)氮化矽(SiNx )之任何適合介電材料形成。可使用諸如(例如)氧化矽(SiOx )、氧化鉿(HfO2 )、其他適合介電材料及/或其等之組合之其他適合介電材料。在一些實施例中，介電層283可包含一或多個層。平行板電容器之電容與介電層厚度成反比，因此，可選擇介電層283之厚度來達成一標稱電容。在一些實施例中，介電層283之一厚度可在自約0.2 μm至約0.8 μm (例如0.2 μm至0.8 μm)之一範圍內。
底部電容器電極282安置於介電層283下。在一些實施例中，可使用相同於頂部電容器電極281之材料來形成底部電容器電極282。在一些實施例中，可使用一不同材料來形成底部電容器電極282。在一些實施例中，底部電容器電極282之一厚度可在自約200 Å至約10000 Å (例如200 Å至10000 Å)之一範圍內。
圖3A及圖3B係根據本揭露之一些實施例之形成於一中介層結構中之一例示性屏蔽MIM電容器結構380之等角視圖。圖3A繪示形成於一對導線360及361 (其等形成於一金屬化層(例如一M2金屬化層)中)與複數個導線351 (其等形成於一相鄰金屬化層(例如一M1金屬化層)中)之間的一屏蔽MIM電容器結構380。導線351、360及361可分別類似於圖2之導線251、260及261。在一些實施例中，導線351、360及361可為電力供應線、信號線、其他適合EM發射裝置之電路或其等之組合。因為屏蔽MIM電容器380可經組態以提供相鄰金屬化層之間的EM屏蔽，所以來自不同金屬化層之導線可彼此上下放置(例如直接彼此上下放置)且不產生串擾或非所要耦合。例如，導線360及361可放置於導線351上方且不在導線之間引入垂直串擾。如圖3A中所展示，導線360及361垂直於導線351。在一些實施例中，導線360及361可平行於導線351，如圖3B中所展示。為簡單起見，圖3A或圖3B中未繪示諸如頂部電極及底部電極及介電層之屏蔽MIM電容器380之詳細結構。類似地，為簡單起見，自圖3A及圖3B省略中介層結構之其他結構，諸如其他接觸墊、絕緣材料層、焊料凸塊、通路、導線等等。
屏蔽MIM電容器380之尺寸可由各種因數判定。首先，屏蔽MIM電容器380之一電容一般由其水平及垂直尺寸判定。例如，一平行板屏蔽MIM電容器380之電容可由諸如(例如)介電材料之介電常數、電容器極板尺寸及電容器極板間隔之參數判定。當屏蔽MIM電容器亦用作為一解耦合電容器時，屏蔽MIM電容器380之電容可變得很重要。其次，影響一屏蔽MIM電容器之屏蔽能力之一因數係電容器表面積，其中一較大電容器表面積可提供較大EM屏蔽能力。因此，屏蔽MIM電容器380之尺寸及位置係至關重要且取決於裝置需要。在一些實施例中，屏蔽MIM電容器380在x方向上之一寬度W1 可在自約0.5 μm至約200 μm (例如0.5 μm至200 μm)之一範圍內。在一些實施例中，屏蔽MIM電容器380在y方向上之一長度L1 可在自約0.5 μm至約200 μm (例如0.5 μm至200 μm)之一範圍內。在一些實施例中，屏蔽MIM電容器380之頂部或底部電容器電極(圖中未展示)之厚度可在自約200 Å至約10000 Å (例如200 Å至10000 Å)之一範圍內。
圖4至圖9B係根據本揭露之一些實施例之形成於半導體結構中之各種例示性屏蔽MIM電容器結構之剖面圖。屏蔽MIM電容器之頂部及底部電容器電極之各種組態可根據裝置需要來靈活屏蔽半導體結構之不同部分。例如，可根據各種組態來分別設定頂部及底部電容器電極之電壓偏壓以適應裝置需要：(i) VSS 及VSS ；(ii) VSS 及電浮動(例如藉由不直接連接至一電位)；(iii) VSS 及VDD ；(iv) VDD 及VSS ；(v)電浮動及VSS ；及任何其他適合組態。此等圖中之導線形成於中介層結構之M1或M2金屬化層中，但應瞭解，導線亦可形成於適合半導體裝置之其他金屬化層中。為簡單起見，自圖4至圖9B省略中介層結構之其他結構，諸如其他接觸墊、絕緣材料層、焊料凸塊、通路、導線等等。
圖4A至圖4B係根據本揭露之一些實施例之分別形成於半導體結構400及402中之例示性屏蔽MIM電容器結構之剖面圖。圖4A至圖4B繪示屏蔽MIM電容器結構之一組態，其中組態提供一中介層結構中之上層金屬化層之改良EM屏蔽。應注意，組態亦可應用於其中期望上金屬化層之EM屏蔽之其他適合半導體結構。
圖4A繪示一半導體結構400，其包含：導線451，其形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線460、461及462，其等形成於一第二金屬化層(例如中介層結構之M2金屬化層)中；屏蔽MIM電容器結構480，其包含一頂部電容器電極481、一底部電容器電極482及形成於該兩個電容器電極之間的一介電層483；及通路440及441，其等介於導線460及461與頂部電容器電極481之間。在一些實施例中，導電層460及462可電連接至VSS ，且頂部電容器電極481因此連接至積體電路之接地電壓參考。在此方案中，屏蔽MIM電容器480之頂部及底部電容器電極偏壓至「VSS /電浮動」組態。在一些實施例中，導線451及461可為分別形成於M1及M2金屬化層中之EM信號發射線。在一些實施例中，導線可連接至信號源且傳輸時變信號。在一些實施例中，導線451及461可為電連接至積體電路之VDD 之電力線。屏蔽MIM電容器480可藉由(例如)阻隔及吸收自導線461發射之EM信號來防止導線451與461之間的串擾(例如EM干擾)。例如，距離上較靠近導線461而非導線451之頂部電容器電極481電偏壓至接地參考，其提供垂直方向(例如z方向)上之最佳EM屏蔽及吸收能力。另外，導線460及462提供水平方向(例如x方向)上之EM屏蔽及吸收能力。例如，可將導線460及462兩者設定為VSS ，其吸收及阻隔在-x及x方向上傳播之EM信號。因此，由導線461發射之EM信號可由導線及屏蔽MIM電容器480吸收及阻隔。
圖4B繪示一半導體結構402，其包含類似於上文圖4A中所描述之結構的結構。類似結構使用相同元件符號來標記且不再詳細描述。在一些實施例中，若裝置設計規則強調消除導線451與461之間的串擾，則可省略導線462及通路441 (如圖4B中所展示)。由於導線451及462位於導線461之對置側上，所以可到達導線451之x方向上行進之EM信號係極少的。為最小化裝置占用面積及降低成本，可省略導線462及通路441。
圖5繪示一半導體結構500，其包含用於改良一中介層結構之下層金屬化層之EM屏蔽之一屏蔽MIM電容器580之一組態。屏蔽MIM電容器580可應用於其中期望用於上及/或下金屬化層之EM屏蔽之其他適合半導體結構。半導體結構500包含：導線551、552及553，其等形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線560、561、562及563，其等形成於一第二金屬化層(例如一中介層結構之M2金屬化層)中；屏蔽MIM電容器結構580，其包含一頂部電容器電極581、一底部電容器電極582及形成於該兩個電容器電極之間的一介電層583；及通路540、541及542。通路540形成導線551與561之間的一電連接。通路542形成導線553與563之間的一電連接。因此，導線551及561偏壓至相同電壓位準，而導線553及563偏壓至相同電壓位準。例如，導線551、561、553及563可偏壓至VSS 。在一些實施例中，導線562亦可偏壓至VSS 。在此方案中，屏蔽MIM電容器之頂部及底部電容器電極偏壓至「電浮動/VSS 」組態。在一些實施例中，導線552及560可為分別形成於M1及M2金屬化層中之發射EM信號之信號線。在一些實施例中，導線可連接至信號源且傳輸時變信號。在一些實施例中，導線552及560可為電連接至積體電路之VDD 之電力線。
屏蔽MIM電容器580可藉由阻隔及吸收自導線552發射之EM信號來防止導線552與560之間的串擾(例如EM干擾)。例如，距離上較靠近導線552而非導線560之底部電容器電極582電偏壓至接地參考(例如VSS )，其提供垂直方向(例如z方向)上之最佳EM屏蔽及吸收能力。另外，導線561及551以及導線553及563提供水平方向(例如x方向)上之EM屏蔽及吸收能力。例如，可將導線551、561、553及563全部設定為VSS ，其吸收及阻隔在-x及x方向上傳播之EM信號。因此，由導線552發射之EM信號可由導線及屏蔽MIM電容器吸收及阻隔。類似於上文圖4B中所描述之半導體結構402，由於導線560及553位於導線552之對置側上，所以可到達導線560之x方向上行進之EM信號係極少的。根據一些實施例，為最小化裝置占用面積及降低成本，可省略導線553、563及通路542。
圖6繪示一半導體結構600，其包含用於改良一中介層結構中之上下兩層金屬化層之EM屏蔽之一屏蔽MIM電容器680。屏蔽MIM電容器680可應用於其中期望用於上及/或下金屬化層之EM屏蔽之其他適合半導體結構。半導體結構600包含：導線651、652及653，其等形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線660、661、662、663及664，其等形成於一第二金屬化層(例如中介層結構之M2金屬化層)中；屏蔽MIM電容器結構680，其包含一頂部電容器電極681、一底部電容器電極682及形成於該兩個電容器電極之間的一介電層683；及通路640、641、642及643。通路640形成導線651與660之間的一電連接。通路643形成導線653與664之間的一電連接。因此，導線651及660偏壓至相同電壓位準，而導線653及664偏壓至相同電壓位準。例如，導線651、660、653及664可偏壓至VSS 。在一些實施例中，導線661及663兩者連接至積體電路之VSS ，且頂部電容器電極681及底部電容器電極682繼而分別透過通路641及642來偏壓至VSS 。在此方案中，屏蔽MIM電容器680之頂部及底部電容器電極偏壓至「VSS /VSS 」組態。在一些實施例中，導線652及662可為分別形成於M1及M2金屬化層中且發射EM信號之信號線。在一些實施例中，導線可連接至信號源且傳輸時變信號。在一些實施例中，導線652及662可為電連接至積體電路之VDD 之電力線。
屏蔽MIM電容器結構680可防止導線652與662之間的串擾(例如EM干擾)，其允許一或多個攜載信號導線放置(例如直接放置)於另一攜載信號導線上以提供額外路由資源之益處。另外，導線651及660以及導線653及664提供水平方向(例如x方向)上之EM屏蔽及吸收能力。例如，可將導線651、660、653及664設定為VSS ，其吸收及阻隔在-x及x方向上傳播之EM信號。因此，由導線652及662發射之EM信號可由導線及屏蔽MIM電容器680吸收及阻隔。
圖7A至圖7B分別繪示根據一些實施例之半導體結構700及702，其包含用於改良EM屏蔽且亦提供積體電路之電力域中之電力整合之屏蔽MIM電容器之組態。圖7A繪示具有用於電力域中之電力整合之單解耦合電容器之半導體結構700，而圖7B繪示用於電力域中之電力整合之雙解耦合電容器之半導體結構702。此等電容器組態可應用於其中期望用於金屬化層之EM屏蔽及電力整合之其他適合半導體結構。
如圖7A中所繪示，半導體結構700不僅經組態以包含導線751與761之間的EM屏蔽，且亦包含用於由導線762及763形成之電力域之一解耦合電容器。半導體結構700包含：導線751，其形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線760、761、762、763，其等形成於一第二金屬化層(例如一中介層結構之M2金屬化層)中；一第一屏蔽MIM電容器結構780，其包含一頂部電容器電極781、一底部電容器電極782及形成於該兩個電容器電極之間的一介電層783；一第二屏蔽MIM電容器結構784，其與第一屏蔽MIM電容器結構780共用一頂部電容器電極781，且包含一底部電容器電極785及形成於該兩個電容器電極之間的一介電層787；及通路740、741及742。通路740及741分別形成頂部電容器電極781與導線760及762之間的電連接。通路742形成導線763與底部電容器電極785之間的電連接。在一些實施例中，導線760不直接電連接至頂部電容器電極781。在一些實施例中，導線760及762偏壓至相同電壓位準(例如VSS )。在一些實施例中，導線763連接至積體電路之VDD 。頂部電容器電極781由屏蔽MIM電容器780及784兩者共用。
如圖7A中所展示，屏蔽MIM電容器780之頂部電容器電極781偏壓至VSS ，而底部電容器電極782電浮動。因此，類似於上文圖4A中所描述之半導體結構400，屏蔽MIM電容器780提供導線751與761之間的增強EM屏蔽。另外，屏蔽MIM電容器784 (其與屏蔽MIM電容器780共用一共同頂部電容器電極)亦充當用於一中介層結構之電力域中之導線762及763之一解耦合電容器。如圖7A中所展示，屏蔽MIM電容器784之底部電容器電極連接至導線763。在一些實施例中，導線763偏壓至VDD ，因此，屏蔽MIM電容器784不僅屏蔽自導線761發射之EM信號，且亦充當用於電力域之一解耦合電容器。在此方案中，屏蔽MIM電容器780偏壓至「VSS /電浮動」組態，而屏蔽MIM電容器784偏壓至「VDD /VSS 」組態。
圖7B繪示半導體結構702，其中包含一額外電力域且使用一額外屏蔽MIM電容器來提供EM屏蔽以及充當用於額外電力域之一解耦合電容器。半導體結構702包含：導線753，其形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線765、766、767、768及769，其等形成於一第二金屬化層(例如一中介層結構之M2金屬化層)中；一第一屏蔽MIM電容器結構790，其包含一頂部電容器電極791、一底部電容器電極792及形成於該兩個電容器電極之間的一介電層793；一第二屏蔽MIM電容器結構794，其與第一屏蔽MIM電容器結構790共用一頂部電容器電極791，且包含一底部電容器電極796及形成於該兩個電容器電極之間的一介電層793；一第三屏蔽MIM電容器結構798，其亦與第一屏蔽MIM電容器結構790共用一頂部電容器電極791，且包含一底部電容器電極799及形成於該兩個電容器電極之間的一介電層795；及通路743、744、745及746。通路743、744、745及746提供各自導線與電容器電極之間的電連接且為簡單起見，此處不再詳細描述。與上文圖7A中所描述之半導體結構700相比，圖7B提供由導線765及766形成之一額外電力域。例如，導線769及765分別電連接至VDD1 及VDD2 。在一些實施例中，導線760及762可分別電連接至不同電位。在一些實施例中，導線766及768可分別電連接至不同電位。額外屏蔽MIM電容器790不僅提供導線767及753與半導體裝置之其他結構之間的EM屏蔽，且亦充當用於電力線762及763之一解耦合電容器。
圖8繪示根據一些實施例之一半導體結構800，其包含用於改良EM屏蔽且亦減少半導體裝置之寄生電容之屏蔽MIM電容器。此等電容器組態可應用於其中期望EM屏蔽及寄生電容減少之其他適合半導體結構。可藉由將一電容器電極偏壓至電浮動且將另一電容器電極偏壓至接地以形成兩個串聯電容器來減少一導線與接地之間的寄生電容。
半導體結構800包含：導線851及852，其等形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線860、861、862、863及865，其等形成於一第二金屬化層(例如中介層結構之M2金屬化層)中；一第一屏蔽MIM電容器結構810，其包含一頂部電容器電極811、一底部電容器電極812及形成於該兩個電容器電極之間的一介電層813；一第二屏蔽MIM電容器結構820，其包含一頂部電容器電極821、一底部電容器電極822及形成於該兩個電容器電極之間的一介電層823；一第三屏蔽MIM電容器結構830，其包含一頂部電容器電極831、一底部電容器電極832及一介電層833；及通路840、841、842及843。通路840、841、842及843提供各自導線與電容器電極之間的電連接且為簡單起見，此處不再詳細描述。在一些實施例中，導線861及863可偏壓至VSS 。在一些實施例中，導線860及865兩者連接至積體電路之VDD 。在一些實施例中，導線851及862係發射EM信號之攜載信號線。在一些實施例中，導線可連接至信號源且傳輸時變信號。屏蔽MIM電容器810提供導線851與電路結構之其他組件(諸如導線860及862)之間的EM屏蔽。屏蔽MIM電容器830不僅提供EM屏蔽能力，且亦充當用於由導線863及865形成之電力域之一解耦合電容器。
屏蔽MIM電容器820之組態因不僅提供用於導線862之EM屏蔽且亦減少導線862至接地之間的寄生電容而提供額外益處。如圖8中所展示，頂部電容器電極821偏壓至電浮動且底部電容器電極822透過通路841來偏壓至VSS 。如自導線862至導線861之間的信號路徑所見，在導線862與頂部電容器電極821之間感應一第一電容器C1 (圖8中使用虛線來示意性繪示)，且在頂部電容器電極821與底部電容器電極822之間形成一第二電容器C2 (圖8中使用虛線來示意性繪示)。第一電容器C1 及第二電容器C2 串聯連接。總電容
Figure 02_image001
小於C1 或C2 。因此，藉由將屏蔽MIM電容器820插入於導線861與862之間來改良EM屏蔽且減少導線與接地之間的寄生電容。另外，因為屏蔽MIM電容器820提供增強EM屏蔽，所以可將導線852放置(直接放置)於導線862下且不引入串擾或干擾(或將串擾或干擾降至最低)。
在一些實施例中，導線852及862可為分別形成於M1及M2金屬化層中之信號線且發射EM信號。在一些實施例中，導線860及865可為電連接至積體電路之VDD 之電力線。屏蔽MIM電容器結構可防止導線852與862之間的串擾(例如EM干擾)，其允許一或多個攜載信號導線放置(例如直接放置)於另一攜載信號導線上。另外，導線861及863提供水平方向(例如x方向)上之EM屏蔽及吸收能力。例如，可將導線861及863設定為VSS ，其吸收及阻隔在-x及x方向上傳播之EM信號。因此，由導線865發射之EM信號可由導線及屏蔽MIM電容器吸收及阻隔。
圖9A至圖9B分別繪示半導體結構900及902，其包含提供改良EM屏蔽效能、DC效能及減少電遷移(其繼而改良導線之使用年限及裝置之總體可靠性)之屏蔽MIM電容器之組態。首先，上文圖8中所描述之感應電容器C1 及屏蔽MIM電容器C2 亦可吸收由相鄰電力線及/或信號線引起之感應電流漣波且減少導線上之電擊。因此，可延長導線之使用年限。其次，屏蔽MIM電容器亦可減少導線中之電遷移，其繼而延長導線之使用年限。電遷移係導線中之導電材料歸因於高電流密度之移動，且可最終引起導線斷路。因為屏蔽MIM電容器提供增強EM屏蔽能力，所以導線可放置(直接放置)於其他導線下且由一屏蔽MIM電容器分離。因此，可釋放更多路由資源用於其他裝置。例如，原來僅形成於一個金屬化層中之電力或信號線可形成於兩個以上金屬化層中以因此減小導線中之電流密度。減小電流密度提供相鄰導線中所感應之較少電流且繼而減少電遷移。一導線中之減小電流密度亦減少導線自身之電遷移且導致增強裝置可靠性。
圖9A繪示一半導體結構900，其包含藉由改良DC效能及減少電遷移來改良EM屏蔽及改良裝置可靠性之屏蔽MIM電容器結構。半導體結構900包含：導線951、952及953，其等形成於一第一金屬化層(例如一中介層結構之M1金屬化層)中；導線960、961、962、963及964，其等形成於一第二金屬化層(例如中介層結構之M2金屬化層)中；一第一屏蔽MIM電容器結構910及一第二屏蔽MIM電容器結構920，其等共用一共同底部電容器電極912；及通路940、941、942及943。通路940、941、942及943提供各自導線與電容器電極之間的電連接且為簡單起見，此處不再詳細描述。在一些實施例中，導線961及964可偏壓至VSS 。在一些實施例中，導線960及963兩者連接至VDD 。在一些實施例中，導線951及962係發射EM信號之攜載信號線。屏蔽MIM電容器910提供導線951與電路結構之其他組件之間的EM屏蔽。屏蔽MIM電容器910不僅提供EM屏蔽能力，且亦充當用於由導線960及961形成之電力域之解耦合電容器。
類似於上文圖8中所描述之感應電容器C1 ，導線962及屏蔽MIM電容器920亦可形成一感應電容器來改良DC效能及減少電遷移。可藉由併入屏蔽MIM電容器920來利用導線962下(例如直接在導線962下)之路由空間。例如，導線951可形成(例如直接形成)於導線962下，其繼而釋放導線951及962之右邊之路由空間給其他裝置或結構。例如，可利用M1及M2兩個金屬化層中之路由空間來形成導線952、953、963及964。由於連接導線952及963，所以各電線中之電流密度可小於通過一單一電線之傳輸電力。如上文所描述，導線952及963透過通路942來連接，而導線964及953透過通路943來連接。在一些實施例中，導線亦可為攜載信號線，諸如圖9B之半導體結構902中所繪示之導線954及965。
圖10繪示根據一些實施例之用於形成半導體結構中之各種屏蔽MIM電容器之一方法1000。方法1000之操作可依一不同順序執行及/或變動。方法1000之變型係在本揭露之範疇內。
根據一些實施例，方法1000開始於操作1002：使一第一金屬化層形成於一基板上且使導線形成於該第一金屬化層中。在一些實施例中，可將一第一金屬化層毯覆式沈積於該基板上，且圖案化該第一金屬化層之至少一部分以形成導線。在一些實施例中，將一介電層沈積於該基板上且圖案化該介電層以形成溝槽，且將導電材料沈積至該等溝槽中以形成導線。可使用導電材料(諸如(例如)銅、鋁、鎢、銀、鈷、金屬矽化物、高導電氮化鉭、其他適合金屬或金屬合金及/或其等之組合)來形成導線。在一些實施例中，該第一金屬化層可為一後段製程(BEOL)互連結構之一金屬1層(即，M1)。此處，該M1金屬層僅供例示且在一些實施例中，導線可形成於其他金屬化層中。在一些實施例中，該第一金屬化層可為一BEOL結構之其他金屬層。導線可用於提供電連接至被動裝置(諸如電容器、凸塊)或連接至主動裝置(諸如一或多個裝置端子(例如半導體裝置之閘極結構及源極/汲極結構)。在一些實施例中，可使用任何適合沈積程序(諸如(例如)物理氣相沈積(PVD)、原子層沈積(ALD)、分子束磊晶(MBE)、高密度電漿化學氣相沈積(HDPCVD)、有機金屬CVD (MOCVD)、遠端電漿CVD (RPCVD)、電漿輔助CVD (PECVD)、電鍍、無電式電鍍、其他適合方法及/或其等之組合)來形成該第一金屬化層。用於形成導線之該第一金屬化層之一圖案化程序可包含光微影及蝕刻程序。光微影程序可包含：形成覆於該沈積第一金屬化層上之一光阻層，使該光阻劑暴露於一圖案，執行暴露後烘烤程序，且使該光阻劑顯影以形成包含該光阻劑之一遮罩元件。接著，可使用該遮罩元件來保護該第一金屬化層之區域，同時一蝕刻程序移除暴露金屬化材料而形成導線。該蝕刻程序可為一反應性離子蝕刻(RIE)或任何其他適合程序。該第一金屬化層之實例可為圖4A至圖9B中所描述之M1層。
根據一些實施例，在操作1004中，使一或多個介電層形成於該第一金屬化層上。可使一或多個介電層形成於該基板及包含該等導線之該第一金屬化層上。該一或多個介電層亦可填充形成於該第一金屬化層中之開口。在一些實施例中，該一或多個介電層之一介電層實質上與該第一金屬化層之頂面共面。可使用任何適合介電材料(諸如(例如)氧化矽、旋塗玻璃、SiNx 、氮氧化矽、FSG、一低k介電材料、任何其他適合絕緣材料或其等之組合)來形成該一或多個介電層。在一些實施例中，可使用任何適合沈積程序(諸如(例如) PVD、ALD、MBE、HDPCVD、MOCVD、RPCVD、PECVD、其他適合方法及/或其等之組合)來形成該等介電層。一或多個介電層之實例可為上文圖1中所描述之絕緣材料層122b。
根據一些實施例，在操作1006中，使一屏蔽MIM電容器形成於該一或多個介電層中。可使一底部電容器電極形成於該一或多個介電層中。用於形成一底部電容器電極之程序可包含(但不限於)：沈積該一或多個介電層之另一介電層，圖案化及蝕刻該另一介電層以形成溝槽，將導電材料沈積於該等溝槽中，執行一平坦化程序(例如一化學機械拋光(CMP)程序)使得該沈積導電材料及該另一介電層之頂面實質上共面。沈積及圖案化程序可類似於上文操作1002及1004中所描述之沈積程序。圖案化程序可形成具有標稱尺寸之一底部電容器電極。例如，一底部電容器電極可形成為類似於圖3A及圖3B中所描述之屏蔽MIM電容器300及302之底部電容器電極及上文圖2至圖9B中所描述之底部電容器電極282、482、582、682、782、785、792、796、799、812、822、832及912。
形成屏蔽MIM電容器進一步包含使一電容器介電質形成於該底部電容器電極上。形成該電容器介電質可包含(但不限於)：毯覆式沈積一電容器介電材料，圖案化及蝕刻該沈積電容器介電材料，且執行一平坦化程序(例如一CMP程序)。可使用氮化矽、氧化矽、氧化鉿、其他適合介電材料及/或其等之組合來形成該電容器介電材料。在一些實施例中，可使用任何適合高k材料(例如具有大於3.9之一介電常數之材料)來形成該電容器介電材料。可使用任何適合沈積方法來形成該電容器介電材料。例如，可使用類似於上文操作1004中之該一或多個介電層之沈積之方法來沈積該電容器介電材料。該電容器介電層之實例可為上文圖2至圖8中所描述之介電層283、483、583、683、783、813、823及833。該電容器介電材料之實例亦可為圖9A及圖9B中所描述之屏蔽MIM電容器910中之電容器介電質。
可使一頂部電容器電極形成於該電容器介電層上。用於形成該頂部電容器電極之程序可類似於用於形成該底部電容器電極之程序且為簡單起見，此處不再詳細描述。頂部電容器電極之實例可為上文圖2至圖9B中所描述之頂部電容器電極281、481、581、681、781、791、811、821、831及屏蔽MIM電容器910之頂部電容器電極。在形成該頂部電容器電極之後，可使介電層形成於該屏蔽MIM電容器上且可執行一平坦化程序。此等介電層可為上文操作1004中所描述之該一或多個介電層之一部分。
根據一些實施例，在操作1008中，將一第二金屬化層毯覆式沈積於該基板上，且圖案化該第二金屬化層之至少一部分以形成導線。在一些實施例中，將一介電層沈積於操作1004之該一或多個介電層上且圖案化該介電層以形成溝槽。接著，將導電材料沈積至該等溝槽中以使導線形成於該第二金屬化層中。用於形成該第二金屬化層之程序可類似於用於形成上文操作1002中所描述之該第一金屬化層之程序且為簡單起見，此處不再詳細描述。在其中該第一金屬化層係一M1金屬化層之結構中，該第二金屬化層可為一M2金屬化層或該M1金屬化層上方之其他金屬化層。在一些實施例中，該第二金屬化層可為該第一金屬化層上方之任何金屬化層。例如，該第二金屬化層可為一半導體結構之M3、M4、M5金屬化層。第二金屬化層之實例可為圖4A至圖9B中所描述之M2層。
根據一些實施例，在操作1010中，可形成通路以將一或多個導線電連接至該屏蔽MIM電容器。使開口形成於介電材料中且隨後使用導電材料來填充該等開口以形成將電容器電極連接至半導體結構之各種組件之通路。使用一蝕刻遮罩，可對暴露之一或多個介電層執行蝕刻程序以形成開口。蝕刻程序可為諸如(例如) RIE及/或其他適合程序之乾式蝕刻程序。在一些實施例中，蝕刻程序可為濕式化學蝕刻程序。在一些實施例中，需要移除多個介電材料層且可能需要一或多個蝕刻程序，其中可選擇各程序用於蝕刻一特定類型之介電材料。在一些實施例中，蝕刻程序可持續，直至暴露所要金屬化層。
接著，根據一些實施例，使用導電材料來填充該等形成開口。在一些實施例中，可使用銅、鎢、鈷、鋁、其他適合金屬及/或其等之組合來形成導電材料。在一些實施例中，沈積於各開口或溝槽中之導電材料可相同。在一些實施例中，可將不同導電材料沈積至不同溝槽中。在一些實施例中，可使用任何適合沈積程序，諸如(例如) ALD、MBE、HDPCVD、MOCVD、RPCVD、PECVD、電鍍、無電式電鍍、其他適合方法及/或其等之組合。在一些實施例中，在使用導電材料來填充該等開口之後，可使用一平坦化程序(例如一CMP程序)來移除過量導電材料且使該等通路及該一或多個介電層之頂面平坦化。在一些實施例中，可將一電容器電極電連接至一接地位準。在一些實施例中，可將一電容器電極電連接至一電浮動位準。例如，可將頂部及底部電容器電極分別電連接至一接地位準及一電浮動位準，諸如圖4A及圖4B中所描述之屏蔽MIM電容器組態。在一些實施例中，將頂部及底部兩個電容器電極連接至一接地位準，諸如圖6中所描述之屏蔽MIM電容器組態。
本揭露亦提供一種電腦可讀儲存媒體，其使用由一電腦執行之一電腦程式來編碼以設計一半導體裝置。該電腦可讀儲存媒體上之程式指令提供屏蔽MIM電容器之平面規劃、佈局及路由、通路及導線之插入及半導體裝置之互連組件之佈局及路由之實施執行。可以各種組態及架構實施併入屏蔽MIM電容器之一半導體裝置之設計中之操作。因此，可在硬體、軟體或兩者中執行屏蔽MIM電容器之設計及實施中之一些或所有操作。
首先，可提供資訊至電腦輔助設計(CAD)佈局系統。提供設計接線對照表以及有關屏蔽MIM電容器、導線及一中介層結構之其他組件之設計資訊。根據一些實施例，將此資料輸入至CAD工具(其可為一自動佈局及路由(APR)工具)。亦可使用各種其他適合CAD工具。將資料轉送至一資料接收單元中且暫時儲存於一記憶體裝置上。設計接線對照表可包含有關一半導體裝置(其可為一積體電路或其他半導體裝置)之互連主動組件之設計資訊。有關導線之資訊可包含導線之位置、供應至導線之電壓、導線中所攜載之信號之類型及頻率、由導線發射之EM信號之強度、導線之尺寸及任何其他適合資訊。
實施APR程序之一佈局設計系統掃描電路佈局設計以判定需要被屏蔽之導線。在一些實施例中，檢查各種金屬化層中之導線，且選擇屏蔽具有不良高EM信號發射之信號或電力線。在一些實施例中，根據特定準則(例如用於比較一導線之EM發射之臨限值)來選擇標準單元之導線。
實施APR程序之一佈局設計系統可識別電力線、接地線、導線、可用路由空間、不同結構之連接且配置結構其等以可識別需要EM屏蔽之導線且可插入及配置屏蔽MIM電容器。
上述屏蔽MIM電容器電路設計及/或實施程序可由圖11之方法1100及圖12之例示性電腦系統1200實施，如下文將描述。
圖11繪示根據一些實施例之用於電路製造之一例示性方法1100。方法1100之操作亦可依一不同順序執行及/或變動。方法1100之變型亦應在本揭露之範疇內。
在操作1101中，提供一GDS檔案。該GDS檔案可由一EDA工具產生且包含已使用所揭露之方法來最佳化之標準單元結構。1101中所描繪之操作可由(例如)在一電腦系統(諸如上述電腦系統1200)上操作之一EDA工具執行。
在操作1102中，基於GDS檔案來形成光罩。在一些實施例中，操作1101中所提供之GDS檔案用於一下線操作以產生用於製造一或多個積體電路之光罩。在一些實施例中，可讀取包含於GDS檔案中之一電路佈局且將其轉印至一石英或玻璃基板上以形成對應於電路佈局之不透明圖案。不透明圖案可由(例如)鉻或其他適合金屬製成。操作1102可由一光罩製造商執行，其中使用一適合軟體(例如EDA工具)來讀取電路佈局且使用一適合印刷/沈積工具來將電路佈局轉印至一基板上。光罩反映包含於GDS檔案中之電路佈局/特徵。
在操作1103中，基於操作1102中所產生之光罩來形成一或多個電路。在一些實施例中，光罩用於形成GDS檔案中所含之電路之圖案/結構。在一些實施例中，各種製造工具(例如光微影設備、沈積設備及蝕刻設備)用於形成一或多個電路之特徵。
圖12繪示根據一些實施例之其中可實施本揭露之各種實施例之一例示性電腦系統1200。電腦系統1200可為能夠執行本文所描述之功能及操作之任何熟知電腦。例如(但不限於)，電腦系統1200能夠執行半導體裝置設計中之積體電路組件之規劃、路由及佈局。電腦系統1200可用於(例如)執行方法1100中之一或多個操作及屏蔽MIM電容器裝置之設計程序。
電腦系統1200包含諸如一處理器1204之一或多個處理器(亦稱為中央處理單元或CPU)。處理器1204連接至一通信基礎設施或匯流排1206。電腦系統1200亦包含透過(若干)輸入/輸出介面1202來與通信基礎設施或匯流排1206通信之(若干)輸入/輸出裝置1203，諸如監視器、鍵盤、指標裝置等等。一EDA工具可經由(若干)輸入/輸出裝置1203來接收指令以實施本文所描述之功能及操作，例如圖11之方法1100。電腦系統1200亦包含諸如隨機存取記憶體(RAM)之一主記憶體1208。主記憶體1208可包含一或多個快取階。主記憶體1208使控制邏輯(例如電腦軟體)及/或資料儲存於其內。在一些實施例中，控制邏輯(例如電腦軟體)及/或資料可包含上文相對於圖11之方法1100所描述之操作之一或多者。
電腦系統1200亦可包含一或多個副儲存裝置或記憶體1210。副記憶體1210可包含(例如)一硬碟機1212及/或一可移除儲存裝置或磁碟機1214。可移除磁碟機1214可為一軟式磁碟機、一磁帶機、一光碟機、一光學儲存裝置、帶備份裝置及/或任何其他儲存裝置/磁碟機。
可移除磁碟機1214可與一可移除儲存單元1218互動。可移除儲存單元1218包含其上儲存有電腦軟體(控制邏輯)及/或資料之一電腦可用或可讀儲存裝置。可移除儲存單元1218可為一軟碟、磁帶、光碟、DVD、光學儲存碟片及/或任何其他電腦資料儲存裝置。可移除磁碟機1214自可移除儲存單元1218讀取及/或寫入至可移除儲存單元1218。
根據一些實施例，副記憶體1210可包含其他方式、手段或其他方法以允許電腦程式及/或其他指令及/或資料由電腦系統1200存取。此等方式、手段或其他方法可包含(例如)一可移除儲存單元1222及一介面1220。可移除儲存單元1222及介面1220之實例可包含一程式匣及匣式介面(諸如視訊遊戲裝置中所見之程式匣及匣式介面)、一可移除記憶體晶片(諸如一EPROM或PROM)及相關聯插口、一記憶棒及USB埠、一記憶卡及相關聯記憶卡槽及/或任何其他可移除儲存單元及相關聯介面。在一些實施例中，副記憶體1210、可移除儲存單元1218及/或可移除儲存單元1222可包含上文相對於圖11之方法1100所描述之操作之一或多者。
電腦系統1200可進一步包含一通信或網路介面1224。通信介面1224使電腦系統1200能夠與遠端裝置、遠端網路、遠端實體等等(由元件符號1228個別及共同指稱)之任何組合通信及互動。例如，通信介面1224可允許電腦系統1200經由通信路徑1226 (其可為有線及/或無線的且可包含LAN、WAN、網際網路等等之任何組合)來與遠端裝置1228通信。控制邏輯及/或資料可經由通信路徑1226來傳輸至電腦系統1200及自電腦系統1200傳輸。
可以各種組態及架構實施先前實施例中之操作。因此，可在硬體、軟體或兩者中執行先前實施例(例如圖11之方法1100)中之一些或所有操作。在一些實施例中，包括一有形電腦可用或可讀媒體(其上儲存有控制邏輯(軟體))之一有形設備或製品在本文中亦指稱一電腦程式產品或程式儲存裝置。此包含(但不限於)電腦系統1200、主記憶體1208、副記憶體1210及可移除儲存單元1218及1222以及體現上述之任何組合之有形製品。此控制邏輯在由一或多個資料處理裝置(諸如電腦系統1200)執行時引起此等資料處理裝置如本文所描述般操作。在一些實施例中，電腦系統1200經安裝有用於執行製造光罩及電路之操作之軟體，如圖11之方法1100中所繪示(下文將描述)。在一些實施例中，電腦系統1200包含用於光罩製造及電路製造之硬體/設備。例如，硬體/設備可連接至電腦系統1200之元件1228 ((若干)遠端裝置、(若干)網路、(若干)實體)或可為該元件之部分。
根據本揭露之各種實施例提供形成一屏蔽MIM電容器結構以提供用於半導體裝置中之EM發射之EM屏蔽的機制。在一些實施例中，屏蔽MIM電容器可緩解電力線電流漣波或使一電路結構(諸如一中介層結構)之一電路組件與另一組件解耦合。屏蔽MIM電容器包含可充當法拉第屏蔽之平行導電板以使裝置及結構屏蔽EM發射源且防止其他電路組件(諸如形成於另一晶粒上之裝置或耦合至中介層結構之其他組件)之EM干擾。無需使用額外遮罩層，屏蔽MIM電容器結構可併入至電力/接地供應器之解耦合電容器中以消除路由損失且最小化裝置占用面積。根據本揭露之一些實施例，屏蔽MIM電容器結構尤其提供以下益處：(i)藉由將屏蔽MIM電容器戰略性地放置於金屬層之間以充當一屏蔽電容器、一解耦合電容器或兩者來改良電力、效能、面積(PPA)設計；(ii)在無需額外遮罩之情況下與當前佈局設計及程序流程相容；及(iii)針對上/下金屬化層之垂直方向上及針對相鄰結構之水平方向上之多重EM屏蔽保護。
在一些實施例中，一種半導體中介層裝置包含一基板及形成於該基板上之一第一金屬化層。一第一介電層形成於該第一金屬化層上且一第二金屬化層形成於該基板上。一第一導線形成於該第一金屬化層中且第二導線及第三導線形成於該第二金屬化層中。一MIM電容器形成於該第一介電層中及該第一導線上。該MIM電容器包含：(i)一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線；(ii)一底部電容器電極，其位於該第一介電層中及該第一導線上方，其中該底部電容器電極經組態為電浮動的；及(iii)一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。
在一些實施例中，一種半導體中介層裝置包含一基板及形成於該基板上之一第一金屬化層。該半導體中介層裝置亦包含形成於該第一金屬化層上之一第一介電層及形成於該基板上之一第二金屬化層。一第一導線形成於該第一金屬化層中且第二導線、第三導線及第四導線形成於該第二金屬化層中。該第三導線介於該第二導線與該第四導線之間。該半導體中介層裝置亦包含形成於該第一介電層中及該第一導線上之一MIM電容器。該MIM電容器包含：(i)一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線；(ii)一底部電容器電極，其位於該第一介電層中及該第一導線上方，該底部電容器電極電耦合至該第四導線；及(iii)一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。
在一些實施例中，一種形成一半導體結構之方法包含：提供一基板及使一第一導線形成於該基板上之一第一金屬化層中。該方法亦包含：將一第一介電層沈積於該第一金屬化層上及使一金屬-絕緣層-金屬(MIM)電容器形成於該第一介電層中及該第一導線上。形成該MIM電容器包含：(i)將第一電容器電極及第二電容器電極沈積於該第一介電層中及該第一導線上方；(ii)將一第二介電層沈積於該第一電容器電極與該第二電容器電極之間；(iii)將該第一電容器電極電耦合至一接地電壓位準；及(iv)將該第二電容器電極電耦合至一電浮動位準或該接地電壓位準。該方法進一步包含：使一第二導線形成於該第一介電層上及一第二金屬化層中。
應瞭解，本揭露之[實施方式]而非[中文]意欲用於解譯申請專利範圍。本揭露之[中文]可闡述涵蓋之一或多個(但非所有)例示性實施例且因此不意欲限制隨附申請專利範圍。
上文概述了若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實施相同目的及/或達成本文所引入之實施例之相同優點之其他程序及結構的一基礎。熟習技術者亦應認識到，此等等效構造不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、取代及更改。
100‧‧‧中介層結構 102‧‧‧基板 108‧‧‧貫穿矽通路(TSV) 110‧‧‧互連結構 112‧‧‧接觸墊 114‧‧‧重佈層(RDL) 122a‧‧‧絕緣材料層 122b‧‧‧絕緣材料層 122c‧‧‧絕緣材料層 122d‧‧‧絕緣材料層 124‧‧‧凸塊 126‧‧‧凸塊 160a‧‧‧導線 160b‧‧‧導線 160c‧‧‧導線 160d‧‧‧導線 164‧‧‧通路 165‧‧‧通路 166‧‧‧通路/球下金屬化(UBM)結構 180‧‧‧屏蔽金屬-絕緣層-金屬(MIM)電容器結構 200‧‧‧中介層結構 240‧‧‧通路 241‧‧‧通路 250‧‧‧導線 251‧‧‧導線 260‧‧‧導線 261‧‧‧導線 270‧‧‧通路 271‧‧‧通路 280‧‧‧屏蔽MIM電容器結構 281‧‧‧頂部電容器電極 282‧‧‧底部電容器電極 283‧‧‧介電層 300‧‧‧屏蔽MIM電容器 302‧‧‧屏蔽MIM電容器 351‧‧‧導線 360‧‧‧導線 361‧‧‧導線 380‧‧‧屏蔽MIM電容器結構 400‧‧‧半導體結構 402‧‧‧半導體結構 440‧‧‧通路 441‧‧‧通路 451‧‧‧導線 460‧‧‧導線/導電層 461‧‧‧導線 462‧‧‧導線/導電層 480‧‧‧屏蔽MIM電容器結構 481‧‧‧頂部電容器電極 482‧‧‧底部電容器電極 483‧‧‧介電層 500‧‧‧半導體結構 540‧‧‧通路 541‧‧‧通路 542‧‧‧通路 551‧‧‧導線 552‧‧‧導線 553‧‧‧導線 560‧‧‧導線 561‧‧‧導線 562‧‧‧導線 563‧‧‧導線 580‧‧‧屏蔽MIM電容器結構 581‧‧‧頂部電容器電極 582‧‧‧底部電容器電極 583‧‧‧介電層 600‧‧‧半導體結構 640‧‧‧通路 641‧‧‧通路 642‧‧‧通路 643‧‧‧通路 651‧‧‧導線 652‧‧‧導線 653‧‧‧導線 660‧‧‧導線 661‧‧‧導線 662‧‧‧導線 663‧‧‧導線 664‧‧‧導線 680‧‧‧屏蔽MIM電容器結構 681‧‧‧頂部電容器電極 682‧‧‧底部電容器電極 683‧‧‧介電層 700‧‧‧半導體結構 702‧‧‧半導體結構 740‧‧‧通路 741‧‧‧通路 742‧‧‧通路 743‧‧‧通路 744‧‧‧通路 745‧‧‧通路 746‧‧‧通路 751‧‧‧導線 753‧‧‧導線 760‧‧‧導線 761‧‧‧導線 762‧‧‧導線/電力線 763‧‧‧導線/電力線 765‧‧‧導線 766‧‧‧導線 767‧‧‧導線 768‧‧‧導線 769‧‧‧導線 780‧‧‧第一屏蔽MIM電容器結構 781‧‧‧頂部電容器電極 782‧‧‧底部電容器電極 783‧‧‧介電層 784‧‧‧第二屏蔽MIM電容器結構 785‧‧‧底部電容器電極 787‧‧‧介電層 790‧‧‧第一屏蔽MIM電容器結構 791‧‧‧頂部電容器電極 792‧‧‧底部電容器電極 793‧‧‧介電層 794‧‧‧第二屏蔽MIM電容器結構 795‧‧‧介電層 796‧‧‧底部電容器電極 798‧‧‧第三屏蔽MIM電容器結構 799‧‧‧底部電容器電極 800‧‧‧半導體結構 810‧‧‧第一屏蔽MIM電容器結構 811‧‧‧頂部電容器電極 812‧‧‧底部電容器電極 813‧‧‧介電層 820‧‧‧第二屏蔽MIM電容器結構 821‧‧‧頂部電容器電極 822‧‧‧底部電容器電極 823‧‧‧介電層 830‧‧‧第三屏蔽MIM電容器結構 831‧‧‧頂部電容器電極 832‧‧‧底部電容器電極 833‧‧‧介電層 840‧‧‧通路 841‧‧‧通路 842‧‧‧通路 843‧‧‧通路 851‧‧‧導線 852‧‧‧導線 860‧‧‧導線 861‧‧‧導線 862‧‧‧導線 863‧‧‧導線 865‧‧‧導線 900‧‧‧半導體結構 902‧‧‧半導體結構 910‧‧‧第一屏蔽MIM電容器結構 912‧‧‧共同底部電容器電極 920‧‧‧第二屏蔽MIM電容器結構 940‧‧‧通路 941‧‧‧通路 942‧‧‧通路 943‧‧‧通路 951‧‧‧導線 952‧‧‧導線 953‧‧‧導線 954‧‧‧導線 960‧‧‧導線 961‧‧‧導線 962‧‧‧導線 963‧‧‧導線 964‧‧‧導線 965‧‧‧導線 1000‧‧‧方法 1002‧‧‧操作 1004‧‧‧操作 1006‧‧‧操作 1008‧‧‧操作 1010‧‧‧操作 1100‧‧‧方法 1101‧‧‧操作 1102‧‧‧操作 1103‧‧‧操作 1200‧‧‧電腦系統 1202‧‧‧輸入/輸出介面 1203‧‧‧輸入/輸出裝置 1204‧‧‧處理器 1206‧‧‧通信基礎設施/匯流排 1208‧‧‧主記憶體 1210‧‧‧副儲存裝置/記憶體 1212‧‧‧硬碟機 1214‧‧‧可移除儲存裝置/磁碟機 1218‧‧‧可移除儲存單元 1220‧‧‧介面 1222‧‧‧可移除儲存單元 1224‧‧‧通信介面/網路介面 1226‧‧‧通信路徑 1228‧‧‧遠端裝置、遠端網路、遠端實體等等 C1‧‧‧第一電容器 C2‧‧‧第一電容器 d1‧‧‧距離 d2‧‧‧距離 L1‧‧‧長度 W1‧‧‧寬度
自結合附圖來解讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業一般做法，各種構件未按比例繪製。事實上，為使繪示及討論清楚，可任意增大或減小各種構件之尺寸。
圖1係根據一些實施例之一中介層結構中之一例示性屏蔽MIM電容器之一剖面圖。
圖2係根據一些實施例之一例示性屏蔽MIM電容器之一剖面圖。
圖3A至圖9B係根據一些實施例之屏蔽MIM電容器結構之各種剖面圖及等角視圖。
圖10繪示根據一些實施例之用於積體電路組件放置流程之一方法。
圖11繪示根據一些實施例之用於基於一圖形資料庫系統(GDS)檔案來形成電路佈局之一程序。
圖12繪示根據一些實施例之用於實施本揭露之各種實施例之一例示性電腦系統。
100‧‧‧中介層結構
102‧‧‧基板
108‧‧‧貫穿矽通路(TSV)
110‧‧‧互連結構
112‧‧‧接觸墊
114‧‧‧重佈層(RDL)
122a‧‧‧絕緣材料層
122b‧‧‧絕緣材料層
122c‧‧‧絕緣材料層
122d‧‧‧絕緣材料層
124‧‧‧凸塊
126‧‧‧凸塊
160a‧‧‧導線
160b‧‧‧導線
160c‧‧‧導線
160d‧‧‧導線
164‧‧‧通路
165‧‧‧通路
166‧‧‧通路/球下金屬化(UBM)結構
180‧‧‧屏蔽金屬-絕緣層-金屬(MIM)電容器結構

Claims (1)

  1. 一種半導體中介層裝置，其包括： 一基板； 一第一金屬化層，其形成於該基板上； 一第一介電層，其形成於該第一金屬化層上； 一第二金屬化層，其形成於該第一金屬化層及該基板上； 一第一導線，其形成於該第一金屬化層中； 第二導線及第三導線，其等形成於該第二金屬化層中；及 一金屬-絕緣層-金屬(MIM)電容器，其形成於該第一介電層中及該第一導線上，該MIM電容器包括： 一頂部電容器電極，其位於該第一介電層中且電耦合至該第二導線； 一底部電容器電極，其位於該第一介電層中及該第一導線上方，其中該底部電容器電極經組態為電浮動的；及 一第二介電層，其介於該頂部電容器電極與該底部電容器電極之間。
TW108109405A 2018-07-16 2019-03-19 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法 TW202006957A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862698730P 2018-07-16 2018-07-16
US62/698,730 2018-07-16
US16/043,355 2018-07-24
US16/043,355 US10665550B2 (en) 2018-07-16 2018-07-24 Electromagnetic shielding metal-insulator-metal capacitor structure

Publications (1)

Publication Number Publication Date
TW202006957A true TW202006957A (zh) 2020-02-01

Family

ID=69139316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109405A TW202006957A (zh) 2018-07-16 2019-03-19 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法

Country Status (3)

Country Link
US (3) US10665550B2 (zh)
CN (1) CN110729275A (zh)
TW (1) TW202006957A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767866B (zh) * 2021-04-16 2022-06-11 大陸商慶鼎精密電子（淮安）有限公司 具有電磁屏蔽效果的封裝結構的製造方法
TWI787713B (zh) * 2020-03-26 2022-12-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI828491B (zh) * 2022-12-23 2024-01-01 創意電子股份有限公司 中介層裝置及半導體封裝結構
TWI832249B (zh) * 2021-06-11 2024-02-11 愛普科技股份有限公司 電容結構、半導體結構及其製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923101B2 (en) * 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11688680B2 (en) * 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
KR20220098458A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 반도체 패키지
US11515247B2 (en) * 2021-01-14 2022-11-29 Qualcomm Incorporated Capacitance fine tuning by fin capacitor design
KR20220159589A (ko) * 2021-05-26 2022-12-05 삼성전자주식회사 표준 셀을 포함하는 집적회로 칩
US11626366B2 (en) * 2021-06-22 2023-04-11 Silicon Laboratories Inc. Shielding using layers with staggered trenches
US11881450B2 (en) * 2021-10-25 2024-01-23 Advanced Micro Devices, Inc. High voltage tolerant capacitors
CN116011390B (zh) * 2023-03-24 2023-06-20 飞腾信息技术有限公司 一种芯片布线设计方法、装置、存储介质及电子设备
CN116632001B (zh) * 2023-07-24 2023-10-13 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US10483344B1 (en) * 2018-04-26 2019-11-19 International Business Machines Corporation Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787713B (zh) * 2020-03-26 2022-12-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI767866B (zh) * 2021-04-16 2022-06-11 大陸商慶鼎精密電子（淮安）有限公司 具有電磁屏蔽效果的封裝結構的製造方法
TWI832249B (zh) * 2021-06-11 2024-02-11 愛普科技股份有限公司 電容結構、半導體結構及其製造方法
TWI828491B (zh) * 2022-12-23 2024-01-01 創意電子股份有限公司 中介層裝置及半導體封裝結構

Also Published As

Publication number Publication date
US10665550B2 (en) 2020-05-26
US11694973B2 (en) 2023-07-04
CN110729275A (zh) 2020-01-24
US20200258846A1 (en) 2020-08-13
US11088084B2 (en) 2021-08-10
US20200020644A1 (en) 2020-01-16
US20210320072A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US11088084B2 (en) Electromagnetic shielding metal-insulator-metal capacitor structure
US10861742B2 (en) Interconnect structure having an etch stop layer over conductive lines
US11404534B2 (en) Backside capacitor techniques
US20230290755A1 (en) Backside contact for thermal displacement in a multi-wafer stacked integrated circuit
US9257409B2 (en) Decoupling MIM capacitor designs for interposers and methods of manufacture thereof
US20120139092A1 (en) Multi-chip stack structure
US10224276B2 (en) Integrated circuit including wire structure, related method and design structure
CN113314499A (zh) 半导体器件及其形成方法
KR20210122674A (ko) 3차원 집적 회로를 위한 안테나 효과 보호 및 정전 방전 보호
US20150061156A1 (en) Pad solutions for reliable bonds
US9231046B2 (en) Capacitor using barrier layer metallurgy
US11688691B2 (en) Method of making standard cells having via rail and deep via structures
US20240153897A1 (en) Semiconductor device with advanced pad structure and method for forming same
US10121694B2 (en) Methods of manufacturing a semiconductor device
US11469174B2 (en) Semiconductor device
TWI708325B (zh) 半導體結構及其製造方法
US20230260942A1 (en) Bond routing structure for stacked wafers
US20210143056A1 (en) Spacer-based conductor cut
US20230335580A1 (en) Electronic device with galvanic isolation and integration methods
US20220165618A1 (en) 3d bonded semiconductor device and method of forming the same
KR20230085826A (ko) 관통 비아를 위한 가드 링 디자인
CN114823657A (zh) 静电放电保护装置及器件及形成静电放电保护器件的方法