CN110729275A - 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法 - Google Patents

具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法 Download PDF

Info

Publication number
CN110729275A
CN110729275A CN201910521121.3A CN201910521121A CN110729275A CN 110729275 A CN110729275 A CN 110729275A CN 201910521121 A CN201910521121 A CN 201910521121A CN 110729275 A CN110729275 A CN 110729275A
Authority
CN
China
Prior art keywords
capacitor
capacitor electrode
layer
shielding
mim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910521121.3A
Other languages
English (en)
Inventor
李惠宇
刘钦洲
叶政宏
张丰愿
黄博祥
郑仪侃
曾嘉辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110729275A publication Critical patent/CN110729275A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及具有电磁屏蔽功能的金属‑绝缘层‑金属电容结构及其形成方法。本发明实施例涉及一种半导体装置及一种制造方法，且更特定地说，本发明实施例涉及一种半导体中介层装置。所述半导体中介层装置包含衬底及形成于所述衬底上的第一金属化层。第一介电层形成于所述第一金属化层上且第二金属化层形成于所述衬底上。第一导线形成于所述第一金属化层中且第二导线及第三导线形成于所述第二金属化层中。金属‑绝缘层‑金属MIM电容器形成于所述第一介电层中及所述第一导线上。所述MIM电容器包含：(i)顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；(ii)底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及(iii)第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。

Description

具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成 方法
技术领域
本发明实施例是有关具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法。
背景技术
半导体集成电路(IC)产业已经历指数级成长。IC材料及设计的技术进步已产生数代IC，其中各代具有比前一代小及复杂的电路。在IC发展的过程中，功能密度(例如单位芯片面积的互连装置的数目)一般会增大，而几何大小(例如可使用工艺来产生的最小组件或线)会减小。
发明内容
本发明的一实施例涉及一种半导体中介层装置，其包括：衬底；第一金属化层，其形成于所述衬底上；第一介电层，其形成于所述第一金属化层上；第二金属化层，其形成于所述第一金属化层及所述衬底上；第一导线，其形成于所述第一金属化层中；第二导线及第三导线，其形成于所述第二金属化层中；及金属-绝缘层-金属(MIM)电容器，其形成于所述第一介电层中及所述第一导线上，所述MIM电容器包括：顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
本发明的一实施例涉及一种半导体装置，其包括：衬底；第一金属化层，其形成于所述衬底上；第一介电层，其形成于所述第一金属化层上；第二金属化层，其形成于所述第一金属化层及所述衬底上；第一导线，其形成于所述第一金属化层中；第二导线、第三导线及第四导线，其形成于所述第二金属化层中，其中所述第三导线介于所述第二导线与所述第四导线之间；及金属-绝缘层-金属(MIM)电容器，其形成于所述第一介电层中及所述第一导线上，所述MIM电容器包括：顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极电耦合到所述第四导线；及第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
本发明的一实施例涉及一种形成半导体结构的方法，所述方法包括：提供衬底；使第一导线形成于所述衬底上的第一金属化层中；将第一介电层沉积于所述第一金属化层上；使金属-绝缘层-金属(MIM)电容器形成于所述第一介电层中及所述第一导线上，其中形成所述MIM电容器包括：将第一电容器电极及第二电容器电极沉积于所述第一介电层中及所述第一导线上方；将一第二介电层沉积于所述第一电容器电极与所述第二电容器电极之间；将所述第一电容器电极电耦合到接地电压电平；及将所述第二电容器电极电耦合到电浮动电平或所述接地电压电平；及使第二导线形成于所述第一介电层上及第二金属化层中。
附图说明
从结合附图来解读的以下详细描述最优选理解本揭露的方面。应注意，根据行业一般做法，各种装置未按比例绘制。事实上，为使绘示及讨论清楚，可任意增大或减小各种装置的尺寸。
图1是根据一些实施例的中介层结构中的示范性屏蔽MIM电容器的剖面图。
图2是根据一些实施例的示范性屏蔽MIM电容器的剖面图。
图3A到9B是根据一些实施例的屏蔽MIM电容器结构的各种剖面图及等角视图。
图10绘示根据一些实施例的用于集成电路组件放置流程的方法。
图11绘示根据一些实施例的用于基于图形数据库系统(GDS)文件来形成电路布局的过程。
图12绘示根据一些实施例的用于实施本揭露的各种实施例的示范性计算机系统。
具体实施方式
以下揭露提供用于实施所提供的主题的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，“使第一装置形成于第二装置上方或第二装置上”可包含其中形成直接接触的所述第一装置及所述第二装置的实施例，且还可包含其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为便于描述，例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语在本文中可用于描述元件或装置与另外(若干)元件或装置的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)且还可因此解译本文所使用的空间相对描述词。
如本文所使用，术语“标称”是指产品或过程的设计阶段期间所设定的组件或过程操作的特性或参数的期望或目标值以及高于及/或低于所述期望值的值范围。所述值范围可归因于工艺或容限的轻微变动。
如本文所使用，术语“大体上”指示可基于与主体半导体装置相关联的特定技术节点来变动的给定量的值。基于所述特定技术节点，术语“大体上”可指示在(例如)目标(或预期)值的±5％内变动的给定量的值。
如本文所使用，术语“约”指示可基于与主体半导体装置相关联的特定技术节点来变动的给定量的值。基于所述特定技术节点，术语“约”可指示在(例如)值的5％到30％(例如值的±5％、±10％、±20％或±30％)内变动的给定量的值。
电容器是半导体装置中用于存储电荷的元件。电容器用于(例如)滤波器、模拟转数字转换器、存储器装置、控制应用及诸多其它类型的半导体装置中。一类型的电容器是金属-绝缘层-金属(MIM)电容器。MIM电容器可经形成有两个平行导电板及夹置于所述两个导电板之间的介电层。MIM电容器可用作为解耦电容器，其内建到芯片中以防止电力供应器例如(例如)在最初给芯片供电时或在启动芯片的各种组件时出现电压尖峰。由于电力供应器无法同时对这些电力需求变化作出响应，所以芯片的电源电压会在短时间内改变，直到电力供应器可作出响应及稳定电压。电压尖峰可发生于此暂态时间期间。解耦电容器可抑制这些电压尖峰。可使用以较高电容为特征的解耦电容器来改进尖峰抑制性能。在芯片工艺中，可在芯片封装期间或芯片封装之后的后段工艺中集成解耦电容器。解耦电容器可集成到三维(“3D”)IC封装(例如(例如)衬底上倒装晶片上倒装芯片(CoWoS)芯片封装或集成扇出(InFO)芯片封装)中。形成为CoWoS或InFO芯片封装的中介层的部分的解耦电容器可具有包含高介电常量(高k)绝缘层(例如高于3.9的介电常量)的MIM结构。
IC封装已发展，使得多个IC可垂直堆叠成3D封装以节省印刷电路板(“PCB”)上的水平面积。替代封装技术(指称“2.5D封装”)可使用可由半导体材料(例如硅)形成的中介层结构来将一或多个半导体裸片耦合到PCB。IC或其它半导体裸片(其可并入异质技术)可安装于中介层上。除接合到IC裸片之外，中介层还可接合到PCB及安置于PCB与中介层之间的封装衬底。
然而，将多个装置堆叠于一或多个半导体裸片上会引起电气噪声且产生归因于来自相邻装置的电磁(“EM”)发射的EM干扰。RF装置及电感器是可产生电气噪声及EM干扰的装置的实例。另外，电气装置还可耦合到电力线结构且引起非所要串扰或交叉耦合。例如RF发射器或接收器的来源产生可透过介电层传播的呈EM发射的形式的电气噪声。导电结构(例如信号或电力线)中所携载的电气噪声也可透过介电层传播。一信号线可连接到信号源且发射时变电信号(例如随时间改变的信号)。在一些实施例中，信号线还可连接到发射直流(DC)信号的信号源。电力线可连接到电源且将电力供应传输到电路的各种组件。信号线中所携载的EM发射及电信号会影响半导体装置中的各种其它信号及装置、耦合到中介层的其它半导体裸片及半导体封装中的其它组件。因此，带噪声的电信号及EM发射使半导体封装面临挑战。
根据本揭露的各种实施例提供形成屏蔽金属-绝缘层-金属(MIM)电容器结构以对半导体装置中的EM发射提供EM屏蔽的机制。根据本揭露，屏蔽MIM电容器可缓解电力线涟波(例如电流波动)或使电路结构(例如中介层结构)的电路组件与另一电路组件解耦。屏蔽MIM电容器可包含可充当法拉第(Faraday)屏蔽的平行导电板以使装置及结构屏蔽EM发射源且防止其它电路组件(例如形成于另一裸片上的装置或耦合到中介层结构的其它组件)的EM干扰。无需使用额外掩模层，屏蔽MIM电容器结构可并入到电源/接地供应器的解耦电容器中以消除路由损失且最小化装置占用面积。根据本揭露的一些实施例，屏蔽MIM电容器结构尤其提供以下益处：(i)通过将屏蔽MIM电容器战略性地放置于金属层之间以充当屏蔽电容器、解耦电容器或两者来改进电力、性能、面积(PPA)设计；(ii)在无需额外掩模的情况下与当前布局设计及过程流程相容；及(iii)针对上/下层的垂直方向及针对相邻结构的水平方向上的多重EM屏蔽保护。
图1绘示根据本揭露的实施例的并入屏蔽MIM电容器结构的中介层100的剖面图。中介层100包含衬底102及安置于衬底102上的接触垫112。形成于衬底102中的贯穿硅通路(TSV)108电耦合到接触垫112。尽管图1中展示一个接触垫112，但根据本揭露的实施例，可在衬底102的表面上形成多于一个接触垫112。例如，可取决于集成电路裸片的应用及大小而使数十或数百个接触垫112及TSV 108形成于衬底102的表面上。
根据一些实施例，衬底102可为硅衬底。在一些实施例中，衬底102可为：(i)另一半导体，例如锗；(ii)化合物半导体；(iii)合金半导体，其包含硅锗(SiGe)；或(iv)其组合。在一些实施例中，衬底102可为绝缘体上覆半导体(SOI)。在一些实施例中，衬底102可为外延材料。替代地，衬底102可由介电材料形成。在一些实施例中，衬底102可大体上无集成电路装置(其包含例如晶体管及二极管的主动装置)。在一些实施例中，衬底102可包含或可不存在例如电容器、电阻器、电感器及/或其类似者的被动装置。
可使用消减蚀刻、直接蚀刻、镶嵌光刻技术及/或任何其它适合技术来使接触垫112形成于衬底102的表面上。接触垫112可由经调适以耦合到凸块126的金属形成。凸块126形成于且电连接到接触垫112上。凸块126可包含例如共晶焊料凸块的焊料凸块。替代地，凸块126可由铜凸块或其它金属凸块形成，所述其它金属凸块由由金、银、镍、钨、铝、其它金属及或其合金形成。凸块126还可包含用于例如倒装芯片互连的半导体互连技术中的受控倒叠芯片连接(C4)凸块。在一些实施例中，凸块126可从衬底102的表面突出，如图1中所展示。可在形成凸块126之前形成阻焊层(图中未展示)以保护凸块材料免于形成于非所要区域中。
TSV 108通过延伸穿过衬底102来形成于衬底102上，如图1中所展示。例如，TSV108由导电材料(例如金属)、半导体材料(例如硅)或其组合或多个层形成。
互连结构110形成于衬底102上且包含一或多个绝缘材料层122a、122b、122c、导线160a、160b及160c、形成于绝缘材料层122b中的通路164及形成于导线160a与160b之间的屏蔽MIM电容器结构180。为简单起见，图1中未绘示其它绝缘材料层、导线、通路及/或电容器结构。可使用蚀刻、直接蚀刻、镶嵌光刻技术、任何适合技术及/或其组合来形成互连结构110的各种层。
绝缘材料层122a、122b、122c可为用于提供中介层结构100中的互连导线之间的电绝缘的金属间介电层。绝缘材料层122a、122b、122c可由介电材料(例如(例如)氧化硅、未掺杂石英玻璃、含氟石英玻璃、其它适合材料及/或其组合)形成。在一些实施例中，使用低k介电材料(例如具有小于3.9的介电常量的材料)来形成绝缘材料层122a、122b、122c。在一些实施例中，绝缘材料层122b可包含两个或更多个绝缘材料层(为简单起见，图1中未展示)。例如，各导线可形成于绝缘材料层122b内的介电层中。在一些实施例中，绝缘材料层122d可为图案化钝化层。
互连结构110包含透过形成于绝缘材料层中的通路来彼此电耦合或电耦合到其它装置的一或多个导线。例如，导线160a、160b、160c及160d形成于绝缘材料层122b及中介层结构100的金属化层中。在一些实施例中，导线160a可形成于M1金属化层中，导线160b及160c可形成于M2金属化层中，且导线160d可形成于M3金属化层中。替代地，导线160a、160b、160c及160d可形成于中介层结构100的其它金属化层中。通路164到166形成于绝缘材料层内且电耦合到导线160a到160d。例如，通路164可形成于绝缘材料层122b的通路1层中且电耦合到导线160a及160b。通路165可形成于绝缘层122b的通路2层中且电耦合到导线160c及160d。在一些实施例中，可使用铝、铝合金、铜、钴、任何适合金属及/或其组合来形成通路164到166。在一些实施例中，中介层结构100可进一步包含其它导线或通路且为简单起见，不在图1中加以绘示。在一些实施例中，可取决于集成电路裸片的应用及大小而使数十或数百个接触通路及导线形成于绝缘材料层122b内。
屏蔽MIM电容器180可放置于绝缘材料层122b中以提供导电结构与装置之间的EM屏蔽。另外，屏蔽MIM电容器可经配置以充当中介层结构100内的电力/接地线的解耦电容器。因此，无需使用额外掩模层，屏蔽MIM电容器结构可并入到电力/接地供应器的解耦电容器中以减少路由损失且最小化装置占用面积。为提供形成于M1金属化层中的导线之间的EM屏蔽，屏蔽MIM电容器180可放置于导线160a与160b之间且还延伸于导线160a与160c之间。屏蔽MIM电容器180可为包含顶部金属板(例如顶部电容器电极)、底部金属板(例如金属电容器电极)及所述顶部金属板与所述底部金属板之间的介电层的平行板电容器。屏蔽MIM电容器180的详细结构未在图1中详细绘示，而是在图2到图9B中详细描述。为也充当电力/接地线或中介层结构100内的其它导线的解耦电容器，可使用贯穿通路来将屏蔽MIM电容器180耦合到导电结构。为简单起见，连接到屏蔽MIM电容器180的通路未在图1中绘示，而是在图2到9B中详细描述。在一些实施例中，屏蔽MIM电容器可形成于例如(例如)M3、M4、M5…等等的其它金属化层之间。在一些实施例中，屏蔽MIM电容器180形成于绝缘材料层122b内的介电层中。
重布层(RDL)可形成于绝缘材料层122c上。RDL 114可包含扇出区域(图中未展示)以扇出集成电路裸片到衬底102上的较大覆盖区的外部连接。在一些实施例中，可使用例如(例如)铝、铝合金或其它金属的任何适合材料来形成RDL 114。在一些实施例中，RDL 114可进一步包含熔丝。
选用球下金属化(UBM)结构166可形成于绝缘材料层122d中及RDL层114上。UBM166可包含导线，其含有促进凸块124形成的金属材料。
根据一些实施例，凸块124可形成于中介层结构100的周边区域中且可包含微凸块。各凸块124可包含可使用铜、铜合金或其它金属来形成的选用金属柱(图中未展示)。替代地，凸块124可包括其它材料。凸块124的金属柱可由例如(例如)铜、镍、铂、铝及/或其组合的任何适合导电材料形成。可透过包含物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)、电镀及其类似者的任何数目个适合技术来形成金属柱及凸块124。选用导电盖层(为简单起见，图中也未展示)可形成于金属柱与凸块124的焊料之间。例如，在其中金属柱由铜形成的一实施例中，可形成由镍形成的导电盖层。其它材料(例如铂、金、银、其组合或其类似者)也可用于凸块124的选用导电盖层。
图2是根据本揭露的一些实施例的形成于中介层结构200中的示范性屏蔽MIM电容器结构的剖面图。如图2中所展示，导线250及251可为形成于M1金属化层中的导线且导线260及261可形成于中介层结构(例如上文图1中所描述的中介层结构100)的M2金属化层中。屏蔽MIM电容器结构280可包含顶部电容器电极281、底部电容器电极282及形成于顶部电容器电极281与底部电容器电极282之间的介电层283。顶部电容器电极281可透过通路240来电连接到导线260，而底部电容器电极282可透过通路241来电连接到导线261。类似地，导线250及260可由通路270电连接在一起，而导线251及261可由通路271电连接。通路240、241、270及271可形成于形成于M1金属化层与M2金属化层之间的一或多个绝缘材料层(图中未展示)中。在一些实施例中，相邻金属化层(例如M1与M2)之间的一距离d2可介于约0.5μm到约0.8μm之间(例如0.5μm及0.8μm)。在一些实施例中，顶部电容器电极281与导线260之间的距离d1可介于0.1μm到0.7μm之间(例如0.1μm及0.7μm)。较小距离d1可提供减少EM干扰，因为金属平面在距离上更靠近导线且因此吸收更多EM发射。为简单起见，从图2省略中介层结构的其它结构，例如其它接触垫、绝缘材料层、焊料凸块、通路、导线等等。
在一些实施例中，导线260及261可电连接到集成电路电力供应线的相同电压电平，例如(例如)VSS(例如接地电压参考)或VDD(例如电源电力)。在此方案中，屏蔽MIM电容器充当吸收EM发射或电力线涟波且提供最优选屏蔽能力的法拉第屏蔽。在一些实施例中，导线260及261可连接到不同电压电平。例如，导线260连接到VDD，而导线261连接到VSS。在此方案中，屏蔽MIM电容器不仅充当提供EM屏蔽的法拉第屏蔽，且还充当导线260及261的解耦电容器。
屏蔽MIM电容器280包含顶部电容器电极281、底部电容器电极282及形成于所述两个电容器电极之间的介电层283。在一些实施例中，顶部电容器电极281由铝铜合金形成。在一些实施例中，顶部电容器电极281可由例如(例如)氮化钽、铝、铜、钨、金属硅化物、其它适合金属或金属合金及/或其组合的其它导电材料形成。在一些实施例中，顶部电容器电极281可包含多于一个层。在一些实施例中，顶部电极层281的厚度可在从约到约
Figure BDA0002096710540000072
(例如
Figure BDA0002096710540000073
到
Figure BDA0002096710540000074
)的范围内。
介电层283安置于顶部电容器电极281与底部电容器电极282之间。介电层283可由高k介电材料(例如具有大于3.9的介电常量的材料)形成。在一些实施例中，介电层283可由例如(例如)氮化硅(SiNx)的任何适合介电材料形成。可使用例如(例如)氧化硅(SiOx)、氧化铪(HfO2)、其它适合介电材料及/或其组合的其它适合介电材料。在一些实施例中，介电层283可包含一或多个层。平行板电容器的电容与介电层厚度成反比，因此，可选择介电层283的厚度来达成标称电容。在一些实施例中，介电层283的厚度可在从约0.2μm到约0.8μm(例如0.2μm到0.8μm)的范围内。
底部电容器电极282安置于介电层283下。在一些实施例中，可使用相同于顶部电容器电极281的材料来形成底部电容器电极282。在一些实施例中，可使用不同材料来形成底部电容器电极282。在一些实施例中，底部电容器电极282的厚度可在从约
Figure BDA0002096710540000081
到约
Figure BDA0002096710540000082
(例如
Figure BDA0002096710540000083
到
Figure BDA0002096710540000084
)的范围内。
图3A及3B是根据本揭露的一些实施例的形成于中介层结构中的示范性屏蔽MIM电容器结构380的等角视图。图3A绘示形成于一对导线360及361(其形成于金属化层(例如M2金属化层)中)与多个导线351(其形成于相邻金属化层(例如M1金属化层)中)之间的屏蔽MIM电容器结构380。导线351、360及361可分别类似于图2的导线251、260及261。在一些实施例中，导线351、360及361可为电力供应线、信号线、其它适合EM发射装置的电路或其组合。因为屏蔽MIM电容器380可经配置以提供相邻金属化层之间的EM屏蔽，所以来自不同金属化层的导线可彼此上下放置(例如直接彼此上下放置)且不产生串扰或非所要耦合。例如，导线360及361可放置于导线351上方且不在导线之间引入垂直串扰。如图3A中所展示，导线360及361垂直于导线351。在一些实施例中，导线360及361可平行于导线351，如图3B中所展示。为简单起见，图3A或3B中未绘示例如顶部电极及底部电极及介电层的屏蔽MIM电容器380的详细结构。类似地，为简单起见，从图3A及3B省略中介层结构的其它结构，例如其它接触垫、绝缘材料层、焊料凸块、通路、导线等等。
屏蔽MIM电容器380的尺寸可由各种因数确定。首先，屏蔽MIM电容器380的电容一般由其水平及垂直尺寸确定。例如，平行板屏蔽MIM电容器380的电容可由例如(例如)介电材料的介电常量、电容器极板尺寸及电容器极板间隔的参数确定。当屏蔽MIM电容器还用作为解耦电容器时，屏蔽MIM电容器380的电容可变得很重要。其次，影响屏蔽MIM电容器的屏蔽能力的因数是电容器表面积，其中较大电容器表面积可提供较大EM屏蔽能力。因此，屏蔽MIM电容器380的尺寸及位置至关重要且取决于装置需要。在一些实施例中，屏蔽MIM电容器380在x方向上的宽度W1可在从约0.5μm到约200μm(例如0.5μm到200μm)的范围内。在一些实施例中，屏蔽MIM电容器380在y方向上的长度L1可在从约0.5μm到约200μm(例如0.5μm到200μm)的范围内。在一些实施例中，屏蔽MIM电容器380的顶部或底部电容器电极(图中未展示)的厚度可在从约
Figure BDA0002096710540000091
到约(例如
Figure BDA0002096710540000093
到
Figure BDA0002096710540000094
)的范围内。
图4到9B是根据本揭露的一些实施例的形成于半导体结构中的各种示范性屏蔽MIM电容器结构的剖面图。屏蔽MIM电容器的顶部及底部电容器电极的各种配置可根据装置需要来灵活屏蔽半导体结构的不同部分。例如，可根据各种配置来分别设定顶部及底部电容器电极的电压偏压以适应装置需要：(i)VSS及VSS；(ii)VSS及电浮动(例如通过不直接连接到电位)；(iii)VSS及VDD；(iv)VDD及VSS；(v)电浮动及VSS；及任何其它适合配置。这些图中的导线形成于中介层结构的M1或M2金属化层中，但应了解，导线还可形成于适合半导体装置的其它金属化层中。为简单起见，从图4到9B省略中介层结构的其它结构，例如其它接触垫、绝缘材料层、焊料凸块、通路、导线等等。
图4A到4B是根据本揭露的一些实施例的分别形成于半导体结构400及402中的示范性屏蔽MIM电容器结构的剖面图。图4A到4B绘示屏蔽MIM电容器结构的配置，其中配置提供中介层结构中的上层金属化层的改进EM屏蔽。应注意，配置还可应用于其中期望上金属化层的EM屏蔽的其它适合半导体结构。
图4A绘示半导体结构400，其包含：导线451，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线460、461及462，其形成于第二金属化层(例如中介层结构的M2金属化层)中；屏蔽MIM电容器结构480，其包含顶部电容器电极481、底部电容器电极482及形成于所述两个电容器电极之间的介电层483；及通路440及441，其介于导线460及461与顶部电容器电极481之间。在一些实施例中，导电层460及462可电连接到VSS，且顶部电容器电极481因此连接到集成电路的接地电压参考。在此方案中，屏蔽MIM电容器480的顶部及底部电容器电极偏压到“VSS/电浮动”配置。在一些实施例中，导线451及461可为分别形成于M1及M2金属化层中的EM信号发射线。在一些实施例中，导线可连接到信号源且发射时变信号。在一些实施例中，导线451及461可为电连接到集成电路的VDD的电力线。屏蔽MIM电容器480可通过(例如)阻隔及吸收从导线461发射的EM信号来防止导线451与461之间的串扰(例如EM干扰)。例如，距离上较靠近导线461而非导线451的顶部电容器电极481电偏压到接地参考，其提供垂直方向(例如z方向)上的最优选EM屏蔽及吸收能力。另外，导线460及462提供水平方向(例如x方向)上的EM屏蔽及吸收能力。例如，可将导线460及462两者设定为VSS，其吸收及阻隔在-x及x方向上传播的EM信号。因此，由导线461发射的EM信号可由导线及屏蔽MIM电容器480吸收及阻隔。
图4B绘示半导体结构402，其包含类似于上文图4A中所描述的结构的结构。类似结构使用相同元件符号来标记且不再详细描述。在一些实施例中，如果装置设计规则强调消除导线451与461之间的串扰，那么可省略导线462及通路441(如图4B中所展示)。由于导线451及462位于导线461的对置侧上，所以可到达导线451的x方向上行进的EM信号是极少的。为最小化装置占用面积及降低成本，可省略导线462及通路441。
图5绘示半导体结构500，其包含用于改进中介层结构的下层金属化层的EM屏蔽的屏蔽MIM电容器580的配置。屏蔽MIM电容器580可应用于其中期望用于上及/或下金属化层的EM屏蔽的其它适合半导体结构。半导体结构500包含：导线551、552及553，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线560、561、562及563，其形成于第二金属化层(例如一中介层结构的M2金属化层)中；屏蔽MIM电容器结构580，其包含顶部电容器电极581、底部电容器电极582及形成于所述两个电容器电极之间的介电层583；及通路540、541及542。通路540形成导线551与561之间的电连接。通路542形成导线553与563之间的电连接。因此，导线551及561偏压到相同电压电平，而导线553及563偏压到相同电压电平。例如，导线551、561、553及563可偏压到VSS。在一些实施例中，导线562也可偏压到VSS。在此方案中，屏蔽MIM电容器的顶部及底部电容器电极偏压到“电浮动/VSS”配置。在一些实施例中，导线552及560可为分别形成于M1及M2金属化层中的发射EM信号的信号线。在一些实施例中，导线可连接到信号源且发射时变信号。在一些实施例中，导线552及560可为电连接到集成电路的VDD的电力线。
屏蔽MIM电容器580可通过阻隔及吸收从导线552发射的EM信号来防止导线552与560之间的串扰(例如EM干扰)。例如，距离上较靠近导线552而非导线560的底部电容器电极582电偏压到接地参考(例如VSS)，其提供垂直方向(例如z方向)上的最优选EM屏蔽及吸收能力。另外，导线561及551以及导线553及563提供水平方向(例如x方向)上的EM屏蔽及吸收能力。例如，可将导线551、561、553及563全部设定为VSS，其吸收及阻隔在-x及x方向上传播的EM信号。因此，由导线552发射的EM信号可由导线及屏蔽MIM电容器吸收及阻隔。类似于上文图4B中所描述的半导体结构402，由于导线560及553位于导线552的对置侧上，所以可到达导线560的x方向上行进的EM信号是极少的。根据一些实施例，为最小化装置占用面积及降低成本，可省略导线553、563及通路542。
图6绘示半导体结构600，其包含用于改进中介层结构中的上下两层金属化层的EM屏蔽的屏蔽MIM电容器680。屏蔽MIM电容器680可应用于其中期望用于上及/或下金属化层的EM屏蔽的其它适合半导体结构。半导体结构600包含：导线651、652及653，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线660、661、662、663及664，其形成于第二金属化层(例如中介层结构的M2金属化层)中；屏蔽MIM电容器结构680，其包含顶部电容器电极681、底部电容器电极682及形成于所述两个电容器电极之间的介电层683；及通路640、641、642及643。通路640形成导线651与660之间的电连接。通路643形成导线653与664之间的电连接。因此，导线651及660偏压到相同电压电平，而导线653及664偏压到相同电压电平。例如，导线651、660、653及664可偏压到VSS。在一些实施例中，导线661及663两者连接到集成电路的VSS，且顶部电容器电极681及底部电容器电极682继而分别透过通路641及642来偏压到VSS。在此方案中，屏蔽MIM电容器680的顶部及底部电容器电极偏压到“VSS/VSS”配置。在一些实施例中，导线652及662可为分别形成于M1及M2金属化层中且发射EM信号的信号线。在一些实施例中，导线可连接到信号源且发射时变信号。在一些实施例中，导线652及662可为电连接到集成电路的VDD的电力线。
屏蔽MIM电容器结构680可防止导线652与662之间的串扰(例如EM干扰)，其允许一或多个携载信号导线放置(例如直接放置)于另一携载信号导线上以提供额外路由资源的益处。另外，导线651及660以及导线653及664提供水平方向(例如x方向)上的EM屏蔽及吸收能力。例如，可将导线651、660、653及664设定为VSS，其吸收及阻隔在-x及x方向上传播的EM信号。因此，由导线652及662发射的EM信号可由导线及屏蔽MIM电容器680吸收及阻隔。
图7A到7B分别绘示根据一些实施例的半导体结构700及702，其包含用于改进EM屏蔽且还提供集成电路的电力域中的电力集成的屏蔽MIM电容器的配置。图7A绘示具有用于电力域中的电力集成的单解耦电容器的半导体结构700，而图7B绘示用于电力域中的电力集成的双解耦电容器的半导体结构702。这些电容器配置可应用于其中期望用于金属化层的EM屏蔽及电力集成的其它适合半导体结构。
如图7A中所绘示，半导体结构700不仅经配置以包含导线751与761之间的EM屏蔽，且还包含用于由导线762及763形成的电力域的解耦电容器。半导体结构700包含：导线751，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线760、761、762、763，其形成于第二金属化层(例如中介层结构的M2金属化层)中；第一屏蔽MIM电容器结构780，其包含顶部电容器电极781、底部电容器电极782及形成于所述两个电容器电极之间的介电层783；第二屏蔽MIM电容器结构784，其与第一屏蔽MIM电容器结构780共享顶部电容器电极781，且包含底部电容器电极785及形成于所述两个电容器电极之间的介电层787；及通路740、741及742。通路740及741分别形成顶部电容器电极781与导线760及762之间的电连接。通路742形成导线763与底部电容器电极785之间的电连接。在一些实施例中，导线760不直接电连接到顶部电容器电极781。在一些实施例中，导线760及762偏压到相同电压电平(例如VSS)。在一些实施例中，导线763连接到集成电路的VDD。顶部电容器电极781由屏蔽MIM电容器780及784两者共享。
如图7A中所展示，屏蔽MIM电容器780的顶部电容器电极781偏压到VSS，而底部电容器电极782电浮动。因此，类似于上文图4A中所描述的半导体结构400，屏蔽MIM电容器780提供导线751与761之间的增强EM屏蔽。另外，屏蔽MIM电容器784(其与屏蔽MIM电容器780共享共同顶部电容器电极)还充当用于中介层结构的电力域中的导线762及763的解耦电容器。如图7A中所展示，屏蔽MIM电容器784的底部电容器电极连接到导线763。在一些实施例中，导线763偏压到VDD，因此，屏蔽MIM电容器784不仅屏蔽从导线761发射的EM信号，且还充当用于电力域的解耦电容器。在此方案中，屏蔽MIM电容器780偏压到“VSS/电浮动”配置，而屏蔽MIM电容器784偏压到“VDD/VSS”配置。
图7B绘示半导体结构702，其中包含额外电力域且使用额外屏蔽MIM电容器来提供EM屏蔽以及充当用于额外电力域的解耦电容器。半导体结构702包含：导线753，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线765、766、767、768及769，其形成于第二金属化层(例如中介层结构的M2金属化层)中；第一屏蔽MIM电容器结构790，其包含顶部电容器电极791、底部电容器电极792及形成于所述两个电容器电极之间的介电层793；第二屏蔽MIM电容器结构794，其与第一屏蔽MIM电容器结构790共享顶部电容器电极791，且包含底部电容器电极796及形成于所述两个电容器电极之间的介电层793；第三屏蔽MIM电容器结构798，其也与第一屏蔽MIM电容器结构790共享顶部电容器电极791，且包含底部电容器电极799及形成于所述两个电容器电极之间的介电层795；及通路743、744、745及746。通路743、744、745及746提供各自导线与电容器电极之间的电连接且为简单起见，此处不再详细描述。与上文图7A中所描述的半导体结构700相比，图7B提供由导线765及766形成的额外电力域。例如，导线769及765分别电连接到VDD1及VDD2。在一些实施例中，导线760及762可分别电连接到不同电位。在一些实施例中，导线766及768可分别电连接到不同电位。额外屏蔽MIM电容器790不仅提供导线767及753与半导体装置的其它结构之间的EM屏蔽，且还充当用于电力线762及763的解耦电容器。
图8绘示根据一些实施例的半导体结构800，其包含用于改进EM屏蔽且还减少半导体装置的寄生电容的屏蔽MIM电容器。这些电容器配置可应用于其中期望EM屏蔽及寄生电容减少的其它适合半导体结构。可通过将电容器电极偏压到电浮动且将另一电容器电极偏压到接地以形成两个串联电容器来减少导线与接地之间的寄生电容。
半导体结构800包含：导线851及852，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线860、861、862、863及865，其形成于第二金属化层(例如中介层结构的M2金属化层)中；第一屏蔽MIM电容器结构810，其包含顶部电容器电极811、底部电容器电极812及形成于所述两个电容器电极之间的介电层813；第二屏蔽MIM电容器结构820，其包含顶部电容器电极821、底部电容器电极822及形成于所述两个电容器电极之间的介电层823；第三屏蔽MIM电容器结构830，其包含顶部电容器电极831、底部电容器电极832及介电层833；及通路840、841、842及843。通路840、841、842及843提供各自导线与电容器电极之间的电连接且为简单起见，此处不再详细描述。在一些实施例中，导线861及863可偏压到VSS。在一些实施例中，导线860及865两者连接到集成电路的VDD。在一些实施例中，导线851及862是发射EM信号的携载信号线。在一些实施例中，导线可连接到信号源且发射时变信号。屏蔽MIM电容器810提供导线851与电路结构的其它组件(例如导线860及862)之间的EM屏蔽。屏蔽MIM电容器830不仅提供EM屏蔽能力，且还充当用于由导线863及865形成的电力域的解耦电容器。
屏蔽MIM电容器820的配置因不仅提供用于导线862的EM屏蔽且还减少导线862到接地之间的寄生电容而提供额外益处。如图8中所展示，顶部电容器电极821偏压到电浮动且底部电容器电极822透过通路841来偏压到VSS。如从导线862到导线861之间的信号路径所见，在导线862与顶部电容器电极821之间感应第一电容器C1(图8中使用虚线来示意性绘示)，且在顶部电容器电极821与底部电容器电极822之间形成一第二电容器C2(图8中使用虚线来示意性绘示)。第一电容器C1及第二电容器C2串联连接。总电容
Figure BDA0002096710540000131
小于C1或C2。因此，通过将屏蔽MIM电容器820插入于导线861与862之间来改进EM屏蔽且减少导线与接地之间的寄生电容。另外，因为屏蔽MIM电容器820提供增强EM屏蔽，所以可将导线852放置(直接放置)于导线862下且不引入串扰或干扰(或将串扰或干扰降到最低)。
在一些实施例中，导线852及862可为分别形成于M1及M2金属化层中的信号线且发射EM信号。在一些实施例中，导线860及865可为电连接到集成电路的VDD的电力线。屏蔽MIM电容器结构可防止导线852与862之间的串扰(例如EM干扰)，其允许一或多个携载信号导线放置(例如直接放置)于另一携载信号导线上。另外，导线861及863提供水平方向(例如x方向)上的EM屏蔽及吸收能力。例如，可将导线861及863设定为VSS，其吸收及阻隔在-x及x方向上传播的EM信号。因此，由导线865发射的EM信号可由导线及屏蔽MIM电容器吸收及阻隔。
图9A到9B分别绘示半导体结构900及902，其包含提供改进EM屏蔽性能、DC性能及减少电迁移(其继而改进导线的使用年限及装置的总体可靠性)的屏蔽MIM电容器的配置。首先，上文图8中所描述的感应电容器C1及屏蔽MIM电容器C2还可吸收由相邻电力线及/或信号线引起的感应电流涟波且减少导线上的电击。因此，可延长导线的使用年限。其次，屏蔽MIM电容器还可减少导线中的电迁移，其继而延长导线的使用年限。电迁移是导线中的导电材料归因于高电流密度的移动，且可最终引起导线断路。因为屏蔽MIM电容器提供增强EM屏蔽能力，所以导线可放置(直接放置)于其它导线下且由屏蔽MIM电容器分离。因此，可释放更多路由资源用于其它装置。例如，原来仅形成于一个金属化层中的电力或信号线可形成于多于两个金属化层中以因此减小导线中的电流密度。减小电流密度提供相邻导线中所感应的较少电流且继而减少电迁移。导线中的减小电流密度还减少导线自身的电迁移且导致增强装置可靠性。
图9A绘示半导体结构900，其包含通过改进DC性能及减少电迁移来改进EM屏蔽及改进装置可靠性的屏蔽MIM电容器结构。半导体结构900包含：导线951、952及953，其形成于第一金属化层(例如中介层结构的M1金属化层)中；导线960、961、962、963及964，其形成于第二金属化层(例如中介层结构的M2金属化层)中；第一屏蔽MIM电容器结构910及第二屏蔽MIM电容器结构920，其共享共同底部电容器电极912；及通路940、941、942及943。通路940、941、942及943提供各自导线与电容器电极之间的电连接且为简单起见，此处不再详细描述。在一些实施例中，导线961及964可偏压到VSS。在一些实施例中，导线960及963两者连接到VDD。在一些实施例中，导线951及962是发射EM信号的携载信号线。屏蔽MIM电容器910提供导线951与电路结构的其它组件之间的EM屏蔽。屏蔽MIM电容器910不仅提供EM屏蔽能力，且还充当用于由导线960及961形成的电力域的解耦电容器。
类似于上文图8中所描述的感应电容器C1，导线962及屏蔽MIM电容器920还可形成感应电容器来改进DC性能及减少电迁移。可通过并入屏蔽MIM电容器920来利用导线962下(例如直接在导线962下)的路由空间。例如，导线951可形成(例如直接形成)于导线962下，其继而释放导线951及962的右边的路由空间给其它装置或结构。例如，可利用M1及M2两个金属化层中的路由空间来形成导线952、953、963及964。由于连接导线952及963，所以各电线中的电流密度可小于通过单一电线的传输电力。如上文所描述，导线952及963透过通路942来连接，而导线964及953透过通路943来连接。在一些实施例中，导线还可为携载信号线，例如图9B的半导体结构902中所绘示的导线954及965。
图10绘示根据一些实施例的用于形成半导体结构中的各种屏蔽MIM电容器的方法1000。方法1000的操作可依不同顺序执行及/或变动。方法1000的变型是在本揭露的范围内。
根据一些实施例，方法1000开始于操作1002：使第一金属化层形成于衬底上且使导线形成于所述第一金属化层中。在一些实施例中，可将第一金属化层毯覆式沉积于所述衬底上，且图案化所述第一金属化层的至少一部分以形成导线。在一些实施例中，将介电层沉积于所述衬底上且图案化所述介电层以形成沟槽，且将导电材料沉积到所述沟槽中以形成导线。可使用导电材料(例如(例如)铜、铝、钨、银、钴、金属硅化物、高导电氮化钽、其它适合金属或金属合金及/或其组合)来形成导线。在一些实施例中，所述第一金属化层可为后段工艺(BEOL)互连结构的金属1层(即，M1)。此处，所述M1金属层仅供例示且在一些实施例中，导线可形成于其它金属化层中。在一些实施例中，所述第一金属化层可为BEOL结构的其它金属层。导线可用于提供电连接到被动装置(例如电容器、凸块)或连接到主动装置(例如一或多个装置端子(例如半导体装置的栅极结构及源极/漏极结构)。在一些实施例中，可使用任何适合沉积过程(例如(例如)物理气相沉积(PVD)、原子层沉积(ALD)、分子束外延(MBE)、高密度等离子体化学气相沉积(HDPCVD)、有机金属CVD(MOCVD)、远程等离子体CVD(RPCVD)、等离子体辅助CVD(PECVD)、电镀、无电式电镀、其它适合方法及/或其组合)来形成所述第一金属化层。用于形成导线的所述第一金属化层的图案化过程可包含光刻及蚀刻过程。光刻过程可包含：形成覆于所述沉积第一金属化层上的光阻层，使所述光阻剂暴露于图案，执行暴露后烘烤过程，且使所述光阻剂显影以形成包含所述光阻剂的掩模元件。接着，可使用所述掩模元件来保护所述第一金属化层的区域，同时蚀刻过程去除暴露金属化材料而形成导线。所述蚀刻过程可为反应性离子蚀刻(RIE)或任何其它适合过程。所述第一金属化层的实例可为图4A到图9B中所描述的M1层。
根据一些实施例，在操作1004中，使一或多个介电层形成于所述第一金属化层上。可使一或多个介电层形成于所述衬底及包含所述导线的所述第一金属化层上。所述一或多个介电层还可填充形成于所述第一金属化层中的开口。在一些实施例中，所述一或多个介电层的介电层大体上与所述第一金属化层的顶面共面。可使用任何适合介电材料(例如(例如)氧化硅、旋涂玻璃、SiNx、氮氧化硅、FSG、低k介电材料、任何其它适合绝缘材料或其组合)来形成所述一或多个介电层。在一些实施例中，可使用任何适合沉积过程(例如(例如)PVD、ALD、MBE、HDPCVD、MOCVD、RPCVD、PECVD、其它适合方法及/或其组合)来形成所述介电层。一或多个介电层的实例可为上文图1中所描述的绝缘材料层122b。
根据一些实施例，在操作1006中，使一屏蔽MIM电容器形成于所述一或多个介电层中。可使底部电容器电极形成于所述一或多个介电层中。用于形成一底部电容器电极的过程可包含(但不限于)：沉积所述一或多个介电层的另一介电层，图案化及蚀刻所述另一介电层以形成沟槽，将导电材料沉积于所述沟槽中，执行平坦化过程(例如化学机械抛光(CMP)过程)使得所述沉积导电材料及所述另一介电层的顶面大体上共面。沉积及图案化过程可类似于上文操作1002及1004中所描述的沉积过程。图案化过程可形成具有标称尺寸的底部电容器电极。例如，底部电容器电极可形成为类似于图3A及3B中所描述的屏蔽MIM电容器300及302的底部电容器电极及上文图2到9B中所描述的底部电容器电极282、482、582、682、782、785、792、796、799、812、822、832及912。
形成屏蔽MIM电容器进一步包含使电容器介电质形成于所述底部电容器电极上。形成所述电容器介电质可包含(但不限于)：毯覆式沉积电容器介电材料，图案化及蚀刻所述沉积电容器介电材料，且执行平坦化过程(例如CMP过程)。可使用氮化硅、氧化硅、氧化铪、其它适合介电材料及/或其组合来形成所述电容器介电材料。在一些实施例中，可使用任何适合高k材料(例如具有大于3.9的介电常量的材料)来形成所述电容器介电材料。可使用任何适合沉积方法来形成所述电容器介电材料。例如，可使用类似于上文操作1004中的所述一或多个介电层的沉积的方法来沉积所述电容器介电材料。所述电容器介电层的实例可为上文图2到8中所描述的介电层283、483、583、683、783、813、823及833。所述电容器介电材料的实例还可为图9A及9B中所描述的屏蔽MIM电容器910中的电容器介电质。
可使顶部电容器电极形成于所述电容器介电层上。用于形成所述顶部电容器电极的过程可类似于用于形成所述底部电容器电极的过程且为简单起见，此处不再详细描述。顶部电容器电极的实例可为上文图2到9B中所描述的顶部电容器电极281、481、581、681、781、791、811、821、831及屏蔽MIM电容器910的顶部电容器电极。在形成所述顶部电容器电极之后，可使介电层形成于所述屏蔽MIM电容器上且可执行平坦化过程。这些介电层可为上文操作1004中所描述的所述一或多个介电层的一部分。
根据一些实施例，在操作1008中，将第二金属化层毯覆式沉积于所述衬底上，且图案化所述第二金属化层的至少一部分以形成导线。在一些实施例中，将介电层沉积于操作1004的所述一或多个介电层上且图案化所述介电层以形成沟槽。接着，将导电材料沉积到所述沟槽中以使导线形成于所述第二金属化层中。用于形成所述第二金属化层的过程可类似于用于形成上文操作1002中所描述的所述第一金属化层的过程且为简单起见，此处不再详细描述。在其中所述第一金属化层是M1金属化层的结构中，所述第二金属化层可为M2金属化层或所述M1金属化层上方的其它金属化层。在一些实施例中，所述第二金属化层可为所述第一金属化层上方的任何金属化层。例如，所述第二金属化层可为半导体结构的M3、M4、M5金属化层。第二金属化层的实例可为图4A到9B中所描述的M2层。
根据一些实施例，在操作1010中，可形成通路以将一或多个导线电连接到所述屏蔽MIM电容器。使开口形成于介电材料中且随后使用导电材料来填充所述开口以形成将电容器电极连接到半导体结构的各种组件的通路。使用蚀刻掩模，可对暴露的一或多个介电层执行蚀刻过程以形成开口。蚀刻过程可为例如(例如)RIE及/或其它适合过程的干式蚀刻过程。在一些实施例中，蚀刻过程可为湿式化学蚀刻过程。在一些实施例中，需要去除多个介电材料层且可能需要一或多个蚀刻过程，其中可选择各过程用于蚀刻特定类型的介电材料。在一些实施例中，蚀刻过程可持续，直到暴露所要金属化层。
接着，根据一些实施例，使用导电材料来填充所述形成开口。在一些实施例中，可使用铜、钨、钴、铝、其它适合金属及/或其组合来形成导电材料。在一些实施例中，沉积于各开口或沟槽中的导电材料可相同。在一些实施例中，可将不同导电材料沉积到不同沟槽中。在一些实施例中，可使用任何适合沉积过程，例如(例如)ALD、MBE、HDPCVD、MOCVD、RPCVD、PECVD、电镀、无电式电镀、其它适合方法及/或其组合。在一些实施例中，在使用导电材料来填充所述开口之后，可使用平坦化过程(例如CMP过程)来去除过量导电材料且使所述通路及所述一或多个介电层的顶面平坦化。在一些实施例中，可将电容器电极电连接到接地电平。在一些实施例中，可将电容器电极电连接到电浮动电平。例如，可将顶部及底部电容器电极分别电连接到接地电平及电浮动电平，例如图4A及4B中所描述的屏蔽MIM电容器配置。在一些实施例中，将顶部及底部两个电容器电极连接到接地电平，例如图6中所描述的屏蔽MIM电容器配置。
本揭露还提供一种计算机可读存储媒体，其使用由计算机执行的计算机程序来编码以设计半导体装置。所述计算机可读存储媒体上的程序指令提供屏蔽MIM电容器的平面规划、布局及路由、通路及导线的插入及半导体装置的互连组件的布局及路由的实施执行。可以各种配置及架构实施并入屏蔽MIM电容器的半导体装置的设计中的操作。因此，可在硬件、软件或两者中执行屏蔽MIM电容器的设计及实施中的一些或所有操作。
首先，可提供信息到计算机辅助设计(CAD)布局系统。提供设计接线对照表以及有关屏蔽MIM电容器、导线及中介层结构的其它组件的设计信息。根据一些实施例，将此数据输入到CAD工具(其可为自动布局及路由(APR)工具)。还可使用各种其它适合CAD工具。将数据转送到数据接收单元中且暂时存储于存储器装置上。设计接线对照表可包含有关半导体装置(其可为集成电路或其它半导体装置)的互连主动组件的设计信息。有关导线的信息可包含导线的位置、供应到导线的电压、导线中所携载的信号的类型及频率、由导线发射的EM信号的强度、导线的尺寸及任何其它适合信息。
实施APR过程的布局设计系统扫描电路布局设计以确定需要被屏蔽的导线。在一些实施例中，检查各种金属化层中的导线，且选择屏蔽具有不良高EM信号发射的信号或电力线。在一些实施例中，根据特定准则(例如用于比较导线的EM发射的阈值)来选择标准单元的导线。
实施APR过程的布局设计系统可识别电力线、接地线、导线、可用路由空间、不同结构的连接且布置结构其以可识别需要EM屏蔽的导线且可插入及布置屏蔽MIM电容器。
上述屏蔽MIM电容器电路设计及/或实施过程可由图11的方法1100及12的示范性计算机系统1200实施，如下文将描述。
图11绘示根据一些实施例的用于电路制造的示范性方法1100。方法1100的操作还可依不同顺序执行及/或变动。方法1100的变型也应在本揭露的范围内。
在操作1101中，提供GDS文件。所述GDS文件可由EDA工具产生且包含已使用所揭露的方法来优化的标准单元结构。1101中所描绘的操作可由(例如)在计算机系统(例如上述计算机系统1200)上操作的EDA工具执行。
在操作1102中，基于GDS文件来形成光罩。在一些实施例中，操作1101中所提供的GDS文件用于下线操作以产生用于制造一或多个集成电路的光罩。在一些实施例中，可读取包含于GDS文件中的电路布局且将其转印到石英或玻璃衬底上以形成对应于电路布局的不透明图案。不透明图案可由(例如)铬或其它适合金属制成。操作1102可由光罩制造商执行，其中使用适合软件(例如EDA工具)来读取电路布局且使用适合印刷/沉积工具来将电路布局转印到衬底上。光罩反映包含于GDS文件中的电路布局/特征。
在操作1103中，基于操作1102中所产生的光罩来形成一或多个电路。在一些实施例中，光罩用于形成GDS文件中所含的电路的图案/结构。在一些实施例中，各种制造工具(例如光刻设备、沉积设备及蚀刻设备)用于形成一或多个电路的特征。
图12绘示根据一些实施例的其中可实施本揭露的各种实施例的示范性计算机系统1200。计算机系统1200可为能够执行本文所描述的功能及操作的任何熟知计算机。例如(但不限于)，计算机系统1200能够执行半导体装置设计中的集成电路组件的规划、路由及布局。计算机系统1200可用于(例如)执行方法1100中的一或多个操作及屏蔽MIM电容器装置的设计过程。
计算机系统1200包含例如处理器1204的一或多个处理器(还称为中央处理单元或CPU)。处理器1204连接到通信基础设施或总线1206。计算机系统1200还包含透过(若干)输入/输出接口1202来与通信基础设施或总线1206通信的(若干)输入/输出装置1203，例如监视器、键盘、指标装置等等。EDA工具可经由(若干)输入/输出装置1203来接收指令以实施本文所描述的功能及操作，例如图11的方法1100。计算机系统1200还包含例如随机存取存储器(RAM)的主存储器1208。主存储器1208可包含一或多个高速缓存阶。主存储器1208使控制逻辑(例如计算机软件)及/或数据存储于其内。在一些实施例中，控制逻辑(例如计算机软件)及/或数据可包含上文相对于图11的方法1100所描述的操作的一或多者。
计算机系统1200还可包含一或多个副存储装置或存储器1210。副存储器1210可包含(例如)硬盘机1212及/或可去除存储装置或磁盘机1214。可去除磁盘机1214可为软式磁盘机、磁带机、光盘机、光学存储装置、带备份装置及/或任何其它存储装置/磁盘机。
可去除磁盘机1214可与可去除存储单元1218交互。可去除存储单元1218包含其上存储有计算机软件(控制逻辑)及/或数据的计算机可用或可读存储装置。可去除存储单元1218可为软盘、磁带、光盘、DVD、光学存储盘片及/或任何其它计算机数据存储装置。可去除磁盘机1214从可去除存储单元1218读取及/或写入到可去除存储单元1218。
根据一些实施例，副存储器1210可包含其它方式、手段或其它方法以允许计算机程序及/或其它指令及/或数据由计算机系统1200存取。这些方式、手段或其它方法可包含(例如)可去除存储单元1222及接口1220。可去除存储单元1222及接口1220的实例可包含程序盒及盒式接口(例如视频游戏装置中所见的程序盒及盒式接口)、可去除存储器芯片(例如EPROM或PROM)及相关联插口、记忆棒及USB端口、记忆卡及相关联记忆卡槽及/或任何其它可去除存储单元及相关联接口。在一些实施例中，副存储器1210、可去除存储单元1218及/或可去除存储单元1222可包含上文相对于图11的方法1100所描述的操作的一或多者。
计算机系统1200可进一步包含通信或网络接口1224。通信接口1224使计算机系统1200能够与远程装置、远程网络、远程物理等等(由元件符号1228个别及共同指称)的任何组合通信及交互。例如，通信接口1224可允许计算机系统1200经由通信路径1226(其可为有线及/或无线的且可包含LAN、WAN、因特网等等的任何组合)来与远程装置1228通信。控制逻辑及/或数据可经由通信路径1226来发射到计算机系统1200及从计算机系统1200发射。
可以各种配置及架构实施先前实施例中的操作。因此，可在硬件、软件或两者中执行先前实施例(例如图11的方法1100)中的一些或所有操作。在一些实施例中，包括有形计算机可用或可读媒体(其上存储有控制逻辑(软件))的有形设备或制品在本文中还指称计算机程序产品或程序存储装置。此包含(但不限于)计算机系统1200、主存储器1208、副存储器1210及可去除存储单元1218及1222以及体现上述的任何组合的有形制品。此控制逻辑在由一或多个数据处理装置(例如计算机系统1200)执行时引起这些数据处理装置如本文所描述般操作。在一些实施例中，计算机系统1200经安装有用于执行制造光罩及电路的操作的软件，如图11的方法1100中所绘示(下文将描述)。在一些实施例中，计算机系统1200包含用于光罩制造及电路制造的硬件/设备。例如，硬件/设备可连接到计算机系统1200的元件1228((若干)远程装置、(若干)网络、(若干)物理)或可为所述元件的部分。
根据本揭露的各种实施例提供形成屏蔽MIM电容器结构以提供用于半导体装置中的EM发射的EM屏蔽的机制。在一些实施例中，屏蔽MIM电容器可缓解电力线电流涟波或使电路结构(例如中介层结构)的电路组件与另一组件解耦。屏蔽MIM电容器包含可充当法拉第屏蔽的平行导电板以使装置及结构屏蔽EM发射源且防止其它电路组件(例如形成于另一裸片上的装置或耦合到中介层结构的其它组件)的EM干扰。无需使用额外掩模层，屏蔽MIM电容器结构可并入到电力/接地供应器的解耦电容器中以消除路由损失且最小化装置占用面积。根据本揭露的一些实施例，屏蔽MIM电容器结构尤其提供以下益处：(i)通过将屏蔽MIM电容器战略性地放置于金属层之间以充当屏蔽电容器、解耦电容器或两者来改进电力、性能、面积(PPA)设计；(ii)在无需额外掩模的情况下与当前布局设计及过程流程相容；及(iii)针对上/下金属化层的垂直方向上及针对相邻结构的水平方向上的多重EM屏蔽保护。
在一些实施例中，一种半导体中介层装置包含衬底及形成于所述衬底上的第一金属化层。第一介电层形成于所述第一金属化层上且第二金属化层形成于所述衬底上。第一导线形成于所述第一金属化层中且第二导线及第三导线形成于所述第二金属化层中。MIM电容器形成于所述第一介电层中及所述第一导线上。所述MIM电容器包含：(i)顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；(ii)底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及(iii)第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
在一些实施例中，一种半导体中介层装置包含衬底及形成于所述衬底上的第一金属化层。所述半导体中介层装置还包含形成于所述第一金属化层上的第一介电层及形成于所述衬底上的第二金属化层。第一导线形成于所述第一金属化层中且第二导线、第三导线及第四导线形成于所述第二金属化层中。所述第三导线介于所述第二导线与所述第四导线之间。所述半导体中介层装置还包含形成于所述第一介电层中及所述第一导线上的MIM电容器。所述MIM电容器包含：(i)顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；(ii)底部电容器电极，其位于所述第一介电层中及所述第一导线上方，所述底部电容器电极电耦合到所述第四导线；及(iii)第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
在一些实施例中，一种形成半导体结构的方法包含：提供衬底及使第一导线形成于所述衬底上的第一金属化层中。所述方法还包含：将第一介电层沉积于所述第一金属化层上及使金属-绝缘层-金属(MIM)电容器形成于所述第一介电层中及所述第一导线上。形成所述MIM电容器包含：(i)将第一电容器电极及第二电容器电极沉积于所述第一介电层中及所述第一导线上方；(ii)将第二介电层沉积于所述第一电容器电极与所述第二电容器电极之间；(iii)将所述第一电容器电极电耦合到接地电压电平；及(iv)将所述第二电容器电极电耦合到电浮动电平或所述接地电压电平。所述方法进一步包含：使第二导线形成于所述第一介电层上及第二金属化层中。
应了解，本揭露的[实施方式]而非[中文]打算用于解译权利要求书。本揭露的[中文]可阐述涵盖的一或多个(但非所有)示范性实施例且因此不打算限制随附权利要求书。
上文概述了若干实施例的特征，使得所属领域的技术人员可优选理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施相同目的及/或达成本文所引入的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员还应认识到，这些等效构造不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、取代及更改。
符号说明
100 中介层结构
102 衬底
108 贯穿硅通路(TSV)
110 互连结构
112 接触垫
114 重布层(RDL)
122a 绝缘材料层
122b 绝缘材料层
122c 绝缘材料层
122d 绝缘材料层
124 凸块
126 凸块
160a 导线
160b 导线
160c 导线
160d 导线
164 通路
165 通路
166 通路/球下金属化(UBM)结构
180 屏蔽金属-绝缘层-金属(MIM)电容器结构
200 中介层结构
240 通路
241 通路
250 导线
251 导线
260 导线
261 导线
270 通路
271 通路
280 屏蔽MIM电容器结构
281 顶部电容器电极
282 底部电容器电极
283 介电层
300 屏蔽MIM电容器
302 屏蔽MIM电容器
351 导线
360 导线
361 导线
380 屏蔽MIM电容器结构
400 半导体结构
402 半导体结构
440 通路
441 通路
451 导线
460 导线/导电层
461 导线
462 导线/导电层
480 屏蔽MIM电容器结构
481 顶部电容器电极
482 底部电容器电极
483 介电层
500 半导体结构
540 通路
541 通路
542 通路
551 导线
552 导线
553 导线
560 导线
561 导线
562 导线
563 导线
580 屏蔽MIM电容器结构
581 顶部电容器电极
582 底部电容器电极
583 介电层
600 半导体结构
640 通路
641 通路
642 通路
643 通路
651 导线
652 导线
653 导线
660 导线
661 导线
662 导线
663 导线
664 导线
680 屏蔽MIM电容器结构
681 顶部电容器电极
682 底部电容器电极
683 介电层
700 半导体结构
702 半导体结构
740 通路
741 通路
742 通路
743 通路
744 通路
745 通路
746 通路
751 导线
753 导线
760 导线
761 导线
762 导线/电力线
763 导线/电力线
765 导线
766 导线
767 导线
768 导线
769 导线
780 第一屏蔽MIM电容器结构
781 顶部电容器电极
782 底部电容器电极
783 介电层
784 第二屏蔽MIM电容器结构
785 底部电容器电极
787 介电层
790 第一屏蔽MIM电容器结构
791 顶部电容器电极
792 底部电容器电极
793 介电层
794 第二屏蔽MIM电容器结构
795 介电层
796 底部电容器电极
798 第三屏蔽MIM电容器结构
799 底部电容器电极
800 半导体结构
810 第一屏蔽MIM电容器结构
811 顶部电容器电极
812 底部电容器电极
813 介电层
820 第二屏蔽MIM电容器结构
821 顶部电容器电极
822 底部电容器电极
823 介电层
830 第三屏蔽MIM电容器结构
831 顶部电容器电极
832 底部电容器电极
833 介电层
840 通路
841 通路
842 通路
843 通路
851 导线
852 导线
860 导线
861 导线
862 导线
863 导线
865 导线
900 半导体结构
902 半导体结构
910 第一屏蔽MIM电容器结构
912 共同底部电容器电极
920 第二屏蔽MIM电容器结构
940 通路
941 通路
942 通路
943 通路
951 导线
952 导线
953 导线
954 导线
960 导线
961 导线
962 导线
963 导线
964 导线
965 导线
1000 方法
1002 操作
1004 操作
1006 操作
1008 操作
1010 操作
1100 方法
1101 操作
1102 操作
1103 操作
1200 计算机系统
1202 输入/输出接口
1203 输入/输出装置
1204 处理器
1206 通信基础设施/总线
1208 主存储器
1210 副存储装置/存储器
1212 硬盘机
1214 可去除存储装置/磁盘机
1218 可去除存储单元
1220 接口
1222 可去除存储单元
1224 通信接口/网络接口
1226 通信路径
1228 远程装置、远程网络、远程物理等等
C1 第一电容器
C2 第一电容器
d1 距离
d2 距离
L1 长度
W1 宽度

Claims (1)

1.一种半导体中介层装置，其包括：
衬底；
第一金属化层，其形成于所述衬底上；
第一介电层，其形成于所述第一金属化层上；
第二金属化层，其形成于所述第一金属化层及所述衬底上；
第一导线，其形成于所述第一金属化层中；
第二导线及第三导线，其形成于所述第二金属化层中；及
金属-绝缘层-金属MIM电容器，其形成于所述第一介电层中及所述第一导线上，所述MIM电容器包括：
顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；
底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及
第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
CN201910521121.3A 2018-07-16 2019-06-17 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法 Pending CN110729275A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862698730P 2018-07-16 2018-07-16
US62/698,730 2018-07-16
US16/043,355 2018-07-24
US16/043,355 US10665550B2 (en) 2018-07-16 2018-07-24 Electromagnetic shielding metal-insulator-metal capacitor structure

Publications (1)

Publication Number Publication Date
CN110729275A true CN110729275A (zh) 2020-01-24

Family

ID=69139316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910521121.3A Pending CN110729275A (zh) 2018-07-16 2019-06-17 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法

Country Status (3)

Country Link
US (3) US10665550B2 (zh)
CN (1) CN110729275A (zh)
TW (1) TW202006957A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053857A (zh) * 2020-03-26 2021-06-29 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN116632001A (zh) * 2023-07-24 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923101B2 (en) * 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11688680B2 (en) * 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
KR20220098458A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 반도체 패키지
US11515247B2 (en) * 2021-01-14 2022-11-29 Qualcomm Incorporated Capacitance fine tuning by fin capacitor design
CN115226303A (zh) * 2021-04-16 2022-10-21 庆鼎精密电子（淮安）有限公司 具有电磁屏蔽效果的封装结构的制造方法
KR20220159589A (ko) * 2021-05-26 2022-12-05 삼성전자주식회사 표준 셀을 포함하는 집적회로 칩
TWI832249B (zh) * 2021-06-11 2024-02-11 愛普科技股份有限公司 電容結構、半導體結構及其製造方法
US11626366B2 (en) * 2021-06-22 2023-04-11 Silicon Laboratories Inc. Shielding using layers with staggered trenches
US12112681B2 (en) * 2021-09-02 2024-10-08 Apple Inc. Electronic devices with displays and interposer structures
US11881450B2 (en) * 2021-10-25 2024-01-23 Advanced Micro Devices, Inc. High voltage tolerant capacitors
TWI828491B (zh) * 2022-12-23 2024-01-01 創意電子股份有限公司 中介層裝置及半導體封裝結構
CN116011390B (zh) * 2023-03-24 2023-06-20 飞腾信息技术有限公司 一种芯片布线设计方法、装置、存储介质及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US10483344B1 (en) * 2018-04-26 2019-11-19 International Business Machines Corporation Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053857A (zh) * 2020-03-26 2021-06-29 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN116632001A (zh) * 2023-07-24 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置
CN116632001B (zh) * 2023-07-24 2023-10-13 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置

Also Published As

Publication number Publication date
US20200020644A1 (en) 2020-01-16
US11088084B2 (en) 2021-08-10
US10665550B2 (en) 2020-05-26
US11694973B2 (en) 2023-07-04
US20210320072A1 (en) 2021-10-14
US20200258846A1 (en) 2020-08-13
TW202006957A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
US11088084B2 (en) Electromagnetic shielding metal-insulator-metal capacitor structure
US7381635B2 (en) Method and structure for reduction of soft error rates in integrated circuits
US8129267B2 (en) Alpha particle blocking wire structure and method fabricating same
US9299665B2 (en) Formation of alpha particle shields in chip packaging
US10312189B2 (en) Enhancing integrated circuit density with active atomic reservoir
KR102547557B1 (ko) 3차원 집적 회로를 위한 안테나 효과 보호 및 정전 방전 보호
US10224276B2 (en) Integrated circuit including wire structure, related method and design structure
CN112397484B (zh) 半导体封装器件及其形成方法
CN113178433A (zh) 三维集成电路封装件及其形成方法
US10950540B2 (en) Enhancing integrated circuit density with active atomic reservoir
US20150061156A1 (en) Pad solutions for reliable bonds
US20210143056A1 (en) Spacer-based conductor cut
CN109585413B (zh) 半导体结构及其形成方法及标准单元结构
US10121694B2 (en) Methods of manufacturing a semiconductor device
CN112310046B (zh) 半导体结构及其制造方法
US20240355672A1 (en) Redistribution layer and methods of fabrication thereof
US11469174B2 (en) Semiconductor device
US20240153897A1 (en) Semiconductor device with advanced pad structure and method for forming same
CN118486645A (zh) 半导体器件及其制造方法
CN118315332A (zh) 半导体结构及其形成方法和形成衬底通孔的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200124