CN114446961A - 中介板结构及其制造方法 - Google Patents

Abstract

本揭露提供一种中介板结构。所述中介板结构包含复数个中介板单元，其从上视角度是呈阵列排列。每个所述中介板单元包含第一区域及复数个第二区域。所述第一区域具有电容结构。每个所述第二区域不具有所述电容结构。所述第一区域是环绕所述第二区域。本揭露亦提供一种制造中介板结构的方法。

Description

中介板结构及其制造方法

技术领域

本揭露系有关于一种中介板结构及其制造方法，特别是所揭露的中介板结构具有复数个三维(3D)电容位于中段制程(middle-end-of-line，MOL/MEOL)结构当中。

背景技术

2.5D组装是一种用于在单个封装体中包含多个集成电路(IC)晶粒的封装技术。这种方法通常使用在对性能和低功耗有高度需求的应用。在2.5D组装的技术范畴中，IC晶粒的间的通讯是经由硅中介板或有机中介板所实现的。目前，奠基于对高性能应用的使用，以及对微型化和更高组件密度的需求持续增加，利用硅中介板的2.5D封装技术正在广泛发展当中。

发明内容

本揭露的一实施例是关于一种中介板结构。该中介板结构包含一衬底部分、一线路部分、一互连部分、一通孔及一电容结构。该线路部分是设置于该衬底部分上。该互连部分是设置于该线路部分上。该通孔穿透该衬底部分及该线路部分。该电容结构是嵌于该线路部分中。该互连部分包含一第一金属线路电性耦接于该电容结构。

本揭露的另一实施例是关于一种中介板结构。该中介板结构包含复数个中介板单元，其从一上视角度是呈阵列排列。每个这些中介板单元包含一第一区域及复数个第二区域。该第一区域具有一电容结构。每个这些第二区域不具有该电容结构。该第一区域是环绕该等第二区域。

本揭露的再一实施例是关于一种制造一中介板结构的方法。该方法包含步骤：形成一线路部分于一衬底部分的一前侧上；及于形成该线路部分期间，形成一电容结构于该线路部分中。且该电容结构是经由一动态随机存取存储器制程所形成。

附图说明

当结合附图阅读时，从下文详细描述最好地理解本发明实施例的方面。应注意，根据标准工业实践，各种结构不一定按比例绘制。事实上，为清楚论述，可任意地增大或减小各种结构的尺寸。

图1说明根据本揭露一些实施例的中介板结构的剖视图。

图2说明根据本揭露一些实施例的电容结构的剖视图。

图3说明根据本揭露一些实施例的电容结构的剖视图。

图4A说明根据本揭露一些实施例的电容单元以矩形阵列为排列的上视图。

图4B说明根据本揭露一些实施例的电容单元以六边形阵列为排列的上视图。

图5说明根据本揭露一些实施例的电容结构的剖视图。

图6说明根据本揭露一些实施例的电容结构的剖视图。

图7说明根据本揭露一些实施例的中介板结构的布局的上视图。

图8A说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图8B说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图9A说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图9B说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图9C说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图9D说明根据本揭露一些实施例的经封装中介板结构的剖视图。

图10A至图10I说明根据本揭露一些实施例在中介板结构中形成电容结构的剖视图。

图11A至图11H说明根据本揭露一些实施例形成经封装中介板结构的剖视图。

图12A至图12D说明根据本揭露一些实施例形成经封装中介板结构的剖视图。

具体实施方式

本申请案主张2020年10月30日申请的美国专利申请号第17/085,770号的优先权，该案的全部揭示内容以引用方式全部并入本揭露中。本申请案亦主张2021年6月11日申请的美国临时专利案第63/209,923号的优先权，该案的全部揭示内容以引用方式全部并入本揭露中。

以下揭露内容提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本揭露。当然，此等仅为实例且不旨在限制。举例而言，在下列描述中，第一构件形成于第二构件上方或第一构件形成于第二构件的上，可包含该第一构件及该第二构件直接接触的实施例，且亦可包含额外构件形成在该第一构件与该第二构件间的实施例，使得该第一构件及该第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复组件符号及/或字母。此重复出于简化及清楚的目的，且本身不代表所论述的各项实施例及/或组态间的关系。

此外，为便于描述，可在本揭露中使用诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”及类似者的空间相对术语来描述一个组件或构件与另一(些)组件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。该装置可以有其他定向(旋转90度或按其他定向)，同样可以相应地用来解释本揭露中使用的空间相对描述词。

如本揭露中使用诸如“第一”、“第二”及“第三”的术语描述各种组件、组件、区、层及/或区段，此等组件、组件、区、层及/或区段不应受此等术语限制。此等术语可仅用来区分一个组件、组件、区、层或区段与另一组件、组件、区、层或区段。除非由上下文清楚指示，否则诸如“第一”、“第二”及“第三”的术语当在本揭露中使用时并不暗示一序列或顺序。

图1展示了一中介板结构，其包含复数个3D电容嵌于中介板结构的一MOL/MOEL结构当中。如图所示，中介板结构10包含一衬底部分100，此衬底部分100具有一前侧100A以及相对于前侧100A的一背侧100B。中介板结构10进一步包含一线路部分102位于衬底部分100的前侧100A上。

在一些实施例中，衬底部分100是用以容置半导体装置组件的一半导体晶圆。在一些实施例中，衬底部分100是用以将寄生电阻和电感最小化的一绝缘衬底。在一些实施例中，衬底部分100是由硅或玻璃所构成。在一些实施例中，衬底部分100中包含主动或被动装置组件，举例而言，装置组件可包含存储器结构或功率调节器。

现有的电容结构可以被形成在中介板结构的衬底部分，其中于衬底部分100可形成复数个沟槽。每个沟槽(或所谓的深沟槽(deep trench))可具有介于约10微米至约30微米，或是介于约20微米至约30微米的深度。然而，沟槽的深度在一定程度上弱化了中介板结构的衬底部分的机械强度。另一方面，相较于材料为半导体的例子，在衬底部分是由绝缘材料所制成的情况中，形成深沟槽的经济效率会更低，从而并不具有吸引力。

因此，在本揭露的一个面向中，目的在于改变中介板结构10的衬底部分100的上方的层的结构，以解决现有的深沟槽电容结构所带来的问题，并且有效利用中介板结构10当中的空间。仍参考图1，线路部分102是位于衬底部分100的前侧100A上。线路部分102是在一半导体结构中形成一第一金属层(M1)“先前”所形成的结构；意即，线路部分102被称为中段制程(MOL/MEOL)结构，其是早于后段制程(back-end-of-line(BEOL))结构所形成。在一些实施例中，线路部分102是由介电材料制成，其可被称为金属前介电质(pre-metaldielectric，PMD)。换句话说，线路部分102可以透过诸如基本材料的选择、金属的选择等多种制程参数的不同，而被与位于下方的衬底部分100及位于其上方的BEOL结构区分开来。举例而言，线路部分102的材料可为低k介电材料，即其介电常数相较于二氧化硅来得较小；类似地，在线路部分102当中用以作电连接的金属通常是钨，而BEOL结构中通常使用的金属则是铜。这些是区分中介板结构10当中的堆迭层的几种示例性方法，但本揭露的实施例并不限于此等例示。

在一些实施例中，复数个电容结构106是嵌于线路部分102中。在一些实施例中，电容结构106可为3D的金属-绝缘层-金属(MIM)电容，这种非平面的结构可以用于增加有效的MIM面积和相应的电容密度。在一些实施例中，本揭露的电容结构可具有非常高的密度，例如高于约1微法拉/平方毫米(μF/mm2)。在一些实施例中，3D电容可为圆柱电容。

如图2所示，在一些实施例中，每个电容结构包含一金属底板108、一金属顶板110位于金属底板108上，以及复数个电容单元112形成于金属底板108及金属顶板110间。在一些实施例中，金属底板108及金属顶板110间的一间距D1是介于约1微米至约2微米，这个间距D1比前述形成于衬底部分100的深沟槽中的主动或被动装置组件示例要薄得多。

电容单元112的配置可为具有一冠型(crown-type)电容结构或一凹型(concave-type)电容结构。如图2所示，在每个电容单元112是形成冠型的实施例中，电容单元112包含一第一导电膜114及一第二导电膜116堆迭于金属底板108及金属顶板110间。在一些实施例中，第一导电膜114包含一第一部分114A连接至金属底板108，以及一第二部分114B连接至第一部分114A并且自金属底板108向金属顶板110延伸。在一些实施例中，第二导电膜116是经设置而相邻于第一导电膜114并且连接金属顶板110，以及自金属顶板110向金属底板108延伸。在一些实施例中，第二导电膜116是垂直地与第一导电膜114的第二部分114B交错。举例而言，如剖视图所示，第二导电膜116是被设置而相邻于一容置空间104的内侧及外侧。此容置空间104是被第一导电膜114所环绕。

此外，电容单元112还包含一第一绝缘膜128，其用以隔离第一导电膜114及第二导电膜116。换句话说，电容结构106的MIM特征是由堆迭第一导电膜114、第一绝缘膜128及第二导电膜116所实现。如图2所示，在一些实施例中，一第二绝缘膜130可选择性地被用于填充第二导电膜116及金属顶板110间的空间。在一些实施例中，第一绝缘膜128及第二绝缘膜130是由高k介电材料所构成。举例而言，高k介电材料可包含镧(La)、铪(Hf)和锆(Zr)等金属的氧化物中的至少一种。

如图3所示，在其他实施例中，电容单元112是形成为凹型，此电容单元112亦包含第一导电膜114及第二导电膜116堆迭于金属底板108及金属顶板110间。在该等实施例中，第二导电膜116是经形成而相邻于第一导电膜114及连接金属顶板110，且自金属顶板110向金属底板108延伸。相较于图2所示的冠型，图3所示实施例的第二导电膜116在每个凹型电容单元112中，是被第一导电膜114的第二部分114B所横向环绕，而不是完全地与被第一导电膜114环绕的容置空间104的内侧及外侧相邻。

图4A、4B是依据本揭露一些实施例的复数个电容单元112(凹型)的上视图。如图4A所示，在一些实施例中，复数个电容单元112可在电容的金属板(即前揭图2、3所示的金属底板108及金属顶板110)间被排列为从上视角度呈现矩形阵列。或者，在其他实施例中，如图4B所示，电容单元112可在电容的金属板间被排列为从上视角度呈现六边形阵列。一般来说，六边形阵列排列可以提供一更高密度的电容单元112群集。本揭露的电容单元112的排列不限于图4A、4B的实施例，因为电容器单元112可视需要而被排列为任何的对称形状。

如前揭图1至图3所示的实施例，嵌于线路部分102中的电容结构106在金属底板108及金属顶板110上，并不具有直接接触金属底板108及金属顶板110的金属接触(metalcontact)。在另将中介板结构10提供给下游制造商进一步加工的情况下，例如，在线路部分102上形成一互连部分(这将在后面讨论)，那么此时要将金属接触完美地落于金属底板108和金属顶板110的表面上，实则存在一定的难度。

详言的，参考图5所示的实施例，中介板结构10可进一步包含一第一金属接触118及一第二金属接触120。第一金属接触118是直接落于金属顶板110的顶面，且第二金属接触120是直接落于金属底板108不被金属顶板110覆盖的一非覆盖区域122。在该实施例中，第一金属接触118及第二金属接触120的垂直长度不同。

金属底板108和金属顶板110与线路部分102顶面间的距差(即间距D2、D3间的差异)，可能导致第一和第二金属接触118、120的落位(landing)相对复杂。尤其是先前提及的下游制造商必须精确地定位出金属底板108不被金属顶板110覆盖的非覆盖区域122，而此非覆盖区域122的面积是远小于顶部金属板110的顶面的面积，因此，定位操作可能会失败，且金属接触可能会发生不想要的偏移。

因此，在其他实施例中，本揭露所提供的中介板结构10可进一步包含复数个电容电极结构124位于金属底板108及金属顶板110上。如图6所示，中介板结构10可包含一第一电容电极结构124A接触金属底板108的非覆盖区域122，及一第二电容电极结构124B接触金属顶板110的顶面。在该等实施例中，第一电容电极结构124A及第二电容电极结构124B可提供一共面接触表面126于电容结构106上，用于让金属接触能够接触及落位。意即，在该等实施例中，第一金属接触118及第二金属接触120的垂直长度是实质相同。在一些实施例中，每个第一电容电极结构124A或每个第二电容电极结构124B包含由一电容接触及一电容垫片所构成的一组合。在一些实施例中，第一电容电极结构124A的高度是大于第二电容电极结构124B的高度。

另一方面，第一电容电极结构124A可具有一顶面积大于金属底板108的非覆盖区域122的面积，因此相较于落位在非覆盖区域122，第一金属接触118可以更容易地落位于第一电容电极结构124A，并且提高产品的良率。

在一些实施中，除了电容结构106，中介板结构10可进一步于线路部分102当中包含一存储器结构，因为电容结构106及存储器结构都可经由一兼容的动态随机存取存储器(DRAM)制程所形成，这意味着电容结构106及存储器结构可以采用兼容于通用的DRAM制造程序的半导体制程而形成，从而可以实现高密度、厚度薄化及低成本等目的。在通用的DRAM半导体制程技术中，无需利用形成于硅衬底表面下的结构(如深沟槽电容)，就可以形成电容，并且也非常适合于减少电容装置的垂直尺寸。另外，透过导入通用的DRAM半导体制程技术，制程研发成本也可以减少。形成于线路部分102当中的存储器结构可用于作为被设置于中介板结构10上方的晶粒的缓存。

图7是根据本揭露一些实施例的中介板结构10的布局的上视图。在如图7所示的实施例中，中介板结构10包含复数个中介板单元20该等中介板单元20于一上视图中是阵列排列。每个中介板单元20包含一第一区域202及复数个第二区域204。在一些实施例中，第一区域202可于一上视图中具有一网格(mesh)特征，因为该等第二区域204的形状是实质上相同。第二区域204是被排为阵列，或是以一个周期性的方式分布于中介板单元20当中。在一些实施中，第一区域202是环绕每一个第二区域204。在一些实施例中，中介板结构10是以一种承载有多个如图7所示的中介板单元20的半导体晶圆的形式存在。

中介板单元20的第一区域202是用于容置电容结构106，而每个第二区域204则是被保留用于在其中形成通孔(through via)，例如硅通孔(through silicon via，TSV)。意即，每个第二区域204是用于容置穿透中介板结构的一通孔。由于仅有部分区域(即第二区域204)被保留用于形成TSV，因此中介板单元20的其余部分可填充3D电容，以有效利用中介板单元20的线路部分102(即MOL/MOEL结构)的空间。在一些实施例中，电容结构106可于一上视角度覆盖超过一半的中介板结构10。在一些实施例中，第一区域202于中介板单元20其中的一者的一面积比例是超过50％。在一些实施例中，第一区域202于中介板单元20其中的一者的一面积比例是介于约50％至约80％。

在一些实施例中，相邻的第二区域204间的一节距P是小于约100微米。在一些实施例中，中介板单元20其中的一者的一侧边的一长度L是介于约0.5毫米至1毫米。此外，如图7所示，相邻的中介板单元20是被切割道206所隔开。切割道206容许任意数量的中介板单元20经由沿着合适的切割道206切割而被分为不同群组，举例而言，2乘2的中介板单元20可经由切割而被用于与第一种类型的半导体晶粒或晶粒堆迭键合，4乘4的中介板单元20可经由切割而被用于与第二种类型的半导体晶粒或晶粒堆迭键合。中介板单元20的阵列排列可提供模块化的产品几何形状，以适用于各种类型的中介板应用。切割道206的宽度是足以让中介板结构被切割为多个区块单元，每个区块单元包含一或多个中介板单元20。单个区块单元当中的多个中介板单元20可被排列为一排或是一阵列，区块单元的尺寸是取决于单个区块单元上将会键合的IC晶粒的尺寸和数量。换句话说，因为中介板结构的尺寸是与2.5D封装技术的目的高度相关，因此IC封装业者可灵活地使用本揭露的中介板结构10，以将中介板结构10切割为能够符合其IC封装需求的理想尺寸。

参考图8A，在中介板结构是已被应用在经封装技术处理后的半导体结构的情形中，中介板结构30可包含一互连部分300于线路部分102上。借此，电容结构106于剖视角度是位于中介板结构30的衬底部分100及互连部分300间。通常，互连部分300是用以与中介板结构30上的一或多个半导体晶粒80键合，而衬底部分100则是用以与中介板结构30下的一封装衬底90键合。中介板结构30上的半导体晶粒80具有一临界尺寸小于中介板结构30的一临界尺寸。在一些实施例中，互连部分300被称为MOL/MEOL结构上的BEOL结构，因此互连部分300包含一第一金属层302，其与线路部分102的顶面直接接触。在互连部分300中，除了第一金属层(M1)302外，还可包含更多个金属阶层，例如M2、M3等。这些金属阶层或金属层可经由金属通孔而被电性耦接，且最上方的金属层可提供用以与待封装芯片/晶粒连接的键合点位。以一种方式来说，在一些实施例中，互连部分300内形成有复数条金属线路，其中每条金属线路可以由金属通孔及一或多个金属层(即M1、M2、M3等)所构成，并且金属线路的布置可以用于决定半导体晶粒80和封装衬底90间的连接。

另外，如图8A所示，中介板结构30可包含一或多个通孔304，或是称为硅通孔(TSV)，其穿透衬底部分100及线路部分102以电性耦接半导体晶粒80及封装衬底90。TSV304及电容结构106是在线路部分102当中交错设置。如先前在图7所展示及与说明的，每个第二区域204是被保留以在其中形成TSV，因此嵌于线路部分102当中的电容结构106并不会干扰中介板结构30中的线路布置。

仍参考图8A，第一金属层302不仅是电性耦接于TSV 304，其也电性耦接于电容结构106。在一些实施例中，电容结构106可分别经由金属顶板110及金属底板108上的第一金属接触118及第二金属接触120(可见图5所示的标记)而电性耦接于第一金属层302。在图8A所示的实施例中，第一金属接触118及第二金属接触120的垂直长度不同，因为在线路部分102当中并没有预先形成电容电极结构以为第一金属接触118及第二金属接触120提供一平坦的接触表面。

相较下，参考图8B所示的另一些实施例，电容电极结构124是形成于线路部分102中，以降低第一金属接触118及第二金属接触120落于电容结构106上的难度。电容电极结构124的细节可参考前揭于图6的说明，为简洁起见而在此省略，不再赘述。

如图8A、8B所示，互连部分300可经由一第一导电端子306而被电性连接至中介板结构30上的半导体晶粒80。第一导电端子306可包含复数个导电柱(例如铜柱)或其他合适的凸块连接形式，其中第一导电端子306可被合适的保护或钝化材料(未示于图中)所环绕。在其他实施例中，一混合键合(hybrid bonding)结构可被实施以电性连接互连部分300及半导体晶粒80。在中介板结构30相对的表面，一第二导电端子308可被实施在封装衬底90及中介板结构30的衬底部分100间。在一些实施例中，第二导电端子308可包含C4凸块、焊锡球或类似的结构等。在一些实施例中，半导体晶粒80可包含是统单芯片(system on a chip，SOC)、高带宽存储器(high bandwidth memory，HBM)、逻辑晶粒、存储器晶粒、图形处理单元(GPU)、中央处理单元(CPU)或类似的组件等。在一些实施例中，半导体晶粒80可被小芯片(chiplet)所替代。在一些实施例中，半导体晶粒80的一互连部分(未示于图中)具有一线路尺寸小于中介板结构30的互连部分300的一线路尺寸。

如图9A所示，在一些实施例中，互连部分300包含一第一金属线路316。第一金属线路316包含一部分的第一金属层302，且第一金属线路316是电性耦接于电容结构106。在一些实施例中，第一金属线路316是设置于TSV 304上，且第一金属线路316是电性耦接于TSV304及电容结构106。

在一些实施例中，一第一半导体晶粒81及一第二半导体晶粒82可被键合于中介板结构30上。在一些实施例中，第一半导体结构81是与第二半导体晶粒82相同。在其他实施例中，第一半导体结构81是与第二半导体晶粒82不同。第一半导体晶粒81可经由互连部分300而与第二半导体晶粒82电性耦接。如图9A所示，在一些实施例中，互连部分300包含一第二金属线路318位于互连部分300中，且第二金属线路318是电性连接于第一半导体晶粒81及第二半导体晶粒82。在一些实施例中，部分的第二金属线路318可包含第一金属层302的一部分，例如图中所示的第二金属线路318b。在其他的例子中，一些第二金属线路318a可完全位于第一金属线路302上。在一些实施例中，第二金属线路318是断接于第一金属线路316或TSV 304。换句话说，第二金属线路318是用于在第一半导体晶粒81及第二半导体晶粒82间传输电信号，无须绕道至TSV 304或电容结构106。如图9A所示，线路部分102位于第二金属线路318正下方的部分是不具有电容结构106。第二金属线路318及电容结构106的交错排列，可减少下层中的电容结构106对第二金属线路318当中的信号所造成的干扰。然而，这并非对于实施例的限制，当下层中的电容结构106对第二金属线路318当中的信号的干扰要求相对宽松时，线路部分102中的电容结构106也可形成于第二金属线路318的正下方。

如图9B所示，在一些实施例中，TSV 304可穿透衬底部分100、线路部分102及互连部分300，且TSV 304是断接于第一金属线路316及第二金属线路318。在该等实施例中，是在将互连部分300形成于线路部分102上后，方才形成TSV 304。第一金属线路316、第二金属线路318及TSV 304等三者的顶面皆是对齐于互连部分300的顶面。另外，在该等实施例中，第一金属层302并不位于TSV 304上，因此TSV 304是断接于第一金属层302。

图9A、图9B是用于展示关于各种专以传输信号为目的而设计的金属线路，以及可供高速信号传输而与其他线路断接的延伸型通孔的特征。在一些实施例中，如图9C、图9D所示，搭配有电容电极结构124的电容结构106可被应用于在前揭图9A、图9B所示的架构当中。搭配有电容电极结构124的电容结构106的详细描述可参考在前揭图6及图8B所说明的内容，为简洁起见而在此省略，不再赘述。

在制造如图1所示的中介板结构10时，尤其是关于在线路部分102中形成电容结构106的操作，可参考图10A至10I的揭示。如图10A所示，一半导体衬底或一玻璃衬底可被接收作为衬底部分100，且衬底部分100的前侧100A是被一第一PMD层400所覆盖，且金属底板108是形成于第一PMD层400上。第一PMD层400可包含低k介电材料。

如图10B所示，复数个金属基底可经由沉积和图案化操作而被形成于金属底板108的顶面上。这些金属基底是等同于先前于图6所示的第一导电膜114的第一部份114A。第一部分114A可垫高后续形成的第一导电膜114的第二部分114B，以将第二部分114B与金属底板108间隔开来，且因此第一导电膜114的第二部分114B的底部可于横向对齐于后续形成的第二导电膜116的底部。

参考图10C，一第一氮化物膜402、一第二PMD层404及一第二氮化物膜406是接续地形成于金属底板108上。第二氮化物膜406的形成是用以避免冠型电容结构在后续的操作中倒落。接着，参考图10D，第一氮化物膜402、第二PMD层404及第二氮化物膜406的堆迭是经图案化而形成一开口408，且第一部份114A的顶面是因此而暴露。然后，参考图10E，一导电层410是形成于第二氮化物膜406上，并覆盖开口408的轮廓。导电层410是用以形成第一导电膜114的第二部分114B。

参考图10F，导电层410是被图案化以移除导电层410的顶部的一部分。此操作中的图案是可决定电容结构的类型。举例而言，图10F所示的实施例可被用以形成冠型的电容结构106，因为在导电层410的垂直部分间具有经蚀刻而形成的一开口414；然而在其他实施例中，基于在导电层410的垂直部分间仍有少部分的第二PMD层404并未被移除，因此在没有开口414的情况下，可形成凹型的电容结构106。本揭露是使用形成冠型的电容结构106的实施例为例示。实际上，其它形成凹型的电容结构106的操作是实质上相同于形成冠型的电容结构106，为简洁起见而在此省略，不再赘述。

接着，如图10G所示，一绝缘膜416是形成于导电层410上。绝缘膜416可包含高k介电材料，例如镧、铪和锆等金属的氧化物。参考图10H，另一导电层412是形成于绝缘膜416上。导电层412是实质相同于第二导电膜416，其是相邻于第一导电膜114以及与金属顶板110相连接，并且自金属顶板110向金属底板108延伸。因此，透过接续地堆迭导电层410、绝缘膜416及导电层412，并且实施一平坦化操作后，即可如图10I所示的例示而达成一MIM电容结构。

在一些实施例中，于使用PMD材料覆盖电容结构106以将电容结构106嵌于线路部分102中的操作前，复数个电容电极结构124可被形成于电容结构106上，用以供后续操作当中所形成的金属接触能够落于其上。在其他不具有电容电极结构的实施例中，PMD材料可形成于电容结构106上，以将电容结构106嵌于线路部分102当中。

在制造如前揭图8A、图8B、图9A及图9C所示与半导体晶粒80(或第一及第二半导体晶粒81、82)及封装衬底90封装的中介板结构30时，其操作可参考图11A至11H所揭示的实施例。如图11A至11C所示，中介板结构30是在将线路部分102形成于衬底部分100的前侧100A上后被接收，且电容结构106是在形成线路部分102的过程中被形成于线路部分102当中。一光阻层50可被设置于线路部分102上。透过实施一TSV蚀刻操作，一沟槽502可被形成。如图所示，沟槽502穿透线路部分102并且向衬底部分100延伸。沟槽502的位置绕过电容结构106，使得后续形成的通孔并不会与电容结构106相重迭。沟槽502可接着经由一通孔填充操作而被填充。在一些实施例中，一氧化物垫504可在将诸如铜等导电材料形填充于沟槽502中前，形成于沟槽502内。TSV 304的一底端将待衬底部分100被从其背侧100B为抛光或研磨操作而导致衬底部分100变薄后，才会暴露出。

在经过通孔填充操作后，一化学机械研磨操作可被实施于线路部分102的顶面，以在线路部分102上形成互连部分300前先形成一平坦面。另外，由于嵌于线路部分102当中的电容结构106也必须被电性连接，因此可以透过实施至少一通孔蚀刻操作和一通孔填充操作，以在电容结构106上形成第一金属接触118及第二金属接触120。前述的化学机械研磨操作可在TSV 304、第一金属接触118及第二金属接触120形成后实施。

参考图11D，互连部分300是接续地形成在线路部分102上。互连部分300的形成可包含经由BEOL制程所形成的复数个金属层间介电质层(interlayer dielectric(ILD)layer)、金属层及金属通孔(metal via)。互连部分300中的第一金属层302可以经由BEOL制程而被电性耦接至TSV 304及电容结构106。

接着，参考图11E，可以在互连部分300的顶面实施一凸块(bumping)操作以形成第一导电端子306。在一些实施例中，第一导电端子306可包含复数个导电柱(例如铜柱)，或是其它适合的凸块连接结构形式。在一些实施例中，第一导电端子306进一步包含一凸块下金属(under bump metallization，UBM)310位于凸块连接结构下。透过利用第一导电端子306，TSV 304及电容结构106都被并入到延伸至中介板结构30的前侧30A的导电路径当中。TSV 304及电容结构106可在接下来的封装操作中，被电性连接至半导体晶粒80。

如图11F所示，在将半导体晶粒80键合至中介板结构30前，可实施一TSV显露操作，从而让衬底部分100自其背侧100B被薄化而TSV 304的一端304a。随后，如图11G所示，可在衬底部分100的被侧100B实施一回焊(reflow)操作，以形成诸如C4凸块312等第二导电端子。在此实施例中，C4凸块312是与设置在衬底部分100的背侧100B的另一UBM 314相接触。

接着，如图11H所示，可实施一2.5D组装操作以将半导体晶粒80键合至中介板结构30的前侧30A，以及将封装衬底90键合至中介板结构30的一背侧30B(等同于衬底部分100的背侧100B)。封装衬底90可进一步包含位于其背侧90B的复数个焊球901。

在其他实施例中，如前揭图6所示的中介板结构10，其包含与金属底板108的非覆盖区域122相接触的第一电容电极结构124A，及与金属顶板110的顶面相接触的第二电容电极结构124B，而该中介板结构10与半导体晶粒80及封装衬底90进行封装的制造方法，是大致等同于前揭图11A至图11H所示的步骤。

在TSV 304穿透衬底部分100、线路部分102及互连部分300的实施例当中(即前揭于图9B及图9D的实施例)，用以形成TSV 304的通孔蚀刻操作及通孔填充操作，可在形成互连部分300后实施。

如图12A至12D所示，在电容结构106具有第一电容电极结构124A及第二电容电极结构124B位于其上的情况中，通孔蚀刻操作及通孔填充操作仍可实施，以在电容结构106上形成第一金属接触118及第二金属接触120；而此些操作本身较为容易，因为第一电容电极结构124A及第二电容电极结构124B可提供共面接触表面126于电容结构106上，用以让金属接触能够触及，且第一电容电极结构124A可提供一较大的顶面积而让第一金属接触118的落位较为容易，从而提高产品的良率。在制造中介板结构的方法中，其他关于将中介板结构与半导体晶粒80及封装衬底90为封装的步骤是与前揭图11A至11H所示的实施例相同，为简洁起见而在此省略，不再赘述。

简单来说，本揭露提供一种在MOL/MOEL结构中具有3D电容的中介板结构。透过有效利用中介板结构的空间，大量的电容能被添加到2.5D封装结构中。此外，与将电容添加至2.5D封装结构的其他空间当中相比，中介板结构当中的MOL/MOEL结构是非常靠近经封装的半导体晶粒，例如SOC，因此这些电容可以更有效地将寄生电阻和电感最小化。

在一个例示性态样中，本揭露提供一种中介板结构。该中介板结构包含一衬底部分、一线路部分、一互连部分、一通孔及一电容结构。该线路部分是设置于该衬底部分上。该互连部分是设置于该线路部分上。该通孔穿透该衬底部分及该线路部分。该电容结构是嵌于该线路部分中。该互连部分包含一第一金属线路电性耦接于该电容结构。

在另一个例示性态样中，本揭露提供一种中介板结构。该中介板结构包含复数个中介板单元，其从一上视角度是呈阵列排列。每个这些中介板单元包含一第一区域及复数个第二区域。该第一区域具有一电容结构。每个这些第二区域不具有该电容结构。该第一区域是环绕该等第二区域。

在再一个例示性态样中，本揭露提供一种制造一中介板结构的方法。该方法包含步骤：形成一线路部分于一衬底部分的一前侧上；及于形成该线路部分期间，形成一电容结构于该线路部分中。且该电容结构是经由一动态随机存取存储器制程所形成。

前述内容概述数项实施例的结构，使得熟习此项技术者可更佳地理解本揭露的态样。熟习此项技术者应了解，其等可容易地使用本揭露作为用于设计或修改其他制程及结构的一基础以实行本揭露中介绍的实施例的相同目的及/或达成相同优点。熟习此项技术者亦应了解，此等等效构造不背离本揭露的精神及范畴，且其等可在不背离本揭露的精神及范畴的情况下在本揭露中作出各种改变、置换及更改。

符号说明

10:中介板结构

100:衬底部分

100A:前侧

100B:背侧

102:线路部分

104:容置空间

106:电容结构

108:金属底板

110:金属顶板

112:电容单元

114:第一导电膜

114A:第一部分

114B:第二部分

116:第二导电膜

118:第一金属接触

120:第二金属接触

122:非覆盖区域

124:电容电极结构

124A:第一电容电极结构

124B:第二电容电极结构

126:共面接触表面

128:第一绝缘膜

130:第二绝缘膜

20:中介板单元

202:第一区域

204:第二区域

206:切割道

30:中介板结构

30A:前侧

30B:背侧

300:互连部分

302:第一金属层

304:通孔/TSV

306:第一导电端子

308:第二导电端子

310:UBM

312:C4凸块

314:UBM

316:第一金属线路

318:第二金属线路

318a:第二金属线路

318b:第二金属线路

400:第一PMD层

402:第一氮化物膜

404:第二PMD层

406:第二氮化物膜

408:开口

410:导电层

412:导电层

414:开口

416:绝缘膜

50:光阻层

502:沟槽

504:氧化物垫

80:半导体晶粒

81:第二半导体晶粒

82:第一半导体晶粒

90:封装衬底

90B:背侧

901:焊球

D1:间距

D2:间距

D3:间距

L:长度

P:节距

Claims (24)

1.一种中介板结构，其包含：

衬底部分；

线路部分，其位于所述衬底部分上；

互连部分，其位于所述线路部分上；

通孔，其穿透所述衬底部分及所述线路部分；及

电容结构，其嵌于所述线路部分中；

其中，所述互连部分包含第一金属线路电性耦接于所述电容结构。

2.如权利要求1所述的中介板结构，其中所述第一金属线路是设置于所述通孔上，且所述第一金属线路是电性耦接于所述通孔及所述电容结构。

3.如权利要求1所述的中介板结构，其中所述通孔穿透所述衬底部分、所述线路部分及所述互连部分，且所述通孔是断接于所述第一金属线路。

4.如权利要求1所述的中介板结构，其中所述互连部分是用以与第一半导体晶粒键合，且所述衬底部分是用以与封装衬底键合。

5.如权利要求4所述的中介板结构，其中所述互连部分是进一步用于与第二半导体晶粒键合，所述互连部分进一步包含第二金属线路电性连接于所述第一半导体晶粒及所述第二半导体晶粒。

6.如权利要求5所述的中介板结构，其中所述第二金属线路是断接于所述第一金属线路或所述通孔。

7.如权利要求1所述的中介板结构，其中所述衬底部分是由半导体或绝缘体所构成。

8.如权利要求1所述的中介板结构，其中所述电容结构包含：

一金属底板；

一金属顶板，其位于所述金属底板上；及

复数个电容单元，其位于所述金属底板及所述金属顶板间。

9.如权利要求8所述的中介板结构，其中每个所述电容单元包含：

第一导电膜，其包含：

第一部分，其连接所述金属底板；及

第二部分，其连接所述第一部分及自所述金属底板向所述金属顶板延伸；及

第二导电膜，其相邻于所述第一导电膜且连接所述金属顶板及自所述金属顶板向所述金属底板延伸；

其中，所述第二导电膜是垂直地与所述第一导电膜的所述第二部分交错。

10.如权利要求8所述的中介板结构，其进一步包含：

第一接触，其连接所述互连部分的第一金属层及所述金属顶板；及

第二接触，其连接所述第一金属层及所述金属底板；

其中，所述第一接触及所述第二接触的垂直长度是实质相同。

11.如权利要求8所述的中介板结构，其进一步包含：

第一接触，其连接所述互连部分的第一金属层及所述金属顶板；及

第二接触，其连接所述第一金属层及所述金属底板；

其中，所述第一接触及所述第二接触的垂直长度是不相同。

12.如权利要求8所述的中介板结构，其中所述金属底板及所述金属顶板间的间距是介于约1微米至约2微米。

13.如权利要求1所述的中介板结构，其进一步包含：

存储器结构，其位于所述线路部分内。

14.一种中介板结构，其包含：

复数个中介板单元，其从上视角度是呈阵列排列，每个所述中介板单元包含：

第一区域，其具有电容结构；及

复数个第二区域，每个所述第二区域不具有所述电容结构，所述第一区域是环绕所述第二区域。

15.如权利要求14所述的中介板结构，其中相邻的所述中介板单元是经切割道隔开。

16.如权利要求14所述的中介板结构，其中所述第一区域于所述中介板单元其中的一者的面积比例是介于约50％至约80％。

17.如权利要求14所述的中介板结构，其中相邻的所述第二区域间的节距是小于约100微米，及所述中介板单元其中的一者的侧边的长度是介于约0.5毫米至1毫米。

18.如权利要求14所述的中介板结构，其中每个所述中介板单元是用以容置穿透所述中介板结构的通孔。

19.如权利要求14所述的中介板结构，其中所述电容结构的高度是介于约1微米至约2微米，及所述电容结构从剖视角度是位于所述中介板结构的衬底部分及互连部分间。

20.一种制造中介板结构的方法，所述方法包含：

形成线路部分于衬底部分的前侧上；及

于形成所述线路部分期间，形成电容结构于所述线路部分中；

其中，所述电容结构是经由动态随机存取存储器制程所形成。

21.如权利要求20所述的方法，其进一步包含：

形成通孔穿透所述线路部分并延伸至所述衬底部分，其中所述通孔是不与所述电容结构重迭；

形成互连部分于所述线路部分上，其中所述互连部分的第一金属层是电性耦接于所述电容结构及所述通孔；及

自所述衬底部分的背侧薄化所述衬底部分，以暴露所述通孔的一端。

22.如权利要求20所述的方法，其中形成所述电容结构于所述线路部分中的步骤包含：

形成复数个电容电极结构耦接于所述电容结构；

其中所述电容电极结构包含共面顶面。

23.如权利要求22所述的方法，其进一步包含：

形成复数个金属接触自所述线路部分的顶面延伸，以连接所述电容电极结构；及

形成互连部分于所述线路部分上。

24.如权利要求20所述的方法，其中所述电容结构的高度是介于约1微米至约2微米。

Images