CN113035834B - 转接板及其制备方法 - Google Patents

转接板及其制备方法 Download PDF

Info

Publication number
CN113035834B
CN113035834B CN202110588078.XA CN202110588078A CN113035834B CN 113035834 B CN113035834 B CN 113035834B CN 202110588078 A CN202110588078 A CN 202110588078A CN 113035834 B CN113035834 B CN 113035834B
Authority
CN
China
Prior art keywords
signal transmission
transmission structure
radio frequency
frequency signal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110588078.XA
Other languages
English (en)
Other versions
CN113035834A (zh
Inventor
冯光建
马飞
黄雷
郭西
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110588078.XA priority Critical patent/CN113035834B/zh
Publication of CN113035834A publication Critical patent/CN113035834A/zh
Application granted granted Critical
Publication of CN113035834B publication Critical patent/CN113035834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构及第一射频信号传输结构，并在基底的第二面上制备与TSV柱电连接的第二重新布线结构及第二射频信号传输结构，且第二射频信号传输结构与第一射频信号传输结构对应设置，以通过第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径；从而本发明的转接板可形成具有不同信号传输路径的分区，以满足不同信号在转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。

Description

转接板及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种转接板及其制备方法。
背景技术
多层布线转接板是指在硅基材质上用RDL布线的方式进行多层结构的设置，其中RDL金属层与RDL金属层之间可采用PI或者氧化硅等绝缘层进行隔离，RDL金属布线可采用大马士革或者电镀方式的方式制作。其中，多层布线转接板最早是由前道工艺制作，如包括纳米级的铜大马士革工艺，以及IMD（In-Mold Decoration）的抛光工艺，这样做的好处是可以在基板上做出多层布线结构，且基板不会因为应力而变形。
多层布线可以解决信号的互联和集成问题，但是对于高频和中频信号的传递却有致命的缺陷，因为RDL金属层与RDL金属层之间的金属线是交错分布的，这样信号在传输时就会出现各种转折和损耗的问题，使得传递的信号与仿真结果差异较大。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种转接板及其制备方法，用于解决现有技术中高/中频信号在多层布线转接板中传输时出现的损耗的问题。
为实现上述目的及其他相关目的，本发明提供一种转接板的制备方法，包括以下步骤：
提供基底，于所述基底中形成TSV柱，所述TSV柱的第一端显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述TSV柱的第一端电连接；
于所述基底的第一面上形成第一射频信号传输结构，所述第一射频信号传输结构与所述TSV柱的第一端电连接；
减薄所述基底，在所述基底的第二面显露所述TSV柱的第二端；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构与所述TSV柱的第二端电连接；
于所述基底的第二面上形成第二射频信号传输结构，所述第二射频信号传输结构与所述TSV柱的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径。
可选地，形成的所述第一重新布线结构中具有显露所述TSV柱的第一端的第一凹槽；形成的所述第二重新布线结构中具有显露所述TSV柱的第二端的第二凹槽。
可选地，于所述第一凹槽中形成所述第一射频信号传输结构，所述第一射频信号传输结构与所述第一重新布线结构之间具有第一空腔，所述第一射频信号传输结构包括第一金属凸块及包覆所述第一金属凸块的第一钝化层；于所述第二凹槽中形成所述第二射频信号传输结构，所述第二射频信号传输结构与所述第二重新布线结构之间具有第二空腔，所述第二射频信号传输结构包括第二金属凸块及包覆所述第二金属凸块的第二钝化层。
可选地，包括刻蚀所述第一重新布线结构中的介质层，形成显露所述TSV柱的第一端的第一沟槽的步骤；包括刻蚀所述第二重新布线结构中的介质层，形成显露所述TSV柱的第二端的第二沟槽的步骤。
可选地，于所述第一沟槽中形成所述第一射频信号传输结构，所述第一射频信号传输结构包括第一金属柱；于所述第二沟槽中形成所述第二射频信号传输结构，所述第二射频信号传输结构包括第二金属柱。
可选地，形成的所述转接板为对称结构转接板。
本发明还提供一种转接板，所述转接板包括：
基底，所述基底中具有TSV柱，所述TSV柱贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，与所述TSV柱的第一端电连接；
第一射频信号传输结构，所述第一射频信号传输结构位于所述基底的第一面上，与所述TSV柱的第一端电连接；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，与所述TSV柱的第二端电连接；
第二射频信号传输结构，所述第二射频信号传输结构位于所述基底的第二面上，与所述TSV柱的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径。
可选地，所述第一射频信号传输结构包括第一金属凸块及包覆所述第一金属凸块的第一钝化层，且所述第一射频信号传输结构与所述第一重新布线结构之间具有第一空腔；所述第二射频信号传输结构包括第二金属凸块及包覆所述第二金属凸块的第二钝化层，且所述第二射频信号传输结构与所述第二重新布线结构之间具有第二空腔。
可选地，所述第一射频信号传输结构包括第一金属柱，且所述第一金属柱贯穿所述第一重新布线结构中的介质层；所述第二射频信号传输结构包括第二金属柱，且所述第二金属柱贯穿所述第二重新布线结构中的介质层。
可选地，所述转接板为对称结构转接板。
如上所述，本发明的转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构及第一射频信号传输结构，并在基底的第二面上制备与TSV柱电连接的第二重新布线结构及第二射频信号传输结构，且第二射频信号传输结构与第一射频信号传输结构对应设置，以通过第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径；从而本发明的转接板可形成具有不同信号传输路径的分区，以满足不同信号在转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。
附图说明
图1显示为本发明实施例一中于基底中形成TSV柱后的结构示意图。
图2显示为本发明实施例一中形成第一重新布线结构后的结构示意图。
图3显示为本发明实施例一中形成第一射频信号传输结构后的结构示意图。
图4显示为本发明实施例一中减薄基底后的结构示意图。
图5显示为本发明实施例一中形成第二重新布线结构后的结构示意图。
图6显示为本发明实施例一中形成第二射频信号传输结构后的结构示意图。
图7显示为本发明实施例一中转接板及芯片键合后的结构示意图。
图8显示为本发明实施例二中形成第一重新布线结构后的结构示意图。
图9显示为本发明实施例二中形成第一沟槽后的结构示意图。
图10显示为本发明实施例二中形成第一射频信号传输结构后的结构示意图。
图11显示为本发明实施例二中减薄基底后的结构示意图。
图12显示为本发明实施例二中形成第二重新布线结构后的结构示意图。
图13显示为本发明实施例二中形成第二沟槽后的结构示意图。
图14显示为本发明实施例二中形成第二射频信号传输结构后的结构示意图。
图15显示为本发明实施例二中转接板及芯片键合后的结构示意图。
元件标号说明
101、201-基底；102、202-TSV柱；103、203-第一重新布线结构；1031、2031-RDL金属布线；1032、2032-介质层；1033-第一凹槽；1034-第一空腔；2033-第一沟槽；104-第一金属凸块；204-第一金属柱；105、205-第一钝化层；106、206-第二重新布线结构；1061、2061-RDL金属布线；1062、2062-介质层；1063-第二凹槽；1064-第二空腔；2063-第二沟槽；107-第二金属凸块；207-第二金属柱；108、208-第二钝化层；109、209-焊球；110、210-芯片；A1、A2-直线型信号传输路径区；B1、B2-曲折型信号传输路径区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1~图6，本实施例提供一种转接板的制备方法，包括以下步骤：
提供基底101，于所述基底101中形成TSV柱102，所述TSV柱102的第一端显露于所述基底101的第一面；
于所述基底101的第一面上形成第一重新布线结构103，所述第一重新布线结构103与所述TSV柱102的第一端电连接；
于所述基底101的第一面上形成第一射频信号传输结构，所述第一射频信号传输结构与所述TSV柱102的第一端电连接；
减薄所述基底101，在所述基底101的第二面显露所述TSV柱102的第二端；
于所述基底101的第二面上形成第二重新布线结构106，所述第二重新布线结构106与所述TSV柱102的第二端电连接；
于所述基底101的第二面上形成第二射频信号传输结构，所述第二射频信号传输结构与所述TSV柱102的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱102及第二射频信号传输结构形成直线型信号传输路径。
本实施例的所述转接板，通过所述第一射频信号传输结构、TSV柱102及第二射频信号传输结构形成直线型信号传输路径，使得所述转接板形成具有不同信号传输路径的分区，即形成直线型信号传输路径区A1及曲折型信号传输路径区B1，从而可满足不同信号在所述转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。
以下结合附图，对所述转接板的具体结构及制备方法进行介绍。
参阅图1，首先，提供基底101，于所述基底101中形成TSV柱102，所述TSV柱102的第一端显露于所述基底101的第一面。
具体的，所述基底101可包括硅基底，且所述基底101可采用晶圆级基底，即所述晶圆级基底的尺寸可包括4寸~12寸，如4寸、6寸、8寸及12寸等，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm及2000μm等，也可以是其他材质，如玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，其主要功能是提供支撑作用。有关所述基底101的材质、厚度及尺寸并非局限于此，此处不作过分限制。
其中，于所述基底101中形成所述TSV柱102的步骤可包括：
通过光刻、刻蚀工艺在所述基底101中制作TSV孔（未图示），所述TSV孔的直径范围可为1μm~1000μm，如1μm、10μm、100μm、500μm、1000μm等；深度可为10μm~1000μm，如10μm、100μm、500μm、1000μm等。
接着，在所述基底101的第一面上沉积如氧化硅或氮化硅等的绝缘层（未图示），或者直接进行热氧化，以形成氧化硅的绝缘层，其中，所述绝缘层的厚度范围可为10nm~100μm，如10nm、1μm、10μm、50μm、100μm等；有关所述绝缘层的形成方法、材质及厚度，此处不作过分限制。
接着，通过物理溅射、磁控溅射或者蒸镀工艺在所述绝缘层上方制作种子层（未图示），所述种子层的厚度范围可为1nm~100μm，如1nm、1μm、10μm、50μm、100μm等；且所述种子层可以是一层也可以是多层叠层，且所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；有关所述种子层的形成方法、材质及厚度，此处不作过分限制。
接着，沉积金属，形成金属柱，所述金属柱的材质可为铜，但并非局限于此，本实施例中采用铜金属充满所述TSV孔，且在200度到500度温度下使铜致密，以形成铜金属柱。
接着，可采用CMP工艺，去除位于所述基底101的第一面上的多余金属材质，以显露所述金属柱的第一端；其中，位于所述基底101的第一面上的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，但也可以保留，至此完成所述TSV柱102的制备。
参阅图2，接着，于所述基底101的第一面上形成第一重新布线结构103，所述第一重新布线结构103与所述TSV柱102的第一端电连接。
具体的，本实施例中，形成的所述第一重新布线结构103中具有显露所述TSV柱102的第一端的第一凹槽1033，以便于后续形成所述第一射频信号传输结构，但并非局限于此，在另一实施例中也可采用其它方式形成所述第一重新布线结构103，此处暂不作介绍。
其中，可通过种子层沉积、光刻显影和电镀工艺在所述曲折型信号传输路径区B1制作RDL金属布线1031及介质层1032，以形成所述第一重新布线结构103，且所述第一重新布线结构103可为多层，如包括2层、3层、5层等，具体层数此处不作过分限定，且在制备所述RDL金属布线1031及介质层1032时，预留有显露所述TSV柱102的第一端的所述第一凹槽1033，从而便于后续在所述第一凹槽1033中制备所述第一射频信号传输结构。有关所述RDL金属布线1031的材质可采用铜金属、所述介质层1032的材质可采用氧化硅、氮化硅等绝缘层，此处不作过分限制。
参阅图3，接着，于所述基底101的第一面上形成第一射频信号传输结构，所述第一射频信号传输结构与所述TSV柱102的第一端电连接。
具体的，本实施例中，于所述第一凹槽1033中形成所述第一射频信号传输结构，所述第一射频信号传输结构与所述第一重新布线结构103之间具有第一空腔1034，且所述第一射频信号传输结构包括第一金属凸块104及包覆所述第一金属凸块104的第一钝化层105。其中，形成所述第一金属凸块104的方法可通过种子层沉积、光刻显影和电镀工艺形成，但并非局限于此。在形成所述第一金属凸块104之后，可在所述第一重新布线结构103及第一金属凸块104的表面覆盖所述第一钝化层105，然后图形化所述第一钝化层105以显露金属互联点，便于后续的电连接。其中，所述第一金属凸块104可采用铜材质、所述第一钝化层105可采用如氧化硅、氮化硅等，关于所述第一金属凸块104及第一钝化层105的材质、形貌及尺寸等，此处不作限定。
其中，优选形成的所述第一重新布线结构103与所述第一射频信号传输结构具有同一高度，以便于后续工艺的实施，如芯片贴合等。
参阅图4，接着，减薄所述基底101，在所述基底101的第二面显露所述TSV柱102的第二端。
具体的，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述第一重新布线结构103及第一射频信号传输结构键合在一起，以通过所述载片保护所述第一重新布线结构103及第一射频信号传输结构，并以所述载片作为支撑，以减薄所述基底101，使得所述TSV柱102的第二端露头。其中，减薄厚度可在100nm~700μm，如100nm、1μm、10μm、100μm、700μm等，具体可根据需要进行选择。其中，所述载片可包括尺寸为4寸、6寸、8寸及12寸的硅晶圆载片，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm、2000μm等，所述载片也可以是其他材质，如包括玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用，有关所述载片的具体种类、厚度及键合方法此处不作限制。
参阅图5，接着，于所述基底101的第二面上形成第二重新布线结构106，所述第二重新布线结构106与所述TSV柱102的第二端电连接。
具体的，本实施例中，形成的所述第二重新布线结构106中具有显露所述TSV柱102的第二端的第二凹槽1063，以便于后续形成所述第二射频信号传输结构，但并非局限于此，在另一实施例中也可采用其它方式形成所述第二重新布线结构106，此处暂不作介绍。有关所述第二重新布线结构106的材质、结构及制备可参阅所述第一重新布线结构103，但并非局限于此。
参阅图6，接着，于所述基底的第二面上形成第二射频信号传输结构，所述第二射频信号传输结构与所述TSV柱102的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱102及第二射频信号传输结构形成直线型信号传输路径。
具体的，本实施例中，于所述第二凹槽1063中形成所述第二射频信号传输结构，所述第二射频信号传输结构与所述第二重新布线结构106之间具有第二空腔1064，所述第二射频信号传输结构包括第二金属凸块107及包覆所述第二金属凸块107的第二钝化层108。其中，形成所述第二金属凸块107的方法可通过种子层沉积、光刻显影和电镀工艺形成，但并非局限于此。在形成所述第二金属凸块107之后，可在所述第二重新布线结构106及第二金属凸块107的表面覆盖所述第二钝化层108，然后图形化所述第二钝化层108，以显露金属互联点，便于后续的电连接。其中，所述第二金属凸块107可采用铜材质、所述第二钝化层108可采用如氧化硅、氮化硅等，关于所述第二金属凸块107及第二钝化层108的材质、形貌及尺寸等，此处不作限定。
其中，优选形成的所述转接板为对称结构转接板，但并非局限于此。
至此，可形成具有不同分区的所述转接板，即所述转接板包括所述直线型信号传输路径区A1及曲折型信号传输路径区B1，从而可满足不同信号在所述转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。
参阅图7，进一步的，还可包括形成焊球109的步骤，以及将所述转接板与芯片110进行键合的步骤，如将所述芯片110用表面贴装的方式跟所述转接板结合，以形成多层布线芯片模组。
参阅图6，本实施例还提供一种转接板，所述转接板包括：
基底101，所述基底101中具有TSV柱102，所述TSV柱102贯穿所述基底101；
第一重新布线结构103，所述第一重新布线结构103位于所述基底101的第一面上，与所述TSV柱102的第一端电连接；
第一射频信号传输结构，所述第一射频信号传输结构位于所述基底101的第一面上，与所述TSV柱102的第一端电连接；
第二重新布线结构106，所述第二重新布线结构106位于所述基底101的第二面上，与所述TSV柱102的第二端电连接；
第二射频信号传输结构，所述第二射频信号传输结构位于所述基底101的第二面上，与所述TSV柱102的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱102及第二射频信号传输结构形成直线型信号传输路径。
作为示例，所述第一射频信号传输结构包括第一金属凸块104及包覆所述第一金属凸块104的第一钝化层105，且所述第一射频信号传输结构与所述第一重新布线结构103之间具有第一空腔1034；所述第二射频信号传输结构包括第二金属凸块107及包覆所述第二金属凸块107的第二钝化层108，且所述第二射频信号传输结构与所述第二重新布线结构106之间具有第二空腔1064。
作为示例，优选所述转接板为对称结构转接板。
有关所述转接板的制备方法可采用上述制备工艺，但并非局限于此，所述转接板的材质、结构及制备等此处不作赘述。
实施例二
参阅图8~图15，本实施例提供一种转接板的制备方法，本实施例与实施例一的不同之处主要在于：通过刻蚀第一重新布线结构203中的介质层2032，形成显露TSV柱202的第一端的第一沟槽2033，以及通过刻蚀第二重新布线结构206中的介质层2062，形成显露所述TSV柱202的第二端的第二沟槽2063。
具体的，参阅图14所述转接板包括：
基底201，所述基底201中具有TSV柱202，所述TSV柱202贯穿所述基底201；
第一重新布线结构203，所述第一重新布线结构203位于所述基底201的第一面上，与所述TSV柱202的第一端电连接；
第一射频信号传输结构，所述第一射频信号传输结构位于所述基底201的第一面上，与所述TSV柱202的第一端电连接；
第二重新布线结构206，所述第二重新布线结构206位于所述基底201的第二面上，与所述TSV柱202的第二端电连接；
第二射频信号传输结构，所述第二射频信号传输结构位于所述基底201的第二面上，与所述TSV柱202的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱202及第二射频信号传输结构形成直线型信号传输路径。
作为示例，优选所述转接板为对称结构转接板。
本实施例的所述转接板，通过所述第一射频信号传输结构、TSV柱202及第二射频信号传输结构形成直线型信号传输路径，使得所述转接板形成具有不同信号传输路径的分区，即形成直线型信号传输路径区A2及曲折型信号传输路径区B2，从而可满足不同信号在所述转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。
以下结合附图，对本实施例中的所述转接板的具体结构及制备方法进行介绍，其中，有关所述转接板的材质、结构及制备等均可参阅实施例一，以下仅对与实施例一中的区别步骤进行说明。
参阅图8~图14，本实施例中形成的所述第一重新布线结构203覆盖所述基底201的第一面，且优选所述第一重新布线结构203在所述直线型信号传输路径区A2内仅具有所述介质层2032，而所述第一重新布线结构203中的所述RDL金属布线2031则位于所述曲折型信号传输路径区B2，以便于通过刻蚀法形成所述第一凹槽2033；同理，形成的所述第二重新布线结构203覆盖所述基底201的第二面，且优选所述第二重新布线结构206在所述直线型信号传输路径区A2内仅具有所述介质层2062，而所述第二重新布线结构206中的所述RDL金属布线2061则位于所述曲折型信号传输路径区B2，以便于通过刻蚀法形成所述第二凹槽2063。
本实施例中，所述第一射频信号传输结构采用第一金属柱204，且所述第一金属柱204贯穿所述第一重新布线结构203中的所述介质层2032；同理，所述第二射频信号传输结构采用第二金属柱207，且所述第二金属柱207贯穿所述第二重新布线结构206中的所述介质层2062。所述第一金属柱204及第二金属柱207可采用铜材质，但并非局限于此，进一步的在形成所述第一金属柱204后，还包括形成图形化的第一钝化层205的步骤，以及在形成所述第二金属柱207后，还包括形成图形化的第二钝化层208的步骤，以显露金属互联点，便于后续的电连接。其中，所述第一钝化层205及第二钝化层208可采用氧化硅、氮化硅等材质，此处不作过分限制。
其中，优选形成的所述转接板为对称结构转接板，但并非局限于此。
参阅图15，进一步的，还可包括形成焊球209的步骤，以及将所述转接板与芯片210进行键合的步骤，如将所述芯片210用表面贴装的方式跟所述转接板结合，以形成多层布线芯片模组。
综上所述，本发明的转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构及第一射频信号传输结构，并在基底的第二面上制备与TSV柱电连接的第二重新布线结构及第二射频信号传输结构，且第二射频信号传输结构与第一射频信号传输结构对应设置，以通过第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径；从而本发明的转接板可形成具有不同信号传输路径的分区，以满足不同信号在转接板中的传输需求，以提供合适的传递通道，降低信号传输损耗。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种转接板的制备方法，其特征在于，包括以下步骤：
提供基底，于所述基底中形成TSV柱，所述TSV柱的第一端显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构与所述TSV柱的第一端电连接；
于所述基底的第一面上形成第一射频信号传输结构，所述第一射频信号传输结构与所述TSV柱的第一端电连接；
减薄所述基底，在所述基底的第二面显露所述TSV柱的第二端；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构与所述TSV柱的第二端电连接；
于所述基底的第二面上形成第二射频信号传输结构，所述第二射频信号传输结构与所述TSV柱的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径。
2.根据权利要求1所述的转接板的制备方法，其特征在于，形成的所述第一重新布线结构中具有显露所述TSV柱的第一端的第一凹槽；形成的所述第二重新布线结构中具有显露所述TSV柱的第二端的第二凹槽。
3.根据权利要求2所述的转接板的制备方法，其特征在于：于所述第一凹槽中形成所述第一射频信号传输结构，所述第一射频信号传输结构与所述第一重新布线结构之间具有第一空腔，所述第一射频信号传输结构包括第一金属凸块及包覆所述第一金属凸块的第一钝化层；于所述第二凹槽中形成所述第二射频信号传输结构，所述第二射频信号传输结构与所述第二重新布线结构之间具有第二空腔，所述第二射频信号传输结构包括第二金属凸块及包覆所述第二金属凸块的第二钝化层。
4.根据权利要求1所述的转接板的制备方法，其特征在于：包括刻蚀所述第一重新布线结构中的介质层，形成显露所述TSV柱的第一端的第一沟槽的步骤；包括刻蚀所述第二重新布线结构中的介质层，形成显露所述TSV柱的第二端的第二沟槽的步骤。
5.根据权利要求4所述的转接板的制备方法，其特征在于：于所述第一沟槽中形成所述第一射频信号传输结构，所述第一射频信号传输结构包括第一金属柱；于所述第二沟槽中形成所述第二射频信号传输结构，所述第二射频信号传输结构包括第二金属柱。
6.根据权利要求1所述的转接板的制备方法，其特征在于：形成的所述转接板为对称结构转接板。
7.一种转接板，其特征在于，所述转接板包括：
基底，所述基底中具有TSV柱，所述TSV柱贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，与所述TSV柱的第一端电连接；
第一射频信号传输结构，所述第一射频信号传输结构位于所述基底的第一面上，与所述TSV柱的第一端电连接；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，与所述TSV柱的第二端电连接；
第二射频信号传输结构，所述第二射频信号传输结构位于所述基底的第二面上，与所述TSV柱的第二端电连接，且所述第二射频信号传输结构与所述第一射频信号传输结构对应设置，以通过所述第一射频信号传输结构、TSV柱及第二射频信号传输结构形成直线型信号传输路径。
8.根据权利要求7所述的转接板，其特征在于：所述第一射频信号传输结构包括第一金属凸块及包覆所述第一金属凸块的第一钝化层，且所述第一射频信号传输结构与所述第一重新布线结构之间具有第一空腔；所述第二射频信号传输结构包括第二金属凸块及包覆所述第二金属凸块的第二钝化层，且所述第二射频信号传输结构与所述第二重新布线结构之间具有第二空腔。
9.根据权利要求7所述的转接板，其特征在于：所述第一射频信号传输结构包括第一金属柱，且所述第一金属柱贯穿所述第一重新布线结构中的介质层；所述第二射频信号传输结构包括第二金属柱，且所述第二金属柱贯穿所述第二重新布线结构中的介质层。
10.根据权利要求7所述的转接板，其特征在于：所述转接板为对称结构转接板。
CN202110588078.XA 2021-05-28 2021-05-28 转接板及其制备方法 Active CN113035834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110588078.XA CN113035834B (zh) 2021-05-28 2021-05-28 转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110588078.XA CN113035834B (zh) 2021-05-28 2021-05-28 转接板及其制备方法

Publications (2)

Publication Number Publication Date
CN113035834A CN113035834A (zh) 2021-06-25
CN113035834B true CN113035834B (zh) 2021-07-30

Family

ID=76455941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110588078.XA Active CN113035834B (zh) 2021-05-28 2021-05-28 转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN113035834B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327710A (zh) * 1999-10-26 2001-12-19 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
CN104350595A (zh) * 2012-07-17 2015-02-11 华为技术有限公司 克服分划板区域限制的大型硅中介板
CN104409363A (zh) * 2014-11-19 2015-03-11 清华大学 转接板及其制作方法、封装结构
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327710A (zh) * 1999-10-26 2001-12-19 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
CN104350595A (zh) * 2012-07-17 2015-02-11 华为技术有限公司 克服分划板区域限制的大型硅中介板
CN104409363A (zh) * 2014-11-19 2015-03-11 清华大学 转接板及其制作方法、封装结构
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法

Also Published As

Publication number Publication date
CN113035834A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US11004818B2 (en) Package with passive devices and method of forming the same
EP4364194A1 (en) Element with routing structure in bonding layer
US9099540B2 (en) Three-dimensional system-in-package architecture
KR101508422B1 (ko) 패키지에서 전송 선로를 형성하는 방법 및 장치
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TWI411084B (zh) 半導體元件與其形成方法
US20080315433A1 (en) Self-aligned wafer or chip structure, self-aligned stacked structure and methods for fabircating the same
US7781887B2 (en) Semiconductor device including an interconnect
US20100013073A1 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
KR20210053233A (ko) 반도체 패키지 및 제조 방법
US20190148277A1 (en) Fan-Out Package Structure and Method
KR20230098518A (ko) 반도체 패키지 및 제조 방법
US8940631B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
US9455162B2 (en) Low cost interposer and method of fabrication
CN113078133A (zh) 多层布线转接板及其制备方法
CN112992851B (zh) 转接板及其制备方法
CN113035834B (zh) 转接板及其制备方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN113066781B (zh) 转接板堆叠模组、三维模组和堆叠工艺
CN112490187B (zh) 半导体互联结构及其制备方法
CN113035833B (zh) 多层布线转接板及其制备方法
CN113066780A (zh) 转接板堆叠模组、多层模组和堆叠工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant