CN113035833B - 多层布线转接板及其制备方法 - Google Patents

多层布线转接板及其制备方法 Download PDF

Info

Publication number
CN113035833B
CN113035833B CN202110588077.5A CN202110588077A CN113035833B CN 113035833 B CN113035833 B CN 113035833B CN 202110588077 A CN202110588077 A CN 202110588077A CN 113035833 B CN113035833 B CN 113035833B
Authority
CN
China
Prior art keywords
rdl metal
metal wiring
tsv
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110588077.5A
Other languages
English (en)
Other versions
CN113035833A (zh
Inventor
冯光建
马飞
黄雷
郭西
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110588077.5A priority Critical patent/CN113035833B/zh
Publication of CN113035833A publication Critical patent/CN113035833A/zh
Application granted granted Critical
Publication of CN113035833B publication Critical patent/CN113035833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层布线转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构，在基底的第二面上制备与TSV柱电连接的第二重新布线结构，且第一重新布线结构包括第一重新布线区及第二重新布线区，第一重新布线区中具有第一RDL金属布线，第二重新布线区中具有第二RDL金属布线，且第一RDL金属布线的厚度大于第二RDL金属布线的厚度。本发明通过具有不同厚度的RDL金属布线的分区，可满足不同电流密度的传输需求，以提供合适的传递通道，同时可解决转接板的制备及应力问题，有利于后续的贴片，以及提高器件的可靠性。

Description

多层布线转接板及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种多层布线转接板及其制备方法。
背景技术
多层布线转接板是指在硅基材质上用RDL金属布线的方式进行多层结构的设置，其中RDL金属层与RDL金属层之间可采用PI或者氧化硅等绝缘层进行隔离，RDL金属布线可采用大马士革或者电镀方式的方式制作。其中，多层布线转接板最早是由前道工艺制作，如包括纳米级的铜大马士革工艺，以及IMD（In-Mold Decoration）的抛光工艺，这样做的好处是可以在基板上做出多层布线结构，且基板不会因应力而变形。
多层布线可以解决信号的互联和集成问题，但是对于芯片中某些大电流的导通，RDL金属布线会出现金属线横截面积不够的问题，解决的方案一般为增加RDL金属布线的面积，然而对于高密度布置的线路而言，显然已经没有多余的面积可以空出，因此，只能通过增大RDL金属布线的厚度的方式进行解决，但是在转接板表面无论是大马士革工艺，还是PI钝化层的制备工艺，显然不能处理这种较厚的线路制备，并且若整个转接板的表面全部覆盖厚金属层，无疑会大大增加转接板的应力，这也不利于后续的贴片和可靠性。
因此，提供一种多层布线转接板及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多层布线转接板及其制备方法，用于解决现有技术中难以制备可应用于传输大电流及高质量的多层布线转接板的问题。
为实现上述目的及其他相关目的，本发明提供一种多层布线转接板，所述多层布线转接板包括：
基底，所述基底中具有第一TSV柱及第二TSV柱，且所述第一TSV柱及第二TSV柱均贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，包括第一重新布线区及第二重新布线区，所述第一重新布线区中具有第一RDL金属布线，所述第二重新布线区中具有第二RDL金属布线，所述第一RDL金属布线与所述第一TSV柱的第一端电连接，所述第二RDL金属布线与所述第二TSV柱的第一端电连接，且所述第一RDL金属布线的厚度大于所述第二RDL金属布线的厚度；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，且与所述第一TSV柱的第二端及所述第二TSV柱的第二端电连接。
可选地，所述第一RDL金属布线的厚度为5μm~50μm；所述第二RDL金属布线的厚度为1μm~5μm。
可选地，包括M层所述第一RDL金属布线，且M≥2；包括N层所述第二RDL金属布线，且N≥2。
可选地，所述第一TSV柱的横截面积大于所述第二TSV柱的横截面积；或所述第一TSV柱与所述第二TSV柱的横截面积相等，且所述第一TSV柱的数量大于所述第二TSV柱的数量。
可选地，所述第一重新布线区与所述第一重新布线结构的面积比为1:10~1:20。
本发明还提供一种多层布线转接板的制备方法，包括以下步骤：
提供基底，于所述基底中形成第一TSV柱及第二TSV柱，且所述第一TSV柱的第一端及所述第二TSV柱的第一端均显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一重新布线区及第二重新布线区，所述第一重新布线区中具有第一RDL金属布线，所述第二重新布线区中具有第二RDL金属布线，所述第一RDL金属布线与所述第一TSV柱的第一端电连接，所述第二RDL金属布线与所述第二TSV柱的第一端电连接，且所述第一RDL金属布线的厚度大于所述第二RDL金属布线的厚度；
减薄所述基底，在所述基底的第二面显露所述第一TSV柱的第二端及所述第二TSV柱的第二端；
于所述基底的第二面形成第二重新布线结构，且所述第二重新布线结构分别与所述第一TSV柱的第二端及所述第二TSV柱的第二端电连接。
可选地，在形成所述第一重新布线结构中，形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之前；或形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之后。
可选地，形成的所述第一RDL金属布线的厚度为5μm~50μm；形成的所述第二RDL金属布线的厚度为1μm~5μm。
可选地，形成的所述第一RDL金属布线包括M层，且M≥2；形成的所述第二RDL金属布线包括N层，且N≥2。
可选地，所述第一重新布线区与所述第一重新布线结构的面积比为1:10~1:20。
如上所述，本发明的多层布线转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构，在基底的第二面上制备与TSV柱电连接的第二重新布线结构，且第一重新布线结构包括第一重新布线区及第二重新布线区，第一重新布线区中具有第一RDL金属布线，第二重新布线区中具有第二RDL金属布线，且第一RDL金属布线的厚度大于第二RDL金属布线的厚度；从而本发明通过具有不同厚度的RDL金属布线的分区，可满足不同电流密度的传输需求，以提供合适的传递通道，同时可解决转接板的制备及应力问题，有利于后续的贴片，以及提高器件的可靠性。
附图说明
图1显示为本发明实施例一中于基底中形成第一TSV孔及第二TSV孔后的结构示意图。
图2显示为本发明实施例一中于基底中形成第一TSV柱及第二TSV柱后的结构示意图。
图3显示为本发明实施例一中形成第一RDL金属布线后的结构示意图。
图4显示为本发明实施例一中形成第二RDL金属布线及介质层后的结构示意图。
图5显示为本发明实施例一中形成第一重新布线结构后的结构示意图。
图6显示为本发明实施例一中形成互联焊盘后的结构示意图。
图7显示为本发明实施例一中减薄基底后的结构示意图。
图8显示为本发明实施例一中形成第二重新布线结构后的结构示意图。
图9显示为本发明实施例二中形成第二RDL金属布线及介质层后的结构示意图。
图10显示为本发明实施例二中形成具有凹槽的第一重新布线结构后的结构示意图。
图11显示为本发明实施例二中形成第一RDL金属布线后的结构示意图。
图12显示为本发明实施例二中形成第二重新布线结构后的结构示意图。
图13显示为本发明实施例三中形成第二RDL金属布线及介质层后的结构示意图。
图14显示为本发明实施例三中形成凹槽后的结构示意图。
图15显示为本发明实施例三中形成第一RDL金属布线后的结构示意图。
图16显示为本发明实施例三中形成第二重新布线结构后的结构示意图。
元件标号说明
101、201、301-基底；1021-第一TSV孔；1022-第二TSV孔；1031、2031、3031-第一TSV柱；1032、2032、3032-第二TSV柱；104、204、304-第一重新布线结构；1041、2041、3041-第一RDL金属布线；1042、2042、3042-第二RDL金属布线；1043、2043、3043-介质层；105、205、305-互联焊盘；106、206、306-第二重新布线结构；1061、2061、3061-RDL金属布线；1062、2062、3062-介质层；Q1、Q2-凹槽；A1、A2、A3-第一重新布线区；B1、B2、B3-第二重新布线区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图8，本实施例提供一种多层布线转接板，所述多层布线转接板包括：
基底101，所述基底101中具有第一TSV柱1031及第二TSV柱1032，且所述第一TSV柱1031及第二TSV柱1032均贯穿所述基底101；
第一重新布线结构104，所述第一重新布线结构104位于所述基底101的第一面上，包括第一重新布线区A1及第二重新布线区B1，所述第一重新布线区A1中具有第一RDL金属布线1041，所述第二重新布线区B1中具有第二RDL金属布线1042，所述第一RDL金属布线1041与所述第一TSV柱1031的第一端电连接，所述第二RDL金属布线1042与所述第二TSV柱1032的第一端电连接，且所述第一RDL金属布线1041的厚度大于所述第二RDL金属布线1042的厚度；
第二重新布线结构106，所述第二重新布线结构106位于所述基底101的第二面上，且与所述第一TSV柱1031的第二端及所述第二TSV柱1032的第二端电连接。
本实施例的所述多层布线转接板，通过具有不同厚度的所述第一RDL金属布线1041及第二RDL金属布线1042，可在所述多层布线转接板中形成不同的分区，即所述第一重新布线区A1及第二重新布线区B1，以通过所述第一重新布线区A1传输大电流，从而可满足不同电流密度的传输需求，提供合适的传递通道。
参阅图1~图8，以下结合附图，对本申请中的所述多层布线转接板的具体结构及制备方法进行介绍。
参阅图1及图2，首先，提供基底101，于所述基底101中形成第一TSV柱1031及第二TSV柱1032，且所述第一TSV柱1031的第一端及所述第二TSV柱1032的第一端均显露于所述基底101的第一面。
具体的，所述基底101可包括硅基底，且所述基底101可采用晶圆级基底，即所述晶圆级基底的尺寸可包括4寸~12寸，如4寸、6寸、8寸及12寸等，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm及2000μm等，也可以是其他材质，如玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，其主要功能是提供支撑作用。有关所述基底101的材质、厚度及尺寸并非局限于此，此处不作过分限制。
其中，于所述基底101中形成所述第一TSV柱1031及第二TSV柱1032的步骤可包括：
参阅图1，先通过光刻、刻蚀工艺在所述基底101中制作第一TSV孔1021及第二TSV孔1022，所述第一TSV孔1021及第二TSV孔1022的直径范围可为1μm~1000μm，如1μm、10μm、100μm、500μm、1000μm等；深度可为10μm~1000μm，如10μm、100μm、500μm、1000μm等。
接着，在所述基底101的第一面上沉积如氧化硅或氮化硅等的绝缘层（未图示），或者直接进行热氧化，以形成氧化硅的绝缘层，其中，所述绝缘层的厚度范围可为10nm~100μm，如10nm、1μm、10μm、50μm、100μm等；有关所述绝缘层的形成方法、材质及厚度，此处不作过分限制。
接着，通过物理溅射、磁控溅射或者蒸镀工艺在所述绝缘层上方制作种子层（未图示），所述种子层的厚度范围可为1nm~100μm，如1nm、1μm、10μm、50μm、100μm等；且所述种子层可以是一层也可以是多层叠层，且所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；有关所述种子层的形成方法、材质及厚度，此处不作过分限制。
接着，沉积金属，形成金属柱，所述金属柱的材质可为铜，但并非局限于此，本实施例中采用铜金属充满所述第一TSV孔1021及第二TSV孔1022，且在200度到500度温度下使铜致密，以形成铜金属柱。
接着，可采用CMP工艺，去除位于所述基底101的第一面上的多余金属材质，以显露所述金属柱的第一端；其中，位于所述基底101的第一面上的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，但也可以保留，至此完成所述第一TSV柱1031及第二TSV柱1032的制备。
作为示例，所述第一TSV柱1031的横截面积大于所述第二TSV柱1032的横截面积；或所述第一TSV柱1031与所述第二TSV柱1032的横截面积相等，且所述第一TSV柱1031的数量大于所述第二TSV柱1032的数量。
具体的，为便于后续通过所述第一TSV柱1031与厚度较大的所述第一RDL金属布线1041配合进行大电流的传输，优选所述第一TSV柱1031的横截面积大于所述第二TSV柱1032的横截面积；或所述第一TSV柱1031与所述第二TSV柱1032的横截面积相等，但所述第一TSV柱1031的数量大于所述第二TSV柱1032的数量，以提供较大的横截面积，具体选择此处不作过分限制。有关所述第一TSV柱1031及第二TSV柱1032的具体尺寸、数量及分布此处不作过分限制。
接着，参阅图3~图5，于所述基底101的第一面上形成第一重新布线结构104，所述第一重新布线结构104包括第一重新布线区A1及第二重新布线区B1，所述第一重新布线区A1中具有第一RDL金属布线1041，所述第二重新布线区B1中具有第二RDL金属布线1042，所述第一RDL金属布线1041与所述第一TSV柱1031的第一端电连接，所述第二RDL金属布线1042与所述第二TSV柱1032的第一端电连接，且所述第一RDL金属布线1041的厚度大于所述第二RDL金属布线1042的厚度。
作为示例，所述第一重新布线区A1与所述第一重新布线结构104的面积比为1:10~1:20，如可包括1:10、1:15、1:20等，以通过所述第一重新布线区A1在实现大电流传输的同时，避免由于所述第一重新布线区A1面积过大导致的制备及应力的问题。
作为示例，优选先形成所述第一RDL金属布线1041，而后形成所述第二RDL金属布线1042，但并非局限于此，在另一实施例中，也可先形成所述第二RDL金属布线1042，而后形成所述第一RDL金属布线1041，此处暂不作介绍。
本实施例中，形成所述第一重新布线结构104的步骤包括：
参阅图3，先在所述基底101的第一面上形成种子层（未图示），然后涂覆光刻胶（未图示），进行曝光显影后得到图形化的所述光刻胶层，然后可采用电镀法形成所述第一RDL金属布线1041，并去除所述光刻胶层及种子层，以形成位于所述第一重新布线区A1中的所述第一RDL金属布线1041。
参阅图4，接着，通过种子层沉积、光刻显影和电镀工艺继续在所述第一重新布线区A1以外的所述第二重新布线区B1制作所述第二RDL金属布线1042，之后，制作介质层1043。
作为示例，所述第一重新布线区A1包括M层所述第一RDL金属布线1041，且M≥2；所述第二重新布线区B1包括N层所述第二RDL金属布线1042，且N≥2。本实施例中，所述第一重新布线区A1包括1层所述第一RDL金属布线1041，所述第二重新布线区B1包括3层所述第二RDL金属布线1042，但并非局限于此处，所述第一重新布线区A1也可包括多层所述第一RDL金属布线1041，如2层、3层、5层等，所述第二重新布线区B1也可包括1层、2层、5层等所述第二RDL金属布线1042，具体层数此处不作过分限定。
本实施例中由于采用多层所述第二RDL金属布线1042，因此在形成第一层的所述第二RDL金属布线1042后，可通过光刻法刻蚀所述介质层1043使第一层的所述第二RDL金属布线1042的互联点显露出来，而后继续制作第二层的第二RDL金属布线1042及介质层1043以及第三层的第二RDL金属布线1042。
参阅图5，接着，在制作完成多层互联的所述RDL金属布线1042后，在所述第一RDL金属布线1041及第二RDL金属布线1042的表面覆盖所述介质层1043，然后通过图形化所述介质层1043以显露金属互联点。
参阅图6，接着，在显露的金属互联点的位置上制作互联焊盘105。
作为示例，所述第一RDL金属布线1041、第二RDL金属布线1042及互联焊盘105的材质可为铜金属但并非局限于此，所述介质层1043的材质可为PI胶，从而可通过曝光显影的方式形成图形化的所述介质层1043，但并非局限于此，所述介质层1043也可以是氧化硅、氮化硅等绝缘层，从而可通过光刻显影和干法刻蚀工艺图形化所述介质层1043，以显露金属互联点。
作为示例，形成的所述第一RDL金属布线1041的厚度为5μm~50μm；形成的所述第二RDL金属布线1042的厚度为1μm~5μm。
具体的，所述第一RDL金属布线1041的厚度可为5μm、10μm、25μm、50μm等，形成的所述第二RDL金属布线1042的厚度可为1μm、2μm、4μm、5μm等，有关所述第一RDL金属布线1041的厚度及所述第二RDL金属布线1042的厚度此处不作过分限制。其中，通过较厚的所述第一RDL金属布线1041可满足大电流的需求，从而通过所述第一RDL金属布线1041及第二RDL金属布线1042可提供合适的传递通道，同时通过在不同区域形成的所述第一RDL金属布线1041及第二RDL金属布线1042，可解决所述多层布线转接板的制备及应力问题，有利于后续的贴片，以及提高器件的可靠性。
接着，参阅图7，减薄所述基底101，在所述基底101的第二面显露所述第一TSV柱1031的第二端及所述第二TSV柱1032的第二端。
具体的，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述第一重新布线结构104键合在一起，以通过所述载片保护所述第一重新布线结构104，并以所述载片作为支撑，以减薄所述基底101，使得所述第一TSV柱1031及第二TSV柱1032的第二端露头。其中，减薄厚度可在100nm~700μm，如100nm、1μm、10μm、100μm、700μm等，具体可根据需要进行选择。其中，所述载片可包括尺寸为4寸、6寸、8寸及12寸的硅晶圆载片，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm、2000μm等，所述载片也可以是其他材质，如包括玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用，有关所述载片的具体种类、厚度及与所述第一重新布线结构104的键合方法此处不作限制。
参阅图8，于所述基底101的第二面形成第二重新布线结构106，且所述第二重新布线结构106分别与所述第一TSV柱1031的第二端及所述第二TSV柱1032的第二端电连接。
具体的，所述第二重新布线结构106包括介质层1062及RDL金属布线1061，所述介质层1062可以是氧化硅材质，也可以是PI胶等，所述RDL金属布线1061可以为铜金属布线，也可为其他金属布线，有关所述第二重新布线结构106的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。进一步的，还包括去除所述载片的步骤，以制备所述多层布线转接板。
实施例二
参阅图12，本实施例还提供一种多层布线转接板，该多层布线转接板与实施例一中的所述多层布线转接板的区别主要在于：本实施例中形成第一RDL金属布线的步骤在形成二RDL金属布线的步骤之后。
具体的，所述多层布线转接板包括：
基底201，所述基底201中具有第一TSV柱2031及第二TSV柱2032，且所述第一TSV柱2031及第二TSV柱2032均贯穿所述基底201；
第一重新布线结构204，所述第一重新布线结构204位于所述基底201的第一面上，包括第一重新布线区A2及第二重新布线区B2，所述第一重新布线区A2中具有第一RDL金属布线2041，所述第二重新布线区B2中具有第二RDL金属布线2042，所述第一RDL金属布线2041与所述第一TSV柱2031的第一端电连接，所述第二RDL金属布线2042与所述第二TSV柱2032的第一端电连接，且所述第一RDL金属布线2041的厚度大于所述第二RDL金属布线2042的厚度；
第二重新布线结构206，所述第二重新布线结构206位于所述基底201的第二面上，且与所述第一TSV柱2031的第二端及所述第二TSV柱2032的第二端电连接。
本实施例的所述多层布线转接板，通过具有不同厚度的所述第一RDL金属布线2041及第二RDL金属布线2042，可在所述多层布线转接板中形成不同的分区，即所述第一重新布线区A2及第二重新布线区B2，以通过所述第一重新布线区A2传输大电流，从而可满足不同电流密度的传输需求，提供合适的传递通道。
参阅图9~图12，以下结合附图，对本申请中的所述多层布线转接板的具体结构及制备方法进行介绍，其中，有关所述基底201、第一TSV柱2031、第二TSV柱2032、互联焊盘205及具有RDL金属布线2061及介质层2062的第二重新布线结构206的材质、结构及制备等均可参阅实施例一，此处不作赘述。以下仅对与实施例一中的区别步骤进行说明。
参阅图9~图12，本实施例中优选先于所述基底201的第一面上的所述第二重新布线区B2中制作所述第二RDL金属布线2042及介质层2043，且所述第二RDL金属布线2042优选为多层，且在制备所述第二RDL金属布线2042及介质层2043时，预留有显露所述第一TSV柱2031的第一端的凹槽Q1，从而便于在所述凹槽Q1中制备所述第一RDL金属布线2041。其中，在所述凹槽Q1中制备所述第一RDL金属布线2041时，可使用大马士革工艺在所述凹槽Q1中直接用PVD法形成种子层，然后采用电镀法填满所述第一重新布线区A2后，再对表面进行抛光处理，当然也可以是直接通过沉积种子层后，采用光刻胶曝光显影定义出所述第一RDL金属布线2041的区域，然后腐蚀种子层制备，具体材质及结构等可参阅实施例一，此处不作赘述。
实施例三
参阅图16，本实施例还提供一种多层布线转接板，该多层布线转接板与实施例一中的所述多层布线转接板的区别主要在于：本实施例中形成第一RDL金属布线的步骤在形成二RDL金属布线的步骤之后。
具体的，所述多层布线转接板包括：
基底301，所述基底301中具有第一TSV柱3031及第二TSV柱3032，且所述第一TSV柱3031及第二TSV柱3032均贯穿所述基底301；
第一重新布线结构304，所述第一重新布线结构304位于所述基底301的第一面上，包括第一重新布线区A3及第二重新布线区B3，所述第一重新布线区A3中具有第一RDL金属布线3041，所述第二重新布线区B3中具有第二RDL金属布线3042，所述第一RDL金属布线3041与所述第一TSV柱3031的第一端电连接，所述第二RDL金属布线3042与所述第二TSV柱3032的第一端电连接，且所述第一RDL金属布线3041的厚度大于所述第二RDL金属布线3042的厚度；
第二重新布线结构306，所述第二重新布线结构306位于所述基底301的第二面上，且与所述第一TSV柱3031的第二端及所述第二TSV柱3032的第二端电连接。
本实施例的所述多层布线转接板，通过具有不同厚度的所述第一RDL金属布线3041及第二RDL金属布线3042，可在所述多层布线转接板中形成不同的分区，即所述第一重新布线区A3及第二重新布线区B3，以通过所述第一重新布线区A3传输大电流，从而可满足不同电流密度的传输需求，提供合适的传递通道。
参阅图13~图16，以下结合附图，对本申请中的所述多层布线转接板的具体结构及制备方法进行介绍，其中，有关所述基底301、第一TSV柱3031、第二TSV柱3032、互联焊盘305及具有RDL金属布线3061及介质层3062的第二重新布线结构306的材质、结构及制备等均可参阅实施例一，此处不作赘述。以下仅对与实施例一中的区别步骤进行说明。
参阅图13~图16，本实施例中优选先于所述基底301的第一面上的所述第二重新布线区B3中制作所述第二RDL金属布线3042及介质层3043，且所述第二RDL金属布线3042优选为多层，如图13，且在制备所述第二RDL金属布线3042及介质层3043后，可通过光刻和干法刻蚀工艺形成显露所述第一TSV柱2031的第一端的凹槽Q2，从而便于在所述凹槽Q2中制备所述第一RDL金属布线3041。所述第一RDL金属布线3041及第二RDL金属布线3042的具体材质及结构等可参阅实施例一及实施例二，此处不作赘述。
综上所述，本发明的多层布线转接板及其制备方法，在基底的第一面上制备与TSV柱电连接的第一重新布线结构，在基底的第二面上制备与TSV柱电连接的第二重新布线结构，且第一重新布线结构包括第一重新布线区及第二重新布线区，第一重新布线区中具有第一RDL金属布线，第二重新布线区中具有第二RDL金属布线，且第一RDL金属布线的厚度大于第二RDL金属布线的厚度；从而本发明通过具有不同厚度的RDL金属布线的分区，可满足不同电流密度的传输需求，以提供合适的传递通道，同时可解决转接板的制备及应力问题，有利于后续的贴片，以及提高器件的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种多层布线转接板，其特征在于，所述多层布线转接板包括：
基底，所述基底中具有第一TSV柱及第二TSV柱，且所述第一TSV柱及第二TSV柱均贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，包括第一重新布线区及第二重新布线区，所述第一重新布线区与所述第一重新布线结构的面积比为1:10~1:20，所述第一重新布线区中具有第一RDL金属布线，所述第二重新布线区中具有第二RDL金属布线，所述第一RDL金属布线与所述第一TSV柱的第一端电连接，所述第二RDL金属布线与所述第二TSV柱的第一端电连接，且所述第一RDL金属布线的厚度大于所述第二RDL金属布线的厚度，所述第一RDL金属布线的厚度为5μm~50μm，所述第二RDL金属布线的厚度为1μm~5μm；其中，在形成所述第一重新布线结构时，形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之前；或形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之后；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，且与所述第一TSV柱的第二端及所述第二TSV柱的第二端电连接。
2.根据权利要求1所述的多层布线转接板，其特征在于：包括M层所述第一RDL金属布线，且M≥2；包括N层所述第二RDL金属布线，且N≥2。
3.根据权利要求1所述的多层布线转接板，其特征在于：所述第一TSV柱的横截面积大于所述第二TSV柱的横截面积；或所述第一TSV柱与所述第二TSV柱的横截面积相等，且所述第一TSV柱的数量大于所述第二TSV柱的数量。
4.一种多层布线转接板的制备方法，其特征在于，包括以下步骤：
提供基底，于所述基底中形成第一TSV柱及第二TSV柱，且所述第一TSV柱的第一端及所述第二TSV柱的第一端均显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一重新布线区及第二重新布线区，所述第一重新布线区与所述第一重新布线结构的面积比为1:10~1:20，所述第一重新布线区中具有第一RDL金属布线，所述第二重新布线区中具有第二RDL金属布线，所述第一RDL金属布线与所述第一TSV柱的第一端电连接，所述第二RDL金属布线与所述第二TSV柱的第一端电连接，且所述第一RDL金属布线的厚度大于所述第二RDL金属布线的厚度，所述第一RDL金属布线的厚度为5μm~50μm，所述第二RDL金属布线的厚度为1μm~5μm；其中，在形成所述第一重新布线结构时，形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之前；或形成所述第一RDL金属布线的步骤在形成所述第二RDL金属布线的步骤之后；
减薄所述基底，在所述基底的第二面显露所述第一TSV柱的第二端及所述第二TSV柱的第二端；
于所述基底的第二面形成第二重新布线结构，且所述第二重新布线结构分别与所述第一TSV柱的第二端及所述第二TSV柱的第二端电连接。
5.根据权利要求4所述的多层布线转接板的制备方法，其特征在于：形成的所述第一RDL金属布线包括M层，且M≥2；形成的所述第二RDL金属布线包括N层，且N≥2。
CN202110588077.5A 2021-05-28 2021-05-28 多层布线转接板及其制备方法 Active CN113035833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110588077.5A CN113035833B (zh) 2021-05-28 2021-05-28 多层布线转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110588077.5A CN113035833B (zh) 2021-05-28 2021-05-28 多层布线转接板及其制备方法

Publications (2)

Publication Number Publication Date
CN113035833A CN113035833A (zh) 2021-06-25
CN113035833B true CN113035833B (zh) 2021-09-28

Family

ID=76455944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110588077.5A Active CN113035833B (zh) 2021-05-28 2021-05-28 多层布线转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN113035833B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126942A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板
JPH1168260A (ja) * 1997-08-25 1999-03-09 Kyocera Corp 配線基板
JP2000138319A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
TWI473218B (zh) * 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
US8709936B2 (en) * 2012-07-31 2014-04-29 International Business Machines Corporation Method and structure of forming backside through silicon via connections
US20140264869A1 (en) * 2013-03-15 2014-09-18 Chao-Yuan Huang Semiconductor Device
US10763242B2 (en) * 2017-06-23 2020-09-01 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126942A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板
JPH1168260A (ja) * 1997-08-25 1999-03-09 Kyocera Corp 配線基板
JP2000138319A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
CN113035833A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US20230005850A1 (en) Element with routing structure in bonding layer
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
US9997497B2 (en) Through silicon via structure
TWI411084B (zh) 半導體元件與其形成方法
US8753939B2 (en) Three-dimensional semiconductor architecture
KR101171526B1 (ko) 캐리어 웨이퍼 수정을 통한 ｔｓｖ 후면 상호연결부 형성의 개선
US7943513B2 (en) Conductive through connection and forming method thereof
US8653648B2 (en) Zigzag pattern for TSV copper adhesion
US20050146049A1 (en) RF and MMIC stackable micro-modules
US20080164573A1 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
CN109390305B (zh) 一种键合晶圆及其制备方法
US7781887B2 (en) Semiconductor device including an interconnect
US20210391242A1 (en) Fan-Out Package Structure and Method
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
CN113078133A (zh) 多层布线转接板及其制备方法
TWI344685B (en) An integrated circuit device and a process for forming the same
US9455162B2 (en) Low cost interposer and method of fabrication
CN113035833B (zh) 多层布线转接板及其制备方法
CN112992851B (zh) 转接板及其制备方法
JP2002110897A (ja) 半導体装置およびその製造方法
CN113035834B (zh) 转接板及其制备方法
CN113471161A (zh) 用于射频传输的多层布线转接板及其制备方法
CN114464597A (zh) 一种提高结合力的金属布线层结构及制备方法
WO1994017549A1 (en) Off-chip conductor structure and fabrication method for large integrated microcircuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant