JPH1168260A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH1168260A
JPH1168260A JP22788497A JP22788497A JPH1168260A JP H1168260 A JPH1168260 A JP H1168260A JP 22788497 A JP22788497 A JP 22788497A JP 22788497 A JP22788497 A JP 22788497A JP H1168260 A JPH1168260 A JP H1168260A
Authority
JP
Japan
Prior art keywords
low
wiring conductor
resistance
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22788497A
Other languages
English (en)
Inventor
Yasuhiro Sasaki
康博 佐々木
Shinya Terao
慎也 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP22788497A priority Critical patent/JPH1168260A/ja
Publication of JPH1168260A publication Critical patent/JPH1168260A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】絶縁基体に厚い低抵抗配線導体を設けても、低
抵抗配線導体が絶縁基体の配線用空間部や溝から剥離せ
ず、低抵抗配線導体に接続された他の配線導体と断線し
たりすることがなく、配線導体の低抵抗化を実現して大
電流を流すことが可能な、信頼性の高い低抵抗配線導体
を有する配線基板を提供する。 【解決手段】絶縁基体2の表面及び/又は内部に設けた
厚い低抵抗配線導体3の表面4と絶縁基体2との間に、
少なくとも高融点金属又はその化合物が60〜95体積
%と、SiO2 が5〜40体積%の割合から成る厚さ1
0〜100μmのメタライズ金属層5を介して接合一体
化して配線基板1とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子が収容
搭載される半導体素子収納用パッケージや、半導体素子
の他にコンデンサや抵抗体等の各種電子部品が搭載され
る混成集積回路装置等で、大電流を流すことが可能な低
抵抗配線導体を有する配線基板に関するものである。
【0002】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン(W)、モリブデン(Mo)、マンガン(Mn)等
の高融点金属から成る複数の配線導体を配設すると共
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るビアホール導体で接続した構造を成してい
る。
【0003】そして、前述のように構成された配線基板
は、例えば半導体素子収納用パッケージに適用した場合
には、その絶縁基体の凹部底面に半導体素子をガラスあ
るいは樹脂、ロウ材等の接着剤を介して接着固定すると
共に、半導体素子の各電極が凹部周辺に位置する配線導
体にボンディングワイヤを介して電気的に接続され、金
属やセラミックス等から成る蓋体を前記凹部を塞ぐよう
に前記接着剤と同様の封止剤を介して接合し、絶縁基体
の凹部内に半導体素子を気密に収容することにより最終
製品としての半導体装置としていた。
【0004】かかる半導体装置は、その絶縁基体に設け
た配線導体の一部に鉄−ニッケル(Fe−Ni)合金等
から成る外部リード端子が銀ロウ等のロウ材を介して取
着されており、該外部リード端子を外部電気回路に接続
することによって、半導体素子の各電極は配線導体、ボ
ンディングワイヤ及び外部リード端子を介して外部電気
回路に電気的に接続されている。
【0005】しかしながら、前記従来の配線基板は、配
線導体及びビアホール導体を形成するWやMo等の電気
抵抗値が4〜8×10-6Ω・cmと極めて高いため、配
線間の電気抵抗値を小さくして、例えば25〜60Aも
の大電流を流せることが要求されるような配線基板、具
体的には昨今の配線導体のより低抵抗化が望まれてい
る、例えば、車載環境のような厳しい環境下で使用され
る各種制御機器等をはじめとする用途には適用できなか
った。
【0006】従って、前述のような用途に適用する配線
基板では、配線導体の抵抗値を低減して大電流を流せる
ようにするために、配線基板を構成する絶縁基体に銅
(Cu)や銀(Ag)等を主成分とする導体材料で、厚
膜法や無電解メッキ法により配線導体を形成することが
行われていた。
【0007】しかし、かかる配線導体では、配線の高密
度化のために配線パターンの線幅が配線基板の面積によ
り制限され、一定以上に幅広く形成することができず、
前記厚膜法では膜厚が100μm以上になると焼結助剤
等の添加物が焼成時に拡散して半田濡れ性が悪化し、各
種電子部品の半田実装が困難となる他、前記添加物の拡
散及び反応により電気抵抗値が高くなる等、電気特性が
劣化するという欠点があった。
【0008】また、前記無電解メッキ法における配線導
体の形成方法では、後の工程に悪影響を及ぼさず短時間
に低コストで充分な厚さの配線導体を得ることが困難で
あり、前記低抵抗化の目的を満足するものではなかっ
た。
【0009】そこで、配線導体の抵抗値を低減して大電
流を流せるようにするために、配線基板を構成する絶縁
基体に配線用空間部や溝を形成し、該絶縁基体がアルミ
ナ(Al2 3 )等のセラミックグリーンシートから成
る場合にはタングステン(W)やモリブデン(Mo)に
銅(Cu)や金(Au)、ニッケル(Ni)、パラジウ
ム(Pd)を添加した配線導体材料を、一方、前記絶縁
基体がガラスセラミックグリーンシートから成る場合に
は銀(Ag)、銀−パラジウム(Ag−Pd)、銅(C
u)等の配線導体材料を、それぞれ前記配線用空間部や
溝に厚く充填して低抵抗配線導体としたものが提案され
ている(特開平5−21635号公報、特開昭63―1
94号公報参照)。
【0010】
【発明が解決しようとする課題】前記提案の低抵抗配線
導体では、配線抵抗値の低減を図ることはできるもの
の、該低抵抗配線導体を、例えば、50μm以上に厚く
形成すると、電気特性が劣化したり、更には該低抵抗配
線導体と絶縁基体との熱膨張差に起因する応力が発生
し、該応力によって絶縁基体の配線用空間部や溝に充填
して形成した低抵抗配線導体が、配線用空間部や溝から
剥離して該低抵抗配線導体に接続された他の配線導体と
断線する恐れがあるという課題があった。
【0011】
【発明の目的】本発明は、前記課題を解消せんとして成
されたもので、その目的は絶縁基体に厚さを有する低抵
抗配線導体を設けても、電気特性が劣化したりせず、し
かも該低抵抗配線導体が絶縁基体の配線用空間部や溝か
ら剥離せず、従って該低抵抗配線導体に接続された他の
配線導体と断線したりすることがなく、配線導体の低抵
抗化を実現して大電流を流すことが可能な、信頼性の高
い低抵抗配線導体を有する配線基板を提供することにあ
る。
【0012】
【課題を解決するための手段】本発明者等は、前記目的
を達成するために鋭意検討した結果、低抵抗配線導体を
絶縁基体の表面及び/又は内部に有する配線基板におい
て、低抵抗配線導体の表面と絶縁基体との間に、少なく
とも高融点金属又はその化合物と一定容積を占めるシリ
カ(SiO2 )とから成るメタライズ金属層を設けるこ
とにより、低抵抗配線導体が配線用空間部や溝から剥離
する等の前記課題が解消できることを知見し、本発明に
至った。
【0013】即ち、本発明の配線基板は、絶縁基体の表
面及び/又は内部に設けた低抵抗配線導体が、該低抵抗
配線導体の表面と絶縁基体との間に、少なくともタング
ステン(W)、又はモリブデン(Mo)、レニウム(R
e)、コバルト(Co)のいずれかの高融点金属又はそ
の化合物が60〜95体積%と、シリカ(SiO2 )が
5〜40体積%の割合から成る10〜100μmの厚さ
を有するメタライズ金属層を介在せしめて成ることを特
徴とするものである。
【0014】
【作用】本発明の配線基板によれば、絶縁基体の表面及
び/又は内部に設けた低抵抗配線導体は、その表面と絶
縁基体との間に少なくとも高融点金属又はその化合物と
シリカ(SiO2 )とから成るメタライズ金属層を介し
て接合されていることから、メタライズ金属層中の高融
点金属又はその化合物と低抵抗配線導体の金属との濡れ
性が良好でアンカー効果による物理的接合の向上と、少
なくとも前記シリカ(SiO2 )が低抵抗配線導体の金
属と反応して化学的に接合することにより接合強度が向
上して低抵抗配線導体に全くガラス成分等を添加しなく
ても絶縁基体と強固に接合できることになる。
【0015】その上、前記接合は接合面の接触部分のみ
の反応であるため、低抵抗配線導体の電気的特性には何
ら影響を及ぼさず、例えば、50μm以上の厚さを有す
る低抵抗配線導体を設けても抵抗値等の電気特性の劣化
がなく、更に、低抵抗配線導体が絶縁基体の配線用空間
部や溝から剥離して該低抵抗配線導体に接続された他の
配線導体を断線することもなく、大電流を流すことが可
能な接続信頼性の高い低抵抗配線導体を有する配線基板
を低コストで作製することができる。
【0016】
【発明の実施の形態】以下、本発明の配線基板を図面に
基づき詳細に説明する。
【0017】図1は、本発明の配線基板を低抵抗配線導
体を含む断面で切断した斜視図である。
【0018】図1において、1は絶縁基体2と、低抵抗
配線導体3の表面4との間に厚さ10〜100μmのメ
タライズ金属層5を設けて接合した配線基板である。
【0019】配線基板1の表層に形成された低抵抗配線
導体3は、低抵抗配線導体3と接続した絶縁基体2の内
部に設けたビアホール導体6から絶縁基体2の内部の配
線導体7に、更に配線導体7から他方の表層に設けたビ
アホール導体8に接続することにより絶縁基体2の他方
の面に導出されている。
【0020】また、図2は本発明の配線基板の他の実施
例を示す断面図であり、配線基板1は一方の表面にメタ
ライズ金属層5を介して低抵抗配線導体3を配設し、低
抵抗配線導体3は絶縁基体2に設けたビアホール導体6
から絶縁基体2の内部に設けた配線導体7に、更に配線
導体7から絶縁基体2の他方の面に導出されるビアホー
ル導体8に接続されている。
【0021】また、図3は本発明の配線基板の他の実施
例を示す断面図であり、配線基板1は絶縁基体2の表面
にメタライズ金属層5を介して低抵抗配線導体3を複数
配設し、低抵抗配線導体3から絶縁基体2の他方の面に
サーマルビアを兼ねたビアホール導体9が導出されて表
面に形成された配線導体10に接続されている。
【0022】更に、図4は本発明の配線基板の他の実施
例を示す断面図であり、配線基板1は絶縁基体2の内部
に低抵抗配線導体3が埋設されており、低抵抗配線導体
3の上下いずれの表面4にも絶縁基体2との間にメタラ
イズ金属層5を介在させた場合と、一方の表面4にのみ
メタライズ金属層5を介在させた場合の両方の低抵抗配
線導体3と絶縁基体2とを接合一体化したもので、各低
抵抗配線導体3はそれぞれに接続されたビアホール導体
6または8によりいずれかの表面に導出されている。
【0023】次に、本発明の配線基板における低抵抗配
線導体の表面と絶縁基体との間に設けるメタライズ金属
層の主成分は、絶縁基体と同時焼成可能であり、低抵抗
配線導体の金属との濡れ性に優れ、従来の高融点金属配
線の電気抵抗値と同等あるいはそれ以下であればいかな
る材料でも良く、例えば、タングステン(W)やモリブ
デン(Mo)、レニウム(Re)、コバルト(Co)等
の高融点金属又はその化合物が挙げられ、特にセラミッ
クスから成る絶縁基体との同時焼成及び製品コストの点
からはタングステン(W)が最適である。
【0024】また、前記メタライズ金属層中のシリカ
(SiO2 )が5体積%未満、あるいは高融点金属又は
その化合物が95体積%の割合を越えるとメタライズ金
属層自体の強度及び絶縁基体との接合強度が劣化して割
れや剥離を生じてしまい、逆にシリカ(SiO2 )が4
0体積%を越えるか、高融点金属又はその化合物が60
体積%未満の割合となると、メタライズ金属層の表面に
シリカ(SiO2 )層が形成されて低抵抗配線導体のア
ンカー効果による接合の妨げになり、低抵抗配線導体と
の接合強度の劣化につながり、更に前記高融点金属又は
その化合物の電気抵抗が増加して大電流用の配線導体と
して実用範囲外となる。
【0025】よって、前記メタライズ金属層中、少なく
ともシリカ(SiO2 )は5〜40体積%で、高融点金
属又はその化合物が60〜95体積%の割合に限定さ
れ、特に接合強度と電気抵抗の点からは少なくともシリ
カ(SiO2 )は20〜30体積%で、高融点金属又は
その化合物は70〜80体積%の割合が望ましい。
【0026】また、前記メタライズ金属層は量産性に優
れたスクリーン印刷法で形成することが好適であること
から、その厚さが10μmより薄い場合には均一な厚さ
のメタライズ金属層を形成することが困難となって接合
強度が劣化してしまい、100μmを越えるとスクリー
ン印刷を何度も繰り返して充填しなければならず、製造
工程の増加がコストアップとなる。
【0027】従って、前記メタライズ金属層の厚さは1
0〜100μmに特定され、低抵抗配線導体と絶縁基体
との接合強度と配線導体の電気抵抗、更に製造工程の簡
便さの点からは20〜50μmが好適である。
【0028】また、本発明における前記メタライズ金属
層には、高融点金属又はその化合物とシリカ(Si
2 )以外に、Al2 3 やCaO、MgO等、微量の
他のガラス成分を含有することについては何ら支障な
い。
【0029】一方、本発明における低抵抗配線導体の厚
さは、低抵抗配線導体の低抵抗化を図り大電流を流せる
ようにするためにはその厚さは50μm以上であること
が望ましい。
【0030】尚、本発明の配線基板において、低抵抗配
線導体を構成する導電材料は、低抵抗で大電流を流すこ
とができ、前記高融点金属と濡れ性が良ければいずれで
も良く、例えば銅(Cu)や銀(Ag)、アルミニウム
(Al)等が挙げられ、特に熱伝導性や濡れ性、電気抵
抗等の電気的特性に優れ、加工が容易で安価であること
からは銅(Cu)が最適であり、電気的特性からは前記
導電材料は極力、電気抵抗を増加させる成分を含有させ
ないことが望ましい。
【0031】また、ビアホール導体はタングステン
(W)やモリブデン(Mo)、レニウム(Re)、コバ
ルト(Co)等の高融点金属を主成分とするものが挙げ
られ、特に絶縁基体との熱膨張率の整合性及びコストの
点からはモリブデン(Mo)が好適である。
【0032】一方、配線導体については、セラミックス
から成る絶縁基体と配線導体を同時焼成で形成する場
合、前記ビアホール導体と同様の高融点金属が使用で
き、更に熱伝導性や低抵抗配線が必要とされる場合、ポ
ストファイヤー法やメッキ法により銅(Cu)や銀(A
g)、ニッケル(Ni)、アルミニウム(Al)等で形
成でき、前記同時焼成の場合には焼成温度と融点の関係
からタングステン(W)が、またポストファイヤー法や
メッキ法で形成する場合には電気特性上、銅(Cu)が
好適である。
【0033】他方、前記ビアホール導体は、表面実装さ
れたパワーMOSFET等からの発熱を熱伝導により表
層に形成された低抵抗配線導体と接続することで、該低
抵抗配線導体とヒートシンクの効果を奏するものであ
る。
【0034】また、前記絶縁基体は一般に配線基板に適
用されるアルミナ(Al2 3 )や窒化アルミニウム
(AlN)、窒化珪素(Si3 4 )等を主成分とする
セラミック焼結体であればいずれにも適用できるが、と
りわけアルミナ質焼結体から成るものが望ましく、例え
ばアルミナ(Al2 3 )、シリカ(SiO2 )、マグ
ネシア(MgO)、カルシア(CaO)等の原料粉末に
周知の有機性バインダーと有機溶剤、可塑剤、分散剤等
を添加混合して調製した泥漿を、周知のドクターブレー
ド法やカレンダーロール法等のシート成形法により成形
したセラミックグリーンシートに所定の打ち抜き加工を
施すと共にこれを複数枚積層し、約1600℃の温度で
焼成することにより得られる。
【0035】更に、本発明の配線基板に大電流を必要と
するパワーMOSFET等を表面実装する際、パワーM
OSFET用配線にも低抵抗の配線導体を形成しておく
と共に、前述のようにパワーMOSFETが表面実装さ
れる部分にサーマルビアを兼用したビアホール導体を多
数設け、低抵抗配線導体のヒートシンク作用と併用して
熱放散性を向上させることが望ましい。
【0036】
【実施例】次に、本発明の配線基板を以下に詳述するよ
うにして評価した。先ず、Al2 3 、SiO2 、Mg
O、CaO等の原料粉末にアクリル系の有機性バインダ
ーと可塑剤、溶剤を添加混合して泥漿を調製し、該泥漿
をドクターブレード法により厚さ約300μmのシート
状に成形した。
【0037】次いで、前記セラミックグリーンシートの
所定位置に打ち抜き加工を施して低抵抗配線導体用空間
部とビアホールをそれぞれ形成した後、他のセラミック
グリーンシート上の前記低抵抗配線導体用空間部に該当
する位置に、Wと少なくともSiO2 から成る種々の配
合組成比の印刷用ペーストを用いて所定の配線パターン
を印刷形成し、表1に示すように種々の厚さを設定した
焼成前のメタライズ金属層を形成すると共に、ビアホー
ルにも所定のペーストを充填した。
【0038】その後、前記低抵抗配線導体用空間部を有
するセラミックグリーンシートを表層とし、その直下に
前記メタライズ金属層を被着形成したセラミックグリー
ンシートを、更に絶縁層間の配線層とビアホールを形成
した他のセラミックグリーンシートを所定の厚さとなる
ように複数枚積層する。
【0039】次いで、前記積層体を約1600℃の温度
で焼成して低抵抗配線導体用空間部の底面に種々の組成
と厚さを有するメタライズ金属層を具備した縦50m
m、横5mmの絶縁基体を作製した。
【0040】前記絶縁基体の一部を用いてメタライズ金
属層の断面を波長分散型X線マイクロアナライザー(E
PMA)により、その表面を分析して高融点金属又はそ
の化合物、及びSiO2 の占有率をそれぞれ求め、それ
らを高融点金属又はその化合物、及びSiO2 の容積比
と見なした。
【0041】次に、前記絶縁基体の低抵抗配線導体用空
間部に、低抵抗配線導体として平均粒径が30μm以下
の各種Cu粉末を粒度配合して調製したCu100%と
有機バインダー及び溶媒とから成る導体ペーストを充填
して加熱融着させ、評価用の配線基板を作製した。
【0042】尚、低抵抗配線導体用空間部にメタライズ
金属層を被着形成していない絶縁基体に、低抵抗配線導
体として所定厚さと寸法の銅板を前記空間部に嵌着した
もの、及び従来の銅厚膜に使用されているSiO2 の他
にAl2 3 やMgO、CaO等のガラス成分が添加さ
れたCu導体ペーストを前記空間部に充填した配線基板
を比較例とした。
【0043】
【表1】
【0044】かくして得られた前記評価用の配線基板を
用いて、−65℃と150℃の温度をそれぞれ10分間
加える履歴を1サイクルとする冷熱サイクルを3000
サイクルまで実施して液槽熱衝撃信頼性試験を行った。
【0045】前記試験後、先ず評価用の配線基板の外観
検査を行い、低抵抗配線導体のクラックや剥離、あるい
は絶縁層のクラック等の欠陥の有無を調査した。
【0046】その後、前記評価用の配線基板の低抵抗配
線導体の中央部に直径が0.8mmの銅線を半田で接合
し、10mm/minの速度で引っ張り試験を行い、破
断モードと接合強度を評価した。
【0047】尚、破壊モードは低抵抗配線導体が剥離し
たものを、導線が半田抜けしたものを、絶縁層にク
ラックを生じたものをと区分した。
【0048】一方、前記評価用の配線基板の配線導体の
導通評価は、60Aの電流を1分間通電して遮断するの
を1サイクルとする通電サイクル試験を30000サイ
クル実施し、通電サイクル試験前後の抵抗値を、低抵抗
配線導体と該低抵抗配線導体と接続し、絶縁基板の他方
の表面に導出した配線導体との間で測定して抵抗変化率
を算出し、該抵抗変化率が5%以下を優、6〜10%を
良、11〜20%を可、21%以上を不良と評価した。
【0049】以上の結果の基づき、低抵抗配線導体を有
する配線基板として総合評価した。
【0050】
【表2】
【0051】表から明らかなように、比較例の試料番号
34では低抵抗配線導体が絶縁基体から剥離する上、半
田濡れ性が悪く、同じく試料番号35では絶縁層にクラ
ックが認められ、接合強度も極めて低く、また、本発明
の請求範囲外である試料番号1、3、7、8、16、1
7、21、22、26、27、33では、低抵抗配線導
体が絶縁基体から剥離したり、接合強度が低かったり、
あるいは通電サイクル試験後の抵抗変化率が大きかった
り等のいずれかに該当し適当でない。
【0052】それらに対して、本発明ではいずれも低抵
抗配線導体の剥離や、絶縁層のクラックは認められず、
通電サイクル試験後の抵抗変化率も極めて低く、安定し
ていることが確認される。
【0053】尚、本発明の実施例は低抵抗配線導体を絶
縁基体の表層に形成した配線基板で説明したが、本発明
はこれに限定されるものではなく、本発明の要旨を逸脱
しない範囲であれば種々の変更が可能であり、例えば、
既に詳述したように低抵抗配線導体を絶縁基体内部に埋
設して配線基板としたものにも適用し得るものである。
【0054】
【発明の効果】以上詳述したように、本発明の配線基板
によれば、絶縁基体と低抵抗配線導体の表面との間に、
少なくとも高融点金属又はその化合物が60〜95体積
%と、SiO2 が5〜40体積%の割合から成るメタラ
イズ金属層を介在させて接合一体化したことから、配線
基板を構成する低抵抗配線導体や絶縁基体にクラックが
発生したり、低抵抗配線導体が剥離したりすることがな
く、前記低抵抗配線導体を絶縁基体に強固に接合できる
と共に、電気的特性の劣化も認められず、低抵抗配線導
体に接続された他の配線導体を断線することもなく、配
線導体の低抵抗化を実現して大電流を流すことが可能と
なるため、高密度化と共に低抵抗化が実現でき、大電流
に適応し得る信頼性に優れた、例えば、車載環境のよう
な厳しい環境下においても故障することなく稼働させる
ことが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板を低抵抗配線導体を含む面で
切断した斜視図である。
【図2】本発明の配線基板の他の実施例を示す断面図で
ある。
【図3】本発明の配線基板の他の実施例を示す断面図で
ある。
【図4】本発明の配線基板の他の実施例を示す断面図で
ある。
【符号の説明】
1 配線基板 2 絶縁基体 3 低抵抗配線導体 4 表面 5 メタライズ金属層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体の表面及び/又は内部に低抵抗配
    線導体を有する配線基板であって、前記低抵抗配線導体
    の表面と絶縁基体との間に、少なくともタングステン
    (W)又はモリブデン(Mo)、レニウム(Re)、コ
    バルト(Co)のいずれかの高融点金属又はその化合物
    が60〜95体積%と、シリカ(SiO2 )が5〜40
    体積%の割合から成る厚さ10〜100μmのメタライ
    ズ金属層を有することを特徴とする配線基板。
  2. 【請求項2】前記高融点金属又はその化合物が70〜8
    0体積%と、シリカ(SiO2 )が20〜30体積%の
    割合から成り、厚さが20〜50μmのメタライズ金属
    層を有することを特徴とする請求項1に記載の配線基
    板。
JP22788497A 1997-08-25 1997-08-25 配線基板 Pending JPH1168260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22788497A JPH1168260A (ja) 1997-08-25 1997-08-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22788497A JPH1168260A (ja) 1997-08-25 1997-08-25 配線基板

Publications (1)

Publication Number Publication Date
JPH1168260A true JPH1168260A (ja) 1999-03-09

Family

ID=16867853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22788497A Pending JPH1168260A (ja) 1997-08-25 1997-08-25 配線基板

Country Status (1)

Country Link
JP (1) JPH1168260A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059958A (ja) * 2004-08-19 2006-03-02 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ及びその製造方法
CN111642070A (zh) * 2020-06-30 2020-09-08 新华三技术有限公司 一种电路板及其制备工艺
CN113035833A (zh) * 2021-05-28 2021-06-25 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059958A (ja) * 2004-08-19 2006-03-02 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ及びその製造方法
JP4486440B2 (ja) * 2004-08-19 2010-06-23 株式会社住友金属エレクトロデバイス 電子部品収納用セラミックパッケージ及びその製造方法
CN111642070A (zh) * 2020-06-30 2020-09-08 新华三技术有限公司 一种电路板及其制备工艺
CN113035833A (zh) * 2021-05-28 2021-06-25 浙江集迈科微电子有限公司 多层布线转接板及其制备方法
CN113035833B (zh) * 2021-05-28 2021-09-28 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Similar Documents

Publication Publication Date Title
US5439732A (en) Ceramic multi-layer wiring board
US9596747B2 (en) Wiring substrate and electronic device
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
KR100922079B1 (ko) 다층 세라믹 기판
JP4959079B2 (ja) 半導体素子収納用パッケージ
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JPH11103141A (ja) 配線基板
JP3610247B2 (ja) 配線基板
JPH1168260A (ja) 配線基板
JP2001185838A (ja) セラミック配線基板
JP2703426B2 (ja) 回路基板
JP2006140538A (ja) 配線基板
JP2000340716A (ja) 配線基板
JP2004327945A (ja) セラミック電子回路部品
JP2000312057A (ja) 配線基板およびその製造方法
JP2738600B2 (ja) 回路基板
JPH1126942A (ja) 多層配線基板
JP2000164996A (ja) セラミック配線基板
JPH07202356A (ja) 回路基板
JP3645744B2 (ja) セラミック配線基板
JPH1117344A (ja) 多層配線基板
JP3145614B2 (ja) セラミック配線基板
JP2014216547A (ja) 配線基板および電子装置
JP2006040766A (ja) 気密端子
JP2003234552A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040419

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Effective date: 20040802

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215