CN113471161A - 用于射频传输的多层布线转接板及其制备方法 - Google Patents

用于射频传输的多层布线转接板及其制备方法 Download PDF

Info

Publication number
CN113471161A
CN113471161A CN202110719405.0A CN202110719405A CN113471161A CN 113471161 A CN113471161 A CN 113471161A CN 202110719405 A CN202110719405 A CN 202110719405A CN 113471161 A CN113471161 A CN 113471161A
Authority
CN
China
Prior art keywords
wiring
substrate
tsv
metal
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110719405.0A
Other languages
English (en)
Inventor
冯光建
黄雷
郭西
高群
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110719405.0A priority Critical patent/CN113471161A/zh
Publication of CN113471161A publication Critical patent/CN113471161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种用于射频传输的多层布线转接板及其制备方法，通过在基底的凹槽中制备具有一定金属布线层的第一重新布线结构，而后在基底上制备与TSV柱及第一重新布线结构电连接的第二重新布线结构，从而多层布线转接板划分为布线密集区及布线稀疏区，其中，第一重新布线结构位于布线密集区，且布线密集区中的金属布线层数大于布线稀疏区中的金属布线层数，该多层布线转接板可解决由于多层布线所造成的应力较大的问题所导致的翘曲及分层等质量问题，且可降低工艺难度；进一步还可包括与第一重新布线结构电连接的第一TSV柱，以将芯片信号自基底的第一面直接传输至第二面，从而可缩短信号传输路径。

Description

用于射频传输的多层布线转接板及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种用于射频传输的多层布线转接板及其制备方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用。新的应用对产品的电气性能、紧凑结构和系统可靠性都提出了新的要求。对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片如射频单元、滤波器、功率放大器等通过集成的方式集成到一个独立的系统中，以实现发射和接收信号的功能。
对于绝大多数射频芯片来说，其射频信号的传输因为需要跨层，必须用到多层布线，以通过厚度较大的金属线来匹配电阻。而这种设置对于后面的封装基板的布线挑战性较大，尤其是对于硅基封装转接板，如在做3D封装的过程中，绝大多数公司都在尽量减少硅基转接板表面的布线层数，以减少硅基中由于布线层过多导致的硅基转接板的翘曲。虽然通过增加布线密度可减少布线层数，但是在射频走线特殊的布线设置中，考虑到层间信号间的串扰、插损等问题，往往模组是不能通过增加某些层的布线密度来减少层数的。从而在射频芯片中厚度较大的多层布线，对于尺寸较大、厚度较薄的转接板的制作工艺和后续的微组装工艺都是较大的挑战，同时过多的布线层数还容易出现因应力较大导致的布线层分层(peeling)问题。
因此，提供一种用于射频传输的多层布线转接板及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于射频传输的多层布线转接板及其制备方法，用于解决现有技术中在制备多层布线转接板时所遇到的上述一系列的质量及工艺的问题。
为实现上述目的及其他相关目的，本发明提供一种用于射频传输的多层布线转接板，所述多层布线转接板包括：
基底，所述基底包括第一面及对应的第二面，且所述基底中具有TSV柱及凹槽，所述TSV柱贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述凹槽中；
第二重新布线结构，所述第二重新布线结构位于所述基底的第一面上，且与所述TSV柱的第一端以及所述第一重新布线结构电连接；
金属连接件，所述金属连接件位于所述基底的第二面上，且与所述TSV柱的第二端电连接；
其中，所述多层布线转接板划分为布线密集区及布线稀疏区，所述第一重新布线结构位于所述布线密集区，且所述布线密集区中的金属布线层数大于所述布线稀疏区中的金属布线层数。
可选地，还包括第一TSV柱，所述第一TSV柱的第一端与所述第一重新布线结构电连接，且所述第一TSV柱的第二端显露于所述基底的第二面。
可选地，还包括射频芯片，所述射频芯片位于所述布线密集区，并与所述第二重新布线结构电连接。
可选地，所述金属连接件包括金属布线或金属凸点。
可选地，所述凹槽的宽度为1μm～1000μm，所述凹槽的深度为10μm～2000μm。
本发明还提供一种用于射频传输的多层布线转接板的制备方法，包括以下步骤：
提供基底，所述基底包括第一面及对应的第二面；
于所述基底中形成TSV柱，所述TSV柱的第一端显露于所述基底的第一面；
于所述基底中形成凹槽；
于所述凹槽中形成第一重新布线结构；
于所述基底的第一面上形成第二重新布线结构，所述第二重新布线结构与所述TSV柱的第一端以及所述第一重新布线结构电连接；
减薄所述基底，以在所述基底的第二面显露所述TSV柱的第二端；
于所述基底的第二面上形成金属连接件，且所述金属连接件与所述TSV柱的第二端电连接；
其中，所述多层布线转接板划分为布线密集区及布线稀疏区，所述第一重新布线结构位于所述布线密集区，且所述布线密集区中的金属布线层数大于所述布线稀疏区中的金属布线层数。
可选地，在形成所述TSV柱的同时还包括形成第一TSV柱的步骤，且形成所述凹槽后，所述第一TSV柱的第一端显露于所述凹槽，以及在减薄所述基底时，在所述基底的第二面显露所述TSV柱的第二端的同时显露所述第一TSV柱的第二端。
可选地，还包括提供射频芯片，并将所述射频芯片贴合于所述第二重新布线结构上的步骤，且所述射频芯片位于所述布线密集区，并与所述第二重新布线结构电连接。
可选地，形成的所述金属连接件包括金属布线或金属凸点。
可选地，形成的所述凹槽的宽度为1μm～1000μm，形成的所述凹槽的深度为10μm～2000μm；所述基底为晶圆级基底，所述晶圆级基底的尺寸包括4寸～12寸。
如上所述，本发明的用于射频传输的多层布线转接板及其制备方法，通过在基底的凹槽中制备具有一定金属布线层的第一重新布线结构，而后在基底上制备与TSV柱及第一重新布线结构电连接的第二重新布线结构，从而多层布线转接板划分为布线密集区及布线稀疏区，其中，第一重新布线结构位于布线密集区，且布线密集区中的金属布线层数大于布线稀疏区中的金属布线层数，该多层布线转接板可解决由于多层布线所造成的应力较大的问题所导致的翘曲及分层等质量问题，且可降低工艺难度；进一步的由于第一TSV柱的第一端与第一重新布线结构电连接，且第一TSV柱的第二端显露于基底的第二面，从而位于布线密集区的射频芯片可通过电连接的第二重新布线结构、第一重新布线结构及第一TSV柱将信号自基底的第一面直接传输至第二面，从而可缩短信号传输路径。
附图说明
图1显示为本发明实施例一中形成TSV柱后的结构示意图。
图2显示为本发明实施例一中形成凹槽后的结构示意图。
图3显示为本发明实施例一中形成第一绝缘介质层及第一金属布线层后的结构示意图。
图4显示为本发明实施例一中形成第一互联通孔后的结构示意图。
图5显示为本发明实施例一中形成第一重新布线结构后的结构示意图。
图6显示为本发明实施例一中形成第二绝缘介质层后的结构示意图。
图7显示为本发明实施例一中形成第二金属布线层后的结构示意图。
图8显示为本发明实施例一中形成第二互联通孔后的结构示意图。
图9显示为本发明实施例一中形成第二重新布线结构后的结构示意图。
图10显示为本发明实施例一中形成金属连接件后的结构示意图。
图11显示为本发明实施例二中形成TSV柱及第一TSV柱后的结构示意图。
图12显示为本发明实施例二中形成凹槽后的结构示意图。
图13显示为本发明实施例二中形成第一重新布线结构及第二重新布线结构后的结构示意图。
图14显示为本发明实施例二中形成金属连接件后的结构示意图。
元件标号说明
101、201-基底；102、2021-TSV柱；2022-第一TSV柱；103、203-凹槽；104、204-第一重新布线结构；1041-第一绝缘介质层；1042第一金属布线层；1043-第一互联通孔；105、205-第二重新布线结构；1051-第二绝缘介质层；1052-第二金属布线层；1053-第二互联通孔；106、206-金属连接件；A、A1-布线密集区；B、B1-布线稀疏区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1～图10，本实施例提供一种用于射频传输的多层布线转接板，所述多层布线转接板包括：
基底101，所述基底101包括第一面及对应的第二面，且所述基底101中具有TSV柱102及凹槽103，所述TSV柱102贯穿所述基底101；
第一重新布线结构104，所述第一重新布线结构104位于所述凹槽103中；
第二重新布线结构105，所述第二重新布线结构105位于所述基底101的第一面上，且与所述TSV柱102的第一端以及所述第一重新布线结构104电连接；
金属连接件106，所述金属连接件106位于所述基底101的第二面上，且与所述TSV柱102的第二端电连接；
其中，所述多层布线转接板划分为布线密集区A及布线稀疏区B，所述第一重新布线结构104位于所述布线密集区A，且所述布线密集区A中的金属布线层数大于所述布线稀疏区B中的金属布线层数。
本实施例在所述基底101的所述凹槽103中制备具有一定金属布线层的所述第一重新布线结构104，而后在所述基底101上制备与所述TSV柱102及第一重新布线结构104电连接的第二重新布线结构105，从而所述多层布线转接板可划分为所述布线密集区A及布线稀疏区B，其中，所述第一重新布线结构104位于所述布线密集区A，且所述布线密集区A中的金属布线层数大于所述布线稀疏区B中的金属布线层数，该多层布线转接板可解决由于多层布线所造成的应力较大的问题所导致的翘曲及分层等质量问题，且可降低工艺难度。
作为示例，还包括射频芯片(未图示)，所述射频芯片位于所述布线密集区A，并与所述第二重新布线结构105电连接。
具体的，可先对射频组件进行仿真，使必须需要多层布线的射频走线集中到某一个特定区域，这样可把必须多层布线的射频走线和可以实现密集互联的其他功能走线分开，通过位于所述凹槽103中的所述第一重新布线结构104，可把多层射频布线的一层或者几层埋入所述凹槽103中，然后在所述基底101的表面继续制作射频走线和信号处理走线，这样能够大大减少多层布线给所述基底101如硅转接板带来的应力，并减少布线层因应力较大带来的分层问题。从而贴合于所述第二重新布线结构105上的所述射频芯片可通过所述第二重新布线结构105、第一重新布线结构104及TSV柱102将信号传输至所述基底101的第二面。有关所述射频芯片的具体种类，此处不作过分限定。
作为示例，所述金属连接件106包括金属布线或金属凸点，具体种类可根据需要进行选择。
作为示例，所述第一重新布线结构104包括堆叠设置的第一绝缘介质层1041及第一金属布线层1042，其中，所述第一重新布线结构104可包括M层所述第一金属布线层1042，M≥1，如1层、2层、3层、5层等；所述第二重新布线结构105包括堆叠设置的第二绝缘介质层1051及第二金属布线层1052，其中，所述第二重新布线结构105可包括N层所述第二金属布线层1052，N≥1，如1层、2层、3层、5层等。
具体的，参阅图10，本实施例中，所述第一重新布线结构104包括堆叠设置的5层所述第一金属布线层1042，所述第二重新布线结构105包括堆叠设置的4层所述第二金属布线层1052，从而在所述布线密集区A中，可实现9层的金属布线互连大于所述布线稀疏区B中的4层金属布线互连。其中，所述第一金属布线层1042及第二金属布线层1052的层数及分布并非局限于此，具体可根据需要进行选择。
作为示例，所述凹槽103的宽度可为1μm～1000μm，所述凹槽103的深度可为10μm～2000μm。
具体的，所述凹槽103的宽度可为1μm、10μm、100μm、500μm、1000μm等，所述凹槽103的深度可为10μm、100μm、500μm、1000μm、2000μm等，具体可根据所述基底101的尺寸以及所述第一重新布线结构104的尺寸决定，此处不作过分限制。
有关所述多层布线转接板的结构、材质、制备方法，可参阅下述有关多层布线转接板的制备。
具体的，参阅图1～图10示意了本实施例在制备用于射频传输的多层布线转接板时各步骤所呈现的结构示意图。
首先，参阅图1，提供基底101，所述基底101包括第一面及对应的第二面。
具体的，所述基底101可包括硅基底，如硅转接板，且所述基底101可采用晶圆级基底，即所述基底101的尺寸可包括4寸～12寸，如4寸、6寸、8寸及12寸等，有关所述基底101的材质、厚度及尺寸，此处不作过分限制。
接着，于所述基底101中形成TSV柱102，所述TSV柱102的第一端显露于所述基底101的第一面。
其中，于所述基底101中形成所述TSV柱102的步骤可包括：
首先，通过光刻、刻蚀工艺在所述基底101中制作TSV孔(未图示)，所述TSV孔的直径范围可为1μm～1000μm，如1μm、10μm、100μm、500μm、1000μm等；所述TSV孔的深度可为10μm～1000μm，如10μm、100μm、500μm、1000μm等；有关所述TSV孔的尺寸、数量及分布此处不作过分限制；
接着，在所述基底101的第一面上沉积如氧化硅或氮化硅等的绝缘层(未图示)，或者直接进行热氧化，以形成氧化硅的绝缘层，其中，所述绝缘层的厚度范围可为10nm～100μm，如10nm、1μm、10μm、50μm、100μm等；有关所述绝缘层的形成方法、材质及厚度，此处不作过分限制；
接着，通过物理溅射、磁控溅射或者蒸镀工艺在所述绝缘层上方制作种子层(未图示)，所述种子层的厚度范围可为1nm～100μm，如1nm、1μm、10μm、50μm、100μm等；且所述种子层可以是一层也可以是多层叠层，且所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；有关所述种子层的形成方法、材质及厚度，此处不作过分限制；
接着，沉积金属，形成金属柱，所述金属柱的材质可为铜，但并非局限于此，本实施例中采用铜金属充满所述TSV孔，且在200度到500度温度下使铜致密，以形成铜金属柱；
接着，可采用CMP工艺，去除位于所述基底101的第一面上的多余金属材质，以显露所述金属柱；其中，位于所述基底101的第一面上的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，但也可以保留，至此完成所述TSV柱102的制备。
参阅图2，接着，于所述基底101中形成凹槽103。
具体的，可通过光刻和干法刻蚀的工艺形成所述凹槽103，其中，所述凹槽103的宽度可为1μm～1000μm，所述凹槽103的深度可为10μm～2000μm，如所述凹槽103的宽度可为1μm、10μm、100μm、500μm、1000μm等，所述凹槽103的深度可为10μm、100μm、500μm、1000μm、2000μm等，具体可根据所述基底101的尺寸以及所述第一重新布线结构104的尺寸决定，此处不作过分限制。
参阅图3～图5，于所述凹槽103中形成第一重新布线结构104。
具体的，所述第一重新布线结构104包括第一绝缘介质层1041及第一金属布线层1042，所述第一绝缘介质层1041可以是氧化硅材质，也可以是PI胶等，所述第一金属布线层1042可以为铜金属布线，也可为其他金属布线。有关所述第一重新布线结构104的制备方法可包括以下步骤，但并非局限于此：
在所述凹槽103内制作所述第一绝缘介质层1041；
在所述第一绝缘介质层1041的表面形成所述第一金属布线层1042；
继续在所述第一金属布线层1042的表面制作所述第一绝缘介质层1041；
在所述第一绝缘介质层1041中制作第一互联通孔1043，所述第一互联通孔1043显露所述第一金属布线层1042，如图4；
继续在所述第一绝缘介质层1041上制作第一金属布线层1042，使两层金属布线层互联；
重复制备所述第一绝缘介质层1041及第一金属布线层1042的步骤，形成具有多层金属布线层的所述第一重新布线结构104，所述第一金属布线层1042的具体层数可根据需要进行选择，此处不作过分限制。
参阅图6～图9，接着，于所述基底101的第一面上形成第二重新布线结构105，所述第二重新布线结构105与所述TSV柱102的第一端以及所述第一重新布线结构104电连接。
具体的，可先进行抛光，使所述第一重新布线结构104的顶部与所述基底101的顶部对齐，而后通过刻蚀工艺，显露所述TSV柱102的顶部及第一金属布线层1042的顶部，而后于所述基底101的第一面上制作所述第二重新布线结构105，其中，所述第二重新布线结构105包括第二绝缘介质层1051及第二金属布线层1052，且相邻的上下两层所述第二金属布线层1052通过第二互联通孔1053电连接。通过所述第二重新布线结构105可实现与所述TSV柱102的第二端以及与所述第一重新布线结构104的电连接，以实现多层互联结构。有关所述第二重新布线结构105的具体制备，可参阅所述第一重新布线结构104，此处不作赘述，其中所述第二重新布线结构105的材质及结构可与所述第一重新布线结构104相同，但并非局限于此。
作为示例，形成的所述第一重新布线结构104可包括M层所述第一金属布线层1042，M≥1，如1层、2层、3层、5层等；形成的所述第二重新布线结构105可包括N层所述第二金属布线层1052，N≥1，如1层、2层、3层、5层等，关于所述M及N的取值此处不作过分限制。
参阅图10，接着，减薄所述基底101，以在所述基底101的第二面显露所述TSV柱102的第二端。
具体的，可先提供临时键合的载片(未图示)，用临时键合的工艺把所述载片跟所述第二重新布线结构105键合在一起，以通过所述载片保护所述第二重新布线结构105，并以所述载片作为支撑，以减薄所述基底101，使得所述TSV柱102的第二端露头。所述载片可包括尺寸为4寸、6寸、8寸及12寸的硅晶圆载片，厚度范围可为200μm～2000μm，如200μm、500μm、1000μm、2000μm等，所述载片也可以是其他材质，如包括玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用，有关所述载片的具体种类、厚度及与所述第二重新布线结构105的键合方法此处不作限制。
参阅图10，于所述基底101的第二面上形成金属连接件106，且所述金属连接件106与所述TSV柱102的第二端电连接，完成所述多层布线转接板的制备。
作为示例，形成的所述金属连接件106可包括金属布线或金属凸点，具体材质此处不作限定。
其中，所述多层布线转接板划分为布线密集区A及布线稀疏区B，所述第一重新布线结构104位于所述布线密集区A，且所述布线密集区A中的金属布线层数大于所述布线稀疏区B中的金属布线层数。
进一步的，还可包括去除所述载片的步骤，以及提供射频芯片(未图示)，并将所述射频芯片贴合于所述第二重新布线结构105上的步骤，且所述射频芯片位于所述布线密集区A，并与所述第二重新布线结构105电连接，从而所述射频芯片通过所述第一重新布线结构104、第二重新布线结构105及TSV柱102可实现信号的良好传输。
进一步的，还可包括进行切割的步骤，以形成单一的所述多层布线结构。
实施例二
参阅图11～图14，本实施例还提供一种用于射频传输的多层布线转接板，所述多层布线转接板包括基底202、TSV柱2021、第一TSV柱2022、凹槽203、第一重新布线结构204、第二重新布线结构205以及金属连接件206。
本实施例与实施例一的不同之处主要在于：本实施例中具有所述第一TSV柱2022，所述第一TSV柱2022的第一端与所述第一重新布线结构204电连接，且所述第一TSV柱2022的第二端显露于所述基底201的第二面。
本实施例通过在所述基底201中形成所述TSV柱2021及第一TSV柱2022，而后在所述凹槽203中制备具有一定金属布线层的所述第一重新布线结构204，以及在所述基底201上制备所述第二重新布线结构205，从而可将多层布线转接板划分为布线密集区A1及布线稀疏区B1，其中，所述第一重新布线结构204位于所述布线密集区A1，且所述布线密集区A1中的金属布线层数大于所述布线稀疏区B1中的金属布线层数，该多层布线转接板可解决由于多层布线所造成的应力较大的问题所导致的翘曲及分层等质量问题，且可降低工艺难度；进一步的由于所述第一TSV柱2022的第一端与所述第一重新布线结构204电连接，且所述第一TSV柱2022的第二端显露于所述基底201的第二面，从而位于所述布线密集区A1的射频芯片可通过电连接的所述第二重新布线结构205、第一重新布线结构204及第一TSV柱2022将信号自所述基底201的第一面直接传输至第二面，从而可缩短信号传输路径。
其中，有关所述多层布线转接板的具体结构、材质及制备方法等均可参阅实施例一，以下仅对不同于实施例一的步骤进行解释说明。
参阅图11，本实施例中，在形成所述TSV柱201的同时形成所述第一TSV柱2022，当然所述TSV柱201及第一TSV柱2022也可分步形成，此处不作过分限制。
接着，参阅图12，形成所述凹槽203，其中，所述第一TSV柱2022的第一端显露于所述凹槽203。
接着，参阅图13，在所述凹槽203中形成第一重新布线结构204，以及于所述基底201的第一面上形成第二重新布线结构205，所述第二重新布线结构205与所述TSV柱2021的第一端以及所述第一重新布线结构204电连接，以及所述第一重新布线结构204与所述第一TSV柱2022的第一端电连接。
接着，参阅图14，减薄所述基底201，在所述基底201的第二面显露所述TSV柱2021的第二端，同时显露所述第一TSV柱2022的第二端。
而后，参阅14，于所述基底201的第二面上形成金属连接件206，且所述金属连接件206与所述TSV柱2021及第一TSV柱2022的第二端电连接。
综上所述，本发明的用于射频传输的多层布线转接板及其制备方法，通过在基底的凹槽中制备具有一定金属布线层的第一重新布线结构，而后在基底上制备与TSV柱及第一重新布线结构电连接的第二重新布线结构，从而多层布线转接板划分为布线密集区及布线稀疏区，其中，第一重新布线结构位于布线密集区，且布线密集区中的金属布线层数大于布线稀疏区中的金属布线层数，该多层布线转接板可解决由于多层布线所造成的应力较大的问题所导致的翘曲及分层等质量问题，且可降低工艺难度；进一步的由于第一TSV柱的第一端与第一重新布线结构电连接，且第一TSV柱的第二端显露于基底的第二面，从而位于布线密集区的射频芯片可通过电连接的第二重新布线结构、第一重新布线结构及第一TSV柱将信号自基底的第一面直接传输至第二面，从而可缩短信号传输路径。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种用于射频传输的多层布线转接板，其特征在于，所述多层布线转接板包括：
基底，所述基底包括第一面及对应的第二面，且所述基底中具有TSV柱及凹槽，所述TSV柱贯穿所述基底；
第一重新布线结构，所述第一重新布线结构位于所述凹槽中；
第二重新布线结构，所述第二重新布线结构位于所述基底的第一面上，且与所述TSV柱的第一端以及所述第一重新布线结构电连接；
金属连接件，所述金属连接件位于所述基底的第二面上，且与所述TSV柱的第二端电连接；
其中，所述多层布线转接板划分为布线密集区及布线稀疏区，所述第一重新布线结构位于所述布线密集区，且所述布线密集区中的金属布线层数大于所述布线稀疏区中的金属布线层数。
2.根据权利要求1所述的多层布线转接板，其特征在于：还包括第一TSV柱，所述第一TSV柱的第一端与所述第一重新布线结构电连接，且所述第一TSV柱的第二端显露于所述基底的第二面。
3.根据权利要求1所述的多层布线转接板，其特征在于：还包括射频芯片，所述射频芯片位于所述布线密集区，并与所述第二重新布线结构电连接。
4.根据权利要求1所述的多层布线转接板，其特征在于：所述金属连接件包括金属布线或金属凸点。
5.根据权利要求1所述的多层布线转接板，其特征在于：所述凹槽的宽度为1μm～1000μm，所述凹槽的深度为10μm～2000μm。
6.一种用于射频传输的多层布线转接板的制备方法，其特征在于，包括以下步骤：
提供基底，所述基底包括第一面及对应的第二面；
于所述基底中形成TSV柱，所述TSV柱的第一端显露于所述基底的第一面；
于所述基底中形成凹槽；
于所述凹槽中形成第一重新布线结构；
于所述基底的第一面上形成第二重新布线结构，所述第二重新布线结构与所述TSV柱的第一端以及所述第一重新布线结构电连接；
减薄所述基底，以在所述基底的第二面显露所述TSV柱的第二端；
于所述基底的第二面上形成金属连接件，且所述金属连接件与所述TSV柱的第二端电连接；
其中，所述多层布线转接板划分为布线密集区及布线稀疏区，所述第一重新布线结构位于所述布线密集区，且所述布线密集区中的金属布线层数大于所述布线稀疏区中的金属布线层数。
7.根据权利要求6所述的多层布线转接板的制备方法，其特征在于：在形成所述TSV柱的同时还包括形成第一TSV柱的步骤，且形成所述凹槽后，所述第一TSV柱的第一端显露于所述凹槽，以及在减薄所述基底时，在所述基底的第二面显露所述TSV柱的第二端的同时显露所述第一TSV柱的第二端。
8.根据权利要求6所述的多层布线转接板的制备方法，其特征在于：还包括提供射频芯片，并将所述射频芯片贴合于所述第二重新布线结构上的步骤，且所述射频芯片位于所述布线密集区，并与所述第二重新布线结构电连接。
9.根据权利要求6所述的多层布线转接板的制备方法，其特征在于：形成的所述金属连接件包括金属布线或金属凸点。
10.根据权利要求6所述的多层布线转接板的制备方法，其特征在于：形成的所述凹槽的宽度为1μm～1000μm，形成的所述凹槽的深度为10μm～2000μm；所述基底为晶圆级基底，所述晶圆级基底的尺寸包括4寸～12寸。
CN202110719405.0A 2021-06-28 2021-06-28 用于射频传输的多层布线转接板及其制备方法 Pending CN113471161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110719405.0A CN113471161A (zh) 2021-06-28 2021-06-28 用于射频传输的多层布线转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110719405.0A CN113471161A (zh) 2021-06-28 2021-06-28 用于射频传输的多层布线转接板及其制备方法

Publications (1)

Publication Number Publication Date
CN113471161A true CN113471161A (zh) 2021-10-01

Family

ID=77873289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110719405.0A Pending CN113471161A (zh) 2021-06-28 2021-06-28 用于射频传输的多层布线转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN113471161A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN108074905A (zh) * 2016-11-16 2018-05-25 矽品精密工业股份有限公司 电子装置及其制法与基板结构
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074905A (zh) * 2016-11-16 2018-05-25 矽品精密工业股份有限公司 电子装置及其制法与基板结构
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法

Similar Documents

Publication Publication Date Title
KR20230058508A (ko) 상호접속 구조를 갖는 접합 구조체
US11410973B2 (en) Microelectronic device assemblies and packages and related methods and systems
TWI831969B (zh) 半導體結構及其製造方法
US20110171781A1 (en) Method of fabricating a 3-d device
US20090079071A1 (en) Stress relief structures for silicon interposers
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US9159711B2 (en) Integrated circuit systems including vertical inductors
US9455162B2 (en) Low cost interposer and method of fabrication
CN112992851B (zh) 转接板及其制备方法
CN113078133A (zh) 多层布线转接板及其制备方法
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN112687613A (zh) 包含表面安装部件的微电子装置组合件和封装体
US11948921B2 (en) Methods of forming stacked semiconductors die assemblies
CN112204719A (zh) 晶圆级制造具有平面网格阵列接口的设备的系统和方法
CN118213358A (zh) 芯片集成结构及其制备方法、电子设备
CN113257786B (zh) 用于射频传输的多层布线转接板及其制备方法
CN113629020B (zh) 一种毫米波封装结构及其制备方法
CN113471161A (zh) 用于射频传输的多层布线转接板及其制备方法
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
CN113066781B (zh) 转接板堆叠模组、三维模组和堆叠工艺
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN113078132B (zh) 用于传导高频信号的转接板及其制备方法
CN113035834B (zh) 转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination