CN113629020B - 一种毫米波封装结构及其制备方法 - Google Patents

一种毫米波封装结构及其制备方法 Download PDF

Info

Publication number
CN113629020B
CN113629020B CN202110712772.8A CN202110712772A CN113629020B CN 113629020 B CN113629020 B CN 113629020B CN 202110712772 A CN202110712772 A CN 202110712772A CN 113629020 B CN113629020 B CN 113629020B
Authority
CN
China
Prior art keywords
layer
chip
silicon substrate
groove
parylene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110712772.8A
Other languages
English (en)
Other versions
CN113629020A (zh
Inventor
赵浩然
王玮
温博
杨宇驰
徐涵
韩笑
杜建宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110712772.8A priority Critical patent/CN113629020B/zh
Publication of CN113629020A publication Critical patent/CN113629020A/zh
Application granted granted Critical
Publication of CN113629020B publication Critical patent/CN113629020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种毫米波封装结构。该毫米波封装结构采取在硅衬底表面刻槽，并将射频芯片填埋的方式，减小了封装结构的厚度，使封装结构更加紧凑。本发明的天线、接地单元、硅衬底与芯片垂直互联，也使得封装结构更加紧凑。本发明采用低损耗的介电材料，即聚对二甲苯，作为层间的介质层，该材料能够在常温下淀积，与芯片的兼容性好。此外，聚对二甲苯作为介质层，具有优良的介电性能，能够降低芯片与天线之间的互连损耗。另外，本发明的传输线不经过硅衬底，电学信号在垂直方向上由芯片通过波导传至天线，也能够降低损耗，最大限度的提高天线的增益。本发明还涉及所述毫米波封装结构的制备方法。

Description

一种毫米波封装结构及其制备方法
技术领域
本发明涉及微电子封装领域，具体涉及一种毫米波封装结构及其制备方法。
背景技术
随着5G通讯时代的兴起，有源和无源器件的异质集成和三维集成已经成为实现高性能毫米波系统的关键技术策略。而天线集成的封装模块适用于所有的5G产品，如手机、基站等。更紧凑的封装体积、芯片与天线之间的低损耗互连、高增益高带宽的天线是实现毫米波系统优异性能的必要因素。因此，在天线封装的模块中，性能好、尺寸紧凑的封装设计，低损耗层间介质层薄膜的选取，有源、无源器件与天线的协同设计以及它们在毫米波段的三维集成是目前应首要突破的技术方向。针对5G通讯时代对更紧凑的封装尺寸和低传输损耗的需求，特提出本发明的毫米波封装结构。
发明内容
本发明的目的是克服现有技术的缺点，提供一种毫米波封装结构，该封装结构具有更紧凑的封装体积，且芯片与天线之间的互连损耗低。
本发明的另一目的是提供所述毫米波封装结构的制备方法。
为了实现以上目的，本发明提供如下技术方案。
一种毫米波封装结构，包括：
芯片；
硅衬底，设有TSV结构，且顶部设有用于填埋所述芯片的第一凹槽；
第一重布线层，设置在所述硅衬底的上表面，并且与所述TSV结构和所述芯片上的电学I/O PAD连接；
第一聚对二甲苯层，其覆盖所述第一重布线层，并且设有使所述第一重布线层的部分上表面裸露的第二凹槽；
第二重布线层，设置在所述第一聚对二甲苯层的上表面且充满所述第二凹槽，并且包括波导、传输线和接地单元；
第二聚对二甲苯层，其覆盖所述第二重布线层，并且设有使所述第二重布线层的部分上表面裸露的第三凹槽；以及
第三重布线层，设置在所述第二聚对二甲苯层的上表面且充满所述第三凹槽，并且包括波导、传输线和天线。
所述毫米波封装结构的制备方法，包括：
提供硅衬底，并在所述硅衬底上形成TSV(through-silicon-via，通过硅穿孔)结构和第一凹槽；
将芯片填埋到所述第一凹槽中；
在所述硅衬底的上表面形成第一重布线层，使所述第一重布线层分别与所述TSV结构和所述芯片上的电学I/O PAD连接；
在所述硅衬底和所述芯片的上表面形成覆盖所述第一重布线层的第一聚对二甲苯层，并在所述第一聚对二甲苯层上形成第二凹槽，使得所述第一重布线层的部分上表面裸露；
在所述第一聚对二甲苯层上形成包括波导、传输线和接地单元的第二重布线层，其充满所述第二凹槽；
在所述第一聚对二甲苯层上形成覆盖所述第二重布线层的第二聚对二甲苯层，并在所述第二聚对二甲苯层上形成第三凹槽，使得所述第二重布线层的部分上表面裸露；以及
在所述第二聚对二甲苯层上形成包括波导、传输线和天线的第三重布线层，其充满所述第三凹槽。
与现有技术相比，本发明达到了以下技术效果：
1.本发明的毫米波封装结构采取在硅衬底表面刻槽，并将射频芯片填埋的方式，减小了封装结构的厚度，使封装结构更加紧凑。本发明的天线、接地单元、硅衬底与芯片垂直互联，也使得封装结构更加紧凑。
2.本发明采用低损耗的介电材料，即聚对二甲苯(Parylene-N)，作为层间的介质层，该材料能够在常温下淀积，与芯片的兼容性好。此外，聚对二甲苯作为介质层，具有优良的介电性能，能够降低芯片与天线之间的互连损耗。另外，本发明的传输线不经过硅衬底，电学信号在垂直方向上由芯片通过波导传至天线，也能够降低损耗，最大限度的提高天线的增益。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1给出了本发明的毫米波封装结构的示意图。
图2-图12给出了本发明实施例1提供的制备方法中每步得到的结构示意图。
附图标记说明
100为芯片，200为硅衬底，201为TSV结构，202为第一凹槽，300为第一重布线层，400为第一聚对二甲苯层，401为第二凹槽，500为第二重布线层，600为第二聚对二甲苯层，601为第三凹槽，700为第三重布线层，800为第三聚对二甲苯层，801为通孔，900为SiO2绝缘层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
下面将结合具体附图对本发明作进一步说明。
图1给出了本发明的毫米波封装结构的示意图。具体地，如图1所示，本发明的毫米波封装结构包括：芯片100；硅衬底200，设有TSV结构201，且顶部设有用于填埋芯片100的第一凹槽202；第一重布线层300，设置在硅衬底200的上表面，并且与TSV结构201和芯片100上的电学I/O PAD连接；第一聚对二甲苯层400，其覆盖第一重布线层300，并且设有使第一重布线层300的部分上表面裸露的第二凹槽401；第二重布线层500，设置在第一聚对二甲苯层400的上表面且充满第二凹槽401，并且包括波导、传输线和接地单元；第二聚对二甲苯层600，其覆盖第二重布线层500，并且设有使第二重布线层500的部分上表面裸露的第三凹槽601；以及第三重布线层700，设置在第二聚对二甲苯层600的上表面且充满第三凹槽601，并且包括波导、传输线和天线。
在本发明中，芯片100可为射频芯片(RFIC)，优选为Ka或Ku波段的射频芯片。
为了降低芯片与天线之间的互连损耗，硅衬底200优选为高阻硅衬底。TSV结构201贯穿硅衬底200的上下表面，其中的导电物质可以是铜、钨或多晶硅等。第一凹槽202的尺寸可根据芯片的尺寸决定，其应略微大于芯片的尺寸，例如可留出1-2微米的余量，以便于后续填埋芯片。本发明的毫米波封装结构采取在硅衬底表面刻槽，并将射频芯片填埋的方式，减小了封装结构的厚度，使封装结构更加紧凑。
本发明对于第一重布线层300中的金属化布线的材质没有特别限制。优选地，金属化布线可以是金丝、铝丝或铜丝等。第一重布线层300与芯片100上的电学I/O PAD连接可实现芯片的I/O扇出，将芯片面积内的电学I/O PAD引出排布至整个硅衬底面积内，放大PAD节距。另外，第一重布线层300与TSV结构201连接，可将芯片上的电学I/O信号向下引出至转接板。所述转接板位于硅衬底200的下方并通过焊球与硅衬底200的TSV结构201连接，其可以是硅基转接板、LTCC转接板或PCB转接板等。所述焊球可以是常规金属如锡金属。
优选地，在硅衬底200和第一重布线层300之间设置有第三聚对二甲苯层800。第三聚对二甲苯层覆盖芯片100和硅衬底200的上表面且充满芯片100和第一凹槽202之间的缝隙。位于芯片100和硅衬底200的上表面的层厚度可为百纳米至1微米。第三聚对二甲苯层还设置有通孔801，用于使芯片100的电学I/O PAD和TSV结构201的上表面裸露。在设置有第三聚对二甲苯层800和通孔801的情况下，第一重布线层300充满通孔801。
第一聚对二甲苯层400为聚对二甲苯，这种介电材料具有良好的绝缘性和耐热性，同时具有良好的化学稳定性和优良的介电性能。其可以在常温下淀积，与芯片有良好的芯片兼容性。此外，聚对二甲苯作为介质层能够降低芯片与天线之间的互连损耗。第一聚对二甲苯层400的厚度可为5-15微米。
第二重布线层500除包括常规的金属化布线(如金丝、铝丝或铜丝等)之外，还包括波导、传输线和接地单元。所述波导、传输线和接地单元可以是本领域常规使用的结构，波导优选为共面波导。波导的尺寸根据工作的频段来设计。本发明优选使用Ka和Ku波段，波导需和芯片有50Ω的阻抗匹配。第二重布线层500充满第二凹槽401，从而与第一重布线层300电学连通。
第二聚对二甲苯层600的厚度可为5-15微米。
第三重布线层700除包括常规的金属化布线(如金丝、铝丝或铜丝等)之外，还包括波导、传输线和天线。所述波导、传输线和天线可以是本领域常规使用的结构，波导优选为共面波导。所述天线采用贴片天线或其它形式的天线。天线和波导的尺寸根据工作的频段来设计。本发明优选使用Ka和Ku波段，波导需和芯片有50Ω的阻抗匹配。第三重布线层700充满第三凹槽601，从而与第二重布线层500电学连通。
本发明的天线、接地单元、硅衬底与芯片垂直互联，使得封装结构更加紧凑。另外，本发明的传输线不经过硅衬底，电学信号在垂直方向上由芯片通过波导传至天线，也能够降低损耗，最大限度的提高天线的增益。
本发明还提供上述毫米波封装结构的制备方法，包括如下步骤。
首先提供硅衬底，并在所述硅衬底上形成TSV结构和第一凹槽。
本发明对于TSV结构的形成方法没有特别限制。可采用例如光刻工艺、刻蚀工艺或其结合等在硅衬底上形成通过硅穿孔(TSV)。刻蚀工艺包括常规的湿法刻蚀和干法刻蚀，干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。之后可通过电镀或CVD等方法在TSV中填充导电物质从而形成TSV结构。常规的导电物质可为金属Cu、W或多晶硅等。在一个具体实施方案中，TSV结构的形成步骤包括刻孔、填铜和减薄。
本发明对于第一凹槽的形成方法没有特别限制，可采用例如光刻工艺、湿法刻蚀工艺、干法刻蚀工艺或其结合等。
接下来将芯片填埋到所述第一凹槽中。
填埋包括将芯片置于第一凹槽中并将两者键合。键合方法可以是粘合剂键合或低温共晶键合等。所用的粘合剂可以是环氧树脂、聚氨酯、聚乙酸乙烯酯、聚乙烯醇缩醛或其混合物等。本发明优选使用DAF(die attach film)膜，该材料是在半导体封装工艺中用于连接半导体芯片与封装基板以及用于连接芯片与芯片的超薄型薄膜粘合剂。所述DAF膜可从市场上购买获得。
然后在所述硅衬底的上表面形成第一重布线层，使所述第一重布线层与所述TSV结构和所述芯片上的电学I/O PAD连接。
本发明对于第一重布线层的形成方法没有特别限制，可包括光刻形成布线图形、溅射金属黏附层、溅射金属种子层、去除光刻胶和电镀金属等步骤。
优选地，在填埋芯片之后且在形成第一重布线层之前，形成第三聚对二甲苯层，其充满芯片和第一凹槽之间的缝隙并且覆盖芯片和硅衬底的上表面。所述第三聚对二甲苯层的形成方法可以是在常温下淀积聚对二甲苯。其厚度可为百纳米至1微米，如果过厚，可进行减薄。之后，在第三聚对二甲苯层上通过光刻、刻蚀或其结合形成通孔，以使芯片的电学I/O PAD和TSV结构的上表面裸露。
接下来，在所述硅衬底的上表面形成覆盖所述第一重布线层的第一聚对二甲苯层，并在所述第一聚对二甲苯层上形成第二凹槽，使得所述第一重布线层的部分上表面裸露。在本发明的毫米波封装结构存在所述第三聚对二甲苯层的情况下，所述第一聚对二甲苯层在所述第三聚对二甲苯层上形成且覆盖所述第一重布线层。
第一聚对二甲苯层的形成方法可以是在常温下淀积聚对二甲苯。其厚度可为5-15微米。如果过厚，可进行减薄。
本发明对于第二凹槽的形成方法没有特别限制，可采用例如光刻工艺、湿法刻蚀工艺、干法刻蚀工艺或其结合等。
然后在所述第一聚对二甲苯层上形成包括波导、传输线和接地单元的第二重布线层，其充满所述第二凹槽。
本发明对于第二重布线层的形成方法没有特别限制，可包括光刻形成布线图形、溅射金属黏附层、溅射金属种子层、去除光刻胶和电镀金属等步骤。电镀步骤后，第二凹槽内充满金属。所述波导、传输线和接地单元各自既可在电镀步骤形成，也可在电镀步骤之后引入。
随后在所述第一聚对二甲苯层上形成覆盖所述第二重布线层的第二聚对二甲苯层，并在所述第二聚对二甲苯层上形成第三凹槽，使得所述第二重布线层的部分上表面裸露。
第二聚对二甲苯层的形成方法可以是在常温下淀积聚对二甲苯。其厚度可为5-15微米。如果过厚，可进行减薄。
本发明对于第三凹槽的形成方法没有特别限制，可采用例如光刻工艺、湿法刻蚀工艺、干法刻蚀工艺或其结合等。
之后在所述第二聚对二甲苯层上形成包括波导、传输线和天线的第三重布线层，其充满所述第三凹槽。
本发明对于第三重布线层的形成方法没有特别限制，可包括光刻形成布线图形、溅射金属黏附层、溅射金属种子层、去除光刻胶和电镀金属等步骤。电镀步骤后，第三凹槽内充满金属。所述波导、传输线和天线各自既可在电镀步骤形成，也可在电镀步骤之后引入。
下面结合具体实施例和附图对本发明作进一步说明，但本发明不限于此。
实施例1
形成毫米波封装结构的方法包括以下步骤。
步骤一：利用TSV工艺在高阻硅片上形成TSV结构，具体过程是：1.对高阻硅片200进行深反应离子刻蚀，刻出圆形盲孔，其直径为30微米，深度为300微米，所得结构如图2a所示；2.通过热氧工艺生长一层SiO2绝缘层900，厚度为百纳米级，所得结构如图2b所示；3.在SiO2绝缘层上溅射Ti黏附层，然后溅射Cu种子层；4.电镀铜，从而填充盲孔，所得结构如图2c所示；5.对高阻硅片200的正面进行化学机械抛光并对其背面进行研磨，使得两面均露出Cu，从而形成TSV结构201，所得结构如图2d所示。
步骤二：利用深反应离子刻蚀工艺在如图2d所示的结构上刻蚀出第一凹槽202，槽的尺寸根据芯片的尺寸决定，要留出1-2微米的余量，所得结构如图3所示。
步骤三：填埋，具体过程是：1.将射频芯片100底面贴DAF膜；2.利用键合机将其放入高阻硅片200的第一凹槽202中，所得结构如图4所示。
步骤四：形成第三聚对二甲苯层800，具体过程是：1.淀积聚对二甲苯介质材料，从而填充射频芯片100与第一凹槽202之间的缝隙并覆盖射频芯片100和高阻硅片200的上表面；2.进行化学机械抛光，从而将上表面的聚对二甲苯厚度减薄至百纳米至1微米左右；3.光刻、刻蚀上表面的介质层，形成通孔801，从而露出射频芯片100的电学I/O PAD和TSV结构201的上表面，以便后续形成重布线层，所得结构如图5所示。
步骤五：在第三聚对二甲苯层800上表面进行重布线工艺，从而形成第一重布线层300，具体过程是：1.光刻形成重布线图形；2.溅射Ti金属黏附层，约为100纳米；3.溅射Cu种子层约为100纳米；4.在去胶液中去除光刻胶；5.电镀Cu，从而形成第一重布线层300，第一重布线层300充满通孔801，所得结构如图6所示。
步骤六：在第三聚对二甲苯层800上常温淀积聚对二甲苯，从而形成第一聚对二甲苯层400，其覆盖第一重布线层300且厚度为5-15微米，所得结构如图7所示。
步骤七：在第一聚对二甲苯层400的上表面进行光刻、干法刻蚀，从而形成第二凹槽401，所得结构如图8所示。
步骤八：在第一聚对二甲苯层400的上表面进行重布线工艺，从而形成包括波导、传输线以及接地单元等结构的第二重布线层500，具体过程是：1.光刻形成重布线图形；2.溅射Ti金属黏附层，约为100纳米；3.溅射Cu种子层约为100纳米；4.在去胶液中去除光刻胶；5.电镀Cu，从而形成第二重布线层500，第二重布线层500充满第二凹槽401，所得结构如图9所示。
步骤九：在第一聚对二甲苯层400上常温淀积聚对二甲苯,从而形成第二聚对二甲苯层600，其覆盖第二重布线层500且厚度为5-15微米，所得结构如图10所示。
步骤十：在第二聚对二甲苯层600的上表面进行光刻、干法刻蚀,从而形成第三凹槽601，如图11所示。
步骤十一：在第二聚对二甲苯层600的上表面进行重布线工艺，从而形成包括波导、传输线以及天线等结构的第三重布线层700，具体过程是：1.光刻形成重布线图形；2.溅射Ti金属黏附层，约为100纳米；3.溅射Cu种子层约为100纳米；4.在去胶液中去除光刻胶；5.电镀Cu，从而形成第三重布线层700，第三重布线层700充满第三凹槽601，所得结构如图1所示。
步骤十二：在第三重布线层700表面镀一层化学镀镍金，防止Cu金属氧化；在TSV结构底部植入锡金属焊球，并将所得封装结构焊接在PCB板上，通过PCB板上的电源进行供电，所得结构如图12所示。
如图12所示，封装好的芯片发出射频信号，信号通过波导传至天线发射电磁波，可作为收发(T/R,Transmitter/Receiver)组件。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种毫米波封装结构，其特征在于，包括：
芯片；
硅衬底，设有TSV结构，且顶部设有用于填埋所述芯片的第一凹槽；
第一重布线层，设置在所述硅衬底的上表面，并且与所述TSV结构和所述芯片上的电学I/O PAD连接；
第一聚对二甲苯层，其覆盖所述第一重布线层，并且设有使所述第一重布线层的部分上表面裸露的第二凹槽；
第二重布线层，设置在所述第一聚对二甲苯层的上表面且充满所述第二凹槽，并且包括波导、传输线和接地单元；
第二聚对二甲苯层，其覆盖所述第二重布线层，并且设有使所述第二重布线层的部分上表面裸露的第三凹槽；以及
第三重布线层，设置在所述第二聚对二甲苯层的上表面且充满所述第三凹槽，并且包括波导、传输线和天线。
2.根据权利要求1所述的毫米波封装结构，其特征在于，所述硅衬底为高阻硅衬底。
3.根据权利要求1或2所述的毫米波封装结构，其特征在于，所述第一聚对二甲苯层和第二聚对二甲苯层的厚度均为5-15微米。
4.根据权利要求1或2所述的毫米波封装结构，其特征在于，在所述硅衬底和所述第一重布线层之间设置有第三聚对二甲苯层，所述第三聚对二甲苯层充满所述芯片和所述第一凹槽之间的缝隙并且覆盖所述芯片和所述硅衬底的上表面，并且所述第三聚对二甲苯层上设有使所述芯片的电学I/O PAD和所述TSV结构的上表面裸露的通孔。
5.根据权利要求1或2所述的毫米波封装结构，其特征在于，所述第二重布线层和所述第三重布线层中的波导均为共面波导；所述天线采用贴片天线。
6.根据权利要求1-3中任一项或5所述的毫米波封装结构的制备方法，其特征在于，包括：
提供硅衬底，并在所述硅衬底上形成TSV结构和第一凹槽；
将芯片填埋到所述第一凹槽中；
在所述硅衬底的上表面形成第一重布线层，使所述第一重布线层与所述TSV结构和所述芯片上的电学I/O PAD连接；
在所述硅衬底和所述芯片的上表面形成覆盖所述第一重布线层的第一聚对二甲苯层，并在所述第一聚对二甲苯层上形成第二凹槽，使得所述第一重布线层的部分上表面裸露；
在所述第一聚对二甲苯层上形成包括波导、传输线和接地单元的第二重布线层，其充满所述第二凹槽；
在所述第一聚对二甲苯层上形成覆盖所述第二重布线层的第二聚对二甲苯层，并在所述第二聚对二甲苯层上形成第三凹槽，使得所述第二重布线层的部分上表面裸露；以及
在所述第二聚对二甲苯层上形成包括波导、传输线和天线的第三重布线层，其充满所述第三凹槽。
7.根据权利要求6所述的制备方法，其特征在于，在填埋所述芯片之后且在形成所述第一重布线层之前，形成第三聚对二甲苯层，其充满所述芯片和所述第一凹槽之间的缝隙并且覆盖所述芯片和所述硅衬底的上表面，并且在所述第三聚对二甲苯层上形成通孔，以使所述芯片的电学I/O PAD和所述TSV结构的上表面裸露。
8.根据权利要求7所述的制备方法，其特征在于，所述通孔的形成方法为光刻、干法刻蚀、湿法刻蚀或其结合。
9.根据权利要求6或7所述的制备方法，其特征在于，填埋包括：将所述芯片置于所述第一凹槽中并将两者键合；所述键合为粘合剂键合或低温共晶键合。
10.根据权利要求6或7所述的制备方法，其特征在于，所述第一凹槽、第二凹槽和第三凹槽的形成方法分别为光刻工艺、湿法刻蚀工艺、干法刻蚀工艺或其结合。
CN202110712772.8A 2021-06-25 2021-06-25 一种毫米波封装结构及其制备方法 Active CN113629020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110712772.8A CN113629020B (zh) 2021-06-25 2021-06-25 一种毫米波封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110712772.8A CN113629020B (zh) 2021-06-25 2021-06-25 一种毫米波封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113629020A CN113629020A (zh) 2021-11-09
CN113629020B true CN113629020B (zh) 2023-09-19

Family

ID=78378449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110712772.8A Active CN113629020B (zh) 2021-06-25 2021-06-25 一种毫米波封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113629020B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936464A (zh) * 2024-03-22 2024-04-26 成都万应微电子有限公司 芯片器件的封装腔体结构及降低封装腔体谐振的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板
CN110491859A (zh) * 2017-05-18 2019-11-22 精材科技股份有限公司 晶片封装体及其制造方法
CN112234143A (zh) * 2020-12-14 2021-01-15 成都嘉纳海威科技有限责任公司 片上集成ipd封装结构及其封装方法、三维封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US8367477B2 (en) * 2009-03-13 2013-02-05 Wen-Cheng Chien Electronic device package and method for forming the same
US8603917B2 (en) * 2010-10-28 2013-12-10 Agency For Science, Technology And Research Method of processing a wafer
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491859A (zh) * 2017-05-18 2019-11-22 精材科技股份有限公司 晶片封装体及其制造方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板
CN112234143A (zh) * 2020-12-14 2021-01-15 成都嘉纳海威科技有限责任公司 片上集成ipd封装结构及其封装方法、三维封装结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TSV 的工艺缺陷诊断与分析;陈媛;《半导体检测与设备》;473-479 *
Twice-Etched Silicon Approach for Via-Last Through-Silicon-Via with a Parylene-HT Liner;Tung T. Bui;《IEEE 2015 International 3D Systems Integration Conference》;TS8.6.1-TS8.6.4 *

Also Published As

Publication number Publication date
CN113629020A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
US8466542B2 (en) Stacked microelectronic assemblies having vias extending through bond pads
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
US6856025B2 (en) Chip and wafer integration process using vertical connections
US7863189B2 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US7247518B2 (en) Semiconductor device and method for manufacturing same
CN111312697A (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
US11244896B2 (en) Package structure and manufacturing method thereof
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US20050277288A1 (en) Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
CN111477553B (zh) 隔离封装结构及其制造方法
CN113629020B (zh) 一种毫米波封装结构及其制备方法
CN103378057A (zh) 半导体芯片以及其形成方法
CN102544040B (zh) 利用TSV技术实现GaAs图像传感器的圆片级封装方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
US11646270B2 (en) Multi-chip package and manufacturing method thereof
CN113629019A (zh) 一种毫米波封装结构及其制备方法
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
TW202318932A (zh) 封裝中天線裝置和製造方法
TWI775145B (zh) 多晶片封裝件及其製造方法
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN209804636U (zh) 半导体封装结构
CN113671625A (zh) 基于硅光转接板技术的硅基光电子器件及制备方法
CN116995049A (zh) 一种转接板、封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant