CN116995049A - 一种转接板、封装结构及其制备方法 - Google Patents

一种转接板、封装结构及其制备方法 Download PDF

Info

Publication number
CN116995049A
CN116995049A CN202310821484.5A CN202310821484A CN116995049A CN 116995049 A CN116995049 A CN 116995049A CN 202310821484 A CN202310821484 A CN 202310821484A CN 116995049 A CN116995049 A CN 116995049A
Authority
CN
China
Prior art keywords
layer
adapter plate
conducting
interposer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310821484.5A
Other languages
English (en)
Inventor
刘磊
胡津津
王利国
张强波
陈瑞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202310821484.5A priority Critical patent/CN116995049A/zh
Publication of CN116995049A publication Critical patent/CN116995049A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种转接板、封装结构及其制备方法，转接板包括第一转接板和第二转接板；第一封装层将第一转接板和第二转接板封装为一体式结构；其中，第一转接板和第二转接板并排且间隔设置，第一转接板包括基板，基板上间隔设置有多个第一导通结构；第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的导通层之间设置有介电层，多个第一导通结构的分布密度大于多个第二导通结构的分布密度。本申请通过将第一转接板和第二转接板组合封装，且第一转接板设置的多个第一导通结构的分布密度大于第二转接板设置的多个第二导通结构的分布密度，使一体式结构具有高密度和低密度两个区域，可以用于多芯片互联，使布线密度多样化。

Description

一种转接板、封装结构及其制备方法
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种转接板、封装结构及其制备方法。
背景技术
目前2.3D封装技术是一种基于RDL(Re-distributed layer，重布线层)的封装方案，RDL采用封装厂晶圆级制作能力，封装技术制作便宜，布线密度小，线宽线距大，但是对于高I/O芯片，RDL线宽间距比较大，不易制作高密度互联。而2.5D封装技术是一种基于硅转接板的封装方案，硅转接板采用晶圆厂的晶圆制作工艺，硅转接板制作成本较大。
发明内容
本申请提供一种转接板、封装结构及其制备方法，旨在解决现有技术中转接板的制作成本高、布线密度单一化的问题。
为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种转接板，转接板包括：
第一转接板和第二转接板；
第一封装层，将第一转接板和第二转接板封装为一体式结构；
其中，第一转接板和第二转接板并排且间隔设置，第一转接板包括基板，基板上间隔设置有多个第一导通结构；第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的导通层之间设置有介电层，多个第一导通结构的分布密度大于多个第二导通结构的分布密度。
其中，相邻两个第一导通结构之间的间距为0.2μm～0.5μm；相邻两个第二导通结构之间的间距为2μm～5μm。
其中，基板为硅基板，基板上间隔设置有多个盲孔，盲孔内设置有导电体，盲孔和位于盲孔内的导电体作为第一导通结构；
第二转接板相邻的导通层之间通过第二导通结构电性导通，以使第二转接板顶层的导通层和底层的导通层电性导通。
为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种转接板的制备方法，转接板的制备方法包括：
分别获取第一转接板和第二转接板；其中，第一转接板包括基板，基板上间隔设置有多个第一导通结构；第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的导通层之间设置有介电层，多个第一导通结构的分布密度大于多个第二导通结构的分布密度；
将第一转接板和第二转接板并排且间隔放置于临时载板上；
采用第一塑封料对临时载板上的第一转接板和第二转接板进行塑封，形成第一封装层；
使临时载板与第一封装层分离，并使得第一转接板和第二转接板保留在第一封装层上，且第一导通结构的一端和第二导通结构的一端均暴露。
为了解决上述技术问题，本申请提供的第三个技术方案为：提供一种封装结构，封装结构包括：
转接板，如上述第一个技术方案所述的转接板；
线路连接层，设置于转接板裸露第一导通结构和第二导通结构的一侧表面，且连接线路层与第一导通结构和第二导通结构电连接；
芯片，设置于线路连接层远离转接板的一侧表面，且芯片通过线路连接层与第一导通结构和/或第二导通结构电连接；
第二封装层，将转接板上设置的线路连接层、芯片封装。
其中，线路连接层包括第一线路层和第二线路层，第一线路层与第一转接板电连接，第二线路层与第二转接板电连接，且第一线路层和第二线路层之间电连接，第一线路层的布线宽度小于第二线路层的布线宽度。
其中，第一线路层的布线宽度为0.2μm～0.5μm；第二线路层的布线宽度为2μm～5μm。
其中，第一导通结构和第二导通结构远离线路连接层的端面裸露于第一封装层远离第二封装层的表面。
为了解决上述技术问题，本申请提供的第四个技术方案为：提供一种封装结构的制备方法，封装结构的制备方法包括：
通过上述第二个技术方案所述的转接板的制备方法制得转接板；
在第一封装层裸露第一导通结构和第二导通结构的一侧表面形成线路连接层，并使线路连接层与第一导通结构和第二导通结构电连接；
在线路连接层远离第一封装层的一侧表面安装芯片，并使芯片通过线路连接层与第一导通结构和/或第二导通结构电连接；
在芯片远离转接板的一侧设置第二塑封料形成第二封装层，第一封装层和第二封装层将第一转接板、第二转接板、线路连接层和芯片塑封。
其中，对转接板远离第二封装层的表面进行研磨处理，以使第一导通结构远离线路连接层的一端和第二导通结构远离线路连接层的一端均裸露。
本申请的有益效果：区别于现有技术，本申请提供了一种转接板、封装结构及其制备方法，转接板包括第一转接板和第二转接板；第一封装层将第一转接板和第二转接板封装为一体式结构；其中，第一转接板和第二转接板并排且间隔设置，第一转接板包括基板，基板上间隔设置有多个第一导通结构；第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的导通层之间设置有介电层，多个第一导通结构的分布密度大于多个第二导通结构的分布密度。本申请将第一转接板和第二转接板组合封装，通过第一转接板提高布线密度，通过第二转接板降低制作成本，且由于第一转接板设置的多个第一导通结构的分布密度大于第二转接板设置的多个第二导通结构的分布密度，使得转接板上可以包含两种不同的布线密度区域，使转接板上的布线密度多样化。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的一种转接板第一实施例的结构示意图；
图2是本申请提供的第一转接板第一实施例的结构示意图；
图3是本申请提供的第一转接板第二实施例的结构示意图；
图4是本申请提供的第二转接板的结构示意图；
图5是本申请提供的一种转接板第二实施例的结构示意图；
图6是本申请提供的一种封装结构第一实施例中的结构示意图；
图7是本申请提供的一种封装结构第二实施例中的结构示意图；
图8是本申请提供的一种封装结构第三实施例中的结构示意图；
图9是本申请提供的封装结构的制备方法一实施例的流程示意图；
图10是本申请提供的封装结构的制备方法步骤S1一具体实施例的流程示意图；
图11(a)～图11(c)是图10提供的封装结构的制备方法中步骤S11对应第一转接板的结构示意图；
图12(a)～图12(e)是图10提供的封装结构的制备方法中步骤S11对应第二转接板的结构示意图；
图13(a)～图13(c)是图10提供的封装结构的制备方法中步骤S12至步骤S14各步骤对应的结构示意图；
图14(a)～图14(c)是图9提供的封装结构的制备方法中步骤S2至步骤S4中各步骤对应的结构示意图；
图15是对图6封装结构研磨处理后的结构示意图；
图16是对图15封装结构设置锡球后的结构示意图；
图17是对图16封装结构安装到其他线路板上的结构示意图。
附图标号：
封装结构100；转接板1；第一转接板11；基板111；第一导通结构112；盲孔112a；导电体112b；焊盘112c；通孔112d；第二转接板12；导通层121；介电层122；第二导通结构123；第一封装层13；第一表面131；第二表面132；线路连接层2；第一线路层21；第二线路层22；芯片3；第二封装层4；封装层5；玻璃载板124；临时键合胶125；金属阻挡层126；导通孔127；临时载板14；介质层23；金属层24；导电柱25；锡球6；线路板7。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参照图1至图5，图1是本申请提供的一种转接板第一实施例的结构示意图；图2是本申请提供的第一转接板第一实施例的结构示意图；
图3是本申请提供的第一转接板第二实施例的结构示意图；图4是本申请提供的第二转接板的结构示意图；图5是本申请提供的一种转接板第二实施例的结构示意图。
请参阅图1，本实施例提供一种转接板1，转接板1包括第一转接板11、第二转接板12、第一封装层13。第一封装层13将第一转接板11和第二转接板12封装为一体式结构，其中，第一转接板11和第二转接板12并排且间隔设置。
请参阅图2，第一转接板11包括基板111，基板111上间隔设置有多个第一导通结构112。第一导通结构112至少裸露于基板111的一表面。
在本实施例中，基板111为硅基板，基板111上间隔设置有多个盲孔112a，盲孔112a内设置有导电体112b，盲孔112a和位于盲孔112a内的导电体112b作为第一导通结构112。导电体112b为金属材料，例如，导电体112b的材料为铜、铝等。也就是说，各导电体112b的端面均裸露于基板111的一表面。
请参照图3，在另一实施例中，基板111上间隔设置有多个通孔112d，通孔112d内设置有导电体112b，通孔112d和位于通孔112d内的导电体112b作为第一导通结构112。也就是说，各导电体112b均裸露于基板111的相对两表面。
在一实施例中，由于导电体112b的裸露端面较小，为了便于连接导电体112b，导电体112b的裸露端面设置有焊盘112c。也就是说，第一导通结构112还包括焊盘112c。
相邻两个第一导通结构112之间的间距范围为0.2μm～0.5μm。具体地，相邻两个第一导通结构112之间的间距可以为0.25μm、0.27μm、0.30μm、0.35μm、0.37μm、0.40μm、0.45μm、0.47μm。
请参阅图4，第二转接板12包括相互堆叠的至少两层导通层121和多个第二导通结构123，相邻的导通层121之间设置有介电层122，相邻的导通层121之间通过第二导通结构123电性导通，以使第二转接板12中顶层的导通层121和底层的导通层121电性导通。在本实施例中，导通层121的材料为金属。具体地，导通层121的材料可以为铜、铝中的至少一种。介电层122的材料为绝缘材料。具体地，介电层122的材料可以为二氧化硅或氮化硅等。
相邻两个第二导通结构123之间的间距范围为2μm～5μm。具体地，相邻两个第二导通结构123之间的间距可以为2.5μm、2.7μm、3.0μm、3.5μm、3.7μm、4.0μm、4.5μm、4.7μm。
在本实施例中，多个第一导通结构112的分布密度大于多个第二导通结构123的分布密度。因此，第一转接板11上的布线密度大于第二转接板12的布线密度，且第二转接板12的布线宽度可以大于第一转接板11的布线宽度，使封装为一体式结构的转接板1具有高密度布线区域和低密度布线区域，进而便于实现高速信号和低速信号的互联需求。
请参阅图1，第一转接板11和第二转接板12并排且间隔设置，且第一封装层13填充于第一转接板11和第二转接板12之间的间隙，且将第一转接板11和第二转接板12封装为一体式结构。第一转接板11上的第一导通结构112和第二转接板12上的第二导通结构123均裸露于第一封装层13的同一表面。在一具体实施例中，第一导通结构112的裸露端面和第二导通结构123的裸露端面均与第一封装层13的表面平齐。
在一实施例中，第一封装层13具有相背设置的第一表面131和第二表面132，第一导通结构112和第二导通结构123均裸露于第一封装层13的第一表面131，第一封装层13的厚度大于第一转接板11和第二转接板12的厚度。
在另一实施例中，请参阅图5，第一导通结构112同时裸露于第一封装层13的第一表面131和第二表面132，和/或第二导通结构123同时裸露于第一封装层13的第一表面131和第二表面132。第一封装层13的厚度不超过第一转接板11的厚度，和/或第一封装层13的厚度不超过第二转接板12的厚度。
第一转接板11的厚度可以等于第二转接板12的厚度。第一转接板11的厚度也可以不等于第二转接板12的厚度。具体地，第一转接板11的厚度大于第二转接板12的厚度。第一转接板11的厚度也可以小于第二转接板12的厚度。
在本实施例中，第一转接板11的厚度大于第二转接板12的厚度，且第一封装层13的厚度大于第二转接板12的厚度和第二转接板12的厚度。第一封装层13覆盖第一转接板11远离第二转接板12的一侧表面，且第一封装层13覆盖第二转接板12远离第一转接板11的一侧表面。
本实施例中提供的转接板1包括第一转接板11和第二转接板12；第一封装层13将第一转接板11和第二转接板12封装为一体式结构；其中，第一转接板11和第二转接板12并排且间隔设置，第一转接板11包括基板111，基板111上间隔设置有多个第一导通结构112；第二转接板12包括相互堆叠的至少两层导通层121和多个第二导通结构123，相邻的导通层121之间设置有介电层122，多个第一导通结构112的分布密度大于多个第二导通结构123的分布密度。本实施例中将第一转接板11和第二转接板12组合封装，通过第一转接板11提高布线密度，通过第二转接板12降低制作成本，且由于第一转接板11设置的多个第一导通结构112的分布密度大于第二转接板12设置的多个第二导通结构123的分布密度，使得转接板1上可以包含两种不同的布线密度区域，使转接板1上的布线密度多样化。
请参照图6和图7，图6是本申请提供的一种封装结构第一实施例中的结构示意图；图7是本申请提供的一种封装结构第二实施例中的结构示意图。
本实施例提供了一种封装结构100，封装结构100包括转接板1、线路连接层2、芯片3和第二封装层4。本实施例中的转接板1为上述实施例中的转接板1，在此不再赘述。线路连接层2设置于转接板1裸露第一导通结构112和第二导通结构123的一侧表面，且线路连接层2与第一导通结构112和第二导通结构123电连接。芯片3设置于线路连接层2远离转接板1的一侧表面。第二封装层4将转接板1上设置的线路连接层2、芯片3封装。
在本实施例中，请参阅图6，线路连接层2包括第一线路层21和第二线路层22，第一线路层21与第一转接板11电连接，第二线路层22与第二转接板12电连接，且第一线路层21和第二线路层22之间电连接。
更进一步，为了提高布线密度，第一线路层21的布线宽度小于第二线路层22的布线宽度，第一线路层21的布线宽度范围为0.2μm～0.5μm。具体地，第一线路层21的布线宽度可以为0.25μm、0.27μm、0.30μm、0.35μm、0.37μm、0.40μm、0.45μm、0.47μm。
第二线路层22的布线宽度范围为2μm～5μm。具体地，第二线路层22的布线宽度可以为2.5μm、2.7μm、3.0μm、3.5μm、3.7μm、4.0μm、4.5μm、4.7μm。
在本实施例中，线路连接层2仅设置于第一封装层13的第一表面131。
更进一步，芯片3通过线路连接层2与第一导通结构112和/或第二导通结构123电连接。
在一实施例中，当芯片3为高速信号传输器件时，将芯片3通过第一线路层21与第一导通结构112电连接，以实现芯片3的高速信号互联。
在一实施例中，当芯片3为低速信号传输器件时，将芯片3通过第二线路层22与第二导通结构123电连接，以实现芯片3的低速信号互联。
在另一实施例中，芯片3也可以同时与第一线路层21和第二线路层22连接。即芯片3的部分区域通过第一线路层21与第一导通结构112电连接，芯片3的部分区域通过第二线路层22与第二导通结构123电连接，以实现芯片3与转接板1的高速信号和低速信号的互联。具体地，芯片3通过第一线路层21与第一导通结构112实现高密度电联，芯片3通过第二线路层22与第二导通结构123实现中低密度电联。
在一实施例中，第二封装层4将转接板1上设置的线路连接层2、芯片3封装，以使第一封装层13和第二封装层4形成封装层5，封装层5将转接板1、线路连接层2以及芯片3封装为一体式结构。
具体地，请参阅图7，第一导通结构112和第二导通结构123远离线路连接层2的端面裸露于第一封装层13远离第二封装层4的表面，以用于外部电连接。即第一导通结构112和第二导通结构123远离线路连接层2的端面裸露于封装层5的表面。
请参阅图8，图8是本申请提供的一种封装结构第三实施例中的结构示意图。
在一实施例中，封装有转接板1、线路连接层2以及芯片3的一体式结构中，第一导通结构112和第二导通结构123裸露于封装层5的端面通过FC(Flip chip)倒装工艺连接于线路板7。具体地，第一导通结构112和第二导通结构123分别通过锡球6与线路板7电连接。
本实施例中提供的封装结构100中的转接板1，将第一转接板11和第二转接板12组合封装，通过第一转接板11提高布线密度，通过第二转接板12降低制作成本，且由于第一转接板11设置的多个第一导通结构112的分布密度大于第二转接板12设置的多个第二导通结构123的分布密度，使得转接板1上可以包含两种不同的布线密度区域，使转接板1上的布线密度多样化，且通过将不同的类型的芯片3通过不同的线路连接层2与第一导通结构112和/或第二导通结构123互联，可以实现芯片3的高速信号互联。
请参阅图9，图9是本申请提供的封装结构的制备方法一实施例的流程示意图。
本实施例中提供一种封装结构的制备方法，封装结构的制备方法包括如下步骤。
S1：获取转接板。
请参阅图10，图10是图9提供的一种封装结构的制备方法中步骤S1对应的流程示意图。
在一实施例中，转接板1的具体制备方法包括如下步骤。
S11：分别获取第一转接板和第二转接板。
请参阅图11(a)～图11(c)，图11(a)～图11(c)是图10提供的封装结构的制备方法中步骤S11对应第一转接板的结构示意图。
具体地，获取基板111，如图11(a)，在基板111的一表面上通过干法刻蚀的方式蚀刻得到多个间隔的盲孔112a或通孔(未图示)，如图11(b)。干法刻蚀包括激光刻蚀、等离子刻蚀等。
通过溅射或电镀的方式在基板111设有盲孔112a或通孔的表面沉积金属，以在盲孔112a或通孔内形成导电体112b，如图11(c)。
在另一实施例中，在基板111的表面还形成了导电层。通过曝光显影的方式切割导电层，以使导电层形成多个焊盘112c。各焊盘112c之间间隔设置且各焊盘112c均连接有对应的导电体112b，进而得到第一转接板11。
本实施例中，第一转接板11包括基板111，基板111上间隔设置有多个第一导通结构112。具体地，基板111为硅基板，基板111上间隔设置有多个盲孔112a或通孔，盲孔112a或通孔(未图示)内设置有导电体112b，盲孔112a或通孔(未图示)和位于盲孔112a或通孔(未图示)内的导电体112b作为第一导通结构112。
请参阅图12(a)～图12(e)，12(a)～图12(e)是图10提供的封装结构的制备方法中步骤S11对应第二转接板的结构示意图。
获取玻璃载板124，如图12(a)，在玻璃载板124的一表面上涂覆临时键合胶125，如图12(b)，在玻璃基板111涂覆临时键合胶125的表面设置金属阻挡层126，如图12(c)。在金属阻挡层126远离玻璃基板111的一侧通过喷涂或溅射形成导通层121，在导通层121远离金属阻挡层126的表面设置介电层122，以使介电层122覆盖导通层121远离金属阻挡层126的表面。通过刻蚀的方式在介电层122上形成多个导通孔127，以使部分导通层121通过导通孔127裸露。通过溅射或电镀的方式填充导通孔127，如图12(d)。通过上述方式形成多层堆叠且间隔设置的导通层121、介电层122，并在介电层122上形成导通相邻两个导通层121的导通孔127。其中填充了导电材料的导通孔127作为第二导通结构123。将玻璃载板124剥离后，并将金属阻挡层126磨除，得到第二转接板12，如图12(e)。第二导通结构123使第二转接板12对应的顶层的导通层121和底层的导通层121电性导通。
在本实施例中，第二转接板12包括相互堆叠的至少两层导通层121和多个第二导通结构123，相邻的导通层121之间设置有介电层122。
在本实施例中，多个第一导通结构112的分布密度大于多个第二导通结构123的分布密度。
相邻两个第一导通结构112之间的间距范围为0.2μm～0.5μm。具体地，相邻两个第一导通结构112之间的间距为0.25μm、0.27μm、0.30μm、0.35μm、0.37μm、0.40μm、0.45μm、0.47μm。
相邻两个第二导通结构123之间的间距范围为2μm～5μm。具体地，相邻两个第二导通结构123之间的间距为2.5μm、2.7μm、3.0μm、3.5μm、3.7μm、4.0μm、4.5μm、4.7μm。
请参阅图13(a)～图13(c)，图13(a)～图13(c)图10提供的封装结构的制备方法中步骤S12至步骤S14各步骤对应的结构示意图。
S12：将第一转接板和第二转接板并排且间隔放置于临时载板上。
具体地，将第一转接板11和第二转接板12并排且间隔放置与临时载板14上，且第一转接板11裸露第一导通结构112的表面朝向临时载板14方式，第二转接板12裸露第二导通结构123的表面朝向临时载板14，如图13(a)。其中，为了后续步骤中便于剥离临时载板14，在临时载板14的一表面上涂覆键合胶，并在临时载板涂覆键合胶的表面设置阻挡层。在阻挡层远离临时载板14的表面并排且间隔放置第一转接板11和第二转接板12。
S13：采用第一塑封料对临时载板上的第一转接板和第二转接板进行塑封，形成第一封装层。
具体地，采用第一封装料对临时载板14上的第一转接板11和第二转接板12进行塑封，以将第一转接板11和第二转接板12封装为一体式结构，进而形成第一封装层13。
第一封装层13的厚度大于第一转接板11的厚度以及第二转接板12的厚度，如图13(b)。
S14：使临时载板与第一封装层分离，并使得第一转接板和第二转接板保留在第一封装层上，且第一导通结构的一端和第二导通结构的一端均裸露。
具体地，如图13(c)，将临时载板14与第一封装层13分离，并使得第一转接板11和第二转接板12保留在第一封装层13上，且第一导通结构112的一端和第二导通结构123的一端均裸露。
请参阅图14(a)～图14(c)，图14(a)～图14(c)是图9提供的封装结构的制备方法中步骤S2至步骤S4中各步骤对应的结构示意图。
S2：在第一封装层裸露第一导通结构和第二导通结构的一侧表面形成线路连接层，并使线路连接层与第一导通结构和第二导通结构电连接。
具体地，在第一封装层13裸露第一导通结构112和第二导通结构123的一侧表面上形成层叠设置的介质层23和金属层24，通过在介质层23中形成导电柱25，以导通相邻两个金属层24，多个层叠设置的介质层23和金属层24作为线路连接层2。线路连接层2包括第一线路层21和第二线路层22，第一线路层21与第一转接板11电连接，第二线路层22与第二转接板12电连接，且第一线路层21和第二线路层22之间电连接，第一线路层21的布线宽度小于第二线路层22的布线宽度，如图14(a)。
为了提高布线密度，第一线路层21的布线宽度小于第二线路层22的布线宽度，第一线路层21的布线宽度范围为0.2μm～0.5μm。具体地，第一线路层21的布线宽度可以为0.25μm、0.27μm、0.30μm、0.35μm、0.37μm、0.40μm、0.45μm、0.47μm。
第二线路层22的布线宽度范围为2μm～5μm。具体地，第二线路层22的布线宽度可以为2.5μm、2.7μm、3.0μm、3.5μm、3.7μm、4.0μm、4.5μm、4.7μm。
S3：在线路连接层远离第一封装层的一侧表面安装芯片，并使芯片通过线路连接层与第一导通结构和/或第二导通结构电连接。
具体地，在线路连接层2远离第一封装层13的一侧表面键合芯片3，以使部分芯片3通过第一线路层21与第一导通结构112电连接，部分芯片3通过第二线路层22与第二导通结构123电连接，部分芯片3同时通过第一线路层21与第一导通结构112电连接、通过第二线路层22与第二导通结构123电连接，如图14(b)。
S4：在芯片远离转接板的一侧设置第二塑封料形成第二封装层，第一封装层和第二封装层将第一转接板、第二转接板、线路连接层2和芯片塑封。
具体地，采用第二封装料在芯片3远离转接板1的一侧形成第二封装层4，以使第二封装层4将芯片3、线路连接层2封装在转接板1上。第一封装层13和第二封装层4组合形成封装层5，以使封装层5将转接板1、线路连接层2和芯片3封装为一体式结构，如图14(c)。
请参阅图15，图15是对图6封装结构研磨处理后的结构示意图。
在另一实施例中，为了便于连接，对转接板1远离第二封装层4的表面进行研磨处理，以使第一导通结构112远离线路连接层2的一端和第二导通结构123远离线路连接层2的一端均裸露。
请参阅图16和图17，图16是对图15封装结构设置锡球后的结构示意图，图17是对图16封装结构安装到其他线路板上的结构示意图。
通过在第一导通结构112远离线路连接层2的一端和第二导通结构123远离线路连接层2的一端设置锡球6，以将转接板1、线路连接层2和芯片3封装得到的一体式结构安装在线路板7上。
本实施例中提供的封装结构100的制备方法制成的封装结构100中，将第一转接板11和第二转接板12组合封装，通过第一转接板11提高布线密度，通过第二转接板12降低制作成本，且由于第一转接板11设置的多个第一导通结构112的分布密度大于第二转接板12设置的多个第二导通结构123的分布密度，使得转接板1上可以包含两种不同的布线密度区域，使转接板1上的布线密度多样化。
以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种转接板，其特征在于，包括：
第一转接板和第二转接板；
第一封装层，将所述第一转接板和所述第二转接板封装为一体式结构；
其中，所述第一转接板和所述第二转接板并排且间隔设置，所述第一转接板包括基板，所述基板上间隔设置有多个第一导通结构；所述第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的所述导通层之间设置有介电层，多个所述第一导通结构的分布密度大于多个所述第二导通结构的分布密度。
2.根据权利要求1所述的转接板，其特征在于，相邻两个所述第一导通结构之间的间距为0.2μm～0.5μm；相邻两个所述第二导通结构之间的间距为2μm～5μm。
3.根据权利要求1所述的转接板，其特征在于，所述基板为硅基板，所述基板上间隔设置有多个盲孔，所述盲孔内设置有导电体，所述盲孔和位于所述盲孔内的所述导电体作为所述第一导通结构；
所述第二转接板相邻的所述导通层之间通过所述第二导通结构电性导通，以使所述第二转接板顶层的所述导通层和底层的所述导通层电性导通。
4.一种转接板的制备方法，其特征在于，所述制备方法包括：
分别获取所述第一转接板和所述第二转接板；其中，所述第一转接板包括基板，所述基板上间隔设置有多个第一导通结构；所述第二转接板包括相互堆叠的至少两层导通层和多个第二导通结构，相邻的所述导通层之间设置有介电层，多个所述第一导通结构的分布密度大于多个所述第二导通结构的分布密度；
将所述第一转接板和所述第二转接板并排且间隔放置于临时载板上；
采用第一塑封料对所述临时载板上的所述第一转接板和所述第二转接板进行塑封，形成第一封装层；
使所述临时载板与所述第一封装层分离，并使得所述第一转接板和所述第二转接板保留在所述第一封装层上，且所述第一导通结构的一端和所述第二导通结构的一端均裸露。
5.一种封装结构，其特征在于，所述封装结构包括：
转接板，如权利要求1～3中任一项所述的转接板；
线路连接层，设置于所述转接板裸露所述第一导通结构和所述第二导通结构的一侧表面，且所述线路连接层与所述第一导通结构和所述第二导通结构电连接；
芯片，设置于所述线路连接层远离所述转接板的一侧表面，且所述芯片通过所述线路连接层与所述第一导通结构和/或所述第二导通结构电连接；
第二封装层，将所述转接板上设置的所述线路连接层、所述芯片封装。
6.根据权利要求5所述的封装结构，其特征在于，所述线路连接层包括第一线路层和第二线路层，所述第一线路层与第一转接板电连接，所述第二线路层与第二转接板电连接，且所述第一线路层和所述第二线路层之间电连接，所述第一线路层的布线宽度小于所述第二线路层的布线宽度。
7.根据权利要求6所述的封装结构，其特征在于，所述第一线路层的布线宽度为0.2μm～0.5μm；所述第二线路层的布线宽度为2μm～5μm。
8.根据权利要求5所述的封装结构，其特征在于，所述第一导通结构和所述第二导通结构远离所述线路连接层的端面裸露于第一封装层远离所述第二封装层的表面。
9.一种封装结构的制备方法，其特征在于，所述制备方法包括：
通过权利要求4所述的转接板的制备方法制得所述转接板；
在所述第一封装层裸露第一导通结构和第二导通结构的一侧表面形成线路连接层，并使所述线路连接层与所述第一导通结构和所述第二导通结构电连接；
在所述线路连接层远离所述第一封装层的一侧表面安装芯片，并使所述芯片通过所述线路连接层与所述第一导通结构和/或所述第二导通结构电连接；
在所述芯片远离所述转接板的一侧设置第二塑封料形成第二封装层，所述第一封装层和所述第二封装层将所述第一转接板、所述第二转接板、所述线路连接层和所述芯片塑封。
10.根据权利要求9所述的封装结构的制备方法，其特征在于，所述制备方法还包括：对所述转接板远离所述第二封装层的表面进行研磨处理，以使所述第一导通结构远离所述线路连接层的一端和所述第二导通结构远离所述线路连接层的一端均裸露。
CN202310821484.5A 2023-07-05 2023-07-05 一种转接板、封装结构及其制备方法 Pending CN116995049A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310821484.5A CN116995049A (zh) 2023-07-05 2023-07-05 一种转接板、封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310821484.5A CN116995049A (zh) 2023-07-05 2023-07-05 一种转接板、封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116995049A true CN116995049A (zh) 2023-11-03

Family

ID=88531167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310821484.5A Pending CN116995049A (zh) 2023-07-05 2023-07-05 一种转接板、封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116995049A (zh)

Similar Documents

Publication Publication Date Title
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
KR100486832B1 (ko) 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US5817986A (en) Three dimensional package and architecture for high performance computer
US7915077B2 (en) Methods of making metal core foldover package structures
JP3096459B2 (ja) 高集積度チップ・オン・チップ実装
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
US20220336399A1 (en) Semiconductor device
KR20020043188A (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
CN109755202B (zh) 电子封装件及其制法
KR20050037430A (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
CN111477553B (zh) 隔离封装结构及其制造方法
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
KR20080114603A (ko) 의사 칩을 가진 반도체 소자 패키지
CN115312487A (zh) 电子封装件及其制法
CN115527961A (zh) 带有散热板的多芯片互连封装结构及其制备方法
CN116995049A (zh) 一种转接板、封装结构及其制备方法
KR20190058411A (ko) 인쇄회로기판을 이용한 반도체 패키지
KR20190037974A (ko) 인쇄회로기판을 이용한 반도체 패키지
US20230268262A1 (en) Electronic package and manufacturing method thereof
CN215220719U (zh) 一种双面封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination