CN215220719U - 一种双面封装结构 - Google Patents

一种双面封装结构 Download PDF

Info

Publication number
CN215220719U
CN215220719U CN202121165566.1U CN202121165566U CN215220719U CN 215220719 U CN215220719 U CN 215220719U CN 202121165566 U CN202121165566 U CN 202121165566U CN 215220719 U CN215220719 U CN 215220719U
Authority
CN
China
Prior art keywords
package
conductive
carrier
packaging
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121165566.1U
Other languages
English (en)
Inventor
卞龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Yuemo Advanced Semiconductor Co ltd
Original Assignee
Hunan Yuemo Advanced Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Yuemo Advanced Semiconductor Co ltd filed Critical Hunan Yuemo Advanced Semiconductor Co ltd
Priority to CN202121165566.1U priority Critical patent/CN215220719U/zh
Application granted granted Critical
Publication of CN215220719U publication Critical patent/CN215220719U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型实施例公开了一种双面封装结构，包括：封装载体，封装载体包括相对的第一面和第二面；TSV芯片，TSV芯片位于封装载体的第一面；电子元器件，电子元器件位于封装载体的第二面；其中，TSV芯片包括通孔，通孔内包括通过填充导电材料形成的第一导电柱，第一导电柱的一端与封装载体连接；封装载板内部包括金属线路层，电子元器件和TSV芯片通过封装基板内部的金属线路层电连接，第一导电柱作为外引的第一封装引脚。本实用新型实施例提供的技术方案降低了电路板的面积的同时提高了电路板的利用率，提高封装结构的集成度，简化了工艺，便于引出所有内部器件的引脚。

Description

一种双面封装结构
技术领域
本实用新型实施例涉及半导体封装技术领域，尤其涉及一种双面封装结构。
背景技术
更低成本、更可靠、及更高密度的电路是集成电路封装追求的目标，集成电路封装通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。
但是，通过不断减小最小特征尺寸来提高各种电子元器件的集成密度具有一定的局限性，无法满足进一步提高各种电子元器件的集成密度的需要。另外，目前封装结构的各种电子元器件位于电路板的同一侧，通过在电路板与各种电子元器件的相对一侧设置焊盘、焊球或焊点将电子元器件的电信号向外引出，制备工艺复杂，而且无法有效的利用电路板的双面，降低了电路板有限面积的利用率。
实用新型内容
本实用新型实施例提供了一种双面封装结构，以降低电路板的面积的同时提高电路板的利用率，简化工艺，提高封装结构的集成度。
本实用新型实施例提供了一种双面封装结构，包括：
封装载体，所述封装载体包括相对的第一面和第二面；
TSV芯片，所述TSV芯片位于所述封装载体的第一面；
电子元器件，所述电子元器件位于所述封装载体的第二面；
其中，所述TSV芯片包括通孔，所述通孔内包括通过填充导电材料形成的第一导电柱，所述第一导电柱的一端与所述封装载体连接；所述封装载体内部包括金属线路层，所述电子元器件和所述TSV芯片通过封装基板内部的金属线路层电连接，所述第一导电柱作为外引的第一封装引脚。
可选的，还包括第二导电柱，所述第二导电柱位于所述封装载体的第一面，并且所述第二导电柱的一端与所述封装载体连接，所述第二导电柱作为外引的第二封装引脚。
可选的，沿所述第二导电柱和所述第一导电柱的延伸方向，所述第二导电柱的横截面积大于所述第一导电柱的横截面积。
可选的，沿所述第二导电柱和所述第一导电柱的延伸方向，所述第二导电柱和所述第一导电柱的长度相等。
可选的，还包括塑封层，所述塑封层包覆所述封装载体的第一面和第二面，并外露第一封装引脚和第二封装引脚。
可选的，所述TSV芯片以及所述第二导电柱一侧的塑封层的表面贴装有半导体互联转接板。
可选的，所述半导体互联转接板与所述第一封装引脚以及所述第二封装引脚电连接，所述半导体互联转接板包括重新排布第一封装引脚和第二封装引脚的位序及间距的内部金属走线。
可选的，所述半导体互联转接板包括FPC柔性电路板或PCB电路板，所述封装载体包括金属框架或RDL重布线金属布线层。
可选的，所述电子元器件包括芯片，所述芯片通过焊球与所述封装载体连接，或所述芯片通过焊线与所述封装载体连接。
可选的，所述TSV芯片、所述电子元器件和所述第二导电柱的个数为多个。
本实用新型实施例提供了一种双面封装结构，包括：封装载体，封装载体包括相对的第一面和第二面；TSV芯片，TSV芯片位于封装载体的第一面；电子元器件，电子元器件位于封装载体的第二面；其中，TSV芯片包括通孔，通孔内包括通过填充导电材料形成的第一导电柱，第一导电柱的一端与封装载体连接；封装载体内部包括金属线路层，电子元器件和TSV芯片通过封装基板内部的金属线路层电连接，第一导电柱作为外引的第一封装引脚。本实用新型实施例提供的技术方案通过在封装载体的第一面设置TSV芯片，在封装载体的第二面设置至少部分其它类型的电子元器件，即将封装结构内的部件分布在电路板的两面，在降低电路板的面积的同时提高电路板的利用率，提高封装结构的集成度；另外，封装载体内部具有金属线路层，电子元器件和TSV芯片通过封装基板内部的金属线路层实现电连接，可以直接利用TSV芯片的通孔内的第一导电柱为外引的第一封装引脚，不需要在电路板上设置外应的焊球、焊盘或焊点，简化了工艺，方便的引出所有希望引出的引脚。
附图说明
图1是本实用新型实施例提供的一种双面封装结构的结构示意图；
图2是现有技术中提供的一种集成TSV芯片的封装结构示意图；
图3是本实用新型实施例提供的另一种双面封装结构的结构示意图；
图4是本实用新型实施例提供的另一种双面封装结构的结构示意图；
图5是本实用新型实施例提供的另一种双面封装结构的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
如背景技术，更低成本、更可靠、及更高密度的电路是集成电路封装追求的目标，集成电路封装通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。但是，通过不断减小最小特征尺寸来提高各种电子元器件的集成密度具有一定的局限性，无法满足进一步提高各种电子元器件的集成密度的需要。另外，目前封装结构的各种电子元器件位于电路板的同一侧，通过在电路板与各种电子元器件的相对一侧设置焊盘、焊球或焊点将电子元器件的电信号向外引出，制备工艺复杂，而且无法有效的利用电路板的双面，降低了电路板有限面积的利用率。
有鉴于此，本实用新型实施例提供了一种双面封装结构，图1是本实用新型实施例提供的一种双面封装结构的结构示意图，参考图1，双面封装结构包括：
封装载体10，封装载体10包括相对的第一面和第二面；
TSV芯片20，TSV芯片20位于封装载体10的第一面；
电子元器件30，电子元器件30位于封装载体10的第二面；
其中，TSV芯片20包括通孔，通孔内包括通过填充导电材料形成的第一导电柱21，第一导电柱21的一端与封装载体10连接；封装载体10内部包括金属线路层，电子元器件30和TSV芯片20通过封装基板内部的金属线路层电连接，第一导电柱21作为外引的第一封装引脚。
具体的，封装载体10内包括金属线路层，在封装载体10的第一面设置TSV芯片20，在封装载体10的第二面设置至少部分其它类型的电子元器件30，电子元器件30和TSV芯片20通过封装基板内部的金属线路层实现电连接。将封装结构内的部件分布在电路板的两面，在降低电路板的面积的同时提高电路板的利用率，提高封装结构的集成度。TSV芯片20的穿透硅通孔(through silicon via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小。TSV可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加宽带和实现器件集成的小型化。TSV芯片20包括通孔，通孔内包括通过填充导电材料形成的第一导电柱21，第一导电柱21的一端与封装载体10连接，可以直接利用TSV芯片20的通孔内的第一导电柱21为外引的第一封装引脚，不需要在电路板上设置外应的焊球、焊盘或焊点，简化了工艺，方便的引出所有希望引出的引脚。
另外，需要说明的是，目前传统的技术中心，TVS芯片的应用通常是通过研磨封装结构的封装层将TVS芯片研磨外露出来，从而使TSV芯片通孔内的第一导电柱的一端外露出来，再通过植球或RDL重布线的方式将TVS的引脚(第一导电柱)连接出来以重不TVS引脚的间距或顺序。图2是现有技术中提供的一种集成TSV芯片的封装结构示意图，参考图2，TSV芯片200中第一导电柱210的一端连接封装结构中的电路中，例如与其它的芯片100的引脚110电连接。TSV芯片200中第一导电柱210的另一端被研磨出来通过焊球400与其它转接板300电连接。这种封装方式只能引出TVS芯片200的引脚(第一导电柱210)，无法引出其他器件的引脚，而且位于TSV芯片200上的芯片100不能太大，局限性较大。参考图1，本发明实施例通过设置的封装载体10承载TSV芯片20和其它的芯片、电容、电阻等电子元器件30，封装载体10内部包括金属线路层，因此，其它的芯片、电容、电阻等电子元器件30的电信号可通过TSV芯片20的第一导电柱21实现向外引出。
可选的，图3是本实用新型实施例提供的另一种双面封装结构的结构示意图，参考图3，双面封装结构还包括第二导电柱40，第二导电柱40位于封装载体10的第一面，并且第二导电柱40的一端与封装载体10连接，第二导电柱40作为外引的第二封装引脚。
具体的，双面封装结构还可以包括第二导电柱40，第二导电柱40可以为金属立柱。第二导电柱40的一端与封装载体10连接，第二导电柱40作为外引的第二封装引脚。第二导电柱40位于封装载体10的第一面，即第二导电柱40与TSV芯片20位于封装载体10的同一侧。第二导电柱40与TSV芯片20位于封装载体10的同一侧，可以使封装结构的封装引脚从封装载体10同一侧向外引出。其它的芯片、电容、电阻等电子元器件30的电信号同样可通过第二导电柱40向外引出。由于TSV芯片20中的通孔较小，因此，通过在通孔内填充导电材料形成的第一导电柱21比较细。第一导电柱21能够传输的电信号的大小具有一定的限度，若超过，容易将第一导电柱21烧断。通过在封装载体10上的第一导电柱21的同一侧设置第二导电柱40，并且沿第二导电柱40和第一导电柱21的延伸方向，设置的第二导电柱40的横截面积大于第一导电柱21的横截面积，可以使第二导电柱40能够传输封装结构中需要传输的较大的电信号。另外，第二导电柱40还具有散热的作用。设置的第二导电柱40的横截面积大于第一导电柱21的横截面积，可使封装结构在工作中内部产生的热通过第二导电柱40散出封装结构，以起到对封装结构内部器件的保护作用，提高封装结构内部器件的寿命。
可选的，参考图3，沿第二导电柱40和第一导电柱21的延伸方向，第二导电柱40和第一导电柱21的长度相等。
具体的，第二导电柱40和第一导电柱21的延伸方向垂直于封装载体10。可使得在沿第二导电柱40和第一导电柱21的延伸方向，第二导电柱40和第一导电柱21的长度最短。并且可减少导电材料的同时，简化第二导电柱40和第一导电柱21的形成工艺。
可选的，图4是本实用新型实施例提供的另一种双面封装结构的结构示意图，参考图4，还包括塑封层50，塑封层50包覆所述封装载体10的第一面和第二面，并外露第一封装引脚和第二封装引脚。外露第一封装引脚和第二封装引脚可通过形成包覆封装载体10的第一面和第二面的塑封层50后，通过研磨位于封装载体10的第一面上的塑封层50实现。或者，在形成塑封层50时，可直接使第一面上的塑封层50的上表面到封装载体10第一面的厚度小于第二导电柱40的长度以及小于第一导电柱21的长度。
可选的，图5是本实用新型实施例提供的另一种双面封装结构的结构示意图，参考图5，TSV芯片20以及第二导电柱40一侧的塑封层50的表面贴装有半导体互联转接板60。
具体的，在第二导电柱40和TSV芯片20引脚外露的塑封面贴装半导体互联转接板60，将第二导电柱40和TSV芯片20引脚连接起来。半导体互联转接板60包括内部金属走线，通过半导体互联转接板60内部金属走线重新排布第一封装引脚和第二封装引脚的位序及间距，以方便接入其他电子电路系统中。半导体互联转接板60可以包括FPC柔性电路板或PCB电路板。
可选的，封装载体10也可以是金属框架或RDL重布线金属布线层等半导体互联转接层。重新布线(RDL)是将原来设计的IC线路接点位置(I/O焊盘)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使IC能适用于不同的封装形式。晶圆级金属布线制程，是在IC上涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作新的金属线路，以连接原来焊盘和新的金属凸块，达到线路重新分布的目的。重新布线的金属线路以电镀铜材料为主，铜由于具有低电阻、高散热和低成本的优点，成为大电流以及大功率器件的最佳选择。根据需要，也可在铜线路上镀镍金或者镍钯金。重新布线优点：可改变线路I/O原有的设计，增加原有设计的附加价值；可加大I/O的间距，提供较大的凸块面积，降低基板与元件间的应力，增加元件的可靠性。
可选的，电子元器件30包括芯片，芯片通过焊球(图中未是出)与封装载体10连接，或芯片通过焊线31与封装载体10连接。其中TSV芯片20、电子元器件30和第二导电柱40的个数可以为多个。
本实用新型实施例提供的技术方案可将电子元器件和TSV芯片通过回流焊、倒装上芯、引线键合等方法集成到封装载体两面，然后在基板的一面贴装金属立柱(第二导电柱)做为封装引脚。之后使用两面塑封的方式将整个产品塑封，并通过研磨的方式将贴装的金属立柱和TSV芯片的引脚研磨外露。最后在产品表面贴装FPC柔性电路板连接各金属立柱和TSV芯片引脚。可以大幅度缩减SiP封装产品的面积，同时还解决了双面塑封产品引脚难以引出的难题，并可以通过FPC柔性电路板将引出的引脚重新排布并转接到三维空间中的任意位置，实现与其他系统的互连。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种双面封装结构，其特征在于，包括：
封装载体，所述封装载体包括相对的第一面和第二面；
TSV芯片，所述TSV芯片位于所述封装载体的第一面；
电子元器件，所述电子元器件位于所述封装载体的第二面；
其中，所述TSV芯片包括通孔，所述通孔内包括通过填充导电材料形成的第一导电柱，所述第一导电柱的一端与所述封装载体连接；所述封装载体内部包括金属线路层，所述电子元器件和所述TSV芯片通过封装基板内部的金属线路层电连接，所述第一导电柱作为外引的第一封装引脚。
2.根据权利要求1所述的双面封装结构，其特征在于，还包括第二导电柱，所述第二导电柱位于所述封装载体的第一面，并且所述第二导电柱的一端与所述封装载体连接，所述第二导电柱作为外引的第二封装引脚。
3.根据权利要求2所述的双面封装结构，其特征在于，沿所述第二导电柱和所述第一导电柱的延伸方向，所述第二导电柱的横截面积大于所述第一导电柱的横截面积。
4.根据权利要求2所述的双面封装结构，其特征在于，沿所述第二导电柱和所述第一导电柱的延伸方向，所述第二导电柱和所述第一导电柱的长度相等。
5.根据权利要求2所述的双面封装结构，其特征在于，还包括塑封层，所述塑封层包覆所述封装载体的第一面和第二面，并外露第一封装引脚和第二封装引脚。
6.根据权利要求2所述的双面封装结构，其特征在于，所述TSV芯片以及所述第二导电柱一侧的塑封层的表面贴装有半导体互联转接板。
7.根据权利要求6所述的双面封装结构，其特征在于，所述半导体互联转接板与所述第一封装引脚以及所述第二封装引脚电连接，所述半导体互联转接板包括重新排布第一封装引脚和第二封装引脚的位序及间距的内部金属走线。
8.根据权利要求6所述的双面封装结构，其特征在于，所述半导体互联转接板包括FPC柔性电路板或PCB电路板，所述封装载体包括金属框架或RDL重布线金属布线层。
9.根据权利要求1所述的双面封装结构，其特征在于，所述电子元器件包括芯片，所述芯片通过焊球与所述封装载体连接，或所述芯片通过焊线与所述封装载体连接。
10.根据权利要求2所述的双面封装结构，其特征在于，所述TSV芯片、所述电子元器件和所述第二导电柱的个数为多个。
CN202121165566.1U 2021-05-27 2021-05-27 一种双面封装结构 Active CN215220719U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121165566.1U CN215220719U (zh) 2021-05-27 2021-05-27 一种双面封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121165566.1U CN215220719U (zh) 2021-05-27 2021-05-27 一种双面封装结构

Publications (1)

Publication Number Publication Date
CN215220719U true CN215220719U (zh) 2021-12-17

Family

ID=79421630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121165566.1U Active CN215220719U (zh) 2021-05-27 2021-05-27 一种双面封装结构

Country Status (1)

Country Link
CN (1) CN215220719U (zh)

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
TWI734917B (zh) 包含雙面重佈層之堆疊半導體封裝組件
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US6137164A (en) Thin stacked integrated circuit device
US6818977B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages
US6201302B1 (en) Semiconductor package having multi-dies
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US20080150155A1 (en) Stacked-die packages with silicon vias and surface activated bonding
CN107424973B (zh) 封装基板及其制法
KR20080038210A (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
US12100633B2 (en) Electronic package comprising wire inside an electronic component
US7038309B2 (en) Chip package structure with glass substrate
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US6858932B2 (en) Packaged semiconductor device and method of formation
CN215220719U (zh) 一种双面封装结构
CN111710672A (zh) 一种半导体封装件及其制备方法
KR20090044496A (ko) 스택 패키지
CN221783207U (zh) 一种芯片封装结构及电子设备
TWI781863B (zh) 平面式多晶片裝置
TWI818458B (zh) 電子封裝件及其製法
US9966364B2 (en) Semiconductor package and method for fabricating the same
US20240213166A1 (en) Semiconductor package and method for fabricating the same
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: A double-sided package structure

Effective date of registration: 20220802

Granted publication date: 20211217

Pledgee: Huarong Bank of Xiangjiang Limited by Share Ltd. Zhuzhou Taishan branch

Pledgor: Hunan Yuemo Advanced Semiconductor Co.,Ltd.

Registration number: Y2022980011851

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20231127

Granted publication date: 20211217

Pledgee: Huarong Bank of Xiangjiang Limited by Share Ltd. Zhuzhou Taishan branch

Pledgor: Hunan Yuemo Advanced Semiconductor Co.,Ltd.

Registration number: Y2022980011851