CN111312697A - 一种三维堆叠集成结构及其多芯片集成结构和制备方法 - Google Patents

一种三维堆叠集成结构及其多芯片集成结构和制备方法 Download PDF

Info

Publication number
CN111312697A
CN111312697A CN202010130712.0A CN202010130712A CN111312697A CN 111312697 A CN111312697 A CN 111312697A CN 202010130712 A CN202010130712 A CN 202010130712A CN 111312697 A CN111312697 A CN 111312697A
Authority
CN
China
Prior art keywords
chip
substrate
layer
conductive
integrated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010130712.0A
Other languages
English (en)
Other versions
CN111312697B (zh
Inventor
李宝霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010130712.0A priority Critical patent/CN111312697B/zh
Publication of CN111312697A publication Critical patent/CN111312697A/zh
Application granted granted Critical
Publication of CN111312697B publication Critical patent/CN111312697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明一种三维堆叠集成结构及其多芯片集成结构和制备方法，包括基片和嵌装在基片内的若干芯片；基片上设置若干贯穿基片正面和背面的导电通孔，与基片绝缘设置的导电通孔内部填充导电材料；基片背面间隔设置有若干凹槽，每个凹槽内均嵌入对应的芯片，芯片正面的芯片焊盘朝向基片背面；基片背面的表面依次设置有电连通的背面多层金属布线层、背面凸点下金属层和背面对外电引脚，基片正面的表面依次设置有电连通的正面多层金属布线层、正面凸点下金属层和正面对外电引脚，形成多芯片集成结构水平方向的电连接；实现多个芯片高密度、高性能、高可靠的三维TSV堆叠集成，解决不同功能、不同尺寸、不同材质、不同工艺的多个芯片三维集成问题。

Description

一种三维堆叠集成结构及其多芯片集成结构和制备方法
技术领域
本发明涉及先进电子封装技术领域，具体为一种三维堆叠集成结构及其多芯片集成结构和制备方法。
背景技术
对电子系统功能多元化、复杂化需求逐步提高的同时，要求电子系统的体积、功耗、重量进一步减小，促进了电子集成技术的飞速发展。SOC(System-on-Chip)“片上系统”这种单片集成技术经过多年的研究和发展，虽然已经取得了很大的进步，但对其弊端和局限性的认识也逐渐清晰。特别是受到半导体晶圆制造工艺的限制，很多功能芯片，如射频芯片、光电芯片、传感器芯片、功率芯片等，同CMOS工艺和材料不兼容，无法实现SoC单片集成；同时电子系统复杂度提高，使得SoC设计难度增大、研发时间和市场投放时间增长。另外，随着半导体集成电路微缩制程逼近物理极限，二维平面集成技术的发展速度进一步放缓，以TSV硅通孔技术为代表的三维立体集成技术成为电子行业关注的热点。TSV是英文Through-Silicon-Via的首字母缩写，意思是穿透硅材料的导电通孔，TSV使硅芯片正面的电连接穿过硅衬底，以最短的距离到达硅芯片背面，形成连接硅芯片上下表面的垂直电通道。TSV技术使得多个芯片相互堆叠集成成为可能，将芯片集成从二维集成扩展到三维集成。
TSV三维芯片堆叠集成技术最早应用于相同存储器芯片间的堆叠集成。2014年三星推出了DRAM芯片TSV三维堆叠集成产品，堆叠了4层DRAM芯片；随后内存厂商海力士在市场上推出的HBM(High Bandwidth Memory)也是4层DRAM芯片TSV三维堆叠。相同存储器芯片间尺寸和芯片引脚一致，功耗较低，堆叠集成设计相对也比较简单。存储器芯片间的堆叠集成需要先在存储器芯片晶圆上制备TSV通孔，再进行上下芯片层间的键合形成电气连接。目前市场上，这种在有源芯片上直接打TSV通孔并进行芯片垂直堆叠集成技术仅应用在相同的存储器芯片堆叠产品上，原因是在有源芯片上打TSV孔，一不小心就会损坏内部电路，所以对工艺要求高，需要对芯片内部的电路和结构有充分的了解，芯片晶圆的尺寸要求同TSV工艺线的尺寸相吻合，芯片晶圆在设计和加工时就要考虑到后续的TSV通孔工艺，以及TSV通孔的keep-out区域等，所用芯片需要专门设计才可以打TSV孔并进行堆叠。同时芯片垂直堆叠对芯片的大小尺寸的等同也有一定的要求，这些都导致TSV三维堆叠技术目前还没能用于其它芯片。另外当前TSV工艺还没有移至到Ge、GaAs、InP、SiC、GaN等半导体基材中去，所以基于这些半导体衬底的芯片晶圆目前还不能制备连接上下表面的垂直导通孔。
电子系统涉及的IC芯片种类繁多，包括数字电路芯片、模拟电路芯片、射频/微波电路芯片、微机电系统(MEMS)芯片、光子芯片，以及无源电路芯片等，功能各异，工艺节点、晶圆尺寸和芯片尺寸相差巨大。如何实现这些不同尺寸、不同材料、不同工艺、不同功能的芯片的高密度三维集成，对电子系统的微型化的具有重大意义。
专利号为CN 105575913 B的专利文献，公开了一种埋入硅基板扇出型3D封装结构，包括：先将功能芯片嵌入硅基板凹槽中，再在功能芯片与凹槽的侧壁间隙、功能芯片的焊垫面上，以及硅基板的正面上整面铺设第一绝缘层；然后在硅基板的正面不包含凹槽的区域中形成硅盲孔，再在第一绝缘层上及硅盲孔内整面铺设第二绝缘层，并暴露出功能芯片的焊垫；再在硅盲孔内填充金属，使金属只填充硅盲孔的一部分，并在表面的第二绝缘层上铺设第一金属重布线，第一金属重布线与功能芯片的焊垫电连接；在第一金属重布线上面制作一层第一钝化层，在第一金属重布线预设焊盘位置打开第一钝化层，制备焊盘；对硅基板背面进行研磨减薄，使硅盲孔中的金属暴露出来；在硅基板背面铺设第三绝缘层，并使硅盲孔中填充的金属暴露出来；在第三绝缘层上铺设第二金属重布线，并使其与导电通孔电连接；在第二金属重布线上面制作一层第二钝化层，在第二金属重布线预设焊盘位置打开第二钝化层，制备焊盘；在硅基板正面及背面上的焊盘处形成电性导出结构。上述专利采用先在硅基板凹槽中嵌入功能芯片，后在硅基板上制备导电通孔的方法，其弊端是由于功能芯片承受高温的能力有限，功能芯片嵌入硅基板凹槽之后的所有工艺都要受到功能芯片可承受能力的限制，工艺温度不能超过功能芯片可耐受温度；另外，由于功能芯片、硅基板，以及在功能芯片与凹槽的侧壁间隙、功能芯片的焊垫面上，以及硅基板的正面上整面铺设的第一绝缘层的热膨胀系数不同，导致功能芯片嵌入硅基板凹槽后整个晶圆翘曲严重，增加了后续导电通孔工艺实施的难度；同时，功能芯片要经历后续所有的工艺过程，一方面可能影响功能芯片的性能，另一方面由于后续所有工艺存在一定良率，将导致不良工艺区内功能芯片的浪费。上述专利还公开了第一绝缘层为聚合物，在硅盲孔内铺设一层第二绝缘层，第二绝缘层与第一绝缘层的材质可以相同，也可以近似，硅盲孔中填充第二绝缘层优选的方式是采用喷涂方式制备。采用聚合物作为硅基板上导电通孔的孔壁绝缘材料虽然有低成本的优点，但是仅适用于孔径较大的导电通孔，且硅与聚合物间高密度界面态的存在，界面漏电较高。
发明内容
针对现有技术中存在的问题，本发明提供一种三维堆叠集成结构及其多芯片集成结构和制备方法，可以在不改变各个芯片原有芯片设计、晶圆代工厂流片、测试等芯片制备流程的情况下，实现多个芯片高密度、高性能、高可靠的三维TSV堆叠集成，能解决不同功能、不同尺寸、不同材质、不同工艺的多个芯片三维集成问题。
本发明是通过以下技术方案来实现：
一种多芯片集成结构，包括基片和嵌装在基片内的若干芯片；
所述基片上设置有若干贯穿基片正面和背面的导电通孔，与基片绝缘设置的导电通孔内部填充导电材料；所述的基片背面间隔设置有若干凹槽，每个凹槽内均嵌入对应的芯片，芯片正面的芯片焊盘朝向基片背面；
所述的基片背面的表面依次设置有电连通的背面多层金属布线层、背面凸点下金属层和背面对外电引脚，基片正面的表面依次设置有电连通的正面多层金属布线层、正面凸点下金属层和正面对外电引脚，形成多芯片集成结构水平方向的电连接；
所述背面多层金属布线层的最内层与导电通孔一端和芯片焊盘电连通，正面多层金属布线层的最内层与导电通孔另一端电连通，形成多芯片集成结构垂直方向的电连接；
所述背面对外电引脚通过背面凸点下金属层与背面多层金属布线层的最外层电连接；所述正面对外电引脚通过正面凸点下金属层与正面多层金属布线层的最外层电连接；
所述导电通孔采用金属填充的实孔。
优选的，基片采用硅基片或者玻璃基片；
当基片采用硅基片时，在凹槽周围设置穿过硅的导电通孔，在穿过硅的导电通孔的孔壁设置孔壁介质绝缘层，孔壁介质绝缘层与硅基片直接接触的绝缘介质为二氧化硅；
当基片采用玻璃基片时，在凹槽周围设置穿过玻璃的导电通孔；在凹槽的底部设置有凹槽底部的导通孔，与凹槽底部的金属层和正面多层金属布线层的最内层电连接。
优选的，芯片背面粘贴在凹槽底部；芯片正面，以及芯片侧壁和凹槽侧壁间的缝隙真空喷胶和/或真空压膜填充有机介质；采用化学机械抛光方法将上述有机介质填充的绝缘层表面平整化，形成最终的填充介质膜；背面多层金属布线层的最内层穿过填充介质膜与导电通孔一端和芯片焊盘电连通。
优选的，所述与芯片正面的芯片焊盘朝向相同的背面对外电引脚为背面凸点；背面凸点在对应的多芯片集成结构背表面形成凸点阵列；
所述与芯片正面的芯片焊盘朝向相反的正面对外电引脚为正面焊盘，正面焊盘是在正面凸点下金属层表面化镀镍金或镍钯金形成的；正面焊盘在对应的多芯片集成结构正表面形成焊盘阵列。
一种三维堆叠集成结构，由若干个上述任意一项所述的多芯片集成结构或者现有独立芯片堆叠键合后得到；
多芯片集成结构之间通过相邻的正面对外电引脚和背面对外电引脚之间直接堆叠键合形成电连接；
多芯片集成结构与其他封装基板通过倒装FC键合；
若干个现有独立芯片通过倒装FC键合在多芯片集成结构正表面或背表面；若干个现有独立芯片通过正装引线键合在多芯片集成结构正表面。
一种上述任意一项所述的多芯片集成结构制备方法，包括如下步骤，
步骤1，从基片正面制备导电盲孔并填充导电材料；在基片正面依次制备正面多层金属布线层和正面对外电引脚，正面对外电引脚、正面多层金属布线层和导电盲孔电连通；
步骤2，将基片背面减薄至要求的厚度且露出导电盲孔尾部，在基片背面制备嵌入芯片的凹槽，每个芯片对应一个凹槽，将芯片嵌入凹槽，采用有机介质填充凹槽和芯片间的缝隙，且覆盖基片背面的整个表面；
步骤3，采用化学机械抛光方法研磨抛光，直至导电盲孔内的导电材料暴露出来，形成穿过基片的导电通孔；在基片背面制备背面多层金属布线层和背面对外电引脚，背面对外电引脚、背面多层金属布线层、导电通孔和芯片焊盘电连通；形成芯片在基片中埋入的重构芯片，实现多芯片集成结构。
优选的，步骤1中，在基片正面依次制备正面多层金属布线层和正面对外电引脚后，通过临时键合胶，将基片正面与载片键合在一起形成键合片；
当在正面凸点下金属层上直接制备凸点后进行临时键合时，所需临时键合胶层的厚度大于凸点高度的10-30微米；
当正面凸点下金属层上没有凸点时，所需临时键合胶层的厚度为20-30微米；
步骤3中，完成背面工艺后，将载片和临时键合胶移除，形成芯片在基片中埋入的重构芯片，实现多芯片集成结构。
优选的，步骤2中进行基片减薄时，
将基片减薄至距离导电盲孔底部5-30微米后，再通过干法刻蚀或湿法腐蚀工艺大面积刻蚀硅材料，直至导电盲孔底部露出基片表面2-20微米高；再在整个表面大面积沉积SiO2层，或者SiO2和SiN的复合层，形成厚度0.3-5微米的钝化层，对基片表面钝化，以及对露出基片表面的导电材料包裹。
优选的，步骤2中，在钝化层所在的表面形成嵌入芯片的凹槽；凹槽在基片表面的开口形状，以及凹槽底部的形状，与芯片形状为相似形状；凹槽深度比嵌入芯片厚度大5-50微米，芯片贴装嵌入凹槽后芯片表面与凹槽周围的钝化层表面的高度差在20微米之内；
采用有机介质填充凹槽和芯片间的缝隙，且覆盖基片背面的整个表面，形成的填充介质膜；填充介质膜覆盖范围包括所有芯片的表面，以及凹槽周围的钝化层和导电盲孔背面露出的导电材料。
优选的，步骤3中，采用化学机械抛光方法研磨抛光，直至导电盲孔内的导电材料暴露出来，形成穿过基片的导电通孔，此时芯片表面的填充介质膜至少要保留0.5微米以上的厚度；去除芯片焊盘上对应的填充介质膜，使芯片焊盘上的金属材料曝露出来；然后进行在基片背面制备背面多层金属布线层和背面对外电引脚的背面工艺。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过在基片上的导电通孔、正面多层金属布线层(RDL层)、凸点下金属层(UBM层)和正面焊盘制备完成后，再进行芯片在基片凹槽中的埋入的方式，芯片需要经历的后续工艺步骤相对于先将芯片埋入基片凹槽中要少，芯片需要承受的工艺风险少，另外本发明可以根据正面焊盘、多层金属布线层(RDL层)和导电盲孔之间形成电气连接测试结果，选择凹槽内是贴装正式芯片还是贴装假芯片，避免了正式芯片的浪费，降低成本。
本发明通过将导电盲孔或导电通孔优先采用垂直孔的方式，相比于斜孔、阶梯孔等，垂直孔在基片表面上占据的空间小，使得垂直孔能够拥有更高的孔密度，进而使得多芯片重构芯片在垂直方向上的垂直互连密度更高。
本发明通过在导电盲孔或导电通孔孔壁的绝缘介质层采用二氧化硅、氮化硅、或二氧化硅和氮化硅构成的复合材料，优选与硅材料直接接触的绝缘介质为二氧化硅，因为二氧化硅与硅界面的界面缺陷少，对硅表面的钝化性能好，漏电流更低。
本发明采用的导电盲孔或导电通孔的填充优选为铜电镀填充的实孔。铜的电导率高，铜填充孔的电阻小，相应的焦耳损耗低、RC延迟低；采用铜材料来填充孔，同正、背面多层金属布线层(RDL层)金属相同，使得整个多芯片重构芯片上的三维立体电连接网络采用相同的材质，减小金属界面问题，提高整个多芯片重构芯片电连接稳定性和可靠性；晶圆上的铜电镀工艺相对比较成熟，设备配套，工艺成本低。
本发明通过采用有机介质对芯片侧壁和凹槽侧壁间的缝隙进行填充，有机介质填充的方法有真空压膜和真空喷胶等，提高填充良率，避免空洞的产生。
本发明采用多芯片重构芯片的正面和背面的对外引脚(焊盘或凸点)都通过凸点下金属层(UBM层)与多层金属布线层(RDL层)连接方式，而不是直接在多层金属布线层(RDL层)的顶层金属上形成焊盘或凸点，因为多芯片重构芯片应用过程中，焊盘或凸点处的应力较大，如果直接在多层金属布线层(RDL层)的顶层金属形成焊盘或凸点，焊盘或凸点会直接同顶层金属上至少一条水平布线水平连接，焊盘或凸点处较大的应力，会使焊盘或凸点与上述水平布线间连接处断裂；其中，凸点下金属层(UBM层)多呈孤立的圆形，以凸点下金属层(UBM层)作为对外引脚(焊盘或凸点)和多层金属布线层(RDL层)间的应力缓冲层有利于提高多芯片重构芯片的可靠性。
附图说明
图1为刻蚀盲孔后的剖面示意图。
图2为盲孔孔壁绝缘后剖面示意图。
图3为盲孔填充后的剖面示意图。
图4为制备正面多层金属布线层(RDL层)和凸点下金属层(UBM层)后的剖面示意图。
图5为基片正面临时键合后的剖面示意图。
图6为导电盲孔背面露铜柱后的剖面示意图。
图7为基片背面开凹槽后的剖面示意图。
图8为芯片贴装进凹槽后的剖面示意图。
图9为芯片埋入凹槽后的剖面示意图。
图10为导电盲孔背面露孔后的剖面示意图。
图11为嵌入芯片开焊盘窗口后剖面示意图。
图12为完成背面多层金属布线层(RDL层)、背面凸点下金属层(UBM层)和背面凸点后的剖面示意图。
图13为多芯片TSV硅转接基板埋入结构剖面示意图。
图14为玻璃基重构芯片的剖面示意图。
图15为重构芯片的一种三维堆叠集成结构示意图。
图16为重构芯片的制备流程图。
图中：1.硅基片；2.盲孔；3.孔壁绝缘介质层；4.导电盲孔；5.正面第一金属布线层；6.正面第一层间绝缘介质层；7.正面第二金属布线层；8.正面第二层间绝缘介质层；9.正面凸点下金属层(UBM层)；10.临时键合胶；11.载片；12.钝化层；13.第一芯片；14.第二芯片；25.第三芯片；26.第四芯片；27.第五芯片；15.贴片膜层；16.芯片焊盘；17.穿过硅的导电通孔(TSV)；18.填充介质膜；19.背面第一金属布线层；20.背面第一层间绝缘介质层；21.背面第二金属布线层；22.背面第二层间绝缘介质层；23.背面凸点下金属层(UBM层)；24.背面凸点；28.基板；29.正面焊盘；30.凹槽；31.玻璃基片；32.穿过玻璃的导电通孔(TGV)；33.凹槽底部的导通孔；100.第一硅基重构芯片；200.第二硅基重构芯片；300.玻璃基重构芯片。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例1
本发明一种多芯片集成结构，将多个芯片埋入带导电通孔的基片形成重构芯片的结构，所述基片可以是硅，也可以是玻璃；当所示基片为硅基片1时，所述导电通孔为穿过硅的导电通孔17，即TSV(Through-Silicon-Via)孔；当所示基片为玻璃基片31时，所述导电通孔为穿过玻璃的导电通孔32，即TGV(Through-Glass-Via)孔；
上述重构芯片的上下表面都有对外引脚阵列，同时根据产品需要，上下表面的对外引脚阵列中的引脚可以是电连通的。
以基片采用硅片为例，具体包括：
首先，在硅基片1一面(为叙述方便，称为正面)制备导电盲孔4，再在该面上制备多层金属布线层(RDL层)、正面凸点下金属层9(UBM层)和正面焊盘29，使正面焊盘29、正面凸点下金属层9(UBM层)、多层金属布线层(RDL层)和导电盲孔4之间形成电气连接，并对上述电气连接关系进行电学性能测试，记录电气连接性能正常的单元和不正常的单元备用；
然后，将硅基片1正面与一载片11通过临时键合胶10进行临时键合，再将硅基片1的另一面(为叙述方便，称为背面)减薄、抛光、干法或湿法腐蚀露出导电盲孔4尾部，并在整个表面大面积沉积钝化层12；然后，根据芯片尺寸和厚度，在硅基片1背面刻蚀埋置芯片的凹槽30，将芯片焊盘16向上贴装在相应的凹槽30内，此时在上述电气连接性能正常的单元贴装正式芯片，在上述电气连接性能不正常的单元贴装尺寸厚度相同的假芯片；然后再在芯片与凹槽30的缝隙，以及芯片设置芯片焊盘16的芯片正面和硅基片1背面施加有机介质绝缘材料，形成一有机介质绝缘层，并将该有机介质绝缘层表面进行平坦化处理，同时使导电盲孔4中导电材料在硅基片1背面的暴露，使导电盲孔4变为穿过硅基片的导电通孔17；去除芯片焊盘16所在位置上的有机介质绝缘材料，使芯片焊盘16和穿过硅的导电通孔17的暴露出来；然后再在硅基片1背面依次制备多层金属布线层(RDL层)、背面凸点下金属层23(UBM层)和背面凸点24；最后将载片11解键合去除，完成多芯片在带导电通孔的硅基片内的二维重构集成，形成一个新的多芯片重构芯片，
其中，多芯片重构芯片不仅包含水平方向上的电连接，还包含垂直方向上的电连接，为多芯片三维集成奠定了基础。
其中，导电盲孔4或穿过硅的导电通孔17优先采用垂直孔。
其中，导电盲孔4或穿过硅的导电通孔孔壁优先采用二氧化硅、氮化硅、或二氧化硅和氮化硅构成的复合材料，优选与硅材料直接接触的绝缘介质为二氧化硅。
其中，导电盲孔4或穿过硅的导电通孔17优先采用铜电镀填充。
其中，多芯片重构芯片的正面和背面的对外引脚(正面焊盘29或背面凸点24)都通过凸点下金属层(UBM层)与多层金属布线层(RDL层)连接。
其中，采用有机介质填充芯片侧壁和凹槽侧壁间的缝隙，有机介质填充的方法有真空压膜和真空喷胶等。
多芯片集成结构的制备方法，如下所述：
如附图16所示，先从基片正面制备导电盲孔；再在基片正面制备正面多层金属布线层和正面对外电引脚，正面对外电引脚、正面多层金属布线层和导电孔电连通；然后将基片背面减薄至要求的厚度且露出导电盲孔4尾部、在基片背面制备嵌入芯片的凹槽，每个芯片对应一个凹槽，将芯片嵌入凹槽后,露出导电盲孔中的导电材料形成导电通孔；最后在基片背面制备背面多层金属布线层和背面对外电引脚，背面对外电引脚、背面多层金属布线层、导电通孔、芯片焊盘电连通。具体制备方法如下：
以基片采用硅片为例，
如图1所示，为刻蚀盲孔2后的剖面示意图，
盲孔2优选孔壁与硅基片1表面夹角接近90度的垂直盲孔，盲孔2孔口的直径不小于孔底的直孔，一方面便于后续孔壁绝缘和孔内填充工艺的实施，另一方面在孔深要求一定的情况下，垂直盲孔能保证最高的孔密度。上述垂直盲孔直径在5微米到50微米范围之内。上述垂直盲孔间的间距(中心距)大于2倍的直径。当产品需要的盲孔稀疏，单个盲孔可占用的面积较大时，盲孔2可以采用孔壁与硅基片1表面夹角小于90度的斜孔，上述夹角通常在60-89度之内。盲孔2的深度由后续埋入芯片的厚度决定，通常比后续埋入芯片的厚度大50微米以上。
如图2所示，为盲孔2孔壁绝缘后剖面示意图，
在盲孔2刻蚀和清洗完毕后，在盲孔2的孔壁沉积绝缘材料，形成孔壁介质绝缘层3，孔壁绝缘介质层3不仅完全覆盖盲孔2的内壁，而且覆盖硅基片1表面。盲孔2孔壁绝缘介质材料选用无机介质材料，如二氧化硅、氮化硅、或二氧化硅和氮化硅构成的复合材料，优选与硅材料直接接触的绝缘介质为二氧化硅，因为二氧化硅与硅界面的界面缺陷少，对硅表面的钝化性能好，漏电流更低。盲孔2孔壁无机绝缘介质材料的制备方法包括PECVD、SACVD、ALD和热氧化法，PECVD可以实现较低的沉积温度，如200摄氏度以下，但对于孔径较小且深宽比较大的垂直盲孔的孔壁台阶覆盖率不足；SACVD的孔壁台阶覆盖率优于PECVD，但沉积温度较高，通常在400摄氏度及以上；ALD为原子层沉积，孔壁台阶覆盖率能达到80％以上，但沉积速度慢；热氧化法制备的二氧化硅层结构致密、孔壁台阶覆盖率高，但热氧化工艺温度通常都在1000度以上，同时热氧化工艺可以在一炉中同时氧化多片，成本较低。根据耐压和电气需求，可以选择不同的孔壁绝缘介质材料、厚度和制备方法。位于盲孔2内壁上的孔壁绝缘介质层3厚度在100纳米到2微米之间，孔壁绝缘介质层3伸展到硅基片1表面的部分的厚度可大于孔壁上的厚度。
如图3所示，为盲孔2填充后的剖面示意图，
盲孔2内填充导电材料后形成导电盲孔4。导电盲孔4优选电镀填充，先在盲孔2孔壁及表面沉积金属电镀种子层，上述金属电镀种子层包括金属粘附层和电镀导电层。所述金属粘附层主要是提高金属电镀种子层与孔壁绝缘材料间的附着力，金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此。所述电镀导电层材料可以是Cu、Ni等但不限于此。金属电镀种子层可以采用物理气相沉积(PVD)方法制备、也可以采用原子层沉积的方法制备。导电盲孔4可以是电镀金属填充的导电实孔；导电盲孔4可以是由液态金属高温填充的导电实孔，此时金属先经高温液化，填充到盲孔2内，再随着温度降低固化；导电盲孔4可以是由有机导电材料填充的导电实孔，此时液态有机导电材料先填充到盲孔2内，再经过高温过程固化。导电盲孔4可以是多种材料复合填充的导电实孔，例如先将盲孔2内壁金属电镀种子层电镀增厚后，再用导电或非导电有机介质填充成实孔。上述盲孔2内壁金属电镀种子层电镀增厚优选电镀金属铜，电镀增厚至1到20微米。
如图4所示，为制备正面多层金属布线层(RDL层)和正面凸点下金属层(UBM层)9后的剖面示意图，
正面金属布线层(RDL层)的层数由产品而定，至少有一层，为简明起见，附图4仅画出2层正面金属布线层(RDL层)，正面第一金属布线层5可直接位于伸展到硅基片表面的孔壁绝缘介质层3之上，也可以在正面第一金属布线层5和上述孔壁绝缘介质层3之间插入新的电绝缘介质层。正面金属布线层的制备方法优选先沉积金属粘附层和电镀导电层，再涂覆光刻胶，并光刻出正面金属布线层的图形，然后再通过图形化电镀Cu工艺完成正面金属布线层金属布线的增厚，去胶后刻蚀掉其余地方的电镀导电层和金属粘附层，完成正面金属布线层制备，正面金属布线层的厚度范围在1-10微米。正面金属布线层的制备也可以采用先大面积电镀Cu，再通过金属腐蚀的方法形成布线图形的方法；
正面第一金属布线层5和正面第二金属布线层7之间通过正面第一层间绝缘介质层6进行电绝缘隔离，正面第一金属布线层5和正面第二金属布线层7之间的电互连通过穿透正面第一层间绝缘介质层6的层间导通孔实现；正面第二金属布线层7上是正面第二层间绝缘介质层8，正面第二层间绝缘介质层8上是正面凸点下金属层(UBM层)9，通过正面第二层间绝缘介质层8上的开口实现正面凸点下金属层(UBM层)9和正面第二金属布线层7之间的电连接。当正面第一层间绝缘介质层6和正面第二层间绝缘介质层8为光敏有机材料时，其制作方法为有机材料胶旋涂，再光刻图形化，最后固化形成正面层间绝缘介质层；当正面第一层间绝缘介质层6和正面第二层间绝缘介质层8为非光敏有机材料时，其制作方法为先旋涂有机材料胶，再大面积固化，然后再沉积硬掩膜，如SiO2层或SiN层，再在硬掩膜层上旋涂光刻胶并进行图形光刻，再依次刻蚀硬掩膜、刻蚀有机材料，最后去除硬掩膜，完成正面层间绝缘介质层制备；当正面第一层间绝缘介质层6和正面第二层间绝缘介质层8为无机介质材料时，其制作方法为先沉积无机介质材料，如SiO2、SiON、SiN，或SiO2和SiN的多层复合材料，在上述无机介质材料上旋涂光刻胶并进行图形光刻，再刻蚀上述无机材料，最后去除光刻胶，完成正面层间绝缘介质层制备；
其中，正面凸点下金属层(UBM层)9的图形多呈孤立的圆形，图形位于正面第二层间绝缘介质层8上的开口的正上方。正面凸点下金属层(UBM层)9作为向外部电连接的凸点焊盘，其制备工序除了包括与上述正面金属布线层相同的制备工序，正面凸点下金属层(UBM层)9表面化镀镍金或镍钯金，形成正面焊盘29，一方面防止正面凸点下金属层(UBM层)9表面氧化，另一方面增强后续微组装过程中正面凸点下金属层(UBM层)9和焊接凸点间的亲润性；
选择正面凸点下金属层(UBM层)9作为向外部电连接的凸点焊盘，而不是选择正面第二层间绝缘介质层8上的开口暴露出的正下方正面第二金属布线层7直接作为向外部电连接的凸点焊盘，是因为前者能提供更高的可靠性。
如图5所示，为正面临时键合后的剖面示意图，
在完成正面凸点下金属层(UBM层)9制备后，通过临时键合胶10，将硅基片正面与载片11键合在一起形成键合片。载片11是与硅基片1尺寸相当的圆片，材料可以是硅片、玻璃片、蓝宝石片等，但不限于此。由于上述键合片在后续工艺过程中需要在嵌入芯片后继续完成背面多层金属布线、背面凸点下金属层和背面凸点24等工艺，考虑到嵌入芯片的耐热能力和背面各个工艺过程中键合片的散热问题，优选硅片作为载片11。上述键合片在背面各个工艺过程中的散热能力除了与载片11的厚度和导热系数有关外，对于特定的临时键合胶材料，临时键合胶10的厚度越薄，键合片的散热能力越强。当在正面凸点下金属层(UBM层)9上直接制备凸点后进行临时键合时，所需临时键合胶层的厚度通常要大于凸点高度的10-30微米，而当正面凸点下金属层(UBM层)9没有凸点时，所需临时键合胶层的厚度通常仅需20-30微米，为了降低键合片在背面各个工艺过程中的难度、提高工艺良率，本发明中没有在正面凸点下金属层(UBM层)9上直接制备凸点。
如图6所示，为导电盲孔4背面露铜柱后的剖面示意图，
将硅基片1减薄至距离导电盲孔4底部5-30微米后，再通过干法刻蚀或湿法腐蚀工艺大面积刻蚀硅材料，直至导电盲孔4底部露出硅表面2-20微米高。再在整个表面大面积沉积SiO2层，或者SiO2和SiN的复合层，形成钝化层12，钝化层12厚度0.3-5微米，实现对硅材料表面的钝化，以及对露出硅表面的铜柱的包裹。钝化层12中与Si材料相接触的是SiO2材料，SiO2能与Si材料形成具有较少界面态的界面，SiO2和硅界面可移动的带电粒子少，钝化效果好，侧向漏电低，是Si材料优良的钝化材料。
如图7所示，为背面开凹槽30后的剖面示意图，
在上述钝化层12所在的表面通过涂胶、曝光、显影，形成嵌入芯片的凹槽30的开口形状和尺寸，然后再通过刻蚀凹槽30所在区域的钝化层12和其下的硅材料形成底部平坦的凹槽30。凹槽30的槽壁可以是近似垂直于硅基板1表面的，也可以是倾斜于硅基板1表面的、也可以是曲面的、也可以是阶梯状的；
其中，凹槽30在硅基板1表面的开口形状，以及凹槽30底部的形状，由芯片形状决定，与芯片形状为相似形状，优选凹槽30在硅基板1表面的开口尺寸不小于凹槽30底部的尺寸；
凹槽30在硅基板1表面的的开口尺寸由所嵌入的芯片尺寸决定，优选为芯片尺寸向四周单边外扩10-60微米；
凹槽30底部平坦区域的尺寸不小于芯片尺寸；
凹槽30深度比嵌入芯片厚度大5-50微米，超出的深度主要考虑芯片底部和硅基板1上的凹槽30底部之间粘接层或焊接层厚度，以保证芯片嵌入凹槽30后芯片表面与凹槽30周围的钝化层12表面的高度差在20微米之内。
如图8所示，为芯片贴装进凹槽30后的剖面示意图，
第一芯片13和第二芯片14正面向上贴装在对应凹槽30内，形成第一芯片13和第二芯片14在硅基片1内的重新定位排布。芯片焊盘16曝露在外面，芯片焊盘16表面与凹槽周围的钝化层12表面的高度差在20微米之内；可以通过先向凹槽30底部点贴片胶，再将第一芯片13和第二芯片14放置到凹槽30内，并施加一定的力，使贴片胶平整的施加于两个芯片和凹槽30槽底之间，再热固化后形成贴片膜层15；也可以将已经预先成膜的芯片贴装膜先分别粘贴在第一芯片13和第二芯片14所对应的减薄后的芯片晶圆背面，再进行划片，使得每一颗第一芯片13和第二芯片14的背面都带有芯片贴装膜(Die Attach Film,DAF)，再将背面带有芯片贴装膜的第一芯片13和第二芯片14放置到凹槽30内，并施加一定的力，使芯片贴装膜与凹槽30的槽底充分粘接，固化后形成贴片膜层15。与点贴片胶相比较，贴芯片贴装膜的方法形成的贴片膜层15的厚度均匀性好，空洞少，所以第一芯片13和第二芯片14在贴装到凹槽30内前，背面带芯片贴装膜是优选方案。第一芯片13和第二芯片14可以是不同的芯片，也可以是相同的芯片。贴片膜层15的厚度5-30微米；
第一芯片13和第二芯片14的底部和硅基板1上的凹槽30底部之间，可以粘接，也可以焊接，所采用的粘接材料可以是导电的，也可以是不导电的。
如图9所示，为芯片埋入凹槽30后的剖面示意图，
第一芯片13和第二芯片14贴装进相应凹槽30后，两个芯片侧壁和凹槽30侧壁间会有一缝隙，如图8所示，缝隙宽度在5-55微米范围，缝隙深度约等于芯片厚度。采用有机介质对上述缝隙进行填充，有机介质填充的方法有真空压膜和真空喷胶等，以保证有机介质填充缝隙后没有空洞产生。有机介质填充形成的填充介质膜18不仅填充了两个芯片侧壁和凹槽30侧壁间的缝隙，而且覆盖了整个表面，包括两个芯片的表面，以及凹槽30周围的钝化层12和导电盲孔4背面露出的铜柱。
如图10所示，为导电盲孔4背面露孔后的剖面示意图，
接下来采用化学机械抛光(CMP)方法研磨抛光，直至导电盲孔4内的导电材料暴露出来，形成穿过硅的导电通孔(TSV)17，此时第一芯片13和第二芯片14表面的填充介质膜18至少要保留0.5微米以上的厚度，以保证良好的电绝缘性能。化学机械抛光(CMP)除了使导电盲孔4内的导电材料暴露出来外，还使得整个表面平整化，以便于后续工艺的实施。
如图11所示，为嵌入芯片开焊盘窗口后剖面示意图，
去除芯片焊盘16上对应的填充介质膜18，使芯片焊盘16上的金属材料曝露出来。芯片焊盘16上所开的焊盘窗口略小于芯片焊盘16的尺寸，以保证开焊盘窗口的工艺过程，不影响芯片焊盘16原有的电特性。
如图12所示，为完成背面多层金属布线层(RDL层)、背面凸点下金属层(UBM层)23和背面凸点24后的剖面示意图，
背面金属布线层(RDL层)的层数由产品而定，至少有一层，为简明起见，附图12仅画出2层背面金属布线层(RDL层)，背面金属布线层的制备方法和正面金属布线层的制备方法类似，优选先采用沉积金属粘附层和电镀导电层，再涂覆光刻胶，并光刻出背面金属布线层的图形，然后再通过图形化电镀Cu工艺完成背面金属布线层金属布线的增厚，去胶后刻蚀掉其余地方的电镀导电层和金属粘附层，完成背面金属布线层制备，背面金属布线层的厚度范围在1-10微米。背面金属布线层的制备也可以采用先大面积电镀Cu，再通过金属腐蚀的方法形成布线图形的方法。所述金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此；所述电镀导电层材料可以是Cu、Ni等但不限于此；
背面第一金属布线层19和背面第二金属布线层21之间通过背面第一层间绝缘介质层20进行电绝缘隔离，背面第一金属布线层19和背面第二金属布线层21之间的电互连通过穿透背面第一层间绝缘介质层20的层间导通孔实现；背面第二金属布线层21上是背面第二层间绝缘介质层22，背面第二层间绝缘介质层22上是背面凸点下金属层(UBM层)23，通过背面第二层间绝缘介质层22上的开口实现背面凸点下金属层(UBM层)23和背面第二金属布线层21之间的电连接。当背面第一层间绝缘介质层20和背面第二层间绝缘介质层22为光敏有机材料时，其制作方法为有机材料胶旋涂，再光刻图形化，最后固化形成背面层间绝缘介质层；当背面第一层间绝缘介质层20和背面第二层间绝缘介质层22为非光敏有机材料时，其制作方法为先旋涂有机材料胶，再大面积固化，然后再沉积硬掩膜，如SiO2层或SiN层，再在硬掩膜层上旋涂光刻胶并进行图形光刻，再依次刻蚀硬掩膜、刻蚀有机材料，最后去除硬掩膜，完成背面层间绝缘介质层制备；当背面第一层间绝缘介质层20和背面第二层间绝缘介质层22为无机介质材料时，其制作方法为先沉积无机介质材料，如SiO2、SiON、SiN，或SiO2和SiN的多层复合材料，在上述无机介质材料上旋涂光刻胶并进行图形光刻，再刻蚀上述无机材料，最后去除光刻胶，完成背面层间绝缘介质层制备；
背面凸点下金属层(UBM层)23的图形多呈孤立的圆形，图形位于背面第二层间绝缘介质层22上的开口的正上方。背面凸点下金属层(UBM层)23主要用于背面凸点24与背面第二金属布线层21间的粘附和电连接，以及同背面第二层间绝缘介质层22间的粘附。背面凸点下金属层(UBM层)23的制备方法和背面金属布线层的制备方法类似，优选先采用沉积金属粘附层和电镀导电层，再涂覆光刻胶，并光刻出背面凸点下金属层(UBM层)23的图形，然后再通过图形化电镀Cu工艺完成增厚，去胶后刻蚀掉其余地方的电镀导电层和金属粘附层，
其中，所述金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此；所述电镀导电层材料可以是Cu、Ni等但不限于此；背面凸点24可以是铜柱锡帽凸点，也可以是焊料凸点，制备方法包括电镀、植球和丝网印刷等。
如图13所示，为多芯片TSV硅转接基板埋入结构剖面示意图，
完成上述背面工艺后，将载片11和临时键合胶10移除，形成第一芯片13和第二芯片14在TSV硅转接基板中埋入的第一硅基重构芯片100。第一硅基重构芯片100完成了第一芯片13和第二芯片14的集成，第一芯片13和第二芯片14之间的电连接在第一硅基重构芯片100内部解决，通过背面多层金属布线层(RDL层)、穿过硅的导电通孔(TSV)17和正面多层金属布线层(RDL层)来实现，背面多层金属布线层(RDL层)包括背面第一金属布线层19和背面第二金属布线层21，正面多层金属布线层(RDL层)包括正面第一金属布线层5和正面第二金属布线层7。第一硅基重构芯片100中不但包含水平方向的电连接，还包括垂直方向的电连接。第一硅基重构芯片100的对外电引脚分别为位于第一硅基重构芯片100上、下表面的正面焊盘29和背面凸点24。正面焊盘29在第一硅基重构芯片100上表面形成焊盘阵列，背面凸点24在第一硅基重构芯片100下表面形成凸点阵列。正面焊盘29和背面凸点24在第一硅基重构芯片100上的位置没有严格限制，可以分布在包括埋入第一芯片13和第二芯片14的正下方和正上方在内的区域，也可以出于应力考虑分布在埋入芯片第一13和第二芯片14的正下方和正上方以外的区域。
为简明起见，本实施例附图中仅示出第一芯片13和第二芯片14两颗芯片在TSV硅转接基板中的埋入结构和埋入方法，本实施例可扩展到多颗芯片在TSV硅转接基板中的埋入，上述多颗芯片可以相同，也可以不同，还可以部分相同。
实施例2
本发明一种多芯片集成结构，嵌入芯片的基片可以是玻璃基片31，如附图14所示，为玻璃基重构芯片300的剖面示意图，
第一芯片13和第二芯片14分别埋入带有穿过玻璃的导电通孔(TGV)32的玻璃基片31内，形成玻璃基重构芯片300。因玻璃透光，具有良好的高频特性，所以芯片在玻璃基片31内的埋入重构，在高频高速、微波、射频电路和光电系统方面有巨大的应用潜力；
其中，因为玻璃不导电，所以玻璃基片31上穿过玻璃的导电通孔(TGV)32与玻璃基片31之间不需要额外的电介质绝缘层；
玻璃基片31上的嵌入每个芯片的凹槽30采用激光烧蚀、喷砂，或激光改性与刻蚀相结合的工艺制备，但不限于此；
玻璃基片31上的嵌入每个芯片的凹槽30的底部位置可以分布有凹槽底部的导通孔33，上述位于凹槽底部的导通孔33可以露出凹槽30底部，与凹槽30底部的金属层形成电连接，此时上述这些位于凹槽底部的导通孔33不但能起到散热作用，还可以起到电气连接作用，此时每个芯片底部和凹槽30底部之间粘接材料是导电材料；上述位于凹槽底部的导通孔33也可以不露出凹槽30底部，此时上述这些位于凹槽底部的导通孔33仅提供导热通道，起到散热作用。
实施例3
本发明中一种三维堆叠集成结构，如图15所示。
两个及两个以上的上述多芯片重构芯片堆叠键合后，可形成多芯片三维集成；上述多芯片重构芯片也可以做为一个有源转接基板，普通芯片也可以直接键合到上述多芯片重构芯片上，形成三维立体集成。普通芯片在上述多芯片二维重构集成芯片上的键合可以是倒装(Flip-Chip)键合，也可以是引线键合，具体如下：
芯片埋入带导电通孔的基片形成的重构芯片，其上下表面都有对外引脚阵列，同时根据产品需要，上下表面的对外引脚阵列中的引脚可以是电连通的。重构芯片之间的三维集成仅需要将重构芯片直接堆叠键合，如附图15中所示，第三芯片25和第四芯片26在TSV硅转接基板中埋入的第二硅基重构芯片200与第一芯片13和第二芯片14在TSV硅转接基板中埋入的第一硅基重构芯片100直接通过第二硅基重构芯片200的背面凸点24和第一硅基重构芯片100的正面焊盘29堆叠键合，实现了第一芯片13、第二芯片14和第三芯片25、第四芯片26的三维集成。增加重构芯片堆叠的层数，可进一步增加埋入芯片三维集成的密度；
芯片埋入带导电通孔的基片形成的重构芯片，其上下表面都有对外引脚阵列，重构芯片可以作为一个新的芯片，也可以做为一个有源转接基板，其它芯片可以微组装在重构芯片上，实现其它芯片与重构芯片内埋入芯片的三维集成。上述其它芯片在重构芯片上的微组装可以采用倒装FC方式，如附图15所示，第五芯片27通过凸点倒装FC键合在第二硅基重构芯片200上，实现了第五芯片27和第三芯片25第四芯片26的三维集成；上述其它芯片在重构芯片上的微组装也可以采用正装引线键合方式。
重构芯片可以直接键合在其他封装基板上，包括有机基板(刚性有机基板和柔性有机基板)、陶瓷基板、硅基板、玻璃基板等。如附图15所示，第一硅基重构芯片100通过背面凸点24倒装FC键合在基板28上。

Claims (10)

1.一种多芯片集成结构，其特征在于，包括基片和嵌装在基片内的若干芯片；
所述基片上设置有若干贯穿基片正面和背面的导电通孔，与基片绝缘设置的导电通孔内部填充导电材料；所述的基片背面间隔设置有若干凹槽(30)，每个凹槽(30)内均嵌入对应的芯片，芯片正面的芯片焊盘(16)朝向基片背面；
所述的基片背面的表面依次设置有电连通的背面多层金属布线层、背面凸点下金属层和背面对外电引脚，基片正面的表面依次设置有电连通的正面多层金属布线层、正面凸点下金属层和正面对外电引脚，形成多芯片集成结构水平方向的电连接；
所述背面多层金属布线层的最内层与导电通孔一端和芯片焊盘(16)电连通，正面多层金属布线层的最内层与导电通孔另一端电连通，形成多芯片集成结构垂直方向的电连接；
所述背面对外电引脚通过背面凸点下金属层与背面多层金属布线层的最外层电连接；所述正面对外电引脚通过正面凸点下金属层与正面多层金属布线层的最外层电连接；
所述导电通孔采用金属填充的实孔。
2.根据权利要求1所述的一种多芯片集成结构，其特征在于，基片采用硅基片(1)或者玻璃基片(31)；
当基片采用硅基片(1)时，在凹槽(30)周围设置穿过硅的导电通孔(17)，在穿过硅的导电通孔(17)的孔壁设置孔壁介质绝缘层(3)，孔壁介质绝缘层(3)与硅基片(1)直接接触的绝缘介质为二氧化硅；
当基片采用玻璃基片(31)时，在凹槽(30)周围设置穿过玻璃的导电通孔(32)；在凹槽(30)的底部设置有凹槽底部的导通孔(33)，与凹槽(30)底部的金属层和正面多层金属布线层的最内层电连接。
3.根据权利要求1所述的一种多芯片集成结构，其特征在于，芯片背面粘贴在凹槽(30)底部；芯片正面，以及芯片侧壁和凹槽(30)侧壁间的缝隙真空喷胶和/或真空压膜填充有机介质；采用化学机械抛光方法将上述有机介质填充的绝缘层表面平整化，形成最终的填充介质膜(18)；背面多层金属布线层的最内层穿过填充介质膜(18)与导电通孔一端和芯片焊盘(16)电连通。
4.根据权利要求1所述的一种多芯片集成结构，其特征在于，所述与芯片正面的芯片焊盘(16)朝向相同的背面对外电引脚为背面凸点(24)；背面凸点在对应的多芯片集成结构背表面形成凸点阵列；
所述与芯片正面的芯片焊盘(16)朝向相反的正面对外电引脚为正面焊盘(29)，正面焊盘(29)是在正面凸点下金属层(9)表面化镀镍金或镍钯金形成的；正面焊盘在对应的多芯片集成结构正表面形成焊盘阵列。
5.一种三维堆叠集成结构，其特征在于，由若干个如权利要求1-4任意一项所述的多芯片集成结构或者现有独立芯片堆叠键合后得到；
多芯片集成结构之间通过相邻的正面对外电引脚和背面对外电引脚之间直接堆叠键合形成电连接；
多芯片集成结构与其他封装基板通过倒装FC键合；
若干个现有独立芯片通过倒装FC键合在多芯片集成结构正表面或背表面；若干个现有独立芯片通过正装引线键合在多芯片集成结构正表面。
6.一种如权利要求1-4任意一项所述多芯片集成结构制备方法，其特征在于，包括如下步骤，
步骤1，从基片正面制备导电盲孔(4)并填充导电材料；在基片正面依次制备正面多层金属布线层和正面对外电引脚，正面对外电引脚、正面多层金属布线层和导电盲孔(4)电连通；
步骤2，将基片背面减薄至要求的厚度且露出导电盲孔(4)尾部，在基片背面制备嵌入芯片的凹槽(30)，每个芯片对应一个凹槽(30)，将芯片嵌入凹槽(30)，采用有机介质填充凹槽(30)和芯片间的缝隙，且覆盖基片背面的整个表面；
步骤3，采用化学机械抛光方法研磨抛光，直至导电盲孔(4)内的导电材料暴露出来，形成穿过基片的导电通孔；在基片背面制备背面多层金属布线层和背面对外电引脚，背面对外电引脚、背面多层金属布线层、导电通孔和芯片焊盘(16)电连通；形成芯片在基片中埋入的重构芯片，实现多芯片集成结构。
7.根据权利要求6所述多芯片集成结构制备方法，其特征在于，
步骤1中，在基片正面依次制备正面多层金属布线层和正面对外电引脚后，通过临时键合胶(10)，将基片正面与载片(11)键合在一起形成键合片；
当在正面凸点下金属层(9)上直接制备凸点后进行临时键合时，所需临时键合胶层的厚度大于凸点高度的10-30微米；
当正面凸点下金属层(9)上没有凸点时，所需临时键合胶层的厚度为20-30微米；
步骤3中，完成背面工艺后，将载片(11)和临时键合胶(10)移除，形成芯片在基片中埋入的重构芯片，实现多芯片集成结构。
8.根据权利要求6所述多芯片集成结构制备方法，其特征在于，步骤2中进行基片减薄时，
将基片减薄至距离导电盲孔(4)底部5-30微米后，再通过干法刻蚀或湿法腐蚀工艺大面积刻蚀硅材料，直至导电盲孔(4)底部露出基片表面2-20微米高；再在整个表面大面积沉积SiO2层，或者SiO2和SiN的复合层，形成厚度0.3-5微米的钝化层(12)，对基片表面钝化，以及对露出基片表面的导电材料包裹。
9.根据权利要求6所述多芯片集成结构制备方法，其特征在于，步骤2中，在钝化层(12)所在的表面形成嵌入芯片的凹槽(30)；凹槽(30)在基片表面的开口形状，以及凹槽(30)底部的形状，与芯片形状为相似形状；凹槽(30)深度比嵌入芯片厚度大5-50微米，芯片贴装嵌入凹槽(30)后芯片表面与凹槽(30)周围的钝化层(12)表面的高度差在20微米之内；
采用有机介质填充凹槽(30)和芯片间的缝隙，且覆盖基片背面的整个表面，形成的填充介质膜(18)；填充介质膜(18)覆盖范围包括所有芯片的表面，以及凹槽周围的钝化层(12)和导电盲孔(4)背面露出的导电材料。
10.根据权利要求6所述多芯片集成结构制备方法，其特征在于，
步骤3中，采用化学机械抛光方法研磨抛光，直至导电盲孔(4)内的导电材料暴露出来，形成穿过基片的导电通孔，此时芯片表面的填充介质膜(18)至少要保留0.5微米以上的厚度；去除芯片焊盘(16)上对应的填充介质膜(18)，使芯片焊盘(16)上的金属材料曝露出来；然后进行在基片背面制备背面多层金属布线层和背面对外电引脚的背面工艺。
CN202010130712.0A 2020-02-28 2020-02-28 一种三维堆叠集成结构及其多芯片集成结构和制备方法 Active CN111312697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010130712.0A CN111312697B (zh) 2020-02-28 2020-02-28 一种三维堆叠集成结构及其多芯片集成结构和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010130712.0A CN111312697B (zh) 2020-02-28 2020-02-28 一种三维堆叠集成结构及其多芯片集成结构和制备方法

Publications (2)

Publication Number Publication Date
CN111312697A true CN111312697A (zh) 2020-06-19
CN111312697B CN111312697B (zh) 2022-02-22

Family

ID=71162561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010130712.0A Active CN111312697B (zh) 2020-02-28 2020-02-28 一种三维堆叠集成结构及其多芯片集成结构和制备方法

Country Status (1)

Country Link
CN (1) CN111312697B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法
CN112163355A (zh) * 2020-09-24 2021-01-01 复旦大学 SiC MOSFET封装结构优化设计方法、介质及设备
CN112180128A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种带弹性导电微凸点的互连基板和基于其的kgd插座
CN112234053A (zh) * 2020-10-15 2021-01-15 联合微电子中心有限责任公司 晶圆堆叠方法、晶圆堆叠结构和半导体封装
CN112331617A (zh) * 2020-11-05 2021-02-05 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN112509937A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种双面基板的电通断测试方法
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构
CN112951787A (zh) * 2021-01-27 2021-06-11 上海先方半导体有限公司 一种用于三维芯片堆叠的低应力表面钝化结构
CN113066755A (zh) * 2021-03-23 2021-07-02 西安微电子技术研究所 一种芯片背面金属化夹具及芯片背面金属化方法
CN113534366A (zh) * 2021-08-13 2021-10-22 亨通洛克利科技有限公司 高密cpo硅光引擎
CN114005753A (zh) * 2021-10-29 2022-02-01 西安微电子技术研究所 一种igbt产品的氧化工艺方法及氧化后igbt产品
CN114040590A (zh) * 2021-10-22 2022-02-11 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN115542478A (zh) * 2022-11-25 2022-12-30 之江实验室 一种基于光电芯片双面工艺的三维封装结构及封装方法
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
CN116092956A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 芯片封装方法及芯片封装结构
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
CN117542794A (zh) * 2024-01-10 2024-02-09 浙江集迈科微电子有限公司 基于转接板的三维堆叠封装结构及其制作方法
WO2024050911A1 (zh) * 2022-09-05 2024-03-14 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197360A (zh) * 2006-12-07 2008-06-11 育霈科技股份有限公司 多芯片封装及其方法
CN103329265A (zh) * 2010-12-22 2013-09-25 克里公司 包括具有导热通路的基片的电子器件次粘着基台
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN105742273A (zh) * 2014-11-25 2016-07-06 矽品精密工业股份有限公司 电子封装件及其制法
US20170256443A1 (en) * 2010-07-23 2017-09-07 Tessera, Inc. Microelectronic elements with post-assembly planarization
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197360A (zh) * 2006-12-07 2008-06-11 育霈科技股份有限公司 多芯片封装及其方法
US20170256443A1 (en) * 2010-07-23 2017-09-07 Tessera, Inc. Microelectronic elements with post-assembly planarization
CN103329265A (zh) * 2010-12-22 2013-09-25 克里公司 包括具有导热通路的基片的电子器件次粘着基台
CN105742273A (zh) * 2014-11-25 2016-07-06 矽品精密工业股份有限公司 电子封装件及其制法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816608B (zh) * 2020-07-09 2023-05-09 电子科技大学 玻璃盲孔加工方法
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法
CN112163355B (zh) * 2020-09-24 2023-09-26 复旦大学 SiC MOSFET封装结构优化设计方法、介质及设备
CN112163355A (zh) * 2020-09-24 2021-01-01 复旦大学 SiC MOSFET封装结构优化设计方法、介质及设备
CN112180128A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种带弹性导电微凸点的互连基板和基于其的kgd插座
CN112180128B (zh) * 2020-09-29 2023-08-01 珠海天成先进半导体科技有限公司 一种带弹性导电微凸点的互连基板和基于其的kgd插座
CN112234053A (zh) * 2020-10-15 2021-01-15 联合微电子中心有限责任公司 晶圆堆叠方法、晶圆堆叠结构和半导体封装
CN112340694B (zh) * 2020-11-03 2023-05-12 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN112331617A (zh) * 2020-11-05 2021-02-05 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法
CN112509937B (zh) * 2020-11-30 2023-06-30 珠海天成先进半导体科技有限公司 一种双面基板的电通断测试方法
CN112509937A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种双面基板的电通断测试方法
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构
CN112951787A (zh) * 2021-01-27 2021-06-11 上海先方半导体有限公司 一种用于三维芯片堆叠的低应力表面钝化结构
CN113066755A (zh) * 2021-03-23 2021-07-02 西安微电子技术研究所 一种芯片背面金属化夹具及芯片背面金属化方法
CN113066755B (zh) * 2021-03-23 2023-06-13 西安微电子技术研究所 一种芯片背面金属化夹具及芯片背面金属化方法
CN113534366A (zh) * 2021-08-13 2021-10-22 亨通洛克利科技有限公司 高密cpo硅光引擎
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
CN114040590B (zh) * 2021-10-22 2023-06-16 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法
CN114040590A (zh) * 2021-10-22 2022-02-11 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法
CN114005753A (zh) * 2021-10-29 2022-02-01 西安微电子技术研究所 一种igbt产品的氧化工艺方法及氧化后igbt产品
WO2023104093A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked high-bandwidth memory
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN114725068B (zh) * 2022-02-24 2023-11-28 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
WO2024050911A1 (zh) * 2022-09-05 2024-03-14 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
CN115542478A (zh) * 2022-11-25 2022-12-30 之江实验室 一种基于光电芯片双面工艺的三维封装结构及封装方法
CN116092956A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 芯片封装方法及芯片封装结构
CN116092956B (zh) * 2023-04-10 2023-11-03 北京华封集芯电子有限公司 芯片封装方法及芯片封装结构
CN117542794A (zh) * 2024-01-10 2024-02-09 浙江集迈科微电子有限公司 基于转接板的三维堆叠封装结构及其制作方法
CN117542794B (zh) * 2024-01-10 2024-04-16 浙江集迈科微电子有限公司 基于转接板的三维堆叠封装结构及其制作方法

Also Published As

Publication number Publication date
CN111312697B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
JP7350890B2 (ja) 異種パッケージング統合のための再構成基板構造及び製造方法
CN107785358B (zh) 半导体管芯封装及生产这种封装的方法
CN110970407B (zh) 集成电路封装件和方法
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
TW202021073A (zh) 封裝體
TWI387052B (zh) 用於形成一穿透一半導體裝置結構之導電通孔之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置
CN108598061B (zh) 一种陶瓷转接板结构及其制造方法
US20110233777A1 (en) Through-wafer interconnects for photoimager and memory wafers
JPH08510360A (ja) 垂直方向接触接続部付き半導体素子のための製造方法
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
TWI773216B (zh) 半導體元件及製造方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN103258791B (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN110010589B (zh) 堆叠型半导体封装方法及封装结构
CN112510001B (zh) 一种带tsv通孔的芯片结构和制备方法
CN102544040A (zh) 利用TSV技术实现GaAs图像传感器的圆片级封装方法
CN112542449A (zh) 半导体器件及其制造方法
CN111739840B (zh) 一种硅转接板的制备方法及硅转接板的封装结构
KR102628146B1 (ko) 반도체 패키지 및 이를 형성하는 방법
CN116884924A (zh) 基于硅基转接板折叠的三维高密度集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230620

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE

TR01 Transfer of patent right